KR101117908B1 - 패킷?기반 프로세싱 시스템 - Google Patents

패킷?기반 프로세싱 시스템 Download PDF

Info

Publication number
KR101117908B1
KR101117908B1 KR1020107006220A KR20107006220A KR101117908B1 KR 101117908 B1 KR101117908 B1 KR 101117908B1 KR 1020107006220 A KR1020107006220 A KR 1020107006220A KR 20107006220 A KR20107006220 A KR 20107006220A KR 101117908 B1 KR101117908 B1 KR 101117908B1
Authority
KR
South Korea
Prior art keywords
packets
processing
packet
processing modules
processing module
Prior art date
Application number
KR1020107006220A
Other languages
English (en)
Other versions
KR20100044278A (ko
Inventor
메라반 이라닌자드
제프리 에이. 레빈
마이클-데이비드 엔. 카노이
마이클 알렉산더 하워드
노암 에이. 지브
로한 수드하카르 살비
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20100044278A publication Critical patent/KR20100044278A/ko
Application granted granted Critical
Publication of KR101117908B1 publication Critical patent/KR101117908B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/02—Arrangements for optimising operational condition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Telephonic Communication Services (AREA)

Abstract

무선 통신 시스템에서 예를 들어, 기지국 또는 단말을 위한 다양한 애플리케이션들을 위해 적합한 패킷?기반 프로세싱 시스템이 설명된다. 패킷?기반 프로세싱 시스템은 다수의 프로세싱 모듈들 및 적어도 하나의 전송 모듈을 포함할 수 있다. 프로세싱 모듈들은 공통 패킷 인터페이스를 통해 서로 패킷들을 송신할 수 있고, 비동기적으로 동작할 수 있다. 전송 모듈(들)은 프로세싱 모듈들에 의해 송신되는 패킷들을 포워딩할 수 있고, 프로세싱 모듈들에 대하여 비동기적으로 동작할 수 있다. 각 프로세싱 모듈은 네트워크 인터페이스, 적어도 하나의 버퍼, 패킷 파서, 패킷 빌더 및 적어도 하나의 프로세싱 유닛을 포함할 수 있다. 각 프로세싱 모듈은 적어도 하나의 서비스를 지원할 수 있다. 각 패킷은 헤더 및 페이로드를 포함할 수 있다. 헤더는 패킷을 송신하는 소스 서비스에 대한 소스 서비스 주소 및 패킷을 수신하는 수신자 서비스에 대한 수신지 서비스 주소를 포함할 수 있다.

Description

패킷?기반 프로세싱 시스템{PACKET?BASED PROCESSING SYSTEM}
본 개시물은 일반적으로 데이터 프로세싱에 관한 것이고, 더 구체적으로, 무선 통신 및 다른 애플리케이션들에 적합한 프로세싱 시스템에 관한 것이다.
본 발명의 출원은 출원 번호가 60/957,509이고, 발명의 명칭이 "METHOD AND APPARATUS FOR PACKET BASED MODEM DESIGN"이고, 출원일이 2007년 8월 23일이고, 본 발명의 양수인에게 양도되고 여기에 참조로 명시적으로 포함된 미국 가출원의 우선권을 청구한다.
무선 통신 시스템들은 음성, 비디오, 패킷 데이터, 메시징, 브로드캐스팅 등과 같은 다양한 통신 서비스들을 제공하기 위해서 널리 사용된다. 이러한 시스템들은 가용 시스템 자원들을 공유함으로써 다수의 사용자들을 지원할 수 있는 다중 액세스 시스템들일 수 있다. 이러한 다중?액세스 시스템들의 예들은 코드 분할 다중 접속(CDMA) 시스템들, 시분할 다중 접속(TDMA) 시스템들, 주파수 분할 다중 접속(FDMA) 시스템들, 직교 주파수 분할 다중 접속(OFDMA) 시스템들 및 단일?캐리어 주파수 분할 다중 접속(SC?FDMA) 시스템들을 포함한다.
무선 통신 시스템에서, 기지국은 하나 이상의 단말들에 데이터 및 신호를 송신할 수 있고, 단말들로부터 데이터 및 신호를 수신할 수 있다. 기지국뿐만 아니라 각 단말은 데이터 및 신호의 전송 및 수신을 위해 다양한 타입들의 프로세싱을 수행할 수 있다. 각 엔티티에 의한 프로세싱은 계산적으로 집약적일 수 있고, 다양한 이유들에 기인하여 변경될 수 있다. 효율적인 방법으로 프로세싱을 수행할 수 있고, 더 손쉽게 설계되고 시험될 수 있는 프로세싱 시스템이 매우 요구된다.
다양한 애플리케이션들에 대해 사용될 수 있는 무선 통신 시스템에서의 기지국 또는 단말과 같은 패킷?기반 프로세싱 시스템이 본 명세서에 설명된다. 패킷?기반 프로세싱 시스템은 주문형 집적 회로(ASIC)를 포함하는 다양한 방법들로 구현될 수있다. 패킷?기반 프로세싱 시스템은 확장성, 융통성, 설계 및 시험의 편이성 등을 포함하는 다양한 이점들을 제공할 수 있다.
일 설계에서, 패킷?기반 프로세싱 시스템은 다수의 프로세싱 모듈들 및 적어도 하나의 전송 모듈을 포함할 수 있다. 프로세싱 모듈들은 프로세싱 모듈들에 의해 송신되는 모든 패킷들에 대해 공통 패킷 포맷을 이용할 수 있는 공통 패킷 인터페이스를 통해 서로에 패킷들을 송신할 수 있다. 패킷은 또한 메시지, 데이터 유닛, 데이터 블록 등으로 지칭될 수 있다. 프로세싱 모듈들은 비동기적으로 동작할 수 있고, 각 프로세싱 모듈은 자신을 위해 선택되는 적어도 하나의 클록에 기초하여 동작할 수 있다. 전송 모듈(들)은 프로세싱 모듈들에 의해 송신된 패킷들을 포워딩할 수 있고, 프로세싱 모듈들에 대하여 비동기적으로 동작할 수 있다.
일 설계에서, 프로세싱 모듈은 네트워크 인터페이스, 적어도 하나의 버퍼, 적어도 하나의 프로세싱 유닛, 패킷 파서(parser) 및 패킷 빌더(builder)를 포함할 수 있다. 네트워크 인터페이스는 프로세싱 모듈에 대해 패킷들을 수신 및 송신할 수 있다. 패킷 파서는 네트워크 인터페이스로부터 패킷들을 수신하고, 버퍼(들)에 수신된 패킷들로부터의 입력 데이터를 제공하며, 프로세싱 유닛(들)에 수신된 패킷들로부터의 입력 제어 정보를 제공할 수 있다. 프로세싱 유닛(들)은 입력 데이터를 프로세싱하고, 버퍼(들)에 출력 데이터를 제공할 수 있다. 패킷 빌더는 버퍼(들)로부터 출력 데이터를 수신하고, 프로세싱 유닛(들)으로부터 출력 제어 정보를 수신하며, 출력 제어 정보에 따라 출력 데이터를 포함하도록 패킷들을 빌딩할 수 있다.
일 설계에서, 각 프로세싱 모듈은 적어도 하나의 서비스를 지원할 수 있고, 자신에 의해 지원되는 모든 서비스들에 대해 패킷들을 동작할 수 있다. 각 패킷은 헤더(header) 및 페이로드(payload)를 포함할 수 있다. 각 패킷에 대한 헤더는 (i) 패킷을 송신하는 소스 서비스에 대한 소스 서비스 주소 및 (ii) 패킷을 수신하는 수신 서비스에 대한 수신지 서비스 주소를 포함할 수 있다. 각 서비스는 적어도 하나의 서비스 포트를 지원할 수 있다. 각 패킷에 대한 헤더는 (i) 소스 서비스에서 서비스 포트에 대한 소스 서비스 포트 및 (ii) 수신자 서비스에서 서비스 포트에 대한 수신지 서비스 포트를 더 포함할 수 있다.
본 개시물의 다양한 양상들 및 특징들이 더 자세하게 아래에 설명된다.
도 1은 무선 통신 시스템을 도시한다.
도 2는 기지국 및 단말의 블록도를 도시한다.
도 3은 버스?기반 프로세싱 시스템을 도시한다.
도 4a 및 4b는 패킷?기반 프로세싱 시스템의 두 설계들을 도시한다.
도 5는 기지국 또는 단말에 대한 패킷?기반 프로세싱 시스템을 도시한다.
도 6은 프로세싱 모듈의 블록도를 도시한다.
도 7은 두 서비스들 사이의 통신을 도시한다.
도 8은 공통 패킷 인터페이스에 대한 패킷 포맷을 도시한다.
도 9는 패킷?기반 프로세싱 시스템에서 동작하는 프로세싱을 도시한다.
패킷?기반 프로세싱 시스템은 무선 통신, 네트워킹, 컴퓨팅 등과 같은 다양한 애플리케이션들에 대해 사용될 수 있다. 일반적으로, 패킷?기반 프로세싱 시스템은 프로세싱이 다수의 프로세싱 모듈들을 통해 분산될 수 있는 모든 애플리케이션에 대해 사용될 수 있다. 각 프로세싱 모듈은 하드웨어, 소프트웨어, 펌웨어 또는 그들의 조합으로 구현될 수 있다. 명확화를 위해, 패킷?기반 프로세싱 시스템의 특정 양상들은 무선 통신에 대해 아래에 설명된다.
도 1은 무선 통신 시스템(100)을 도시하고, 무선 통신 시스템(100)은 다수의 기지국들 및 다른 네트워크 엔티티들을 포함할 수 있다. 간략화를 위해, 오직 하나의 기지국(110)이 도 1에 도시된다. 기지국(110)은 단말들과 통신하는 고정국일 수 있고, 또한 노드 B, 진화된(evolved) 노드 B(eNB), 액세스 포인트 등으로 지칭될 수 있다. 기지국(110)은 다운 링크(122a) 및 업 링크(124a)를 통해 단말(120a)과 통신할 수 있고, 다운 링크(122b) 및 업 링크(124b)를 통해 단말(120b)과 통신할 수 있다. 단말은 고정 또는 이동일 수 있고, 또한 이동국, 사용자 장치(UE), 액세스 단말, 가입자 유닛, 국 등으로 지칭될 수 있다. 단말은 셀룰러 폰, PDA, 무선 통신 장치, 휴대용 장치, 무선 모뎀, 랩탑 컴퓨터 등일 수 있다.
도 2는 도 1에서 단말(120a 또는 120b)일 수 있는 기지국(110) 및 단말(120)의 설계의 블록도이다. 이 설계에서, 기지국(110)은 T 개의 안테나들(234a 내지 234t)을 갖추고, 단말(120)은 R 개의 안테나들(252a 내지 252r)을 갖춘다(여기서, 일반적으로 T≥1 및 R≥1).
기지국(110)에서, 전송 프로세서(220)는 데이터 소스(212)로부터 하나 이상의 단말들에 대한 데이터를 수신하고, 그 단말들에 대해 선택된 하나 이상의 변조 및 코딩 방식들에 기초하여 각 단말에 대해 데이터를 프로세싱하며, 모든 단말들에 대해 데이터 심볼들을 제공할 수 있다. 전송 프로세서(220)는 또한 신호를 프로세싱하고 신호 심볼들을 제공할 수 있다. 전송(TX) 다중?입력 다중?출력(MIMO) 프로세서(230)는 데이터 심볼들, 신호 심볼들 및 파일럿 심볼들을 다중화할 수 있다. TX MIMO 프로세서(230)는 적용가능하다면, 다중화된 심볼들 상에 공간 프로세싱(예를 들어, 프리코딩(precoding))을 수행할 수 있고, T 개의 출력 심볼 스트림들을 T 개의 변조기들(MODs; 232a 내지 232t)에 제공할 수 있다. 각 변조기(232)는 출력 샘플 스트림을 획득하기 위해 각 출력 심볼 스트림(예를 들어, CDMA, OFDM 등에 대한)을 프로세싱할 수 있다. 각 변조기(232)는 다운 링크 신호를 획득하기 위해 출력 샘플 스트림을 추가적으로 프로세싱(예를 들어, 아날로그로 변환, 증폭, 필터링 및 상향 변환)할 수 있다. 변조기들(232a 내지 232t)로부터의 T 개의 다운 링크 신호들은 T 개의 안테나들(234a 내지 234t)을 통해 각각 전송될 수 있다.
단말(120)에서, 안테나들(252a 내지 252r)은 기지국(110)으로부터 다운 링크 신호들을 수신할 수 있고, 수신된 신호들을 복조기들(DEMODs; 254a 내지 254r)에 각각 제공할 수 있다. 각 복조기(254)는 수신된 샘플들을 획득하기 위해 각 수신된 신호들을 조정(예를 들어, 필터링, 증폭, 하향 변환 및 디지털화)할 수 있다. 각 복조기(254)는 수신된 심볼들을 획득하기 위해 수신된 샘플들(예를 들어, CDMA, OFDM 등에 대한)을 추가적으로 프로세싱할 수 있다. MIMO 검출기(256)는 모든 R 개의 복조기들(254a 내지 254r)로부터 수신된 심볼들을 획득하고, 적용가능하다면, 수신된 심볼들 상에서 MIMO 검출을 수행하며, 검출된 심볼들을 제공할 수 있다. 수신 프로세서(258)는 검출된 심볼들을 프로세싱(예를 들어, 복조, 디인터리브 및 디코딩)할 수 있고, 단말(120)에 대해 디코딩된 데이터를 데이터 싱크(260)에 제공할 수 있다.
업 링크 상에서, 단말(120)에서, 데이터 소스(262)로부터의 데이터 및 컨트롤러/프로세서(280)로부터의 신호는 전송 프로세서(264)에 의해 프로세싱될 수 있고, 적용가능하다면, TX MIMO 프로세서(266)에 의해 프리코딩될 수 있으며, 변조기들(254a 내지 254r)에 의해 조정될 수 있고, 기지국(110)에 전송될 수 있다. 기지국(110)에서, 단말(120)로부터의 업 링크 신호들은 안테나들(234)에 의해 수신될 수 있고, 복조기들(232)에 의해 조정될 수 있으며, 적용가능하다면, MIMO 검출기(236)에 의해 프로세싱될 수 있고, 단말(120)에 의해 전송된 데이터 및 신호를 획득하기 위해 수신 프로세서(238)에 의해 추가적으로 프로세싱될 수 있다.
컨트롤러/프로세서들(240 및 280)은 기지국(110) 및 단말기(120)에 각각 동작을 지시할 수 있다. 메모리들(242 및 282)은 기지국(110) 및 단말(120)에 대해 데이터 및 프로그램 코드들을 저장할 수 있다. 스케줄러(244)는 다운 링크 및/또는 업 링크 전송을 위해 단말들을 스케줄링할 수 있고, 스케줄된 단말들에 대해 자원들의 할당들을 제공할 수 있다.
도 2는 일 설계에 따른 기지국(110) 및 단말(120)에서의 다양한 기능 블록들을 도시한다. 기지국(110) 및 단말(120)은 도 2에 도시되지 않은 상이한 및/또는 다른 기능 블록들을 포함할 수 있다.
일반적으로, 기지국 및 단말은 각각 임의의 수의 프로세싱 모듈들을 포함할 수 있다. 프로세싱 모듈들은 또한 프로세싱 엔진들, 프로세싱 블록들, 프로세싱 노드들 등으로 지칭될 수 있다. 각 프로세싱 모듈은 예를 들어, 검색, 변조, 복조, 인코딩, 디코딩 등과 같은 기능들의 지정된 세트를 수행할 수 있다. 각 프로세싱 모듈은 하드웨어, 소프트웨어, 펌웨어 또는 그들의 조합으로 구현될 수 있다. 예를 들어, 프로세싱 모듈은 하나 이상의 디지털 신호 프로세서들(DSPs), 축소 명령 집합 컴퓨터(RISC) 프로세서들, 필드 프로그램어블 게이트 어레이들(FPGAs), ASIC들, 프로세서들, 컨트롤러들, 회로 기판들(예를 들어, 기저 대역 기판들, RF 기판들 등) 등등을 포함할 수 있다. 다른 실시예에서, 프로세싱 모듈은 하나 이상의 범용 프로세서들, RISC 프로세서들 등에 의해 실행되는 소프트웨어 및/또는 펌웨어로 구현될 수 있다.
도 3은 버스?기반 프로세싱 시스템(300)의 설계를 도시한다. 도 3에 도시된 일 설계에서, 프로세싱 시스템(300)은 요구되는 기능들을 수행하기 위해 설계될 수 있는 여섯 개의 프로세싱 모듈들(310a 내지 310f)을 포함한다. 각 프로세싱 모듈(310)은 하나 이상의 상호 접속들을 통해 하나 이상의 다른 프로세싱 모듈들(310)과 통신할 수 있다. 예를 들어, 프로세싱 모듈(310f)은 다섯 개의 커스텀(custom) 상호 접속들을 통해 다른 다섯 개의 프로세싱 모듈들(310a 내지 310e)과 통신할 수 있다. 각 상호 접속은 포인트?대?포인트 버스 또는 포인트?대?다중포인트 버스일 수 있다.
도 3에 도시된 설계에서, 프로세싱 모듈들(310)은 밀결합(tightly coupled)될 수 있고, 커스텀 인터페이스들을 통해 서로와 통신할 수 있다. 커스텀 인터페이스는 각 프로세싱 모듈의 입력 및 출력 요구들에 기초하여 구체적으로 설계될 수 있다. 커스텀 인터페이스들은, 미리 주의깊게 계획될 필요가 있는 소스 및 수신지 클록들에 관한 특정 가정들을 만들 수 있다. 프로세싱 모듈들에 의해 동작되는 데이터는 중심 공유 메모리(도 3에 도시되지 않음)에 저장될 수 있고, 이는 밀결합된 프로세싱 모듈들의 성능을 향상시킬 수 있지만 프로세싱 시스템의 다른 부분들에 대한 각 프로세싱 모듈의 의존도를 증가시킬 수 있다. 또한, 다른 프로세싱 모듈들로부터 수신된 데이터 사이의 타이밍 관계 및 중재가 중요할 수 있다. 그러므로, 하나의 프로세싱 모듈에서의 작은 변경들은 다른 프로세싱 모듈들에 변경들을 요구할 수 있다. 버스?기반 구조의 다른 단점은 전형적으로 비?스케일가능(non?scalable)이라는 것이다. 또한, 하나의 프로세싱 모듈의 변경들이 시스템의 다른 부분들에 변경들을 요구할 수 있기 때문에, 버스?기반 프로세싱 시스템을 적용하기 어려울 수 있다(예를 들어, 요구들의 변경들에 기인하여, 프로세싱 모듈의 성능 저하, 업그레이드 등).
도 4a는 도 3의 버스?기반 프로세싱 시스템(300) 보다 나은 특정 이점들을 제공할 수 있는 패킷?기반 프로세싱 시스템(400)의 일 설계를 도시한다. 도 4a에 도시된 설계에서, 프로세싱 시스템(400)은 전송 모듈(420)에 연결된 세 개의 프로세싱 모듈들(410a, 410b 및 410c)을 포함한다. 각 프로세싱 모듈(410)은 기능들의 지정된 세트를 수행할 수 있다. 전송 모듈(420)은 프로세싱 모듈들(410)에 대해 라우터로서 동작할 수 있다. 전송 모듈(420)은 프로세싱 모듈들(410)로부터 패킷들을 수신할 수 있고, 적절한 수신자 프로세싱 모듈들에 패킷들을 포워딩할 수 있다.
도 4b는 패킷?기반 프로세싱 시스템(402)의 일 설계를 도시한다. 도 4b에 도시된 설계에서, 프로세싱 시스템(402)은 다수의 프로세싱 모듈들(410a 내지 410z) 및 다수의 전송 모듈들(420a 내지 420n)을 포함한다. 각 프로세싱 모듈(410)은 기능들의 지정된 세트를 수행할 수 있다. 각 전송 모듈(420)은 하나 이상의 프로세싱 모듈들(410) 및 하나 이상의 다른 전송 모듈들(420)에 연결될 수 있다. 각 전송 모듈(420)은 라우터로서 동작할 수 있고, 자신에 연결된 프로세싱 모듈들 및 전송 모듈들로부터 패킷들을 수신할 수 있으며, 수신자 프로세싱 모듈들 및 전송 모듈들에 패킷들을 포워딩할 수 있다.
도 4a 및 4b는 두 개의 패킷?기반 프로세싱 시스템들의 두 가지 설계예들을 도시한다. 일반적으로, 패킷?기반 프로세싱 시스템은 임의의 방법으로 상호접속될 수 있는 임의의 수의 프로세싱 모듈들 및 임의의 수의 전송 모듈들을 포함할 수 있다. 프로세싱 모듈들은 패킷?기반 프로세싱 시스템에 대해 원하는 기능들을 수행할 수 있다. 패킷?기반 프로세싱 시스템에 포함하기 위한 프로세싱 모듈들의 수 및 타입은 시스템의 프로세싱 요구들에 의존할 수 있다. 전송 모듈(들)은 시스템에 대해 전송 메커니즘을 형성할 수 있고, 상이한 프로세싱 모듈들 사이에서 패킷들을 라우팅할 수 있다.
패킷?기반 프로세싱 시스템은 통신/전송으로부터 프로세싱/컴퓨팅을 분리할 수 있다. 프로세싱?특정 이슈들은 통신 이슈들로부터 분리되어 어드레싱(address)될 수 있다. 패킷?기반 프로세싱 시스템은, 각 개별 프로세싱 모듈은 동기식으로 동작하지만 상이한 프로세싱 모듈들은 서로 비동기식일 수 있는 전체적 비동기/지역적 동기(GALS) 구조를 이용할 수 있다. 프로세싱 모듈들은 소결합(loosely coupled)일 수 있고, 원하는 기능성을 달성하기 위해 독립 클록들로 동작할 수 있다.
각 프로세싱 모듈은 하나 이상의 상향 스트림 프로세싱 모듈들로부터 패킷들(예를 들어, 태스크 설명(task description), 측파대(sideband) 정보, 및/또는 데이터를 위한)을 수신하고, 수신된 패킷들에 대해 태스크들을 프로세싱하며, 하나 이상의 하향 스트림 프로세싱 모듈들에 패킷들을 통해 결과들(예를 들어, 태스크 설명, 측파대 정보, 및/또는 데이터)을 제공할 수 있다. 프로세싱 모듈들은 전송 메커니즘이 신뢰적이지 않다고 가정할 수 있고 정보의 일시적인 손실 또는 중복을 적철하게 처리할 수 있다.
전송 메커니즘은 프로세싱 모듈들 사이에서 통신 링크를 제공할 수 있다. 전송 메커니즘은 소스 프로세싱 모듈들로부터 패킷들을 수신할 수 있고, 수신지 프로세싱 모듈들에 이 패킷들을 포워딩할 수 있다. 공통 패킷 인터페이스는 모든 프로세싱 모듈들에 대해 사용될 수 있고, 프로세싱 모듈들 사이에서 패킷들의 전송을 간략화할 수 있다. 적응성을 높이기 위해, 전송 메커니즘은 프로세싱 모듈들에 대해 비동기적일 수 있다. 전송 메커니즘은 프로세싱 모듈들 사이에서 교환되는 패킷들 모두를 전송하기 위해 충분한 대역폭으로 설계될 수 있다. 전송 메커니즘은 소스로부터 수신지 프로세싱 모듈들에 차례로 패킷들을 전달할 수 있다. 패킷?기반 프로세싱 시스템은 전송 메커니즘이 충분히 큰 대역폭을 가지는 한 스케일가능할 수 있고 적응될 수 있다. 전송 메커니즘의 대역폭은 스케일가능할 수 있고, 링크들 및 스위치들의 버스 폭을 증가시킴으로써 조정될 수 있다.
패킷?기반 프로세싱 시스템은 트랜잭션 지향적(transaction?oriented)일 수 있다. 프로세싱 모듈은 수행될 태스크, 태스크에 대한 데이터 및 트랜잭션 결과들과 함께 하향 스트림 프로세싱 모듈(들)에 포워딩될 임의의 측파대 정보에 관한 정보와 연관된 트랜잭션을 수신할 수 있다. 트랜잭션들은 상이한 타입들, 예를 들어, 구성, 동작, 디버깅 등일 수 있다. 각 트랜잭션은 소스 또는 하향 스트림 프로세싱 모듈들에 하나 이상의 트랜잭션들을 야기할 수 있다. 리셋, 확인 응답(acknowledge), 흐름 제어, 시스템 타이머 등과 같은 제어 패킷들이 사용될 수 있다.
도 5는 도 2의 기지국(110) 또는 단말(120)을 위해 사용될 수 있는 패킷?기반 프로세싱 시스템(500)의 설계의 블록도를 도시한다. 이 설계에서, 프로세싱 시스템(500)은 모뎀 프로세싱 모듈(510a), 인코딩/디코딩 프로세싱 모듈(510b), 애플리케이션 프로세싱 모듈(510c) 및 전송 모듈(520)을 포함한다.
프로세싱 모듈(510a)은 데이터 전송을 위한 변조 및 데이터 수신을 위한 복조를 수행할 수 있다. 변조/복조 (모뎀) 프로세싱은 예를 들어, CDMA, TDMA, FDMA, OFDMA, SC?FDMA 등과 같은 지원되는 무선 기술에 의존할 수 있다. 프로세싱 모듈(510b)은 채널 인코딩 및 디코딩(예를 들어, 터보 인코딩 및 디코딩), 인터리빙, 디인터리빙 등을 수행할 수 있다. 프로세싱 모듈(510c)은 오디오/비디오 인코딩 및 디코딩 등과 같은 상위?계층 애플리케이션들에 대해 프로세싱을 수행할 수 있다. 프로세싱 모듈(510c)은 프로세싱 시스템(500)이 단말(120)에 대해 사용되면 존재할 수 있고, 프로세싱 시스템(500)이 기지국(110)에 대해 사용되면 제거될 수 있다. 각 프로세싱 모듈(510)은 프로세싱 모듈에 내부 또는 외부에 있을 수 있는 연관된 메모리(512)를 가질 수 있다. 각 프로세싱 모듈(510)에 대한 메모리(512)는 다른 프로세싱 모듈들로부터 수신되는 입력 데이터, 다른 프로세싱 모듈들에 송신할 출력 데이터 및 프로세싱 모듈에 의해 동작되는 중간 데이터를 저장할 수 있다. 전송 모듈(520)은 프로세싱 모듈들(510a 내지 510c)에 연결될 수 있고, 프로세싱 모듈들에 대해 패킷들을 라우팅할 수 있다.
도 5는 세 개의 프로세싱 모듈들(510a, 510b 및 510c)을 포함하는 패킷?기반 프로세싱 시스템(500)의 일 설계예를 도시한다. 프로세싱 시스템(500)은 다른 기능들을 수행할 수 있는 상이한 및/또는 추가적인 프로세싱 모듈들을 포함할 수 있다. 예를 들어, 프로세싱 시스템(500)은 고속 푸리에 변환(FFT) 및 역 FFT(IFFT), 변조 및 복조, 스크램블 및 디스크램블, 인터리빙 및 디인터리빙, 채널 인코딩 및 디코딩, 공간 프로세싱(예를 들어, 프리코딩 또는 빔포밍(beamforming)), MIMO 검출, 파일럿 생성, 전력 제어, 채널 추정, 시간 추적 루프(time tracking loop), 주파수 추적 루프, 위상 회전, 자동 이득 제어(AGC) 등을 위한 프로세싱 모듈들을 포함할 수 있다. 프로세싱 시스템(500)은 또한 추가적인 전송 모듈들을 포함할 수 있다.
도 6은 도 5의 프로세싱 모듈들 중 하나를 위해 사용될 수 있는 프로세싱 모듈(510x)의 일 설계의 블록도를 도시한다. 프로세싱 모듈(510x) 내에서, 네트워크 인터페이스(610)는 링크(612)를 통해 연관된 전송 모듈(도 6에 도시되지 않음)과 패킷들을 교환(예를 들어, 송신 및 수신)할 수 있다. 네트워크 인터페이스(610)는 프로세싱 모듈(510x)에 할당된 하나 이상의 주소들 또는 식별자들(IDs)을 수신할 수 있다. 네트워크 인터페이스(610)는 할당된 주소(들)에 기초하여 프로세싱 모듈(510x)을 위해 정해진(destined) 입력 패킷들을 식별할 수 있고, 입력 패킷들을 패킷 파서(620)에 패스할 수 있다. 네트워크 인터페이스(610)는 또한 실수로 수신된 패킷들을 검출할 수 있고, 이러한 패킷들을 폐기할 수 있다.
패킷 파서(620)는 네트워크 인터페이스(610)로부터 입력 패킷들을 파싱할 수 있고, 수신 데이터 버퍼(622)에 입력 패킷들로부터의 입력 데이터를 제공할 수 있으며, 프로세싱 유닛(630)에 입력 패킷들로부터의 입력 제어 정보를 제공할 수 있다. 입력 데이터는 데이터 패킷들로 송신될 수 있고, 입력 제어 정보는 제어 패킷들로 송신될 수 있다. 이러한 경우에, 패킷 파서(620)는 입력 패킷들을 데이터 패킷들 및 제어 패킷들로 파싱할 수 있다. 제어 패킷들은 프로세싱 모듈(510x)에서 즉시 행동(예를 들어, 리셋 또는 흐름 제어)을 야기할 수 있거나 또는 수행될 다른 태스크들을 야기할 수 있다. 패킷 파서(620)는 또한 프로세싱 유닛(630)과 통신을 요구하지 않는 특정 패킷들에 응답할 수 있다.
버퍼(622)는 프로세싱 유닛(630)이 데이터를 수신할 준비가 될 때까지 입력 데이터를 저장할 수 있다. 버퍼(622)는 요구될 때, 데이터가 수신되는 순서로 입력 데이터를 제공할 수 있다. 버퍼(622)는 또한 프로세싱 유닛(630)과 프로세싱 시스템의 나머지 부분 사이에서 클록 레이트 변환을 위해 사용될 수 있다. 버퍼(622)는 선입선출(first?in?first?out, FIFO) 버퍼 또는 다른 타입의 버퍼로 구현될 수 있다.
프로세싱 유닛(630)은 예를 들어, 입력 제어 정보에 의해 표시되는, 버퍼(622)로부터의 입력 데이터를 프로세싱할 수 있다. 프로세싱 유닛(630)은 전송 데이터 버퍼(632)에 출력 데이터를 제공할 수 있고, 패킷 빌더(640)에 출력 제어 정보를 제공할 수 있다. 버퍼(632)는 데이터가 송신되기 위해 준비될 때까지 프로세싱 유닛(630)으로부터의 출력 데이터를 저장할 수 있다. 버퍼(632)는 또한 프로세싱 유닛(630)과 프로세싱 시스템의 나머지 부분 사이에서 클록 레이트 변환을 위해 사용될 수 있다. 버퍼(632)는 FIFO 버퍼 또는 다른 타입의 버퍼로 구현될 수 있다.
패킷 빌더(640)는 프로세싱 유닛(630)으로부터의 출력 제어 정보에 의해 표시되는 바와 같이, 버퍼(632)로부터의 출력 데이터를 포함하는 출력 패킷들을 생성할 수 있다. 네트워크 인터페이스(610)는 패킷 빌더(640)로부터 출력 패킷들을 수신할 수 있고, 연관된 전송 모듈에 링크(612)를 통해 패킷들을 송신할 수 있다. 버퍼들(622 및 632)은 도 5의 메모리의 일부일 수 있고, 프로세싱 모듈(510x)에 의해 수행되는 기능들에 의해 결정될 수 있는 적합한 크기들을 가질 수 있다.
프로세싱 모듈(510x)은 패킷?기반 프로세싱 시스템에서 각 프로세싱 모듈에 대해 사용될 수 있다. 상이한 프로세싱 모듈들은 상이한 패킷들을 송신할 수 있다. 하지만, 공통 패킷 인터페이스는 모든 프로세싱 모듈들에 의해 이용될 수 있다. 게다가, 프로세싱 모듈들은 전송 메커니즘의 특정 동작들로부터 고립될 수 있고, 전송 메카니즘의 변경들에 의해 영향을 받지 않을 수 있다.
패킷?기반 프로세싱시스템은 하나 이상의 프로세싱 모듈들을 포함할 수 있고, 각 프로세싱 모듈은 하나 이상의 서비스들을 지원할 수 있다. 서비스는 하나 이상의 논리적 기능들을 지원하고 모든 지원되는 논리적 기능들에 대해 패킷들을 송신 및 수신할 수 있는 논리 모듈일 수 있다. 패킷?기반 프로세싱 시스템은 서비스들의 상호 접속된 세트를 지원하는 것으로 도시될 수 있다.
표준 패킷 프로토콜(Standard Packet Protocol, SPP)은 패킷?기반 프로세싱 시스템에 대한 전송 독립적 프로토콜로서 정의되고 사용될 수 있다. SPP는 스케일가능, 고대역폭, 낮은 대기시간, 패킷?기반의 프로세싱 시스템에 대한 데이터 교환들을 지원할 수 있다. SPP는 서비스들이 자신의 특정 구현들(예를 들어, 하드웨어, 소프트웨어 및/또는 펌웨어)에 독립적으로 또한 전송 메커니즘에 독립적으로 서로와 상호 동작하도록 할 수 있는 비동기 및 스케일가능한 인터페이스를 사용하여 서비스?대?서비스 통신을 지원할 수 있다. SPP는 다른 서비스들에 패킷들을 송신하기 위한 서비스들에 대한 절차를 제공할 수 있다. SPP는 트랜잭션 지향일 수 있고, 전달 및 중복 보호를 보장하지 않을 수 있다. 패킷들의 신뢰성 있는 전달을 요구하는 서비스들은 애플리케이션 계층에서 적합한 절차로 이를 달성할 수 있고, 절차에 대해 적절한 정보를 캐리(carry)하기 위해 패킷들을 확장할 수 있다.
도 7은 두 개의 프로세싱 모듈 내에 존재할 수 있는 두 개의 서비스들(A 및 B) 사이의 통신의 일 설계를 도시한다. 서비스는 하나 이상의 서비스 엔드 포인트들(SEPs)을 가지고 있다. 일 설계에서, 각 서비스 엔드 포인트는 서비스 주소 및 서비스 포트에 의해 식별될 수 있다. 서비스 주소들은 패킷들을 패킷?기반 프로세싱 시스템을 통해 패킷들을 라우팅하기 위해 사용될 수 있고, 서비스들을 위한 물리적 주소들로 고려될 수 있다. 서비스 포트들은 패킷들을 상이한 논리적 기능들을 위해 존재할 수 있는 상이한 스트림들로 분리하기 위해 서비스들에 의해 사용될 수 있다. 주어진 서비스의 모든 서비스 엔트 포인트들은 동일한 서비스 주소를 가지기만 상이한 서비스 포트들을 가질 수 있다. 전송 메커니즘은 자신의 서비스 어드레스들에 기초하여 패킷들을 라우팅할 수 있고, 서비스 포트들을 무시할 수 있다. 일반적으로, SEP 주소는 임의의 수의 부분들을 포함할 수 있고, 각 부분은 적합한 비트 폭을 가질 수 있다.
패킷?기반 프로세싱 시스템에서의 서비스들은 특유의 유니캐스트 서비스 주소들에 할당될 수 있다. 다수의 서비스들은 또한 멀티캐스트 서비스 주소에 할당될 수 있고, 할당된 멀티캐스트 서비스 주소에 송신되는 패킷들을 수신할 수 있다. 모든 서비스들은 또한 브로드캐스트 서비스 주소에 송신되는 패킷들을 수신할 수 있다. 멀티캐스트 및 브로드캐스트 서비스 주소들은 멀티캐스트 및 브로드캐스트를 위해 예약된 서비스 주소들의 범위로부터 얻어질 수 있다.
각 서비스는 자신이 패킷들을 교환할 수 있는 다른 서비스들의 SEP들의 주소들을 알 수 있다(예를 들어, 구성될 수 있다). 프로세싱 모듈을 위한 네트워크 인터페이스는 자신의 프로세싱 모듈에 의해 지원되는 모든 서비스들을 알 수 있다. 네트워크 인터페이스는 프로세싱 모듈 내에서 적절한 서비스들로 입력 패킷들을 라우팅할 수 있고, 출력 패킷들을 적절한 수신자 서비스들로 송신할 수 있다.
도 8은 패킷?기반 프로세싱 시스템에서 서비스들 사이에서 교환되는 패킷들에 대해 사용될 수 있는 패킷 포맷(800)의 일 설계를 도시한다. 이 설계에서, 패킷은 헤더 정보를 캐리하는 헤더(810) 및 데이터를 캐리하는 페이로드(850)를 포함할 수 있다. 헤더(810) 내에서, 페이로드 타입 필드(822)는 페이로드(850)에 송신되는 페이로드의 타입을 나타낼 수 있다. 수신지 주소 필드(830)는 (i) 패킷에 대한 수신자 서비스의 서비스 주소를 캐리하는 수신지 서비스 주소 필드(832) 및 (ii) 패킷에 대한 수신자 서비스의 서비스 포트를 식별하는 수신지 서비스 포트 필드(834)를 포함할 수 있다. 소스 주소 필드(840)는 (i) 패킷을 송신하는 서비스의 서비스 주소를 캐리하는 소스 서비스 주소 필드(842) 및 (ii) 패킷이 송신되는 서비스 포트를 식별하는 소스 서비스 포트 필드(844)를 포함할 수 있다. 서비스 품질(QoS) 필드(842)는 예를 들어 가장 낮은 우선 순위 데이터를 나타내는 0 및 가장 높은 우선 순위 데이터를 나타내는 7을 이용하여, 페이로드(850)에서 데이터의 우선 순위를 나타낼 수 있다. 페이로드 길이 필드(844)는 페이로드(850)의 길이를 전달(convey)할 수 있다.
도 8은 패킷?기반 프로세싱 시스템에 대해 사용될 수 있는 패킷 포맷의 일 설계를 도시한다. 상이한 필드들을 가진 다른 패킷 포맷들이 또한 사용될 수 있다.
일반적으로, 패킷?기반 프로세싱 시스템은 서비스들 사이에서 패킷들을 전송하기 위해 임의의 전송 메커니즘을 사용할 수 있다. 전송 메커니즘은 이더넷, 직렬 래피드 I/O, 개선된 확장성 인터페이스(Advanced eXtensible Interface, AXI) 등과 같은 이용가능한 전송 프로토콜을 이용할 수 있다. 전송 메커니즘은 또한 ASIC 상에서 패킷?기반 프로세싱 시스템의 구현을 위해 더 적합한, 사유(proprietary) 전송 프로토콜을 이용할 수 있다. SPP가 특정 전송 프로토콜과 함께 사용되면, 그 다음에, SPP 패킷 헤더는 오버헤드를 감소시키기 위해 이 특정 전송 프로토콜로부터 필드들을 재사용할 수 있다. 그러므로, 실제 패킷의 포맷은 특정 전송 프로토콜에 의존할 수 있다. 전송 동안, 패킷들은 도 8에 도시된 패킷 포맷에 존재하지 않을 수 있고, 전송 메커니즘의 효율적인 사용을 허용하기에 불안할 수 있다.
도 9는 패킷?기반 프로세싱 시스템의 동작을 위한 프로세스(900)의 일 설계를 도시한다. 패킷들은 공통 패킷 포맷에 따라 장치의 다수의 프로세싱 모듈들에 의해 형성될 수 있다(블록 912). 장치는 ASIC, 회로 기판, 전자적 장치, 설비 랙(equipment rack) 등일 수 있다. 장치는 기지국, 단말, 또는 무선 통신 시스템에서의 임의의 다른 엔티티일 수 있다. 공통 패킷 포맷은 헤더 및 페이로드를 포함할 수 있고, 헤더는 소스 주소 및 수신지 주소를 포함할 수 있다. 패킷들은 공통 패킷 인터페이스를 통해 다수의 프로세싱 모듈들 사이에서 송신될 수 있다(블록 914). 다수의 프로세싱 모듈들에 의해 송신되는 패킷들은 패킷들의 소스 주소들 및 수신지 주소들에 기초하여 적어도 하나의 전송 모듈을 통해 포워딩될 수 있다(블록 916). 각 프로세싱 모듈에서 수신되는 패킷들은 입력 데이터 및 입력 제어 정보를 획득하기 위해 파싱될 수 있다(블록 918). 각 프로세싱 모듈에 의해 송신되는 패킷들은 출력 데이터를 이용하여 프로세싱 모듈로부터의 출력 제어 정보에 따라 빌딩될 수 있다(블록 920). 각 프로세싱 모듈에 대한 입력 데이터 및 출력 데이터는 예를 들어, 입력 데이터를 위한 하나의 FIFO 버퍼 및 출력 데이터를 위한 다른 FIFO 버퍼를 이용하여 버퍼링될 수 있다(블록 922).
각 프로세싱 모듈은 적어도 하나의 서비스를 지원할 수 있다. 각 패킷은, 그 다음에, (i) 패킷을 송신하는 소스 서비스를 위한 소스 서비스 주소 및 (ii) 패킷을 수신하는 수신자 서비스를 위한 수신지 서비스 주소를 포함할 수 있다. 각 서비스는 적어도 하나의 서비스 포트를 지원할 수 있다. 각 패킷은 (i) 소스 서비스에서 서비스 포트를 위한 소스 서비스 포트 및 (ii) 수신자 서비스에서 서비스 포트를 위한 수신지 서비스 포트를 더 포함할 수 있다.
다수의 프로세싱 모듈들은 비동기적으로 동작할 수 있다. 각 프로세싱 모듈은 자신에 대해 선택된 적어도 하나의 클록에 기초하여 동작할 수 있다. 적어도 하나의 전송 모듈은 다수의 프로세싱 모듈들에 대하여 비동기적으로 동작할 수 있다.
패킷?기반 프로세싱 시스템은 다양한 애플리케이션들을 위해 사용될 수 있다. 예를 들어, 패킷?기반 프로세싱 시스템은 기지국 또는 단말의 모방(emulation)을 위해 사용될 수 있다. 모방은 기지국 또는 단말의 기능성들을 구현할 수 있고, 개념 증명, 물리 계층 및 매체 액세스 제어(MAC) 계층 설계들 및 파라미터들의 테스팅 및 개선, 무선을 통한(over?the?air) 테스팅, 시스템 용량 테스팅, 성능 인증, 실증(demonstrations) 등과 같은 다양한 목적들을 위해 사용될 수 있다. 다른 실시예와 같이, 패킷?기반 프로세싱 시스템은 네트워크?온?칩(NoC) 또는 시스템?온?칩(SoC)와 같은 ASIC을 위해 사용될 수 있다. 모든 애플리케이션들에 대해, 패킷?기반 프로세싱 시스템은 모든 원하는 기능들을 적응성 있게 지원할 수 있고, 추가적인 기능들 및/또는 요구들을 지원하기 위해 스케일가능할 수 있으며, 하드웨어 및 새로운 회로 기술들에서 개선들의 이점을 얻기 위해 업그레이드 가능할 수 있다.
패킷?기반 프로세싱 시스템은 하나 이상의 아래의 이점들을 가질 수 있다.
● 패킷?기반 프로세싱 시스템은 알고리즘 변형들에 쉽게 적응될 수 있다.
오직 변형들에 의해 영향을 받는 프로세싱 모듈(들)만이 변경되거나 또는 적응될 수 있고, 다른 프로세싱 모듈(들)은 건드리지 않을 수 있다.
● 추가적인 프로세싱 모듈들은 프로세싱 전력을 증가시키기 위해 전송 메커니즘에 부여될 수 있다. 예를 들어, 하나의 DSP가 충분한 프로세싱 전력을 제공할 수 없다면, 그 다음에, 제 2 DSP가 시스템에 추가될 수 있다.
● 프로세싱 모듈들은 새로운 기술의 이점을 취하기 위해 독립적으로 업그레이드될 수 있다. 주어진 프로세싱 모듈은 제거되고, 새로운 프로세싱 모듈로 교체될 수 있다. 이는 시스템의 나머지 부분들에 대해 의미있는 변경을 주지 않고, 빠르고 비용 절감적인 업그레이드들을 제공할 수 있다.
● 하나 이상의 프로세싱 모듈들은 편리한 트러블 슈팅(trouble shooting), 수리 또는 업그레이드를 위해 시스템으로부터 제거될 수 있다.
● 프로세싱 모듈들은 요구되는 성능을 달성하기 위해 개별적으로 설계될 수 있다. 각 프로세싱 모듈은 요구되는 기능들 및 성능을 달성하기 위해 하드웨어, 소프트웨어 및/또는 펌웨어로 구현될 수 있다. 시스템적인 관점에서, 각 프로세싱 모듈의 특정 구현은 관련이 없다. 이는 알고리즘들이 테스팅되고, 동결(frozen)됨에 따라 상이한 하드웨어 프랫폼들(예를 들어, DSP로부터 FPGA로 이동하고, 그 다음에 ASIC로 이동)로 기능들이 구현되도록 한다. 하나의 타입의 장치에서 다른 타입으로의 이동은 오직 어떻게 패킷들이 프로세싱 모듈로/모듈로부터 라우팅되는지의 변경들에만 관련될 수 있다.
● 프로세싱 모듈들은 분리되고 독립적인 클록들을 가질 수 있다. 각 프로세싱 모듈은 요구되는 성능을 획득하기 위해 적절한 클록 레이트로 동작할 수 있다. 자신의 요구되는 클록 레이트들로 프로세싱 모듈들을 동작하는 것은 모든 또는 대부분의 프로세싱 모듈들이 하나의 고속 클록으로 동작하는 종래의 설계에 비해 전력 절약을 초래할 수 있다. 비동기식 동작에 기인하여, 시스템에서 트랜지스터들의 전환이 시스템에서 전력 공급 노이즈를 감소시킬 수 있는 상이한 클록 에지들로 발생할 수 있다.
● 시스템을 통해 클록들을 제공하기 위해 하나의 큰 클록 트리가 필요하지 않기 때문에 시스템을 위해 타이밍 폐쇄(timing closure)를 달성하는 것이 더 용이할 수 있다.
● 공통 패킷 인터페이스는 모든 프로세싱 모듈들에 대해 사용될 수 있다. 공통 패킷 인터페이스는 설계 노력을 감소시킬 수 있고, 설계 재사용을 증가시키며, 인증을 간략화하고, 테스팅을 간략화할 수 있다. 공통 패킷 인터페이스는 또한 시스템 레벨에서뿐만 아니라 모든 프로세싱 모듈들에 대해 동일한 테스트 환경을 사용하도록 할 수 있다. 공통 패킷 인터페이스는 또한 각 프로세싱 모듈에서 입력 및 출력 패킷들의 제어 능력 및 관측성을 허락할 수 있다. 공통 패킷 인터페이스는 또한 각 프로세싱 모듈에 대해 프로세싱 클록들로부터 전송 클록의 용이한 디커플링을 허락할 수 있다.
● ASIC에서 구현된다면, 패킷?기반 프로세싱 시스템은 적은 메탈 층들을 통해 로직 변경들을 빠르고 용이하게 한다. 이는 제품 이용성에 감소된 비용과 짧은 시간을 초래할 수 있다.
당업자는 정보 및 신호들이 다양한 타입의 상이한 기술들을 사용하여 표현될 수 있음을 잘 이해할 것이다. 예를 들어, 본 명세서상에 제시된 데이터, 지령들, 명령들, 정보, 신호들, 비트들, 심벌들 및 칩들은 전압, 전류, 전자기파, 자기장 또는 입자, 광 필드 또는 입자, 또는 이들의 임의의 조합으로 표현될 수 있다.
당업자는 상술한 다양한 예시적인 논리블록들, 모듈들, 회로들 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합으로서 구현될 수 있음을 잘 이해할 것이다. 하드웨어 및 소프트웨어의 상호 호환성을 명확히 하기 위해, 다양한 예시적인 소자들, 블록들, 모듈들, 회로들 및 단계들이 그들의 기능적 관점에서 기술되었다. 이러한 기능이 하드웨어로 구현되는지, 또는 소프트웨어로 구현되는지는 특정 애플리케이션 및 전체 시스템에 대해 부가된 설계 제한들에 의존한다. 당업자는 이러한 기능들을 각각의 특정 애플리케이션에 대해 다양한 방식으로 구현할 수 있지만, 이러한 구현 결정이 본 발명의 영역을 벗어나는 것은 아니다.
다양한 예시적인 논리 블록들, 모듈들 및 회로들이 범용 프로세서; 디지털 신호 처리기, DSP; 주문형 집적회로, ASIC; 필드 프로그램어블 게이트 어레이, FPGA; 또는 다른 프로그램어블 논리 장치; 이산 게이트 또는 트랜지스터 논리; 이산 하드웨어 컴포넌트들; 또는 이러한 기능들을 구현하도록 설계된 것들의 조합을 통해 구현 또는 수행될 수 있다. 범용 프로세서는 마이크로 프로세서일 수 있지만; 대안적 실시예에서, 이러한 프로세서는 기존 프로세서, 제어기, 마이크로 제어기, 또는 상태 머신일 수 있다. 프로세서는 예를 들어, DSP 및 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로 프로세서, 또는 이러한 구성들의 조합과 같이 계산 장치들의 조합으로서 구현될 수 있다.
상술한 방법의 단계들 및 알고리즘은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈에서, 또는 이들의 조합에 의해 직접 구현될 수 있다. 소프트웨어 모듈들은 랜덤 액세스 메모리(RAM); 플래쉬 메모리; 판독 전용 메모리(ROM); 전기적 프로그램어블 ROM(EPROM); 전기적 삭제가능한 프로그램어블 ROM(EEPROM); 레지스터; 하드디스크; 휴대용 디스크; 콤팩트 디스크 ROM(CD-ROM); 또는 공지된 저장 매체의 임의의 형태로서 존재한다. 예시적인 저장매체는 프로세서와 결합되어, 프로세서는 저장매체로부터 정보를 판독하여 저장매체에 정보를 기록한다. 대안적으로, 저장 매체는 프로세서의 구성요소일 수 있다. 이러한 프로세서 및 저장매체는 ASIC 에 위치한다. ASIC 는 사용자 단말에 위치할 수 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말에서 이산 컴포넌트로서 존재할 수 있다.
하나 이상의 예시적인 설계들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 상기 기능들은 컴퓨터-판독가능 매체 상의 하나 이상의 명령들 또는 코드로서 저장되거나 또는 전송될 수 있다. 컴퓨터-판독가능 매체는 컴퓨터 저장 매체 및 한 장소에서 다른 장소로 컴퓨터 프로그램의 이동을 용이하게 하는 임의의 매체를 포함하는 통신 매체 모두를 포함한다. 저장 매체는 범용 또는 특정 목적의 컴퓨터에 의해 액세스될 수 있는 임의의 사용가능한 매체일 수 있다. 예시적으로, 이러한 컴퓨터-판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 스토리지, 자기 디스크 스토리지 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 요구되는 프로그램 코드 수단을 전달하거나 또는 저장하기 위해 사용될 수 있으며 범용 또는 특정-목적 컴퓨터 또는 범용 또는 특정-목적 프로세서에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있으며, 이에 한정되는 것은 아니다. 또한, 임의의 접속이 적절하게 컴퓨터-판독가능 매체로 명명된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스트 페어, 디지털 가입자 라인(DSL), 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버 또는 다른 원격 소스로부터 전송되면, 동축 케이블, 광섬유 케이블, 트위스트 페어, DSL, 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술들은 매체의 범위 내에 포함된다. 여기에서 사용되는 디스크(disk) 및 디스크(disc)는 콤팩트 디스크(CD: compact disc), 레이저 디스크(laser disc), 광학 디스크(optical disc), 디지털 다기능 디스크(DVD: digital versatile disc), 플로피 디스크(floppy disk) 및 블루-레이 디스크(blu-ray disc)를 포함하며, 여기서 디스크(disk)들은 통상적으로 자기적으로 데이터를 재생성하는 반면에 디스크(disc)들은 레이저들을 통해 데이터를 광학적으로 재생성한다. 위의 것들의 결합은 또한 컴퓨터-판독가능 매체의 범위 내에 포함되어야 할 것이다.
제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다.

Claims (30)

  1. 무선 통신을 위한 장치에 있어서,
    공통 패킷 인터페이스를 통해 서로에게 패킷들을 송신하고 입력 데이터를 출력 데이터로 변환하는 것을 포함하는 적어도 하나의 기능을 수행하도록 동작하는 다수의 프로세싱 모듈들 ? 상기 다수의 프로세싱 모듈들 중 적어도 일부는 상이한 기능을 수행하고 상기 다수의 프로세싱 모듈들은 모뎀 프로세싱 모듈 및 인코딩/디코딩 프로세싱 모듈을 포함함 ? ; 및
    상기 다수의 프로세싱 모듈들에 연결되고, 상기 다수의 프로세싱 모듈들에 의해 송신되는 상기 패킷들을 포워딩하도록 동작하는 적어도 하나의 전송 모듈을 포함하며,
    각 프로세싱 모듈은, 상기 프로세싱 모듈에 대해 패킷들을 수신 및 송신하도록 동작하는 네트워크 인터페이스, 상기 네트워크 인터페이스에 의해 송신될 패킷들을 위하여 상기 출력 데이터를 저장하도록 동작하는 수신 데이터 버퍼, 및 상기 입력 데이터를 프로세싱하고 상기 출력 데이터를 제공하도록 동작하는 적어도 하나의 프로세싱 유닛을 포함하며,
    각 프로세싱 모듈은, 상기 네트워크 인터페이스로부터 상기 패킷들을 수신하고, 상기 수신 데이터 버퍼에 상기 수신된 패킷들로부터의 입력 데이터를 제공하며, 상기 적어도 하나의 프로세싱 유닛에 상기 수신된 패킷들로부터의 입력 제어 정보를 직접 제공하도록 동작하는 패킷 파서(parser)를 더 포함하며, 상기 입력 제어 정보는 상기 수신 데이터 버퍼 내에 저장되지 않으며,
    각 프로세싱 모듈은, 송신 데이터 버퍼로부터 상기 출력 데이터를 수신하고, 상기 적어도 하나의 프로세싱 유닛으로부터 출력 제어 정보를 직접 수신하며, 상기 출력 데이터를 포함하도록 그리고 상기 출력 제어 정보에 따라 패킷들을 빌딩(build)하도록 동작하는 패킷 빌더(builder)를 더 포함하며, 상기 출력 제어 정보는 상기 송신 데이터 버퍼 내에 저장되지 않는,
    무선 통신을 위한 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 다수의 프로세싱 모듈들은 비동기적으로 동작하며, 상기 다수의 프로세싱 모듈들은 독립적인 클록들을 통해 동작하는, 무선 통신을 위한 장치.
  6. 제1항에 있어서, 각 프로세싱 모듈은 상기 프로세싱 모듈에 대해 선택되는 적어도 하나의 클록에 기초하여 동작하는, 무선 통신을 위한 장치.
  7. 제1항에 있어서, 상기 적어도 하나의 전송 모듈은 상기 다수의 프로세싱 모듈들에 대하여 비동기적으로 동작하는, 무선 통신을 위한 장치.
  8. 제1항에 있어서, 각 프로세싱 모듈은 적어도 하나의 서비스를 지원하고, 상기 적어도 하나의 서비스에 대한 패킷들에 대하여 동작하는, 무선 통신을 위한 장치.
  9. 제1항에 있어서, 상기 공통 패킷 인터페이스는 상기 다수의 프로세싱 모듈들에 의해 송신되는 모든 패킷들에 대해 공통 패킷 포맷을 이용하는, 무선 통신을 위한 장치.
  10. 제1항에 있어서, 각 패킷은 헤더 및 페이로드(payload)를 포함하고, 상기 헤더는 소스 주소 및 수신지 주소를 포함하며, 상기 적어도 하나의 전송 모듈은 상기 패킷들의 소스 주소들 및 수신지 주소들에 기초하여 상기 다수의 프로세싱 모듈들에 의해 송신되는 상기 패킷들을 포워딩하도록 동작할 수 있는, 무선 통신을 위한 장치.
  11. 제1항에 있어서, 각 프로세싱 모듈은 적어도 하나의 서비스를 지원하고, 각 패킷은 상기 패킷을 송신하는 소스 서비스에 대한 소스 서비스 주소 및 상기 패킷을 수신하는 수신자 서비스에 대한 수신지 서비스 주소를 포함하는, 무선 통신을 위한 장치.
  12. 제11항에 있어서, 각 서비스는 적어도 하나의 서비스 포트를 지원하고, 각 패킷은 상기 소스 서비스에서의 서비스 포트에 대한 소스 서비스 포트 및 상기 수신자 서비스에서의 서비스 포트에 대한 수신지 서비스 포트를 포함하는, 무선 통신을 위한 장치.
  13. 제1항에 있어서, 상기 다수의 프로세싱 모듈들은 무선 통신 시스템에서 기지국에 대해 프로세싱을 수행하도록 동작할 수 있는, 무선 통신을 위한 장치.
  14. 제1항에 있어서, 상기 다수의 프로세싱 모듈들은 무선 통신 시스템에서 단말에 대해 프로세싱을 수행하도록 동작할 수 있는, 무선 통신을 위한 장치.
  15. 주문형 집적 회로(ASIC)에 있어서,
    공통 패킷 인터페이스를 통해 서로에게 패킷들을 송신하고 입력 데이터를 출력 데이터로 변환하는 것을 포함하는 적어도 하나의 기능을 수행하도록 동작하는 다수의 프로세싱 모듈들 ? 상기 다수의 프로세싱 모듈들 중 적어도 일부는 상이한 기능을 수행하고 상기 다수의 프로세싱 모듈들은 모뎀 프로세싱 모듈 및 인코딩/디코딩 프로세싱 모듈을 포함함 ?; 및
    상기 다수의 프로세싱 모듈들에 연결되고, 상기 다수의 프로세싱 모듈들에 의해 송신되는 상기 패킷들을 포워딩하도록 동작하는 적어도 하나의 전송 모듈을 포함하며,
    각 프로세싱 모듈은, 상기 프로세싱 모듈에 대해 패킷들을 수신 및 송신하도록 동작하는 네트워크 인터페이스, 상기 네트워크 인터페이스에 의해 수신된 패킷들로부터의 입력 데이터를 저장하도록 동작하는 수신 데이터 버퍼, 및 상기 입력 데이터를 프로세싱하고 상기 출력 데이터를 제공하도록 동작하는 적어도 하나의 프로세싱 유닛을 포함하며,
    각 프로세싱 모듈은, 상기 네트워크 인터페이스로부터 상기 패킷들을 수신하고, 상기 수신 데이터 버퍼에 상기 수신된 패킷들로부터의 상기 입력 데이터를 제공하며, 상기 적어도 하나의 프로세싱 유닛에 상기 수신된 패킷들로부터의 입력 제어 정보를 직접 제공하도록 동작하는 패킷 파서(parser)를 더 포함하며, 상기 입력 제어 정보는 상기 수신 데이터 버퍼 내에 저장되지 않으며,
    각 프로세싱 모듈은, 송신 데이터 버퍼로부터 상기 출력 데이터를 수신하고, 상기 적어도 하나의 프로세싱 유닛으로부터 출력 제어 정보를 직접 수신하며, 상기 출력 데이터를 포함하도록 그리고 상기 출력 제어 정보에 따라 패킷들을 빌딩(build)하도록 동작하는 패킷 빌더(builder)를 더 포함하며, 상기 출력 제어 정보는 상기 송신 데이터 버퍼 내에 저장되지 않는,
    ASIC.
  16. 삭제
  17. 삭제
  18. 제15항에 있어서, 각 프로세싱 모듈은 적어도 하나의 서비스를 지원하고, 각 패킷은 상기 패킷을 송신하는 소스 서비스에 대한 소스 서비스 주소 및 상기 패킷을 수신하는 수신자 서비스에 대한 수신지 서비스 주소를 포함하는, ASIC.
  19. 무선 통신을 위한 방법에 있어서,
    공통 패킷 인터페이스를 통해 장치의 다수의 프로세싱 모듈들 사이에서 패킷들을 송신하는 단계 ? 각 프로세싱 모듈은 입력 데이터를 출력 데이터로 변환하는 것을 포함하는 적어도 하나의 기능을 수행하며, 상기 다수의 프로세싱 모듈들 중 적어도 일부는 상이한 기능을 수행하고 상기 다수의 프로세싱 모듈들은 모뎀 프로세싱 모듈 및 인코딩/디코딩 프로세싱 모듈을 포함함 ? ;
    적어도 하나의 전송 모듈을 통해 상기 다수의 프로세싱 모듈들에 의해 송신되는 상기 패킷들을 포워딩하는 단계;
    상기 입력 데이터 및 입력 제어 정보를 획득하기 위해 각 프로세싱 모듈에서 수신되는 패킷들을 파싱하는 단계;
    상기 출력 데이터를 포함하도록 그리고 출력 제어 정보에 따라 각 프로세싱 모듈에 의해 송신될 상기 패킷들을 빌딩하는 단계; 및
    각 프로세싱 모듈에 대해 상기 입력 데이터 및 상기 출력 데이터를 버퍼링하는 단계를 포함하며,
    상기 입력 제어 정보 및 상기 출력 제어 정보는 버퍼링되지 않는,
    무선 통신을 위한 방법.
  20. 삭제
  21. 제19항에 있어서,
    헤더 및 페이로드를 포함하는 공통 패킷 포맷에 따라 상기 패킷들을 형성하는 단계를 더 포함하고,
    상기 헤더는 소스 주소 및 수신지 주소를 포함하며,
    상기 다수의 프로세싱 모듈들에 의해 송신되는 상기 패킷들은 상기 패킷들의 소스 주소들 및 수신지 주소들에 기초하여 포워딩되는, 무선 통신을 위한 방법.
  22. 제19항에 있어서, 각 프로세싱 모듈은 적어도 하나의 서비스를 지원하고, 각 패킷은 상기 패킷을 송신하는 소스 서비스에 대한 소스 서비스 주소 및 상기 패킷을 수신하는 수신자 서비스에 대한 수신지 서비스 주소를 포함하는, 무선 통신을 위한 방법.
  23. 제19항에 있어서,
    상기 다수의 프로세싱 모듈들을 비동기적으로 동작시키는 단계; 및
    상기 다수의 프로세싱 모듈들에 대하여 상기 적어도 하나의 전송 모듈을 비동기적으로 동작시키는 단계
    를 더 포함하는, 무선 통신을 위한 방법.
  24. 무선 통신을 위한 장치에 있어서,
    공통 패킷 인터페이스를 통해 다수의 프로세싱 모듈들 사이에서 패킷들을 송신하기 위한 수단 ? 각 프로세싱 모듈은 입력 데이터를 출력 데이터로 변환하는 것을 포함하는 적어도 하나의 기능을 수행하며, 상기 다수의 프로세싱 모듈들 중 적어도 일부는 상이한 기능을 수행하고 상기 다수의 프로세싱 모듈들은 모뎀 프로세싱 모듈 및 인코딩/디코딩 프로세싱 모듈을 포함함 ?;
    적어도 하나의 전송 모듈을 통해 상기 다수의 프로세싱 모듈들에 의해 송신되는 상기 패킷들을 포워딩하기 위한 수단;
    상기 입력 데이터 및 입력 제어 정보를 획득하기 위해 각 프로세싱 모듈에서 수신되는 상기 패킷들을 파싱하기 위한 수단;
    상기 출력 데이터를 포함하도록 그리고 출력 제어 정보에 따라 각 프로세싱 모듈에 의해 송신될 상기 패킷들을 빌딩하기 위한 수단; 및
    각 프로세싱 모듈에 대해 상기 입력 데이터 및 상기 출력 데이터를 버퍼링하기 위한 수단을 포함하며,
    상기 입력 제어 정보 및 상기 출력 제어 정보는 버퍼링되지 않는,
    무선 통신을 위한 장치.
  25. 삭제
  26. 제24항에 있어서,
    헤더 및 페이로드를 포함하는 공통 패킷 포맷에 따라 상기 패킷들을 형성하기 위한 수단을 더 포함하고,
    상기 헤더는 소스 주소 및 수신지 주소를 포함하며,
    상기 다수의 프로세싱 모듈들에 의해 송신되는 상기 패킷들은 상기 패킷들의 소스 주소들 및 수신지 주소들에 기초하여 포워딩되는, 무선 통신을 위한 장치.
  27. 제24항에 있어서, 각 프로세싱 모듈은 적어도 하나의 서비스를 지원하고, 각 패킷은 상기 패킷을 송신하는 소스 서비스에 대한 소스 서비스 주소 및 상기 패킷을 수신하는 수신자 서비스에 대한 수신지 서비스 주소를 포함하는, 무선 통신을 위한 장치.
  28. 제24항에 있어서,
    상기 다수의 프로세싱 모듈들을 비동기적으로 동작시키기 위한 수단; 및
    상기 다수의 프로세싱 모듈들에 대하여 상기 적어도 하나의 전송 모듈을 비동기적으로 동작시키기 위한 수단
    을 더 포함하는, 무선 통신을 위한 장치.
  29. 컴퓨터?판독가능한 매체로서,
    적어도 하나의 컴퓨터로 하여금 공통 패킷 인터페이스를 통해 장치의 다수의 프로세싱 모듈들 사이에서 패킷들을 송신하도록 하기 위한 코드 ? 각 프로세싱 모듈은 입력 데이터를 출력 데이터로 변환하는 것을 포함하는 적어도 하나의 기능을 수행하며, 상기 다수의 프로세싱 모듈들 중 적어도 일부는 상이한 기능을 수행하고 상기 다수의 프로세싱 모듈들은 모뎀 프로세싱 모듈 및 인코딩/디코딩 프로세싱 모듈을 포함함 ?;
    상기 적어도 하나의 컴퓨터로 하여금 적어도 하나의 전송 모듈을 통해 상기 다수의 프로세싱 모듈들에 의해 송신되는 상기 패킷들을 포워딩하도록 하기 위한 코드;
    상기 적어도 하나의 컴퓨터로 하여금 입력 데이터 및 입력 제어 정보를 획득하기 위해 각 프로세싱 모듈에서 수신되는 패킷들을 파싱하도록 하기 위한 코드;
    상기 적어도 하나의 컴퓨터로 하여금 출력 데이터를 포함하도록 그리고 출력 제어 정보에 따라 각 프로세싱 모듈에 의해 송신되는 패킷들을 빌딩하도록 하기 위한 코드; 및
    상기 적어도 하나의 컴퓨터로 하여금 각 프로세싱 모듈에 대해 상기 입력 데이터 및 상기 출력 데이터를 버퍼링하도록 하기 위한 코드를 포함하며,
    상기 입력 제어 정보 및 상기 출력 제어 정보는 버퍼링되지 않는,
    컴퓨터?판독가능한 매체.
  30. 삭제
KR1020107006220A 2007-08-23 2008-08-22 패킷?기반 프로세싱 시스템 KR101117908B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US95750907P 2007-08-23 2007-08-23
US60/957,509 2007-08-23
US12/194,447 US8320373B2 (en) 2007-08-23 2008-08-19 Packet-based processing system
US12/194,447 2008-08-19
PCT/US2008/074091 WO2009026554A2 (en) 2007-08-23 2008-08-22 Packet-based processing system

Publications (2)

Publication Number Publication Date
KR20100044278A KR20100044278A (ko) 2010-04-29
KR101117908B1 true KR101117908B1 (ko) 2012-03-13

Family

ID=40224536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107006220A KR101117908B1 (ko) 2007-08-23 2008-08-22 패킷?기반 프로세싱 시스템

Country Status (7)

Country Link
US (1) US8320373B2 (ko)
EP (1) EP2201464A2 (ko)
JP (1) JP5080648B2 (ko)
KR (1) KR101117908B1 (ko)
CN (1) CN101809555B (ko)
TW (1) TW200929959A (ko)
WO (1) WO2009026554A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105247496A (zh) * 2013-10-31 2016-01-13 株式会社Lg化学 应用模块数据控制装置及其数据控制方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960792B (zh) * 2008-02-27 2014-05-28 诺基亚公司 用于多传输方式架构的缓冲器控制的方法、设备和系统
US9779057B2 (en) 2009-09-11 2017-10-03 Micron Technology, Inc. Autonomous memory architecture
TWI417741B (zh) * 2009-09-14 2013-12-01 Univ Nat Taiwan 動態調整通道方向之方法及使用其之晶片網路架構
US8995291B2 (en) * 2011-06-10 2015-03-31 Qualcomm Incorporated Tracking loop design for unicast and multicast/broadcast signals
US9465662B2 (en) * 2011-10-17 2016-10-11 Cavium, Inc. Processor with efficient work queuing
US10003675B2 (en) 2013-12-02 2018-06-19 Micron Technology, Inc. Packet processor receiving packets containing instructions, data, and starting location and generating packets containing instructions and data
US9933780B2 (en) * 2015-06-17 2018-04-03 Qualcomm Incorporated Systems and methods for remote distributed control of unmanned aircraft
US10530500B2 (en) * 2018-04-25 2020-01-07 Rohde & Schwarz Gmbh & Co. Kg Measurement system and measurement method
US10763927B2 (en) 2018-04-25 2020-09-01 Rohde & Schwarz Gmbh & Co. Kg Signal generator and signal generating method
CN111209231B (zh) * 2018-11-21 2021-05-11 上海寒武纪信息科技有限公司 数据处理方法、装置及相关产品
WO2020078470A1 (zh) 2018-10-18 2020-04-23 上海寒武纪信息科技有限公司 片上网络数据处理方法及装置
GB2586029B (en) * 2019-07-29 2022-07-27 Siemens Ind Software Inc Emulating broadcast in a network on chip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040085968A1 (en) * 2002-11-04 2004-05-06 Sbc Properties, L.P. Peer to peer SVC-based DSL service
US20050089031A1 (en) * 2003-10-23 2005-04-28 Jon Krueger Determining a checksum from packet data
US6920135B1 (en) * 2001-01-23 2005-07-19 Tau Networks Scalable switching system and method

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63275251A (ja) 1987-05-07 1988-11-11 Oki Electric Ind Co Ltd 音声パケット伝送遅延制御方式
CA2229652C (en) * 1997-02-14 2002-05-21 Naoki Mori Atm network with a filtering table for securing communication
JP2000078155A (ja) * 1998-09-01 2000-03-14 Fujitsu Ltd Ａｔｍネットワークにおけるコネクション設定方式
JP3576019B2 (ja) 1998-12-28 2004-10-13 株式会社東芝 通信ノード
US6754509B1 (en) * 1999-12-30 2004-06-22 Qualcomm, Incorporated Mobile communication device having dual micro processor architecture with shared digital signal processor and shared memory
US20030099254A1 (en) * 2000-03-03 2003-05-29 Richter Roger K. Systems and methods for interfacing asynchronous and non-asynchronous data media
TW567695B (en) 2001-01-17 2003-12-21 Ibm Digital baseband system
US7342927B1 (en) * 2001-03-09 2008-03-11 Brooktree Broadband Holding, Inc. Systems and methods for transferring various data types across an ATM network
US6975644B2 (en) 2001-04-12 2005-12-13 Sony Corporation Dual interface wireless IP communication device
US6944168B2 (en) * 2001-05-04 2005-09-13 Slt Logic Llc System and method for providing transformation of multi-protocol packets in a data stream
US7181485B1 (en) * 2001-11-26 2007-02-20 Integrated Device Technology, Inc. Variably delayable transmission of packets between independently clocked source, intermediate, and destination circuits while maintaining orderly and timely processing in one or both of the intermediate and destination circuits
US7145914B2 (en) * 2001-12-31 2006-12-05 Maxxan Systems, Incorporated System and method for controlling data paths of a network processor subsystem
US20050088997A1 (en) 2002-02-20 2005-04-28 Diego Melpignano Wireless communication arrangements with a discovery procedure
US7246178B2 (en) 2002-05-07 2007-07-17 Nortel Networks Limited Methods and systems for changing a topology of a network
US7313140B2 (en) * 2002-07-03 2007-12-25 Intel Corporation Method and apparatus to assemble data segments into full packets for efficient packet-based classification
US7324520B2 (en) * 2002-07-03 2008-01-29 Intel Corporation Method and apparatus to process switch traffic
EP1411686A3 (en) 2002-10-18 2006-10-11 Samsung Electronics Co., Ltd. Wireless communication device and method capable of connectionless broadcast
JP2004274292A (ja) 2003-03-07 2004-09-30 Taiko Electric Works Ltd 情報通信方法および装置
JP2004297632A (ja) 2003-03-28 2004-10-21 Renesas Technology Corp マイクロプロセッサ及び携帯通信端末
US7389096B2 (en) 2003-04-07 2008-06-17 Bellow Bellows Llc Monitoring system using multi-antenna transceivers
US7103320B2 (en) 2003-04-19 2006-09-05 International Business Machines Corporation Wireless communication system within a system on a chip
US7526350B2 (en) 2003-08-06 2009-04-28 Creative Technology Ltd Method and device to process digital media streams
JP4081424B2 (ja) 2003-10-09 2008-04-23 沖電気工業株式会社 無線通信システムとその消費電力低減方法
US7664110B1 (en) * 2004-02-07 2010-02-16 Habanero Holdings, Inc. Input/output controller for coupling the processor-memory complex to the fabric in fabric-backplane interprise servers
US7685281B1 (en) * 2004-02-13 2010-03-23 Habanero Holdings, Inc. Programmatic instantiation, provisioning and management of fabric-backplane enterprise servers
JP4235572B2 (ja) 2004-02-25 2009-03-11 株式会社日立コミュニケーションテクノロジー 伝送装置
US7817659B2 (en) * 2004-03-26 2010-10-19 Foundry Networks, Llc Method and apparatus for aggregating input data streams
US7477641B2 (en) * 2004-12-30 2009-01-13 Intel Corporation Providing access to data shared by packet processing threads
US7539184B2 (en) * 2004-12-30 2009-05-26 Intel Corporation Reconfigurable interconnect/switch for selectably coupling network devices, media, and switch fabric
US7596141B2 (en) * 2005-06-30 2009-09-29 Intel Corporation Packet classification using encoded addresses
US7505410B2 (en) * 2005-06-30 2009-03-17 Intel Corporation Method and apparatus to support efficient check-point and role-back operations for flow-controlled queues in network devices
US7764741B2 (en) 2005-07-28 2010-07-27 Broadcom Corporation Modulation-type discrimination in a wireless communication network
US7924764B2 (en) 2005-07-28 2011-04-12 Broadcom Corporation Method and apparatus for packet processing
WO2007036067A1 (en) * 2005-09-28 2007-04-05 Intel Corporation Updating entries cached by a network processor
US7609708B2 (en) * 2005-10-04 2009-10-27 Intel Corporation Dynamic buffer configuration
US7953221B2 (en) * 2006-12-28 2011-05-31 Intel Corporation Method for processing multiple operations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6920135B1 (en) * 2001-01-23 2005-07-19 Tau Networks Scalable switching system and method
US20040085968A1 (en) * 2002-11-04 2004-05-06 Sbc Properties, L.P. Peer to peer SVC-based DSL service
US20050089031A1 (en) * 2003-10-23 2005-04-28 Jon Krueger Determining a checksum from packet data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105247496A (zh) * 2013-10-31 2016-01-13 株式会社Lg化学 应用模块数据控制装置及其数据控制方法

Also Published As

Publication number Publication date
US8320373B2 (en) 2012-11-27
KR20100044278A (ko) 2010-04-29
US20090080429A1 (en) 2009-03-26
JP5080648B2 (ja) 2012-11-21
TW200929959A (en) 2009-07-01
EP2201464A2 (en) 2010-06-30
WO2009026554A2 (en) 2009-02-26
CN101809555A (zh) 2010-08-18
CN101809555B (zh) 2013-10-30
JP2010537582A (ja) 2010-12-02
WO2009026554A3 (en) 2009-09-03

Similar Documents

Publication Publication Date Title
KR101117908B1 (ko) 패킷?기반 프로세싱 시스템
Bloessl et al. Performance assessment of IEEE 802.11 p with an open source SDR-based prototype
US11296807B2 (en) Techniques to operate a time division multiplexing(TDM) media access control (MAC)
JP4989632B2 (ja) 通信ネットワークにおける肯定応答メッセージの変更
KR101466726B1 (ko) 무선 통신 시스템에서의 다중-액세스 호환성을 위해 데이터 전송의 성공적인 수신을 확인응답하기 위한 방법 및 장치
US7808934B2 (en) TDD frame format in wireless mesh network
US7668202B2 (en) Communications bus having low latency interrupts and control signals, hotpluggability error detection and recovery, bandwidth allocation, network integrity verification, protocol tunneling and discoverability features
JP2011526437A (ja) 既知情報を使用してフレームを復号化するパフォーマンスを向上するための方法とシステム
JP5524386B2 (ja) Ｄｌ−ｍａｐ処理のための方法およびシステム
US10938600B2 (en) Forwarding data between an array of baseband units and an array of radio heads in a distributed wireless system using TDM switches
CN103119855A (zh) 用于无线装置的虚拟天线阵列
JP3819843B2 (ja) イーサネット適応装置
JP2008533868A (ja) データ送信方法
WO2021204196A1 (zh) 控制信息传输方法、装置及系统
WO2021166440A1 (ja) 端末及び通信方法
US20110235657A1 (en) Multimode Apparatus and Method
US20220149988A1 (en) Method for Adjusting Transmission Rate, Processor, Network Device, and Network System
TW201004437A (en) Apparatus and method for channel error control of non-exclusive multiplexing for control channels
US8576704B2 (en) Communication system, communication device, integrated circuit, and communication method
US20230370900A1 (en) Cpri link-rate auto-negotiation based on available bandwidth in ethernet-based fronthaul network
Thomas et al. A RapidIO-Ethernet System Architecture for TDM-based Satellite Receiver
US9258020B2 (en) Scalable mapping with integrated summing of samples for multiple streams in a radio interface frame
CN113938329A (zh) 接口、电子设备和通信系统
Navalekar Design of a High Data Rate Audio Band OFDM Modem
KR20110016232A (ko) 데이터 전송 시스템의 채널 결합 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee