CN101809555A - 基于分组的处理系统 - Google Patents

基于分组的处理系统 Download PDF

Info

Publication number
CN101809555A
CN101809555A CN200880108334A CN200880108334A CN101809555A CN 101809555 A CN101809555 A CN 101809555A CN 200880108334 A CN200880108334 A CN 200880108334A CN 200880108334 A CN200880108334 A CN 200880108334A CN 101809555 A CN101809555 A CN 101809555A
Authority
CN
China
Prior art keywords
grouping
processing module
processing
module
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880108334A
Other languages
English (en)
Other versions
CN101809555B (zh
Inventor
M·伊拉尼内贾德
J·A·莱温
M-D·N·卡诺伊
M·A·霍华德
N·A·齐夫
R·S·萨尔维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101809555A publication Critical patent/CN101809555A/zh
Application granted granted Critical
Publication of CN101809555B publication Critical patent/CN101809555B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W24/00Supervisory, monitoring or testing arrangements
    • H04W24/02Arrangements for optimising operational condition
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22Parsing or analysis of headers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W88/00Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02Terminal devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W88/00Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08Access point devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Telephonic Communication Services (AREA)

Abstract

本文描述了适合于各种应用的基于分组的处理系统,例如用于无线通信系统中的基站或终端。基于分组的处理系统可以包括多个处理模块和至少一个传输模块。处理模块可以通过公共分组接口向彼此发送分组,并且异步地进行操作。传输模块可以转发由处理模块发送的分组,并且相对于处理模块异步地进行操作。每一个处理模块都可以包括网络接口、至少一个缓冲器、分组解析器、分组构造器和至少一个处理单元。每一个处理模块支持至少一个服务单元。每一个分组可以包括报头和有效载荷。报头包括针对发送该分组的源服务单元的源服务地址和针对接收该分组的接收方服务单元的目的服务地址。

Description

基于分组的处理系统
基于35U.S.C.§119要求优先权
本专利申请要求享受2007年8月23日提交的、题目为“METHOD ANDAPPARATUS FOR PACKET BASED MODEM DESIGN”的美国临时申请No.60/957,509的优先权,该临时申请已转让给本申请的受让人,故以引用方式将其明确地并入本文。
技术领域
概括地说,本发明涉及数据处理,具体地说,本发明涉及适合于无线通信和其它应用的处理系统。
背景技术
如今已广泛地部署无线通信系统以提供各种通信服务,例如:语音、视频、分组数据、消息、广播等等。这些系统可以是多址系统,后者能够通过共享可用的系统资源来支持多个用户。这种多址系统的例子包括:码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、正交FDMA(OFDMA)系统和单载波FDMA(SC-FDMA)系统。
在无线通信系统中,基站可以向一个或多个终端发送数据和信令,并从这些终端接收数据和信令。该基站以及每一个终端可以执行各种类型的处理,以便发射和接收数据和信令。各实体执行的处理是计算精密的,并可能由于各种原因而受到变化影响。因此,能够以高效方式执行所述处理以及能够更加容易地设计和测试的处理系统是高度期望的。
发明内容
本申请描述了可以用于各种应用(例如,无线通信系统中的基站或终端)的基于分组的处理系统。基于分组的处理系统可以用包括专用集成电路(ASIC)的各种方式来实现。基于分组的处理系统可以提供各种优势,其包括:可扩展性、灵活性、易于设计和测试等等。
在一种设计方案中,基于分组的处理系统可以包括多个处理模块和至少一个传输模块。处理模块可以通过公共分组接口向彼此发送分组,其中针对所述多个处理模块发送的所有分组,公共分组接口使用共同的分组格式。分组还可以称为消息、数据单元、数据块等。这些处理模块可以异步地进行操作,每一个处理模块可以基于针对该处理模块所选择的至少一个时钟来进行操作。传输模块可以转发由这些处理模块发送的分组,并相对于这些处理模块异步地进行操作。
在一种设计方案中,处理模块可以包括网络接口、至少一个缓冲器、至少一个处理单元、分组解析器和分组构造器。网络接口可以接收和发送用于处理模块的分组。分组解析器可以从网络接口接收分组,向缓冲器提供所接收的分组中的输入数据,向处理单元提供所接收的分组中的输入控制信息。处理单元可以处理输入数据,并向缓冲器提供输出数据。分组构造器可以从缓冲器接收输出数据,从处理单元接收输出控制信息,并根据输出控制信息,使用所述输出数据来构造分组。
在一种设计方案中,每一个处理模块支持至少一个服务单元,并可以对该处理模块支持的所有服务单元的分组进行操作。每一个分组都包括报头和有效载荷。每一个分组的报头可以包括:(i)发送该分组的源服务单元的源服务地址;(ii)接收该分组的接收方服务单元的目的服务地址。每一个服务单元可以支持至少一个服务端口。每一个分组的报头还可以包括:(i)针对源服务单元处的服务端口的源服务端口;(ii)针对接收方服务单元处的服务端口的目的服务端口。
下文将进一步详细地描述本发明的各个方面和特征。
附图说明
图1示出了一种无线通信系统。
图2示出了一种基站和一种终端的框图。
图3示出了一种基于总线的处理系统。
图4A和图4B示出了基于分组的处理系统的两种设计方案。
图5示出了用于基站或终端的基于分组的处理系统。
图6示出了一种处理模块的框图。
图7示出了两个服务单元之间的通信。
图8示出了用于公共分组接口的分组格式。
图9示出了基于分组的处理系统中的操作的过程。
具体实施方式
基于分组的处理系统可以用于诸如无线通信、网络化、计算等等之类的各种应用。通常,基于分组的处理系统可以用于处理过程分布在多个处理模块中的任何应用。每一个处理模块都可以用硬件、软件、固件或者其组合来实现。为了清楚说明起见,下面针对无线通信来描述基于分组的处理系统的某些方面。
图1示出了包括多个基站和其它网络实体的无线通信系统100。为了简单起见,图1中仅示出了一个基站110。基站110可以是与终端进行通信的固定站,基站110还可以称为节点B、演进的节点B(eNB)、接入点等等。基站110可以通过下行链路122a和上行链路124a与终端120a进行通信,通过下行链路122b和上行链路124b与终端120b进行通信。终端可以是静止的或者移动的,终端还可以称为移动站、用户设备(UE)、接入终端、用户单元、站等等。终端可以是蜂窝电话、个人数字助理(PDA)、无线通信设备、手持设备、无线调制解调器、膝上型计算机等等。
图2示出了基站110和终端120的一种设计方案框图,其中终端120可以是图1中的终端120a或120b。在该设计方案中,基站110装备有T个天线234a到234t,终端120装备有R个天线252a到252r,其中通常T≥1,R≥1。
在基站110,发射处理器220从数据源212接收用于一个或多个终端的数据,根据为每一个终端所选择的一种或多种调制和编码方案来处理该终端的数据,以及提供用于所有终端的数据符号。发射处理器220还可以处理信令和提供信令符号。发射(TX)多输入多输出(MIMO)处理器230可以对数据符号、信令符号和导频符号进行复用。TX MIMO处理器230可以对复用后的符号(如果有的话)执行空间处理(例如,预编码),并向T个调制器(MOD)232a到232t提供T个输出符号流。每一个调制器232可以处理各自的输出符号流(例如,CDMA、OFDM等),以获得输出采样流。每一个调制器232进一步处理(例如,转换成模拟信号,放大、滤波和上变频)这些输出采样流,以便获得下行链路信号。来自调制器232a到232t的T个下行链路信号可以分别经由T个天线234a到234t进行发射。
在终端120,天线252a到252r从基站110接收下行链路信号,并分别向解调器(DEMOD)254a到254r提供所接收的信号。每一个解调器254可以调节(例如,滤波、放大、下变频和数字化)各自所接收的信号,以便获得接收的采样。每一个解调器254可以进一步处理所接收的采样(例如,OFDM等)以便获得所接收的符号。MIMO检测器256可以从所有R个解调器254a到254r获得接收的符号,对接收的符号执行MIMO检测(如果有的话),并提供检测出的符号。接收处理器258可以处理(例如,解调、解交织和解码)检测到的符号,并向数据宿260提供用于终端120的解码后数据。
在上行链路上,在终端120,来自数据源262的数据和来自控制器/处理器280的信令可以由发射处理器264进行处理,由TX MIMO处理器266进行预编码(如果有的话),由调制器254a到254r进行调节,并发射回基站110。在基站110,这些来自终端120的上行链路信号由天线234进行接收、由解调器232进行调节、由MIMO检测器236进行处理(如果有的话)、并由接收处理器238进一步处理以便获得终端120发射的数据和信令。
控制器/处理器240和280可以分别指导基站110和终端120的操作。存储器242和282可以分别存储用于基站110和终端120的数据和程序代码。调度器244可以对用于下行链路和/或上行链路传输的终端进行调度,并为所调度的终端提供资源分配。
图2示出了根据一种设计方案的基站110和终端120的各种功能框。基站110和终端120可以包括图2中没有示出的不同的和/或其它功能框。
通常,基站和终端均可以包括任意数量的处理模块。这些处理模块还可以称为处理引擎、处理框、处理节点等等。每一个处理模块可以执行一组指定的功能,例如搜索、调制、解调、编码、解码等等。每一个处理模块可以用硬件、软件、固件或者其组合来实现。例如,处理模块可以包括一个或多个数据信号处理器(DSP)、精简指令集计算机(RISC)处理器、现场可编程门阵列(FPGA)、ASIC、处理器、控制器、电路板(例如,基带板、RF板等)等等。再举一个例子,处理模块可以用由一个或多个通用处理器、RISC处理器等执行的软件和/或固件来实现。
图3示出了一种基于总线的处理系统300的设计方案。在图3所示的设计方案中,处理系统300包括可以用于执行期望的功能的六个处理模块310a到310f。每一个处理模块310都可以通过一个或多个互连来与一个或多个其它处理模块310进行通信。例如,处理模块310f可以通过五个定制的互连来与其它五个处理模块310a到310e进行通信。每一个互连可以是点到点总线或点到多点总线。
在图3所示的设计方案中,处理模块310可以紧密地耦接,并通过定制接口在彼此之间进行通信。这些定制接口是基于每个处理模块的输入和输出需求来进行特定设计的。这些定制接口可以采取关于源和目的时钟的某些假设,因此需要提前详细地规划源时钟和目的时钟。处理模块操作的数据可以存储在中央共享存储器(图3中没有示出)中,其中中央共享存储器可以改善紧密耦接的处理模块的性能,但其增加了各处理模块对于处理系统的其它部分的依赖性。此外,从其它处理模块接收的数据之间的时间关系和仲裁是关键的。因此,一个处理模块中的微小变化都可能需要对其它处理模块进行改变。基于总线的体系结构的另一个缺点是:一般情况下,其是不可扩展的。此外,由于对一个处理模块进行改变都需要对该系统的其它部分进行改变,因此(例如,由于需求改变、处理模块的性能差、升级等等原因)调整基于总线的处理系统是困难的。
图4A示出了基于分组的处理系统400的一种设计方案,与图3中的基于总线的处理系统300相比,基于分组的处理系统400可以提供某些优势。在图4A所示的设计方案中,处理系统400包括耦接到传输模块420的三个处理模块410a、410b和410c。每一个处理模块410执行一组指定的功能。传输模块420可以操作成针对处理模块410的路由器。传输模块420可以从处理模块410接收分组,并将这些分组转发到适当的接收处理模块。
图4B示出了基于分组的处理系统402的一种设计方案。在图4B所示的设计方案中,处理系统402包括多个处理模块410a到410z和多个传输模块420a到420n。每一个处理模块410执行一组指定的功能。每一个传输模块420可以耦接到一个或多个处理模块410和耦接到一个或多个其它传输模块420。每一个传输模块420可以操作成路由器,从处理模块和耦接到该传输模块的多个传输模块接收分组,并将这些分组转发到接收处理模块和传输模块。
图4A和图4B示出了两种基于分组的处理系统的两个示例性设计方案。通常来说,基于分组的处理系统可以包括任意数量的处理模块和任意数量的传输模块,这些处理模块和传输模块可以用任何方式来互相连接。处理模块可以执行基于分组的处理系统的期望功能。基于分组的处理系统中包括的处理模块的数量和类型取决于该系统的处理需求。传输模块可以形成用于该系统的传输机制,并在不同的处理模块之间对分组进行路由。
基于分组的处理系统将处理/计算与通信/传输分离开。将特定于处理的问题与通信问题分开解决。基于分组的处理系统可以使用全局异步/局部同步(GALS)体系结构,在该体系结构中,每一个单独的处理模块可以进行同步地操作,但不同的处理模块彼此之间是异步的。这些处理模块松散地耦接在一起,并按照独立的时钟进行操作,以便实现期望的功能。
每一个处理模块可以从一个或多个上游处理模块接收分组(例如,任务描述、边带信息和/或数据),处理针对所接收的分组的任务,并通过分组向一个或多个下游处理模块提供结果(例如,任务描述、边带信息和/或数据)。这些处理模块假定传输机制是不可靠的,故其适度地处理信息的偶然丢失或重复。
传输机制可以在这些处理模块之间提供通信链路。该传输机制可以从源处理模块接收分组,并将这些分组转发到目的处理模块。所有的处理模块都使用公共分组接口,公共分组接口简化了这些处理模块之间的分组的传输。为了增加灵活性,该传输机制相对于处理模块是异步的。可以设计该传输机制具有足够的带宽,以便能够传输在这些处理模块之间交换的所有分组。该传输机制可以按照顺序,将分组从源处理模块传送到目的处理模块。只要传输机制具有足够大的带宽,那么基于分组的处理系统就是可扩展的和灵活的。该传输机制的带宽是可扩展的,并可以通过增加链路和开关的总线宽度来进行调整。
基于分组的处理系统可以是事务(transaction)导向的。处理模块可以接收事务,其中该事务与关于要执行的任务的信息、该任务的数据以及连同事务处理结果一起要向下游处理模块转发的任何边带信息相关。事务可以具有不同的类型,例如,配置、操作、调试等。每一个事务可以引起针对源或下游处理模块的一个或多个事务。可以使用诸如重新设置、确认、流控制、系统定时器等等之类的控制分组。
图5示出了基于分组的处理系统500的一种设计方案框图,处理系统500可以用于图2中的基站110或终端120。在该设计方案中,处理系统500包括调制解调器处理模块510a、编码/解码处理模块510b、应用处理模块510c和传输模块520。
处理模块510a可以对数据发射执行调制和对数据接收执行解调。调制/解调(调制解调器)处理取决于所支持的无线技术,例如,CDMA、TDMA、FDMA、OFDMA、SC-FDMA等。处理模块510b可以执行信道编码和解码(例如,Turbo编码和解码)、交织、解交织等。处理模块510c可以执行诸如音频/视频编码和解码等等之类的更高层应用的处理。如果处理系统500用于终端120,那么可以存在处理模块510c,如果处理系统500用于基站110,那么可以省略处理模块510c。每一个处理模块510可以具有相关的存储器512,其中存储器512可以在该处理模块的内部或外部。每一个处理模块510的存储器512可以存储从其它处理模块接收的输入数据、向其它处理模块发送的输出数据和由该处理模块操作的中间数据。传输模块520可以耦接处理模块510a到510c,并对用于这些处理模块的分组进行路由。
图5示出了具有基于分组的处理系统500的示例性设计方案,其中处理系统500包括三个处理模块510a、510b和510c。处理系统500可以包括执行其它功能的不同和/或额外的处理模块。例如,处理系统500可以包括:用于进行快速傅里叶变换(FFT)和逆FFT(IFFT)、调制和解调、加扰和解扰、交织和解交织、信道编码和解码、空间处理(例如,预编码或波束形成)、MIMO检测、导频生成、功率控制、信道估计、时间跟踪环、频率跟踪环、相位旋转、自动增益控制(AGC)等等的处理模块。处理系统500还可以包括额外的传输模块。
图6示出了处理模块510x的设计方案框图,其中处理模块510x可以用于图5中的任意一个处理模块。在处理模块510x中,网络接口610可以通过链路612来与相关的传输模块(图6中没有示出)交换(例如,发送和接收)分组。网络接口610可以接收分配给处理模块510x的一个或多个地址或标识符(ID)。网络接口610可以根据分配的地址,识别去往处理模块510x的输入分组,并将这些输入分组传送到分组解析器620。网络接口610还可以检测到错误接收的分组,并丢弃这些分组。
分组解析器620可以对来自网络接口610的输入分组进行解析,向接收数据缓冲器622提供输入分组中的输入数据,向处理单元630提供输入分组中的输入控制信息。输入数据是在数据分组中发送的,输入控制信息是在控制分组中发送的。在该情况下,分组解析器620可以将输入分组解析成数据分组和控制分组。控制分组可以引起处理模块510x的中间动作(例如,重新设置或流控制)或者引起要执行的其它任务。分组解析器620还可以对不需要与处理单元630进行通信的某些分组进行响应。
缓冲器622可以存储输入数据,直到处理单元630准备好接收该数据为止。当输入数据被请求和处于接收该数据的顺序中时,缓冲器622可以提供该输入数据。缓冲器622还可以用于处理单元630和该处理系统的其余部分之间的时钟速率转换。缓冲器622可以用先入先出(FIFO)缓冲器或者某种其它类型的缓冲器来实现。
处理单元630可以处理来自缓冲器622的输入数据,例如,如输入控制信息所指示的。处理单元630可以向发射数据缓冲器632提供输出数据,向分组构造器640提供输出控制信息。缓冲器632可以存储来自处理单元630的输出数据,直到该数据准备好要进行发送为止。缓冲器632还可以用于处理单元630和该处理系统的其余部分之间的时钟速率转换。缓冲器632可以用FIFO缓冲器或某种其它类型的缓冲器实现。
如来自处理单元630的输出控制信息所指示的,分组构造器640可以使用来自缓冲器632的输出数据来生成输出分组。网络接口610可以从分组构造器640接收输出分组,并通过链路612向相关的传输模块发送这些分组。缓冲器622和632可以是图5中的存储器512的一部分,并可以具有适当的大小,其中该大小可以通过处理模块510x执行的功能来确定。
处理模块510x可以用于基于分组的处理系统中的每一个处理模块。不同的处理模块发送不同的分组。但是,所有的处理模块可以都使用公共分组接口。此外,可以将这些处理模块从传输机制的特定操作中分离出来,从而使其不受到传输机制的改变的影响。
基于分组的处理系统可以包括一个或多个处理模块,每一个处理模块可以支持一个或多个服务单元。服务单元是支持一种或多种逻辑功能的逻辑模块,其能够发送和接收用于所有支持的逻辑功能的分组。可以将基于分组的处理系统视作为支持一组相互连接的服务单元。
可以定义标准分组协议(SPP),并将其使用成基于分组的处理系统的传输独立协议。针对可扩展、高带宽、低时延、基于分组的处理系统,SPP可以支持数据交换。SPP可以使用异步和可扩展接口,来支持服务单元到服务单元的通信,其中该接口允许服务单元与独立于它们的特定实现(例如,硬件、软件和/或固件)和还独立于传输机制的其它服务单元之间相互操作。SPP还可以为服务单元提供用于向其它服务单元发送分组的过程。SPP是事务导向的,故其不对传输和重复保护进行保证。要求可靠传输分组的服务单元可以使用应用层的适当过程来实现,并且可以扩展分组,以便携带用于所述过程的相关信息。
图7示出了位于两个处理模块中的两个服务单元A和B之间的通信的一种设计方案。服务单元可以具有一个或多个服务终结点(service end point,SEP)。在一种设计方案中,每一个服务终结点可以由服务地址和服务端口来标识。使用服务地址来在基于分组的处理系统中对分组进行路由,故可以将服务地址视作为服务单元的物理地址。服务单元使用服务端口来将分组划分成不同的流,其中不同的流用于不同的逻辑功能。给定服务单元的所有服务终结点可以具有相同的服务地址,但具有不同的服务端口。传输机制可以根据分组的服务地址来对分组进行路由,并忽略服务端口。通常来说,SEP地址可以包括任意数量的部分,其中每一个部分具有适当的比特宽度。
可以向基于分组的处理系统中的服务单元分配唯一的单播服务地址。还可以向多个服务单元分配多播服务地址,所述多个服务单元可以接收向该多播服务地址发送的分组。所有服务单元还可以接收向广播服务地址发送的分组。多播和广播服务地址可以在为多播和广播保留的服务地址范围中取值。
每一个服务单元可以知道(例如,配置有)与该服务单元交换分组的其它服务单元的SEP的地址。处理模块的网络接口可以知道该处理模块所支持的所有服务单元。网络接口可以将输入分组路由到该处理模块中的适当服务单元,并向适当的接收方服务单元发送输出分组。
图8示出了针对在基于分组的处理系统中的服务单元之间交换的分组,可以使用的分组格式800的设计方案。在该设计方案中,分组可以包括携带报头信息的报头810和携带数据的有效载荷850。在报头810中,有效载荷类型字段822可以指示在有效载荷850中发送的有效载荷的类型。目的地址字段830可以包括:(i)目的服务地址字段832,其用于携带针对该分组的接收方服务单元的服务地址;(ii)目的服务端口字段834,其用于标识针对该分组的接收方服务单元的服务端口。源地址字段840可以包括:(i)源服务地址字段842,用于携带发送该分组的服务单元的服务地址;(ii)源服务端口字段844,用于标识通过其发送该分组的服务端口。服务质量(QoS)字段842可以指示有效载荷850中的数据的优先级,例如,使用0来指示最低优先级数据,7来指示最高优先级数据。有效载荷长度字段844可以传送有效载荷850的长度。
图8示出了可以用于基于分组的处理系统的分组格式的一种设计方案。此外,还可以使用具有不同字段的其它分组格式。
通常,基于分组的处理系统可以使用任意的传输机制,来在服务单元之间传输分组。传输机制可以使用诸如以太网、串行快速I/O、高级的可扩展接口(AXI)等等之类的可用传输协议。传输机制还可以使用专有传输协议,后者更适合于在ASIC上实现基于分组的处理系统。如果使用具有特定传输协议的SPP,那么SPP分组报头可以重新使用该特定传输协议中的字段,以便减少开销。因此,实际分组的格式取决于该特定的传输协议。在传输期间,分组可能不存在于图8所示的分组格式中,这些分组可能在允许高效使用该传输机制方面受到干扰。
图9示出了用于在基于分组的处理系统中操作的过程900的设计方案。装置的多个处理模块根据共同的分组格式来形成分组(方框912)。该装置可以是ASIC、电路板、电子设备、设备架等等。该装置可以用于无线通信系统中的基站、终端或某种其它实体。共同的分组格式可以包括报头和有效载荷,其中所述报头可以包括源地址和目的地址。通过公共分组接口,在多个处理模块之间发送这些分组(方框914)。根据多个处理模块所发送的分组的源地址和目的地址,通过至少一个传输模块来转发这些分组(方框916)。对在每个处理模块所接收的分组进行解析,以获得输入数据和输入控制信息(方框918)。根据来自每一个处理模块的输出控制信息,使用输出数据来构造该处理模块要发送的分组(方框920)。对用于每一个处理模块的输入数据和输出数据进行缓存,例如,对输入数据使用一个FIFO缓冲器,对输出数据使用另一个FIFO缓冲器(方框922)。
每一个处理模块可以支持至少一个服务单元。随后,每一个分组可以包括:(i)针对发送该分组的源服务单元的源服务地址;(ii)针对接收该分组的接收方服务单元的目的服务地址。每一个服务单元可以支持至少一个服务端口。每一个分组还可以包括:(i)针对源服务单元处的服务端口的源服务端口;(ii)针对接收方服务单元处的服务端口的目的服务端口。
所述多个处理模块可以异步地进行操作。每一个处理模块可以根据为该处理模块所选择的至少一个时钟来进行操作。所述至少一个传输模块可以相对于所述多个处理模块异步地进行操作。
基于分组的处理系统可以用于各种应用。例如,基于分组的处理系统可以用于基站或终端的仿真。该仿真可以实现基站或终端的功能,该仿真可以用于诸如以下的各种目的:概念证明、物理层和媒体访问控制(MAC)层设计和参数的测试和改进、空中下载测试、系统容量测试、性能验证、示范等等。再举一个例子,基于分组的处理系统可以用于诸如片上网络(Noc)或片上系统(Soc)之类的ASIC。对于所有应用来说,基于分组的处理系统可以灵活地支持所有期望的功能,且是可扩展的以支持额外的功能和/或需求,且还可以是可升级的以利用硬件和新电路技术的改进。
基于分组的处理系统可以具有下面优点中的一种或多种:
●基于分组的处理系统可以容易地适应算法修改。可以仅改变或调整这些修改所影响的处理模块,而不更改其它处理模块。
●可以将额外的处理模块连接到传输机制,以便增加处理能力。例如,如果单个DSP不能够提供足够的处理能力,那么可以向该系统增加第二DSP。
●可以独立地更新这些处理模块以使用新技术。可以去除给定的处理模块,并用新处理模块来替代。这允许在不显著地改变系统的其余部分的情况下快速地且高性价比地进行升级。
●从系统中去除一个或多个处理模块,以便容易地解决故障、修补或升级。
●可以个别地设计处理模块,以便实现所需要的性能。每一个处理模块可以用硬件、软件和/或固件来实现,以便达到所期望的功能和性能。从系统的角度来说,每一个处理模块的具体实现是不相关的。这允许使用不同的硬件平台(例如,从DSP移植到FPGA,随后移植到ASIC)来完成要实现的功能,并测试和固化算法。从一种类型的设备移植到另一种类型的设备仅涉及对如何将去往/来自该处理模块的分组进行路由的改变。
●所述多个处理模块可以具有单独的和独立的时钟。每一个处理模块可以按适当的时钟速率进行操作,以便获得所期望的性能。按这些处理模块所需要的时钟速率来操作这些处理模块可以使得常规设计方案省电,其中所述常规设计方案使所有或大多处理模块按单个快速时钟进行操作。由于异步操作,系统中的晶体管的状态转换可能在不同的时钟边缘发生,这可能减少系统中的电源噪声。
●由于不需要单个的较大时钟树来为整个系统提供时钟,所以针对该系统,可以更容易地实现定时关闭。
●公共分组接口可以用于所有的处理模块。公共分组接口可以降低设计强度,增加设计重用性,简化验证和简化测试。公共分组接口还可以允许针对所有处理模块以及按照系统级别来使用相同的测试环境。公共分组接口还可以允许控制和观测各处理模块处的输入和输出分组。此外,公共分组接口还可以允许方便地将传输时钟与各处理模块的处理时钟分开(decouple)。
●如果在ASIC上实现,那么基于分组的处理系统能够通过很少的金属层来快速地和便利地改变逻辑。这使得在产品可用的情况下可以减少费用和缩短时间。
本领域普通技术人员应当理解,信息和信号可以使用任意多种不同的技术和方法来表示。例如,在贯穿上面的描述中提及的数据、指令、命令、信息、信号、比特、符号和码片可以用电压、电流、电磁波、磁场或粒子、光场或粒子或者其任意组合来表示。
本领域普通技术人员还应当明白,结合本申请所公开内容描述的各种示例性的逻辑框、模块、电路和算法步骤均可以实现成电子硬件、计算机软件或二者的组合。为了清楚地表示硬件和软件之间的可交换性,上面对各种示例性的部件、框、模块、电路和步骤均围绕其功能进行了总体描述。至于这种功能是实现成硬件还是实现成软件,取决于特定的应用和对整个系统所施加的设计约束条件。熟练的技术人员可以针对每个特定应用,以变通的方式实现所描述的功能,但是,这种实现决策不应解释为背离本发明的保护范围。
用于执行本申请所述功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件或者其任意组合,可以实现或执行结合本申请所公开内容描述的各种示例性的逻辑框图、模块和电路。通用处理器可以是微处理器,或者,该处理器也可以是任何常规的处理器、控制器、微控制器或者状态机。处理器还可以实现为计算设备的组合,例如,DSP和微处理器的组合、多个微处理器、一个或多个微处理器与DSP核的结合,或者任何其它此种结构。
结合本申请所公开内容描述的方法的步骤或者算法可直接体现为硬件、由处理器执行的软件模块或二者组合。软件模块可以位于RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、移动磁盘、CD-ROM或者本领域已知的任何其它形式的存储介质中。一种示例存储介质耦接至处理器,从而使处理器能够从该存储介质读取信息,且可向该存储介质写入信息。或者,存储介质可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。该ASIC可以位于用户终端中。当然,处理器和存储介质也可以作为分立组件位于用户终端中。
在一个或多个示例性的设计方案中,本申请所述功能可以用硬件、软件、固件或它们任意组合的方式来实现。当使用软件实现时,可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质,其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用计算机或专用计算机能够存取的任何可用介质。通过示例的方式而不是限制的方式,这种计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储介质或其它磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码模块并能够由通用计算机或专用计算机或通用处理器或专用处理器存取的任何其它介质。此外,任何连接可以适当地称为计算机可读介质。例如,如果软件是使用同轴电缆、光纤光缆、双绞线、数字用户线(DSL)或者诸如红外线、无线和微波之类的无线技术从网站、服务器或其它远程源传输的,那么同轴电缆、光纤光缆、双绞线、DSL或者诸如红外线、无线和微波之类的无线技术包括在所述介质的定义中。如本申请所使用的,盘(disk)和碟(disc)包括压缩光碟(CD)、激光碟、光碟、数字通用光碟(DVD)、软盘和蓝光光碟,其中盘通常磁性地复制数据,而碟则用激光来光学地复制数据。上面的组合也应当包括在计算机可读介质的保护范围之内。
为使本领域任何普通技术人员能够实现或者使用本发明,上面围绕本发明进行了描述。对于本领域普通技术人员来说,对本发明的各种修改是显而易见的,并且,本申请定义的总体原理也可以在不脱离本发明的保护范围的基础上适用于其它变型。因此,本发明并不限于本申请所描述的示例和设计方案,而是与本申请公开的原理和新颖性特征的最广范围相一致。

Claims (30)

1.一种用于无线通信的装置,包括:
多个处理模块,用于通过公共分组接口向彼此发送分组;
至少一个传输模块,耦接到所述多个处理模块并用于转发由所述多个处理模块发送的所述分组。
2.根据权利要求1所述的装置,其中,每一个处理模块包括:
网络接口,用于为所述处理模块接收和发送分组;
至少一个缓冲器,用于存储由所述网络接口接收的分组中的输入数据,以及存储所述网络接口要发送的分组的输出数据;
至少一个处理单元,用于处理所述输入数据和提供所述输出数据。
3.根据权利要求2所述的装置,其中,每一个处理模块还包括:
分组解析器,用于从所述网络接口接收分组,向所述至少一个缓冲器提供所接收的分组中的输入数据,以及向所述至少一个处理单元提供所接收的分组中的控制信息。
4.根据权利要求2所述的装置,其中,每一个处理模块还包括:
分组构造器,用于从所述至少一个缓冲器接收输出数据,从所述至少一个处理单元接收控制信息,以及根据所述控制信息,使用所述输出数据来构造分组。
5.根据权利要求1所述的装置,其中,所述多个处理模块异步地进行操作。
6.根据权利要求1所述的装置,其中,每一个处理模块根据为该处理模块所选择的至少一个时钟来进行操作。
7.根据权利要求1所述的装置,其中,所述至少一个传输模块相对于所述多个处理模块异步地进行操作。
8.根据权利要求1所述的装置,其中,每一个处理模块支持至少一个服务单元,并对所述至少一个服务单元的分组进行操作。
9.根据权利要求1所述的装置,其中,针对所述多个处理模块发送的所有分组,所述公共分组接口使用共同的分组格式。
10.根据权利要求1所述的装置,其中,每一个分组包括报头和有效载荷,所述报头包括源地址和目的地址,其中,所述至少一个传输模块用于根据所述多个处理模块所发送的分组的源地址和目的地址来转发所述分组。
11.根据权利要求1所述的装置,其中,每一个处理模块支持至少一个服务单元,其中,每一个分组包括针对发送所述分组的源服务单元的源服务地址和针对接收所述分组的接收方服务单元的目的服务地址。
12.根据权利要求11所述的装置,其中,每一个服务单元支持至少一个服务端口,其中,每一个分组还包括针对所述源服务单元处的服务端口的源服务端口以及针对所述接收方服务单元处的服务端口的目的服务端口。
13.根据权利要求1所述的装置,其中,所述多个处理模块用于执行无线通信系统中的基站的处理。
14.根据权利要求1所述的装置,其中,所述多个处理模块用于执行无线通信系统中的终端的处理。
15.一种专用集成电路(ASIC),包括:
多个处理模块,用于通过公共分组接口向彼此发送分组;
至少一个传输模块,耦接到所述多个处理模块并用于转发由所述多个处理模块发送的所述分组。
16.根据权利要求15所述的ASIC,其中,每一个处理模块包括:
网络接口,用于为所述处理模块接收和发送分组;
至少一个缓冲器,用于存储由所述网络接口接收的分组中的输入数据,以及存储所述网络接口要发送的分组的输出数据;
至少一个处理单元,用于处理所述输入数据和提供所述输出数据。
17.根据权利要求16所述的ASIC,其中,每一个处理模块还包括:
分组解析器,用于从所述网络接口接收分组,向所述至少一个缓冲器提供所接收的分组中的输入数据,以及向所述至少一个处理单元提供所接收的分组中的输入控制信息;
分组构造器,用于从所述至少一个缓冲器接收输出数据,从所述至少一个处理单元接收输出控制信息,以及根据所述输出控制信息,使用所述输出数据来构造分组。
18.根据权利要求15所述的ASIC,其中,每一个处理模块支持至少一个服务单元,其中,每一个分组包括针对发送所述分组的源服务单元的源服务地址和针对接收所述分组的接收方服务单元的目的服务地址。
19.一种用于无线通信的方法,包括:
通过公共分组接口,在装置的多个处理模块之间发送分组;
通过至少一个传输模块来转发由所述多个处理模块发送的所述分组。
20.根据权利要求19所述的方法,还包括:
解析在每一个处理模块处接收的分组,以获得输入数据和输入控制信息;
根据来自每一个处理模块的输出控制信息,使用输出数据来构造该处理模块要发送的分组;
对每一个处理模块的所述输入数据和所述输出数据进行缓存。
21.根据权利要求19所述的方法,还包括:
根据共同的分组格式来形成所述分组,其中,所述共同的分组格式包括报头和有效载荷,所述报头包括源地址和目的地址,其中,根据所述多个处理模块所发送的分组的源地址和目的地址来转发所述分组。
22.根据权利要求19所述的方法,其中,每一个处理模块支持至少一个服务单元,其中,每一个分组包括针对发送所述分组的源服务单元的源服务地址和针对接收所述分组的接收方服务单元的目的服务地址。
23.根据权利要求19所述的方法,还包括:
异步地操作所述多个处理模块;
相对于所述多个处理模块,异步地操作所述至少一个传输模块。
24.一种用于无线通信的装置,包括:
用于通过公共分组接口在多个处理模块之间发送分组的模块;
用于通过至少一个传输模块来转发由所述多个处理模块发送的所述分组的模块。
25.根据权利要求24所述的装置,还包括:
用于解析在每一个处理模块处接收的分组以获得输入数据和输入控制信息的模块;
用于根据来自每一个处理模块的输出控制信息,使用输出数据来构造该处理模块要发送的分组的模块;
用于对每一个处理模块的所述输入数据和所述输出数据进行缓存的模块。
26.根据权利要求24所述的装置,还包括:
用于根据共同的分组格式来形成所述分组的模块,其中,所述共同的分组格式包括报头和有效载荷,所述报头包括源地址和目的地址,其中,根据所述多个处理模块所发送的分组的源地址和目的地址来转发所述分组。
27.根据权利要求24所述的装置,其中,每一个处理模块支持至少一个服务单元,其中,每一个分组包括针对发送所述分组的源服务单元的源服务地址和针对接收所述分组的接收方服务单元的目的服务地址。
28.根据权利要求24所述的装置,还包括:
用于异步地操作所述多个处理模块的模块;
用于相对于所述多个处理模块来异步地操作所述至少一个传输模块的模块。
29.一种计算机程序产品,包括:
计算机可读介质,包括:
用于使至少一个计算机通过公共分组接口在装置的多个处理模块之间发送分组的代码;
用于使所述至少一个计算机通过至少一个传输模块来转发由所述多个处理模块所发送的分组的代码。
30.根据权利要求29所述的计算机程序产品,所述计算机可读介质还包括:
用于使所述至少一个计算机解析在每一个处理模块处接收的分组以获得输入数据和输入控制信息的代码;
用于使所述至少一个计算机根据来自每一个处理模块的输出控制信息,使用输出数据来构造该处理模块要发送的分组的代码;
用于使所述至少一个计算机对每一个处理模块的所述输入数据和所述输出数据进行缓存的代码。
CN200880108334.3A 2007-08-23 2008-08-22 基于分组的处理系统 Expired - Fee Related CN101809555B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US95750907P 2007-08-23 2007-08-23
US60/957,509 2007-08-23
US12/194,447 2008-08-19
US12/194,447 US8320373B2 (en) 2007-08-23 2008-08-19 Packet-based processing system
PCT/US2008/074091 WO2009026554A2 (en) 2007-08-23 2008-08-22 Packet-based processing system

Publications (2)

Publication Number Publication Date
CN101809555A true CN101809555A (zh) 2010-08-18
CN101809555B CN101809555B (zh) 2013-10-30

Family

ID=40224536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880108334.3A Expired - Fee Related CN101809555B (zh) 2007-08-23 2008-08-22 基于分组的处理系统

Country Status (7)

Country Link
US (1) US8320373B2 (zh)
EP (1) EP2201464A2 (zh)
JP (1) JP5080648B2 (zh)
KR (1) KR101117908B1 (zh)
CN (1) CN101809555B (zh)
TW (1) TW200929959A (zh)
WO (1) WO2009026554A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107810452A (zh) * 2015-06-17 2018-03-16 高通股份有限公司 用于无人驾驶飞机的远程分布式控制的系统和方法
CN112311701A (zh) * 2019-07-29 2021-02-02 奥塔索克技术有限公司 在片上网络中模拟广播

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960792B (zh) * 2008-02-27 2014-05-28 诺基亚公司 用于多传输方式架构的缓冲器控制的方法、设备和系统
US9779057B2 (en) 2009-09-11 2017-10-03 Micron Technology, Inc. Autonomous memory architecture
TWI417741B (zh) * 2009-09-14 2013-12-01 Univ Nat Taiwan 動態調整通道方向之方法及使用其之晶片網路架構
US8995291B2 (en) * 2011-06-10 2015-03-31 Qualcomm Incorporated Tracking loop design for unicast and multicast/broadcast signals
US9465662B2 (en) * 2011-10-17 2016-10-11 Cavium, Inc. Processor with efficient work queuing
KR101635665B1 (ko) * 2013-10-31 2016-07-01 주식회사 엘지화학 응용 모듈 데이터제어장치 및 그 데이터제어방법
US10003675B2 (en) * 2013-12-02 2018-06-19 Micron Technology, Inc. Packet processor receiving packets containing instructions, data, and starting location and generating packets containing instructions and data
US10530500B2 (en) * 2018-04-25 2020-01-07 Rohde & Schwarz Gmbh & Co. Kg Measurement system and measurement method
US10763927B2 (en) 2018-04-25 2020-09-01 Rohde & Schwarz Gmbh & Co. Kg Signal generator and signal generating method
CN111209231B (zh) * 2018-11-21 2021-05-11 上海寒武纪信息科技有限公司 数据处理方法、装置及相关产品
EP4009184A1 (en) 2018-10-18 2022-06-08 Shanghai Cambricon Information Technology Co., Ltd Network-on-chip data processing method and device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1714546A (zh) * 2002-02-20 2005-12-28 皇家飞利浦电子股份有限公司 具有发现过程的无线通信装置
US20070058623A1 (en) * 2005-07-28 2007-03-15 Moorti Rajendra T Method & apparatus for packet processing

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63275251A (ja) 1987-05-07 1988-11-11 Oki Electric Ind Co Ltd 音声パケット伝送遅延制御方式
EP0866630A1 (en) * 1997-02-14 1998-09-23 Nec Corporation ATM network with a filtering table for securing communication
JP2000078155A (ja) * 1998-09-01 2000-03-14 Fujitsu Ltd Atmネットワークにおけるコネクション設定方式
JP3576019B2 (ja) * 1998-12-28 2004-10-13 株式会社東芝 通信ノード
US6754509B1 (en) * 1999-12-30 2004-06-22 Qualcomm, Incorporated Mobile communication device having dual micro processor architecture with shared digital signal processor and shared memory
US20030099254A1 (en) * 2000-03-03 2003-05-29 Richter Roger K. Systems and methods for interfacing asynchronous and non-asynchronous data media
TW567695B (en) 2001-01-17 2003-12-21 Ibm Digital baseband system
US6920135B1 (en) * 2001-01-23 2005-07-19 Tau Networks Scalable switching system and method
US7342927B1 (en) * 2001-03-09 2008-03-11 Brooktree Broadband Holding, Inc. Systems and methods for transferring various data types across an ATM network
US6975644B2 (en) * 2001-04-12 2005-12-13 Sony Corporation Dual interface wireless IP communication device
US6944168B2 (en) * 2001-05-04 2005-09-13 Slt Logic Llc System and method for providing transformation of multi-protocol packets in a data stream
US7181485B1 (en) * 2001-11-26 2007-02-20 Integrated Device Technology, Inc. Variably delayable transmission of packets between independently clocked source, intermediate, and destination circuits while maintaining orderly and timely processing in one or both of the intermediate and destination circuits
US7145914B2 (en) * 2001-12-31 2006-12-05 Maxxan Systems, Incorporated System and method for controlling data paths of a network processor subsystem
US7246178B2 (en) 2002-05-07 2007-07-17 Nortel Networks Limited Methods and systems for changing a topology of a network
US7313140B2 (en) * 2002-07-03 2007-12-25 Intel Corporation Method and apparatus to assemble data segments into full packets for efficient packet-based classification
US7324520B2 (en) * 2002-07-03 2008-01-29 Intel Corporation Method and apparatus to process switch traffic
EP1411686A3 (en) 2002-10-18 2006-10-11 Samsung Electronics Co., Ltd. Wireless communication device and method capable of connectionless broadcast
US7602788B2 (en) * 2002-11-04 2009-10-13 At&T Intellectual Property I, L.P. Peer to peer SVC-based DSL service
JP2004274292A (ja) 2003-03-07 2004-09-30 Taiko Electric Works Ltd 情報通信方法および装置
JP2004297632A (ja) * 2003-03-28 2004-10-21 Renesas Technology Corp マイクロプロセッサ及び携帯通信端末
US7389096B2 (en) * 2003-04-07 2008-06-17 Bellow Bellows Llc Monitoring system using multi-antenna transceivers
US7103320B2 (en) 2003-04-19 2006-09-05 International Business Machines Corporation Wireless communication system within a system on a chip
US7526350B2 (en) 2003-08-06 2009-04-28 Creative Technology Ltd Method and device to process digital media streams
JP4081424B2 (ja) 2003-10-09 2008-04-23 沖電気工業株式会社 無線通信システムとその消費電力低減方法
US7441179B2 (en) * 2003-10-23 2008-10-21 Intel Corporation Determining a checksum from packet data
US7664110B1 (en) * 2004-02-07 2010-02-16 Habanero Holdings, Inc. Input/output controller for coupling the processor-memory complex to the fabric in fabric-backplane interprise servers
US7685281B1 (en) * 2004-02-13 2010-03-23 Habanero Holdings, Inc. Programmatic instantiation, provisioning and management of fabric-backplane enterprise servers
JP4235572B2 (ja) 2004-02-25 2009-03-11 株式会社日立コミュニケーションテクノロジー 伝送装置
US7817659B2 (en) * 2004-03-26 2010-10-19 Foundry Networks, Llc Method and apparatus for aggregating input data streams
US7539184B2 (en) * 2004-12-30 2009-05-26 Intel Corporation Reconfigurable interconnect/switch for selectably coupling network devices, media, and switch fabric
US7477641B2 (en) * 2004-12-30 2009-01-13 Intel Corporation Providing access to data shared by packet processing threads
US7505410B2 (en) * 2005-06-30 2009-03-17 Intel Corporation Method and apparatus to support efficient check-point and role-back operations for flow-controlled queues in network devices
US7596141B2 (en) * 2005-06-30 2009-09-29 Intel Corporation Packet classification using encoded addresses
US7764741B2 (en) * 2005-07-28 2010-07-27 Broadcom Corporation Modulation-type discrimination in a wireless communication network
DE112005003689T5 (de) * 2005-09-28 2008-06-26 Intel Corporation, Santa Clara Updating-Eingaben, die von einem Netzwerkprozessor gespeichert werden
US7609708B2 (en) * 2005-10-04 2009-10-27 Intel Corporation Dynamic buffer configuration
US7953221B2 (en) * 2006-12-28 2011-05-31 Intel Corporation Method for processing multiple operations

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1714546A (zh) * 2002-02-20 2005-12-28 皇家飞利浦电子股份有限公司 具有发现过程的无线通信装置
US20070058623A1 (en) * 2005-07-28 2007-03-15 Moorti Rajendra T Method & apparatus for packet processing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107810452A (zh) * 2015-06-17 2018-03-16 高通股份有限公司 用于无人驾驶飞机的远程分布式控制的系统和方法
CN107810452B (zh) * 2015-06-17 2018-10-12 高通股份有限公司 用于无人驾驶飞机的远程分布式控制的系统和方法
CN112311701A (zh) * 2019-07-29 2021-02-02 奥塔索克技术有限公司 在片上网络中模拟广播
CN112311701B (zh) * 2019-07-29 2024-03-19 西门子工业软件有限公司 在片上网络中模拟广播

Also Published As

Publication number Publication date
US20090080429A1 (en) 2009-03-26
JP5080648B2 (ja) 2012-11-21
EP2201464A2 (en) 2010-06-30
US8320373B2 (en) 2012-11-27
WO2009026554A3 (en) 2009-09-03
TW200929959A (en) 2009-07-01
CN101809555B (zh) 2013-10-30
KR101117908B1 (ko) 2012-03-13
JP2010537582A (ja) 2010-12-02
WO2009026554A2 (en) 2009-02-26
KR20100044278A (ko) 2010-04-29

Similar Documents

Publication Publication Date Title
CN101809555B (zh) 基于分组的处理系统
CN102204154B (zh) 在基于分组的无线通信系统中用于时分双工操作的子帧调度的动态分配
EP3389235A1 (en) Full duplex resource allocation in cable network environment
CN103348641B (zh) 单一调制解调器板上改进的多小区支持的系统
CN101346950B (zh) 对多个物理层连接使用单个逻辑链路的通信方法和装置
JP5355765B2 (ja) 通信ネットワークシステムにおけるコントロールチャネル
CN102648597A (zh) 用于多播块确认的方法和装置
CN101933381B (zh) 在移动wimax中使用sub-dl-ul-map和harq-map的信令开销减少
CN103503395A (zh) 用于次千兆赫频带中的无线通信的系统和方法
CN101006673A (zh) 在共享资源网络中用于可变长度聚合确认的系统和方法
CN102388561A (zh) 用于wlan的确认资源分配和调度
CN101904205A (zh) Umb区站调制解调器架构和方法
CN101529776A (zh) 子带相关资源管理
CN101917741A (zh) 无线通信系统
CN102098734A (zh) 用于管理不同种类业务流的技术
CN1788521B (zh) 数据传输方法、系统、基站、用户站、数据处理单元、计算机程序产品、计算机程序分配媒介和基带模块
CN102037779A (zh) 上行链路中半持久分配的动态调度重写
KR20090031458A (ko) 무선 통신 시스템에서 할당에 관련된 방법 및 장치
CN109392111A (zh) 一种pdsch调度方法、用户终端和网络侧设备
US11729773B2 (en) Apparatus and method for signaling of message sequencing for fronthaul interface
CN102422692A (zh) 无线局域网中的同步多信道传输
CN101978752A (zh) 用于在电信系统中使得能够快速寻呼的方法和装置
CN106549739B (zh) 无线通信中的一种低延时的方法和装置
CN103636158A (zh) 以后向兼容方式来扩展通信系统的控制信道区域
CN102742317B (zh) 通信系统、方法及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131030

Termination date: 20180822

CF01 Termination of patent right due to non-payment of annual fee