KR101113251B1 - Method for Packaging LID of Element Type Surface Mount Device, and Device therefor - Google Patents

Method for Packaging LID of Element Type Surface Mount Device, and Device therefor Download PDF

Info

Publication number
KR101113251B1
KR101113251B1 KR1020090080204A KR20090080204A KR101113251B1 KR 101113251 B1 KR101113251 B1 KR 101113251B1 KR 1020090080204 A KR1020090080204 A KR 1020090080204A KR 20090080204 A KR20090080204 A KR 20090080204A KR 101113251 B1 KR101113251 B1 KR 101113251B1
Authority
KR
South Korea
Prior art keywords
lid
flat package
smd
electrode
packaging method
Prior art date
Application number
KR1020090080204A
Other languages
Korean (ko)
Other versions
KR20110022781A (en
Inventor
이훈용
Original Assignee
(주)와이솔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)와이솔 filed Critical (주)와이솔
Priority to KR1020090080204A priority Critical patent/KR101113251B1/en
Publication of KR20110022781A publication Critical patent/KR20110022781A/en
Application granted granted Critical
Publication of KR101113251B1 publication Critical patent/KR101113251B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명은 SMD(Surface Mount Device)형 소자의 LID 패키징 공법과 이를 위한 장치에 관한 것으로서, 칩 또는 전극과 같은 핵심 자재를 부착 또는 본딩하도록 시트 형태로 평평하게 구성된 상부면과 PCB 기판에 납땜이 가능하도록 구성된 바닥면을 포함하는 평판형 패키지(PKG); 평판형 패키지 상부에 위치하는 핵심 자재를 모두 감싸고, 평판형 패키지 상부의 양 끝단에 접착되는 모자형태의 LID;를 포함하여, 패키지가 시트 형태이므로, 복잡하던 공정 단계가 간단해 질 수 있고, 리드 타임(lead time)이 단축되므로 대량 생산이 유리하다는 효과를 기대할 수 있다.The present invention relates to a LID packaging method of a SMD (Surface Mount Device) type device and a device therefor, which can be soldered to a PCB substrate and an upper surface flatly formed in a sheet form to attach or bond a core material such as a chip or an electrode. A flat package (PKG) comprising a bottom surface configured to; Since the package is in the form of a sheet, including a cap-shaped LID that wraps all of the core materials positioned on the flat package and adheres to both ends of the flat package, the complicated process steps can be simplified and lead As lead time is shortened, mass production is advantageous.

Description

ＳＭＤ형 소자의 ＬＩＤ 패키징 공법과 이를 위한 장치{Method for Packaging LID of Element Type Surface Mount Device, and Device therefor}Method for Packaging LID of Element Type Surface Mount Device, and Device therefor}

본 발명은 SMD(Surface Mount Device)형 소자의 LID 패키징 공법과 이를 위한 장치에 관한 것으로서, 보다 상세하게는 오목형 패키지와 평형 LID로 메탈 실링(Metal Sealing)하는 구성을 평형 패키지와 모자형 LID로 변경하여 보다 용이하게 표면 실장형 소자의 패키징을 수행할 수 있도록 하기 위한 SMD형 소자의 LID 패키징 공법과 이를 위한 장치에 관한 것이다.The present invention relates to a LID packaging method for an SMD (Surface Mount Device) type device and a device therefor, and more particularly, to a flat package and a hat type LID for a metal sealing structure with a concave package and a balanced LID. The present invention relates to a LID packaging method of a SMD-type device and an apparatus therefor to change the surface-mounted device more easily.

도 1에서 도시하는 바와 같이, 오목형 패키지(PKG) 내부에 제1 전극소재를 부착 또는 본딩하여 전극 소재와 패키지의 + 단자를 전기적으로 통전시키고, 평형 LID에는 제2의 전극소재를 부착하여 패키지의 - 단자와 전기적으로 통전시킨 후, 제1 전극소재 위에 분리 역할의 전해질을 위치시킨다.As shown in FIG. 1, the electrode material and the + terminal of the package are electrically energized by attaching or bonding the first electrode material to the concave package PKG, and attaching the second electrode material to the balanced LID. After electrically conducting with-terminal, place electrolyte in separation role on the first electrode material.

또한, 평형 LID에 부착되어 있는 제2 전극소재가 전해질 상부에 위치하도록 하여 패키지, 제1전극소재, 전해질, 제2 전극소재 순서로 위치하는 상태에서 LID에 이미 발라져 있는 접합 재료를 융점 이상의 고온으로 가열 또는 가압시켜 오목형 패키지에 접합시킨다.In addition, the second electrode material attached to the equilibrium LID is positioned above the electrolyte so that the bonding material already applied to the LID is placed at a high temperature above the melting point while being placed in the order of the package, the first electrode material, the electrolyte, and the second electrode material. Heat or press to bond to the concave package.

도 2와 도3은 각각 TCXO(온도보상수정발진기: temperature-compensated crystal oscillator), Crystal, SAW(surface acoustic wave, 쏘 : 표면 탄성파) 등의 와이어(Wire) 본딩과 플립(Flip) 본딩을 나타내는 것으로, 오목형 패키지 상부에 위치하는 소재만 다를 뿐 오목형 패키지와 LID를 접합시키는 방법은 동일하다.2 and 3 show wire bonding and flip bonding, such as TCXO (temperature-compensated crystal oscillator), Crystal, SAW (surface acoustic wave, SAW), etc. The only difference between the materials placed on the concave package and the concave package and the LID is the same.

이때, EDLC(Electric Double Layer Capacitor, 전기 이중층 커패시터)가 아닌 경우는 오목형 PKG 내부에 모든 소재들을 diebonding 또는 flipbonding으로 부착한 상태에서, LID는 밀봉용으로만 사용된다.In this case, the LID is used only for sealing in a state in which all materials are attached by diebonding or flipbonding to the inside of the concave PKG, unless the EDLC (Electric Double Layer Capacitor).

상술한 바와 같이, 표면실장형 부품(예를 들어, Crystal, TCXO, SAW, Supercapacitor 등)은 오목형 패키지(PKG)에 평형 LID를 위치하여 실링(Sealing)하는 방식이다. As described above, the surface mount component (eg, Crystal, TCXO, SAW, Supercapacitor, etc.) is a method of sealing by placing a balanced LID in a concave package (PKG).

그런, 상술한 방식은 오목형 패키지 형상의 수백 내지 수천 개를 하나의 시트에 구현하여 생산하려고 할 경우, 패키지 설계나 제조 공법 상 어려움이 많이 따른다.However, the above-described method requires a lot of difficulties in package design or manufacturing process when trying to produce hundreds to thousands of concave package shapes in one sheet.

이유는, 시트 상태에서 오목형 패키지를 각각 분리시키는 작업(다이싱(Dicing), 레이저 커팅(Laser Cutting) 또는 브레이킹(Breaking))이 용이하지 않고, 크랙(Crack)이나 버(Burr) 현상이 발생한다.The reason is that it is not easy to separate each of the concave packages in the sheet state (Dicing, Laser Cutting, or Breaking), and crack or burr phenomenon occurs. do.

특히, 다이싱(Dicing)의 경우, 블레이드(Blade)의 소요 경비를 비롯하여 전체적인 비용이 증가하기 때문에 한 번에 여러 개를 동시에 처리하는 것이 어렵다.In particular, in the case of dicing, it is difficult to process several at the same time because the overall cost increases, including the required cost of the blade.

본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, SMD형 소자의 오목형 패키지와 평형 LID 패키징 공법에서 낱개로 구성된 패키지를 복수의 패키지가 존재하는 시트 패키지로 변경하여, 공법의 간소화에 의한 대량 생산 공법을 제공하고, 이로 인해 패키징 공법에 소요되는 비용을 절약할 수 있도록 하기 위한 SMD형 소자의 LID 패키징 공법과 이를 위한 장치를 제공하는데 그 기술적 과제가 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and the concave package of the SMD-type device and the balanced LID packaging method are individually changed to a sheet package in which a plurality of packages exist, and thus a large amount due to the simplification of the method. There is a technical problem to provide a LID packaging method of the SMD-type device and a device therefor to provide a production method, thereby saving the cost of the packaging method.

상술한 목적을 달성하기 위한 본 발명의 SMD형 소자의 LID 패키징 공법을 위한 장치는, 칩 또는 전극과 같은 핵심 자재를 부착 또는 본딩하도록 시트 형태로 평평하게 구성된 상부면과 PCB 기판에 납땜이 가능하도록 구성된 바닥면을 포함하는 평판형 패키지(PKG);The apparatus for LID packaging method of the SMD-type device of the present invention for achieving the above object, to enable soldering to the upper surface and the PCB substrate flatly configured in the form of a sheet to attach or bond the core material such as chips or electrodes. A flat package including a configured bottom surface (PKG);

상기 평판형 패키지 상부에 위치하는 핵심 자재를 모두 감싸고, 평판형 패키지 상부의 양 끝단에 접착되는 모자형태의 LID;를 포함한다.It includes; wraps all the core material located on the top of the flat package, LID in the form of a cap bonded to both ends of the top of the flat package.

상기 장치는,The apparatus comprises:

상기 평판형 패키지 상부에 부착 또는 본딩하는 전극; 및An electrode attached or bonded to an upper portion of the flat package; And

전극과 전극 사이에 위치하는 젤 또는 고체 형태의 전해질;을 더 포함하는 것이 바람직하다. It is preferable to further include an electrode; an electrolyte in a gel or solid form positioned between the electrode and the electrode.

상기 장치는,The apparatus comprises:

상기 평판형 패키지 상부에 본딩하는 칩;A chip bonded on the flat package;

상기 평판형 패키지와 상기 칩을 연결하는 와이어;를 더 포함하는 것이 바람직하다.It is preferable to further include a; wire connecting the flat package and the chip.

상기 장치는,The apparatus comprises:

상기 평판형 패키지 상부에 본딩하는 칩;을 더 포함하는 것이 바람직하다. It is preferable to further include a chip bonded to the upper portion of the flat package.

상기 장치는, SMD형 EDLC인 것이 바람직하다.It is preferable that the said apparatus is SMD type EDLC.

상기 장치는, 크리스탈(Crystal), TCXO, SAW 중 어느 하나인 것이 바람직하다.The device is preferably any one of Crystal, TCXO and SAW.

다른 본 발명은, SMD형 EDLC의 LID 패키징 방법으로서,Another invention is a LID packaging method of SMD type EDLC,

평판형 패키지 상부에 제1전극을 본딩하는 단계;Bonding a first electrode on the flat package;

상기 제1전극 상부에 전해질을 위치하는 단계;Placing an electrolyte on the first electrode;

상기 전해질 상부에 제2전극을 위치하는 단계;Positioning a second electrode on the electrolyte;

상기 평판형 패키지 상부에 위치하는 제1전극, 전해질 및 제2전극을 감싸는 모자 형태의 LID를 평판형 패키지와 융착 또는 용접으로 실링하는 단계;를 포함한다.And sealing a LID having a cap shape surrounding the first electrode, the electrolyte, and the second electrode on the flat package by fusion or welding with the flat package.

상기 융착 또는 용접으로 실링하는 단계에서,In the sealing by fusion or welding,

상기 평판형 패키지 상부의 양 끝단과 모자 형태의 LID의 양 끝단이 서로 접착되도록 하는 것이 바람직하다. It is preferable that both ends of the upper portion of the flat package and both ends of the cap LID are bonded to each other.

또 다른 본 발명은, SMD형 TCXO, Crystal, SAW 중 어느 하나의 LID 패키징 방법으로서,Another invention is a LID packaging method of any one of SMD type TCXO, Crystal, and SAW,

평판형 패키지 상부에 칩을 본딩하는 단계;Bonding the chip on top of the planar package;

상기 평판형 패키지와 칩이 연결되도록 와이어(wire)를 본딩하는 단계;Bonding a wire such that the flat package and the chip are connected to each other;

상기 칩과 와이어를 감싸는 모자 형태의 LID를 평판형 패키지와 융착 또는 용접으로 실링하는 단계;를 포함한다.Sealing the chip and the wire-shaped LID in the form of a flat plate package by fusion or welding; includes.

상기 융착 또는 용접으로 실링하는 단계에서,In the sealing by fusion or welding,

상기 평판형 패키지 상부의 양 끝단과 모자 형태의 LID의 양 끝단이 서로 접착되도록 하는 것이 바람직하다.It is preferable that both ends of the upper portion of the flat package and both ends of the cap LID are bonded to each other.

또 다른 본 발명은, SMD형 TCXO, Crystal, SAW 중 어느 하나의 LID 패키징 방법으로서,Another invention is a LID packaging method of any one of SMD type TCXO, Crystal, and SAW,

평판형 패키지 상부에 칩을 본딩하는 단계;Bonding the chip on top of the planar package;

상기 칩을 감싸는 모자 형태의 LID를 평판형 패키지와 융착 또는 용접으로 실링하는 단계;를 포함한다.And sealing the chip-shaped LID by fusion or welding with a flat package.

상기 융착 또는 용접으로 실링하는 단계에서,In the sealing by fusion or welding,

상기 평판형 패키지 상부의 양 끝단과 모자 형태의 LID의 양 끝단이 서로 접착되도록 하는 것이 바람직하다.It is preferable that both ends of the upper portion of the flat package and both ends of the cap LID are bonded to each other.

상술한 바와 같이 본 발명의 SMD형 소자의 LID 패키징 공법과 이를 위한 장치는 기존의 오목형 공동(Cavity) 패키지에 존재하던 벽이 사라지고 패키지의 모형 이 평형이기 때문에, 낱개로 공정할 때 로딩이나 이동에 필요한 지그의 제작 비용을 절감할 수 있다는 효과를 기대할 수 있다.As described above, the LID packaging method of the SMD-type device of the present invention and the apparatus therefor are loaded or moved when processing individually because the wall existing in the concave cavity package disappears and the model of the package is equilibrium. It can be expected to reduce the production cost of jig required for.

또한, 본 발명은 고객의 니즈(needs)에 따른 소형화나 박형화 시 패키지 모양 변경 보다 LID 모양 변경이 훨씬 용이하므로 개발 기간을 단축시킬 수 있다는 장점이 있다.In addition, the present invention has the advantage that it is possible to shorten the development period because it is much easier to change the LID shape than the package shape change when miniaturization or thinning according to the needs of the customer (needs).

이에 더하여, 본 발명은 패키지가 시트 형태이므로, 복잡하던 공정 단계가 간단해 질 수 있고, 리드 타임(lead time)이 단축되므로 대량 생산이 유리하다는 장점이 있다.In addition, the present invention has the advantage that since the package is in the form of a sheet, complicated process steps can be simplified, and lead time is shortened, so that mass production is advantageous.

특히, 본 발명은 EDLC(Electric Double Layer Capacitor, 전기 이중층 커패시터)의 경우, LID에 제2 전극소재를 별도로 부착하지 않아도 되고, 모자형 LID의 경우 탄성이 있기 때문에, 픽업(pick-up)의 하중에 의해 LID와 제2 전극소재가 자연스럽게 압착되어 전기적으로 통전하는데 용이하기 때문에, 공정 과정이 단축될 수 있다는 장점이 있다.In particular, the present invention does not need to separately attach the second electrode material to the LID in the case of an EDLC (Electric Double Layer Capacitor), and in the case of a hat-type LID, the load of the pickup is increased. By the LID and the second electrode material is naturally compressed and easy to electrically conduct, there is an advantage that the process can be shortened.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 의한 LID 패키징 방법을 나타내는 도면으로서, EDLC(Electric Double Layer Capacitor, 이하에서는 EDLC라 하기로 함)를 예로 들어 설명하기로 한다.FIG. 4 is a diagram illustrating a LID packaging method according to the present invention, which will be described using an EDLC (hereinafter, referred to as EDLC) as an example.

먼저, 도 4에서 도시하는 바와 같이, SMD(Surface Mount Device)형 소자의 LID 패키징 공법을 위한 장치는 평판형 패키지(101), 전극(102, 104), 전해질(103) 및 LID(105)를 포함한다.First, as shown in FIG. 4, an apparatus for LID packaging method of a surface mount device (SMD) type device includes a flat package 101, electrodes 102 and 104, an electrolyte 103, and a LID 105. Include.

보다 상세히 설명하면, 평판형 패키지(PKG)(101)는 칩 또는 전극과 같은 핵심 자재를 부착 또는 본딩하도록 시트 형태로 평평하게 구성된 상부면과 PCB 기판에 납땜이 가능하도록 구성된 바닥면을 포함한다.In more detail, the flat package (PKG) 101 includes a top surface that is flattened in sheet form to attach or bond a key material such as a chip or an electrode, and a bottom surface that is solderable to a PCB substrate.

전극(102, 104)는 평판형 패키지 상부에 부착 또는 본딩되는 구성으로, 도 4에서 개시하는 것과 같이, 제1 전극(102)와 제2 전극(104)을 포함한다.The electrodes 102 and 104 are attached or bonded to the upper portion of the flat package, and as shown in FIG. 4, the electrodes 102 and 104 include a first electrode 102 and a second electrode 104.

전해질(103)은 전극과 전극 사이에 위치하는 액체 상태, 젤 상태 또는 고체 상태의 구성이다.The electrolyte 103 is configured in a liquid state, a gel state, or a solid state positioned between the electrode and the electrode.

예를 들어, 전해질(103)은 도 4에서 도시하는 바와 같이, 제1 전극과 제2 전극 사이에 위치한다.For example, the electrolyte 103 is located between the first electrode and the second electrode, as shown in FIG.

LID(105)는 접합재료가 발라져 있으며, 접합재료를 융점 이상의 고온으로 가열, 가압하여 평판형 패키지와 접합시켜 밀봉하기 위한 구성이다. The LID 105 is coated with a bonding material. The LID 105 is configured to heat and press the bonding material to a high temperature equal to or higher than the melting point to bond and seal the flat package.

한편, LID(105)는 평판형 패키지 상부에 위치하는 핵심 자재를 모두 감싸고, 평판형 패키지 상부면의 양 끝 단에 접착되는 구성으로, 모자형태이다.On the other hand, the LID 105 wraps all of the core material positioned on the top of the flat package, and is bonded to both ends of the top surface of the flat package, a hat shape.

평판형 패키지(101)와 LID(105)는 용접 또는 융착되는 데(106), LID 부위에 접합재료를 부착한다. 이때, 평판형 패키지는 금속으로 도금된다.The flat package 101 and the LID 105 are welded or fused 106 to attach the bonding material to the LID site. At this time, the flat package is plated with a metal.

여기에서, 접합재료는 AgCu, AuSn, Ni 등이며, 패키지의 접합부는 Ni/Au 등으로 형성된다. 내부의 칩이나 전해질 등의 자재의 특성이 변하지 않도록 접합재 료를 선택한다.Here, the bonding material is AgCu, AuSn, Ni, or the like, and the bonding portion of the package is formed of Ni / Au or the like. Select a bonding material so that the properties of the material, such as chips and electrolytes, do not change.

도 5는 본 발명에 의한 LID 패키징 방법을 나타내는 도면으로서, 크리스탈(Crystal), TCXO, SAW를 예로 들어 설명하기로 한다.FIG. 5 is a diagram illustrating a LID packaging method according to the present invention, which will be described using Crystal, TCXO, and SAW as an example.

도시하는 바와 같이, 도 5는 크리스탈(Crystal), TCXO, SAW 등의 와이어(wire) 본딩을 예로 든 것이다.As shown, FIG. 5 exemplifies wire bonding of crystal, TCXO, SAW, and the like.

먼저, 도 5에서 도시하는 바와 같이, SMD(Surface Mount Device)형 소자의 LID 패키징 공법을 위한 장치는 평판형 패키지(201), 평판형 패키지 상부에 본딩하는 칩(202), 평판형 패키지와 칩을 연결하는 와이어(203) 및 LID(204)를 포함한다.First, as shown in FIG. 5, an apparatus for LID packaging method of a surface mount device (SMD) type device includes a flat package 201, a chip 202 bonded on the flat package, a flat package and a chip. It includes a wire 203 and the LID 204 for connecting.

보다 상세히 설명하면, 평판형 패키지(PKG)(201)는 칩 또는 전극과 같은 핵심 자재를 부착 또는 본딩하도록 시트 형태로 평평하게 구성된 상부면과 PCB 기판에 납땜이 가능하도록 구성된 바닥면을 포함한다.In more detail, the flat package (PKG) 201 includes a top surface that is flattened in sheet form to attach or bond a key material such as a chip or an electrode, and a bottom surface that is configured to be solderable to a PCB substrate.

LID(204)는 접합재료가 발라져 있으며, 접합재료를 융점 이상의 고온으로 가열, 가압하여 평판형 패키지와 접합시켜 밀봉하기 위한 구성이다. The LID 204 is coated with a bonding material. The LID 204 is configured to heat and press the bonding material to a high temperature equal to or higher than the melting point to bond and seal the flat package.

한편, LID(204)는 평판형 패키지 상부에 위치하는 핵심 자재를 모두 감싸고, 평판형 패키지 상부면의 양 끝 단에 접착되는 구성으로, 모자형태이다.On the other hand, LID 204 wraps all the core material located on the top of the flat package, and is bonded to both ends of the top surface of the flat package, a hat shape.

평판형 패키지(201)와 LID(204)는 용접 또는 융착되는 데(205), LID 부위에 접합재료를 부착한다. 이때, 평판형 패키지는 금속으로 도금된다.The flat package 201 and the LID 204 are welded or fused 205 to attach the bonding material to the LID site. At this time, the flat package is plated with a metal.

여기에서, 접합재료는 AgCu, AuSn, Ni 등이며, 패키지의 접합부는 Ni/Au 등으로 형성된다. 내부의 칩이나 전해질 등의 자재의 특성이 변하지 않도록 접합재 료를 선택한다.Here, the bonding material is AgCu, AuSn, Ni, or the like, and the bonding portion of the package is formed of Ni / Au or the like. Select a bonding material so that the properties of the material, such as chips and electrolytes, do not change.

도 6은 본 발명에 의한 LID 패키징 방법을 나타내는 도면으로서, 크리스탈(Crystal), TCXO, SAW를 예로 들어 설명하기로 한다.FIG. 6 is a diagram illustrating a LID packaging method according to the present invention, which will be described using Crystal, TCXO, and SAW as an example.

도시하는 바와 같이, 도 6은 크리스탈(Crystal), TCXO, SAW 등의 플립(Flip) 본딩을 예로 든 것이다.As illustrated, FIG. 6 illustrates flip bonding of Crystal, TCXO, SAW, and the like.

먼저, 도 6에서 도시하는 바와 같이, SMD(Surface Mount Device)형 소자의 LID 패키징 공법을 위한 장치는 평판형 패키지(301), 평판형 패키지 상부에 본딩하는 칩(302) 및 LID(303)를 포함한다.First, as shown in FIG. 6, an apparatus for LID packaging method of a surface mount device (SMD) type device includes a planar package 301, a chip 302 and a LID 303 bonded on the planar package. Include.

보다 상세히 설명하면, 평판형 패키지(PKG)(301)는 칩 또는 전극과 같은 핵심 자재를 부착 또는 본딩하도록 시트 형태로 평평하게 구성된 상부면과 PCB 기판에 납땜이 가능하도록 구성된 바닥면을 포함한다.In more detail, the flat package (PKG) 301 includes a top surface that is flattened in sheet form to attach or bond a key material such as a chip or an electrode, and a bottom surface that is solderable to a PCB substrate.

LID(303)는 접합재료가 발라져 있으며, 접합재료를 융점 이상의 고온으로 가열, 가압하여 평판형 패키지와 접합시켜 밀봉하기 위한 구성이다. The LID 303 is coated with a bonding material. The LID 303 is configured to heat and press the bonding material to a high temperature equal to or higher than the melting point to bond the sealing material with the flat package.

한편, LID(303)는 평판형 패키지 상부에 위치하는 핵심 자재를 모두 감싸고, 평판형 패키지 상부면의 양 끝 단에 접착되는 구성으로, 모자형태이다.On the other hand, the LID 303 wraps all of the core material positioned on the flat package, and is bonded to both ends of the flat package top surface, it is in the form of a hat.

평판형 패키지(301)와 LID(3043는 용접 또는 융착되는 데(304), LID 부위에 접합재료를 부착한다. 이때, 평판형 패키지는 금속으로 도금된다.The flat package 301 and the LID 3043 are welded or fused 304 to attach the bonding material to the LID site, where the flat package is plated with metal.

여기에서, 접합재료는 AgCu, AuSn, Ni 등이며, 패키지의 접합부는 Ni/Au 등으로 형성된다. 내부의 칩이나 전해질 등의 자재의 특성이 변하지 않도록 접합재 료를 선택한다.Here, the bonding material is AgCu, AuSn, Ni, or the like, and the bonding portion of the package is formed of Ni / Au or the like. Select a bonding material so that the properties of the material, such as chips and electrolytes, do not change.

도 4내지 도 6에서, EDLC(Electric Double Layer Capacitor, 이하에서는 EDLC라 하기로 함)의 경우, 핵심 자재는 전극과 전해질이고, 크리스탈, TCXO, SAW의 경우에는 칩 또는 칩과 평판형 패키지를 연결하는 와이어일 것이다.4 to 6, in the case of EDLC (hereinafter referred to as EDLC), the core material is an electrode and an electrolyte, and in the case of a crystal, a TCXO, and a SAW, a chip or a chip and a flat plate package are connected. It will be a wire.

도 7은 본 발명에 의한 LID 패키징 방법을 설명하기 위한 흐름도로서, SMD형 EDLC의 LID 패키징 방법을 예로 들어 설명하기로 한다.7 is a flowchart illustrating a LID packaging method according to the present invention, which will be described using an LID packaging method of an SMD type EDLC as an example.

이하에서는 설명의 편의를 위한 전극을 제1 전극과 제2 전극으로 구분하여 설명하기로 한다.Hereinafter, an electrode for convenience of description will be described by dividing it into a first electrode and a second electrode.

먼저, 평판형 패키지 상부에 제1전극을 본딩하고(S101), 제1전극 상부에 전해질(도 7의 고체 전해질)을 위치시킨다(S103). First, the first electrode is bonded to the upper portion of the flat package (S101), and the electrolyte (the solid electrolyte of FIG. 7) is positioned on the first electrode (S103).

이어서, 전해질(고체 전해질) 상부에 제2 전극을 위치시킨다(S105).Subsequently, the second electrode is positioned on the electrolyte (solid electrolyte) (S105).

마지막으로, 평판형 패키지 상부에 위치하는 제1전극, 전해질(고체 전해질) 및 제2 전극을 감싸는 모자 형태의 LID를 평판형 패키지와 융착 또는 용접으로 실링한다(S107). Finally, the cap LID covering the first electrode, the electrolyte (solid electrolyte) and the second electrode positioned on the flat package is sealed with the flat package by fusion or welding (S107).

이 때, 기존의 평형 LID에 제2 전극을 접착제를 이용하여 부착을 해 놓을 필요가 없다. 왜냐하면, LID의 텐션(tension)을 이용하여 LID를 패키지(PKG)에 실링하는 단계에서 LID와 제2전극이 눌려져 압착되는 효과를 볼 수 있기 때문에 실링시 LID와 제2전극의 접착까지 동시에 진행이 될 수 있기 때문이다.At this time, the second electrode does not need to be attached to the existing balanced LID using an adhesive. This is because the LID and the second electrode are pressed and compressed in the step of sealing the LID to the package (PKG) by using the tension of the LID. Therefore, the sealing proceeds simultaneously to the adhesion of the LID and the second electrode. Because it can be.

단계 S107은, 도 4에서 도시하는 바와 같이, 평판형 패키지 상부의 양 끝 단과 모자 형태의 LID의 양 끝단이 서로 접착되도록 한다.Step S107, as shown in Figure 4, both ends of the top of the flat package and the end of the cap LID is bonded to each other.

도 8은 본 발명에 의한 LID 패키징 방법을 설명하기 위한 흐름도로서, 평판형 패키지, 칩, LID와 평판형 패키지와 칩을 와이어 본딩한 SMD형 TCXO, Crystal, SAW 중 어느 하나의 LID 패키징 방법을 예로 들어 설명하기로 한다.8 is a flowchart illustrating a LID packaging method according to an embodiment of the present invention, in which a LID packaging method of any one of SMD type TCXO, Crystal, and SAW wire-bonded a flat package, a chip, a LID and a flat package and a chip is used as an example. Will be explained.

먼저, 평판형 패키지 상부에 칩을 본딩하고(S201), 평판형 패키지와 칩이 연결되도록 와이어(wire)를 본딩한다(S203).First, a chip is bonded to an upper portion of the flat package (S201), and a wire is bonded to connect the chip to the flat package (S203).

단계 S201에서 DIE 본드재를 이용하여 평판형 패키지 상부에 칩을 본딩하는 것이 바람직하다.In step S201, it is preferable to bond the chip on the flat package using the DIE bond material.

이후, 칩과 와이어를 감싸는 모자 형태의 LID를 평판형 패키지와 융착 또는 용접으로 실링한다(S205).Subsequently, the cap-shaped LID surrounding the chip and the wire is sealed by fusion or welding with the flat package (S205).

단계 S205는, 도 5에서 도시하는 바와 같이, 평판형 패키지 상부의 양 끝 단과 모자 형태의 LID의 양 끝단이 서로 접착되도록 한다.In step S205, as shown in Figure 5, both ends of the top of the flat package and the end of the LID in the form of a cap to be bonded to each other.

도 9는 본 발명에 의한 LID 패키징 방법을 설명하기 위한 흐름도로서, 평판형 패키지, 칩, LID로 구성된 SMD형 TCXO, Crystal, SAW 중 어느 하나의 LID 패키징 방법을 예로 들어 설명하기로 한다.9 is a flowchart illustrating a LID packaging method according to the present invention, which will be described using any one of the LID packaging method of SMD type TCXO, Crystal, and SAW composed of a flat package, a chip, and an LID as an example.

평판형 패키지 상부에 칩을 본딩하고(S301), 칩을 감싸는 모자 형태의 LID를 평판형 패키지와 융착 또는 용접으로 실링한다(S303).Bonding the chip on the top of the flat package (S301), the LID of the cap shape surrounding the chip is sealed with the flat package by fusion or welding (S303).

단계 S301에서, 평판형 패키지 상부에 Bump Ball(Au, AuSn, Sn 등)을 이용하여 칩을 본딩하는 것이 바람직하다.In step S301, it is preferable to bond the chip using a bump ball (Au, AuSn, Sn, etc.) on the flat package.

단계 S303은, 도 6에서 도시하는 바와 같이, 평판형 패키지 상부의 양 끝 단과 모자 형태의 LID의 양 끝단이 서로 접착되도록 한다.In step S303, as shown in FIG. 6, both ends of the upper portion of the flat package and both ends of the cap LID are bonded to each other.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

도 1 내지 도 3은 일반적인 LID 패키징 방법을 설명하기 위한 도면,1 to 3 are diagrams for explaining a general LID packaging method,

도 4 내지 도 6은 본 발명에 의한 LID 패키징 방법을 나타내는 도면,4 to 6 is a view showing a LID packaging method according to the present invention,

도 7 내지 도 9는 본 발명에 의한 LID 패키징 방법을 설명하기 위한 흐름도이다.7 to 9 are flowcharts for explaining a LID packaging method according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100, 200, 300 : 장치 101, 201, 301 : 평판형 패키지100, 200, 300: device 101, 201, 301: flat package

105, 204, 303 : LID105, 204, 303: LID

Claims (14)

칩 또는 전극과 같은 핵심 자재를 부착 또는 본딩하도록 시트 형태로 평평하게 구성된 상부면과 PCB 기판에 납땜이 가능하도록 구성된 바닥면을 포함하는 평판형 패키지(PKG);A flat package (PKG) comprising a top surface flattened in sheet form to attach or bond a key material such as a chip or an electrode and a bottom surface configured to be solderable to a PCB substrate; 상기 평판형 패키지 상부에 위치하는 핵심 자재를 모두 감싸고, 평판형 패키지 상부의 양 끝단에 접착되는 테두리를 가지며 탄성이 있는 모자형태의 LID;A cap-shaped LID having all the core materials positioned on the flat package and having an edge bonded to both ends of the flat package; 를 포함하는 SMD형 소자의 LID 패키징 공법을 위한 장치.Apparatus for LID packaging method of the SMD-type device comprising a. 제1항에 있어서,The method of claim 1, 상기 장치는,The apparatus comprises: 상기 평판형 패키지 상부에 부착 또는 본딩하는 전극; 및An electrode attached or bonded to an upper portion of the flat package; And 전극과 전극 사이에 위치하는 젤 또는 고체 형태의 전해질;An electrolyte in gel or solid form positioned between the electrode and the electrode; 을 더 포함하는 것을 특징으로 하는 SMD형 소자의 LID 패키징 공법을 위한 장치.Apparatus for LID packaging method of SMD-type device, characterized in that it further comprises. 제1항에 있어서,The method of claim 1, 상기 장치는,The apparatus comprises: 상기 평판형 패키지 상부에 본딩하는 칩;A chip bonded on the flat package; 상기 평판형 패키지와 상기 칩을 연결하는 와이어;A wire connecting the flat package and the chip; 를 더 포함하는 것을 특징으로 하는 SMD형 소자의 LID 패키징 공법을 위한 장치.Apparatus for LID packaging method of SMD-type device, characterized in that it further comprises. 제1항에 있어서,The method of claim 1, 상기 장치는,The apparatus comprises: 상기 평판형 패키지 상부에 본딩하는 칩;A chip bonded on the flat package; 을 더 포함하는 것을 특징으로 하는 SMD형 소자의 LID 패키징 공법을 위한 장치.Apparatus for LID packaging method of SMD-type device, characterized in that it further comprises. 제1항에 있어서,The method of claim 1, 상기 장치는, SMD형 EDLC(Electric Double Layer Capacitor)인 것을 특징으로 하는 SMD형 소자의 LID 패키징 공법을 위한 장치.The apparatus is a device for the LID packaging method of the SMD-type device, characterized in that the SMD type EDLC (Electric Double Layer Capacitor). 제1항에 있어서,The method of claim 1, 상기 장치는, 크리스탈(Crystal)인 것을 특징으로 하는 SMD형 소자의 LID 패키징 공법을 위한 장치.The apparatus is a device for the LID packaging method of the SMD-type device, characterized in that the crystal (Crystal). 제1항에 있어서,The method of claim 1, 상기 장치는, TCXO인 것을 특징으로 하는 SMD형 소자의 LID 패키징 공법을 위한 장치.The apparatus is a device for LID packaging method of SMD type device, characterized in that the TCXO. 제1항에 있어서,The method of claim 1, 상기 장치는, SAW인 것을 특징으로 하는 SMD형 소자의 LID 패키징 공법을 위한 장치.The apparatus is a device for LID packaging method of SMD type device, characterized in that the SAW. SMD형 EDLC(Electric Double Layer Capacitor)의 LID 패키징 방법으로서,As a LID packaging method of SMD type EDLC (Electric Double Layer Capacitor), 평판형 패키지 상부에 제1전극을 본딩하는 단계;Bonding a first electrode on the flat package; 상기 제1전극 상부에 전해질을 위치하는 단계;Placing an electrolyte on the first electrode; 상기 전해질 상부에 제2전극을 위치하는 단계;Positioning a second electrode on the electrolyte; 상기 평판형 패키지 상부에 위치하는 제1전극, 전해질 및 제2전극을 감싸는 테두리를 가지며 탄성이 있는 모자 형태의 LID를 평판형 패키지와 융착 또는 용접으로 실링하는 단계;Sealing the LID having a cap shape having an edge surrounding the first electrode, the electrolyte, and the second electrode on the flat package and being welded or welded with the flat package; 를 포함하는 SMD형 소자의 LID 패키징 공법.LID packaging method of the SMD-type device comprising a. 제9항에 있어서,10. The method of claim 9, 상기 융착 또는 용접으로 실링하는 단계에서,In the sealing by fusion or welding, 상기 평판형 패키지 상부의 양 끝단과 모자 형태의 LID의 양 끝단이 서로 접착되도록 하는 것을 특징으로 하는 SMD형 소자의 LID 패키징 공법.LID packaging method of the SMD-type device, characterized in that both ends of the upper portion of the flat package and the both ends of the LID in the form of a cap to be bonded to each other. 삭제delete 삭제delete SMD형 TCXO, Crystal, SAW 중 어느 하나의 LID 패키징 방법으로서,LID packaging method of any one of SMD type TCXO, Crystal, SAW, 평판형 패키지 상부에 칩을 본딩하는 단계;Bonding the chip on top of the planar package; 상기 칩을 감싸는 테두리를 가지며 탄성이 있는 모자 형태의 LID를 평판형 패키지와 융착 또는 용접으로 실링하는 단계;Sealing the chip-shaped LID having an edge surrounding the chip by fusion or welding with a flat package; 를 포함하는 SMD형 소자의 LID 패키징 방법.LID packaging method of the SMD-type device comprising a. 제13항에 있어서,The method of claim 13, 상기 융착 또는 용접으로 실링하는 단계에서,In the sealing by fusion or welding, 상기 평판형 패키지 상부의 양 끝단과 모자 형태의 LID의 양 끝단이 서로 접착되도록 하는 것을 특징으로 하는 SMD형 소자의 LID 패키징 공법.LID packaging method of the SMD-type device, characterized in that both ends of the upper portion of the flat package and the both ends of the LID in the form of a cap to be bonded to each other.
KR1020090080204A 2009-08-28 2009-08-28 Method for Packaging LID of Element Type Surface Mount Device, and Device therefor KR101113251B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090080204A KR101113251B1 (en) 2009-08-28 2009-08-28 Method for Packaging LID of Element Type Surface Mount Device, and Device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090080204A KR101113251B1 (en) 2009-08-28 2009-08-28 Method for Packaging LID of Element Type Surface Mount Device, and Device therefor

Publications (2)

Publication Number Publication Date
KR20110022781A KR20110022781A (en) 2011-03-08
KR101113251B1 true KR101113251B1 (en) 2012-02-20

Family

ID=43930992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090080204A KR101113251B1 (en) 2009-08-28 2009-08-28 Method for Packaging LID of Element Type Surface Mount Device, and Device therefor

Country Status (1)

Country Link
KR (1) KR101113251B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040014206A (en) * 2002-07-19 2004-02-14 센주긴조쿠고교 가부시키가이샤 Lid for use in packaging an electronic device and method of manufacturing the lid
US7301224B2 (en) * 2004-08-30 2007-11-27 Fujitsu Media Devices Limited Surface acoustic wave device and manufacturing method of the same
US20090013519A1 (en) * 2007-07-11 2009-01-15 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing crystal device
KR100881854B1 (en) * 2008-09-10 2009-02-09 주식회사 이디엘씨 Surface mount devices type super capacitor and its manufacturing process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040014206A (en) * 2002-07-19 2004-02-14 센주긴조쿠고교 가부시키가이샤 Lid for use in packaging an electronic device and method of manufacturing the lid
US7301224B2 (en) * 2004-08-30 2007-11-27 Fujitsu Media Devices Limited Surface acoustic wave device and manufacturing method of the same
US20090013519A1 (en) * 2007-07-11 2009-01-15 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing crystal device
KR100881854B1 (en) * 2008-09-10 2009-02-09 주식회사 이디엘씨 Surface mount devices type super capacitor and its manufacturing process

Also Published As

Publication number Publication date
KR20110022781A (en) 2011-03-08

Similar Documents

Publication Publication Date Title
US7123107B2 (en) Piezoelectric oscillator, manufacturing method thereof, and electronic device
TWI280733B (en) Piezoelectric oscillator, manufacturing method thereof, and mobile phone and electronic apparatus using the same
US7791421B2 (en) Surface-mounted piezoelectric oscillators
US4864470A (en) Mounting device for an electronic component
JP2001196488A (en) Electronic component device and manufacturing method thereof
JP2009141209A (en) Solid electrolytic capacitor
TW201145463A (en) Method for manufacturing package, piezoelectric vibrator and oscillator
JP3911838B2 (en) Method for manufacturing piezoelectric vibrator
KR101113251B1 (en) Method for Packaging LID of Element Type Surface Mount Device, and Device therefor
CN107946269B (en) Packaging structure and packaging method of sensing chip
KR101142150B1 (en) Surface mounting type semiconductor package, fabrication system and method thereof
JP4923760B2 (en) Semiconductor package and manufacturing method thereof
JP3968782B2 (en) Electronic component package, piezoelectric vibration device using the package, and method of manufacturing piezoelectric vibration device
JPH11289238A (en) Piezoelectric vibrator
CN102006030B (en) Reinforced-airtightness oscillator device wafer-grade packaging structure
JP2002084159A (en) Surface-mounted piezoelectric vibrator
JP2008011125A (en) Surface acoustic wave device
JP4765673B2 (en) Electronic device manufacturing method and electronic device
US10262929B2 (en) Semiconductor device with lead frame
JP2015090982A (en) Chip scale diode package containing no outer lead pin and method for producing the same
CN204632803U (en) A kind of CSP LED and substrate
JP2013045880A (en) Manufacturing method of electronic device
CN107749748B (en) Surface acoustic wave filter chip packaging structure
CN100499097C (en) High-frequency integrated circuit packaging construction for improving connectivity of embedded projection and manufacturing method thereof
JPH11274892A (en) Piezoelectric vibrator and production thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150108

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160106

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190115

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 9