KR101110304B1 - 반응성 이온식각을 이용한 태양전지의 제조방법 - Google Patents

Abstract

본 발명은 반응성 이온식각(RIE) 방법으로 텍스처링되는 태양전지의 제조방법에 관한 것이다. 본 발명에서는 먼저 실리콘 기판(100)에 고농도로 도핑된 에미터층(102)을 형성하고, 그 에미터층(102)과 일부가 접촉되게 전면전극(104)을 형성한다. 그런 상태에서 상기 에미터층(102)과 전면전극(104)이 형성된 상기 실리콘 기판(100)에서 상기 전면전극(104)이 미형성된 부분을 식각한 후 표면처리하는 이온식각공정을 수행한다. 그러면 상기 에미터층(102)이 제거된 실리콘 기판(100)의 표면은 빛의 흡수효율이 높아지도록 피라미드 형상으로 만들어진다. 이 부분이 텍스처링된 실리콘 기판(105)이다. 상기 텍스처링된 실리콘 기판(105)에 다시 한번 도핑층(106)을 형성한다. 이는 선택적 에미터의 형성을 위한 것이다. 상기 도핑이 완료되면, 상기 텍스처링된 실리콘 기판(105)과 전면전극(104)에 반사방지막(107)을 형성한다. 그런 다음, 상기 반사방지막(107) 중 상기 전면전극(104) 부분에 형성된 반사방지막을 제거하여 태양전지의 전면부를 완성한다. 한편, 상기 전면전극(104)을 시드층(seed layer)으로 사용할 경우, 상기 전면전극(104) 위에 도금층(108)을 형성하는 도금공정 단계가 더 수행될 수도 있다. 이와 같은 본 발명에 따르면, 종래 이온식각 방법으로 태양전지 제조시 텍스처링된 표면의 형상 때문에 최적화된 공정 조건을 제공할 수 없는 문제를 해결할 수 있고, 선택적 에미터의 형성이 가능하여 전면전극의 미세화가 가능하고 종횡비가 향상되어 태양전지의 효율이 향상되는 이점이 있다.

태양전지, 이온식각공정, 텍스처링, 선택적 에미터,

Description

반응성 이온식각을 이용한 태양전지의 제조방법{Method for manufacturing of Solar cell using a Reactive ion etching}

본 발명은 태양전지에 관한 것으로, 특히 반응성 이온식각(RIE) 방법으로 텍스처링되는 태양전지의 제조방법에 관한 것이다.

최근 무공해, 설비의 간편성, 내구성 향상 등 여러 가지 이유로 인하여 태양전지의 보급이 급속도로 확산되고 있으며, 이에 따라 태양전지의 효율을 높일 수 있으며, 양산성이 우수한 태양전지의 제조방법들이 다양하게 연구되고 있다.

태양전지는 광기전력(Photovoltaic effect) 현상을 응용하여 태양의 빛 에너지를 전기적 에너지로 바꾸는 에너지 변환소자이다. 그래서 태양전지는 기판 표면에 입사된 빛을 얼마나 효율적으로 흡수할 수 있는가에 따라 그 효율이 결정된다.

이를 위해 태양전지 기판의 표면층에 입사되는 빛의 반사율을 감소시키고, 태양전지내에서 빛의 통과 길이를 길게 하여 흡수 효율을 높이는 표면처리(Texturing, 텍스처링)방법을 사용하고 있다.

한편, 태양전지의 양산 공정에 적용되는 대부분의 텍스처링 공정은 습식 화학법(wet chemical)을 기본으로 하고 있는데, 이때 단결정 실리콘 기판은 알카리 계열(즉, KOH 등)의 솔루션으로 텍스처링 공정을 수행하고, 다결정 실리콘 기판은 산 계열(즉, HNO3+HF 등)의 솔루션으로 텍스처링 공정을 수행하고 있다.

하지만, 상기 습식 화학법에 의한 텍스처링 공정은 실리콘 기판이 파손될 확률이 높고, 특히 다결정 실리콘 기판인 경우에는 산 계열의 솔루션으로 인하여 등방성 식각(isotropic etching)을 하는 경우 표면 반사율을 10% 이하로 줄이는데 한계가 있다. 이는 태양전지의 효율을 저하시키는 원인이 된다.

이에 상기 표면 반사율을 개선하기 위하여 반응성 이온식각(RIE : Reactive ion etching) 방법을 이용하여 텍스처링 공정에 대한 연구가 수행되고 있으며, 일본의 'Kyocera' 회사만이 양산 공정에 성공하여 RIE 방법을 이용하여 텍스처링된 태양전지를 생산하고 있다.

도 1에는 일반적으로 Kyocera 사의 RIE 텍스처링 방법을 이용한 태양전지의 제조 공정도가 도시되어 있다.

먼저 실리콘 기판을 필요한 크기로 자른 뒤 절단시 발생한 실리콘 기판의 표면 결함이나 손상 부분을 제거하는 절단 및 에칭(Saw damage etching) 공정이 수행된다(s10).

상기 에칭 공정을 마친 실리콘 기판에 대해 이온식각(RIE) 방법으로 텍스처링 공정을 수행한다(s11). 상기 텍스처링 공정이 수행되면 상기 실리콘 기판의 표면은 나노미터 크기의 표면 구조로 형성되어, 기판 표면에 입사되는 빛의 반사를 감소시키게 된다.

상기 텍스처링 공정된 실리콘 기판과 다른 타입의 불순물을 도핑하여 에미터 층을 형성하는 공정이 수행된다(s12). 이때 상기 실리콘 기판은 그 표면 구조가 나노미터 크기의 피라미드 구조이기 때문에, 쉘로우 도핑(shallow doping) 방법으로 도핑되어야 한다.

상기 에미터층이 형성된 다음에는 상기 에미터층 형성시 발생하는 PSG(n-타입 에미터인 경우) 또는 BSG(P-타입 에미터인 경우)를 제거하는 공정과(s13), 전극을 아이솔레이션시키기 위한 에지 아이솔레이션 공정이 수행된다(s14).

상기 에지 아이솔레이션이 수행된 다음에는 상기 에미터층 상부에 태양광 반사를 막기 위한 반사방지막을 형성시키는 공정이 수행된다(s15). 상기 반사방지막은 패시베이션으로서의 역할도 한다.

상기 반사방지막이 형성되면 스크린프린팅 기법으로 실리콘 기판의 전면과 후면 전극을 형성하는 공정이 수행된다(s16). 상기 전극은 일정 시간동안 건조시킨 상태에서 소정 공정(Co- firing)에 따른 금속-반도체 접합(ohmic contact)이 이루어짐으로써 형성된다.

그와 같은 RIE 텍스처링 방법을 이용한 태양전지의 제조공정에 의하면, 제일 먼저 RIE 텍스처링 방법으로 실리콘 기판에 대해 텍스처링 공정을 수행하고 있다.

그렇지만, 상기한 방법으로 태양전지를 제조하면 다음과 같은 문제가 발생한다.

먼저, RIE 텍스처링 공정이 절단 및 에칭(Saw damage etching)이 수행된 후 우선 수행되기 때문에, 실리콘 기판의 표면 구조가 나노미터 크기의 피라미드 형상으로 형성된다. 이는 표면 구조의 경사로 인하여 텍스처링 공정의 후공정으로 수행 되는 에미터층 형성 공정, 반사방지막 형성공정, 금속-반도체 접합 공정시 그 처리할 면적이 작아지기 때문에 최저의 반사율을 제공하기 위한 최적화된 공정을 제공할 수 없었다.

또 상기 RIE 텍스처링 공정은 표면 반사율을 개선할 수 있지만, 결과적으로 태양전지의 변환효율을 감소시키는 문제가 있다. 상기 변환효율을 향상시키기 위해 다른 공정들과 연계하여 수행할 수도 있지만, 이러한 다른 공정들은 변환효율을 향상시키기 위한 텍스처링 공정 조건으로 수행하기 위해서는 공정상의 문제가 발생한다. 다른 공정과의 연계시에는 비용 및 시간이 증대되는 문제도 초래된다.

또 종래 RIE 텍스처링을 통한 태양전지 제조시에는 선택적 에미터를 형성할 수 없었다. 이는 전면 전극과 에미터와의 접촉 저항을 줄일 수 없어 전기적 손실이 발생하고, 또 전면 전극의 미세화 등이 어려워서, 결국 태양전지의 효율이 저하되는 문제가 있었다.

본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, RIE 공정을 이용한 태양전지 제조시에도 보다 작은 반사율을 가지는 표면 구조를 제공하여 빛의 흡수 효율을 향상시키기 위한 것이다.

본 발명의 다른 목적은 선택적 에미터를 형성할 수 있도록 한 것이다.

상기한 목적을 달성하기 위한 본 발명의 특징에 따르면, 반도체 기판상에 에미터를 형성하는 에미터층 형성단계; 상기 에미터층에 전면전극을 형성하는 전면전극 형성단계; 상기 에미터층과 전면전극이 형성된 상기 반도체 기판 중 상기 전면전극이 미형성된 부분을 식각한 후 표면처리하는 이온식각공정 단계; 상기 이온식각공정 완료 후, 선택적 에미터의 형성을 위해 쉘로우(shallow) 도핑을 수행하는 도핑 단계; 상기 도핑 완료 후, 상기 반도체 기판의 전체 면적에 대해 반사방지막을 형성하는 반사방지막 형성단계; 그리고, 상기 형성된 반사방지막 중 상기 전면전극 부분에 형성된 반사방지막을 제거하고 상기 반도체 기판의 전면부를 완성하는 단계;를 포함하여 구성된다.

상기 전면전극을 시드층(seed layer)으로 사용할 경우, 상기 반도체 기판이 완성된 상태에서 상기 전면전극을 도금하는 도금공정 단계;를 더 포함하여 구성될 수 있다.

상기 도금공정 단계에서 상기 도금에 사용되는 물질은 구리(Cu)/주석(Sn) 또 는 구리(Cu)/은(Ag)으로 이루어진 물질을 사용하는 것이 바람직하다.

상기 에미터 형성단계 및 도핑 단계는, 튜브 퍼니스(tube furnace)를 이용한 'POC13 디퓨전' 방법, 벨트 퍼니스(belt furnace)를 이용한 '인산(P) 디퓨전' 방법, '플라즈마 도핑' 방법 중 어느 하나에 의해 실시된다.

상기 에미터 형성단계는 40옴(ohm)/squar 이하의 면 저항을 가지도록 도핑하고, 상기 도핑 단계는 80옴(ohm)/squar 이상의 면 저항을 가지도록 도핑한다.

상기 전면전극은, 스크린 프린팅, 잉크-젯, 에어로졸(aerosol) 젯 방법, 진공증착 방법 중 어느 하나에 의해 수행되고, 특히 상기 전면전극이 상기 스크린 프린팅, 잉크-젯, 에어로졸(aerosol) 젯 방법으로 형성될 경우, 상기 전면전극의 금속 페이스트는, 니켈(Ni), 은(Ag), 크롬(Cr), 알루미늄(Al) 중 하나가 사용된다.

상기 이온식각공정 단계에서의 표면 식각과 표면처리는 동일한 챔버 또는 독립된 챔버에서 수행되고, 반응 가스의 종류 및 플라즈마 발생을 위한 에너지원의 파워를 조절하여 수행한다.

상기 반사방지막은 플라즈마화학증착방식(PECVD), 진공증착방식, 스프레이 방식 중 하나의 방식에 의해 1.1 ~ 2.5 사이의 굴절율을 가지는 유전체 물질로 형성된다.

상기 반사방지막은 레이저(Lazer)를 이용하여 제거된다.

본 발명에서는, 이온식각(RIE) 공정이 에미터층 형성, 반사방지막 형성, 전면전극 형성의 공정 이후에 처리되기 때문에, 종래 이온식각 방법으로 태양전지 제 조시 텍스처링된 표면의 형상때문에 최적화된 공정 조건을 제공할 수 없는 문제를 해결할 수 있다.

또 에미터층, 반사방지막, 전면전극이 형성된 이후에 이온식각 공정에 의해 태양전지의 기판 표면이 표면 처리되기 때문에, 반사율을 최소로 할 수 있는 표면 텍스처링 공정조건으로 태양전지를 제조할 수 있으므로, 빛 흡수율을 증가시켜 태양전지 효율을 향상시킬 수 있다.

또 에미터층 공정시의 도핑과 RIE 공정 이후에 쉘로우 도핑공정이 각각 수행되는 바, 2번의 도핑 공정이 수행되고 있어 선택적 에미터를 형성할 수 있기 때문에, 전면전극과 에미터층과의 접촉 저항을 줄일 수 있으며, 태양빛의 단파장 영역에서의 태양전지 효율을 향상시킬 수 있다. 아울러 에칭(saw damage etching)만 시행된 태양전지 기판에 에미터 형성을 위한 도핑과정과, 전면전극 형성을 수행하기 때문에, 전면전극 아랫부분에 도핑 프로파일(profile) 및 균질성(uniformity)의 향상을 기대할 수 있다.

또 전면전극의 미세화가 가능하고 종횡비가 향상되어 태양전지의 전기적, 광학적 손실을 줄일 수 있다. 이는 태양전지의 효율을 향상시킬 수 있다.

이하, 본 발명에 의한 태양전지의 제조방법을 첨부된 도면에 도시된 바람직한 실시 예를 참조하여 상세하게 설명한다. 본 발명의 실시 예에서는 태양전지의 제조 재료로 반도체 기판으로서, 결정질 실리콘(Si) 기판을 예로 들어 설명하기로 한다.

도 2에는 본 발명의 바람직한 실시 예에 따른 태양전지의 제조공정도가 도시되어 있고, 도 3에는 도 2의 태양전지 제조방법의 공정도가 단면도로 도시되어 있다.

먼저, 도 2를 참조하여 태양전지의 제조공정을 설명한다.

도 2를 보면, 우선하여 실리콘 기판을 필요한 크기로 자르고 표면의 결함 및 손상을 제거하는 절단 및 에칭(Saw damage etching) 공정이 수행된다(s100).

상기 에칭된 실리콘 기판의 표면에 대해 디퓨전(deffusion) 공정을 이용하여 상기 실리콘 기판에 전도성을 제공하기 위해 그 실리콘 기판과 다른 타입의 불순물을 도핑시켜 에미터층을 형성하는 에미터층 형성공정이 수행된다(s102). 상기 에미터층은 튜브 퍼니스(tube furnace)를 이용한 'POC13 디퓨전', 벨트 퍼니스(belt furnace)를 이용한 '인산(P) 디퓨전', '플라즈마 도핑' 등의 방법으로 수행된다. 이때 상기 불순물은 40 옴/sq 이하의 면 저항을 가지도록 고농도로 도핑되어 에미터층이 형성되게 하는 것이 좋다. 아울러 상기 에미터층이 형성되면, 그 에미터층의 형성시 발생한 PSG(n-타입 에미터인 경우) 또는 BSG(P-타입 에미터인 경우)를 제거하는 공정이 수행된다(s104).

다음, 금속 페이스트를 사용하여 전면전극을 형성하는 전면전극 형성공정이 수행된다(s106). 상기 전면전극에 사용되는 금속 페이스트는, 예를 들어 니켈(Ni), 은(Ag), 크롬(Cr), 알루미늄(Al) 등이 이용될 수 있다. 이때에는 상기 전면전극은 스크린 프린팅, 잉크-젯, 에어로졸(aerosol) 젯 방법 중 어느 하나의 방법으로 형성된다. 이외에도 상기 전면전극은 진공증착 방법으로도 형성 가능하다. 특히 상기 전면전극은 표면 처리하기 이전의 실리콘 기판에 형성되기 때문에, 상기 스크린 프린팅이나 잉크-젯으로 전면전극을 형성할 경우 상기 금속 페이스트를 균일하게 도포할 수 있으며, 전면전극의 미세화 및 종횡비(aspect ratio)을 향상시킬 수 있다. 또한 고농도로 도핑된 에미터층에 금속이 접합되기 때문에 접촉저항을 줄일 수 있다. 여기서 상기 전면전극에 사용되는 금속은 상기한 니켈(Ni), 은(Ag), 크롬(Cr), 알루미늄(Al) 이외에도 RIE 공정시 금속과 실리콘이 에칭되는 속도가 큰 물질이면 상관없다. 즉 아래에서 설명될 RIE 공정시에 전면전극은 에칭되지 않으면서 실리콘만 에칭되면 된다.

상기 전면전극이 완성되면, RIE 공정이 수행된다(s108). 상기 RIE 공정은 먼저 상기 전면전극이 형성된 부분의 에미터층을 제외한 나머지 에미터층을 제거하는 식각 공정이 수행된다. 그런 다음, 상기 에미터층이 제거된 부분의 실리콘 기판에 대해 반사율이 최저가 되는 표면 구조를 가지도록 텍스처링 공정이 수행된다. 상기 RIE 공정의 식각 및 텍스처링 공정은 동일한 챔버 또는 각각 독립된 챔버내에에서 반응 가스의 종류와 플라즈마 발생을 위한 에너지원의 파워 등을 조절하여 수행한다. 상기 반응 가스는 금속과 실리콘(Si)의 에칭 효능이 좋은 가스를 이용하는데, 보통 F 계열 또는 CI 계열 등의 반응 가스가 이용된다.

상기 RIE 방법에 의한 식각 공정 및 텍스처링 공정이 수행된 다음에는, 쉘로우 도핑(shallow doping)이 수행된다(s110). 상기 쉘로우 도핑은 선택적 에미터의 형성을 하기 위한 것이다. 즉, 쉘로우 도핑은 실리콘 기판에서의 재결합을 감소하고 단파장 태양 빛에 대하여 태양전지의 반응을 좋게할 수 있어 단파장 영역대의 빛 흡수를 유리하게 한다. 이러한 상기 쉘로우 도핑은 80옴/squar 이상의 면 저항을 가지도록 상기 에미터 형성공정단계에서 제공한 농도보다 상대적으로 저농도로 도핑을 수행한다. 상기 도핑은 튜브 퍼니스(tube furnace)를 이용한 'POC13 디퓨전', 벨트 퍼니스(belt furnace)를 이용한 '인산(P) 디퓨전', '플라즈마 도핑' 등의 방법으로 수행된다.

상기 쉘로우 도핑이 완료되면 상기 실리콘 기판의 전면에 대해 전체적으로 태양광 반사를 막아 효율을 높이도록 해주는 반사방지막 형성을 위한 반사방지막 형성공정이 수행된다(s112). 상기 반사방지막은 'SiNx', 'Al203' 등과 같이 1.1 ~ 2.5 사이의 굴절율을 가지는 유전체 물질로 형성하고, 이는 PECVD, 진공증착방식, 스프레이 방식 등으로 형성된다.

상기 실리콘 기판의 전면부를 형성하기 위해 상기 반사방지막 중 전면 전극부분에 형성된 반사방지막을 제거하는 반사방지막 일부 제거공정이 수행된다(s114). 상기 반사방지막은 상기 실리콘 기판의 상방으로부터 레이저를 조사하여 선택적으로 제거하도록 한다.

그와 같이 실리콘 기판의 전면부가 완성되면 후면전극 등을 형성하는 공정을 수행하여 태양전지의 제조를 완료한다. 이때 상기 후면 부분에 대한 공정은 상기 전면 공정을 수행하기 전, 또는 중간, 또는 전면 공정이 완전히 진행된 후 어느 때나 수행할 수 있다.

한편, 상기 반사방지막이 선택적으로 제거된 상태의 전면전극은 그 자체로 전면전극으로서의 기능을 수행할 수 있지만, 상기 전면전극의 시드 층(seed layer) 으로 사용될 수 있다. 이 경우 상기 전면전극의 저항을 낮추고 종횡비를 높이기 위하여 상기 반사방지막 상에 도금을 하는 도금공정이 추가적으로 수행될 수 있다(s116). 상기 도금을 하는 경우에는 도금 물질로서 구리(Cu)/주석(Sn), 구리(Cu)/은(Ag)의 물질이 사용된다.

다음, 도 3을 참조하여 도 2에서 설명한 공정을 다시 살펴보기로 한다.

먼저 도 3(a)는 절단 및 에칭(Saw damage etching) 공정이 수행된 실리콘 기판(100)이다. 상기 실리콘 기판(100)상에 도 3(b)와 같이 에미터층(102)을 형성한다.

상기 에미터층(102) 위로 전면전극(104)을 형성한다. 이때 전면전극(104)은 금속페이스트로 표면처리되지 않은 실리콘 기판(100)에 형성된다. 이 상태가 도 3(c)에 도시되어 있다. 여기서 상기 전면전극(104)이 형성되기 전에 상기 에미터층(102) 형성시 발생한 PSG(n-타입 에미터인 경우) 또는 BSG(P-타입 에미터인 경우)를 제거하는 공정이 수행되는 것이 좋다.

그런 상태에서, RIE 공정이 수행된다. RIE 공정에 의하여 상기 실리콘 기판(100)이 에칭되면 도 3(d)와 같이 된다. 즉 상기 전면전극(104)을 마스크(mask) 형태로 하여 전면전극(104)이 없는 에미터층('A'부분)이 에칭되어 제거된다. 그리고, 도 3(e)와 같이 상기 에칭되어 제거된 상기 에미터층('A'부분)과 접한 실리콘 기판에 대해 텍스처링 처리한다. 상기 텍스처링 되면, 상기 'A'부분은 피라미드 모양이나 역 피라미드 모양으로 형성된다. 도면에서는 도면부호 '105'로 표시하였다. '105'를 텍스처링된 실리콘 기판이라 하기로 한다. 상기 텍스처링된 실리콘 기판(105)은 빛의 반사량을 감소시킬 수 있고 반면 빛의 흡수 효율은 향상시킬 수 있다.

상기 RIE 공정이 완료되면, 도 3(f)처럼 상기 텍스처링된 실리콘 기판(105)에 대해 선택적 에미터 형성을 위한 쉘로우 도핑을 수행한다. 도면에서는 상기 텍스처링된 실리콘 기판(105)이 도핑된 상태를 도핑층(106)으로 나타내고 있다.

상기 쉘로우 도핑 공정후에는 도 3(g)와 같이 상기 도핑층(106)과 전면전극(104) 전체에 대해 반사방지막(107)을 형성한다.

상기 반사방지막(107)이 형성된 다음에는 상기 전면전극(104)에 형성된 반사방지막('B'부분)을 레이저를 이용하여 선택적으로 제거한다. 이 상태는 도 3(h)에 도시되어 있다.

그와 같이 하여 도 3(i)와 같이 실리콘 기판의 전면부를 완성한다.

한편, 상기 전면전극(104)은 그 자체로 전면전극 기능을 수행할 수도 있지만, 시드층(seed layer)으로도 사용할 수 있다. 이 경우 도 3(j)과 같이 상기 전면전극(104) 상에 도금층(108)을 형성한다. 이는 전면전극(104)의 저항을 감소시키고 완성된 태양전지 기판의 종횡비를 높이기 위함이다.

이상에서 살펴본 바와 같이, 본 실시 예는 에미터층 형성공정, 반사방지막 형성공정, 전극 형성공정이 RIE 공정보다 선행되어 처리되기 때문에, 종래 RIE 공정을 이용하여 태양전지를 제조할 때 발생할 수 있는 단점을 해소할 수 있다. 예컨대 실리콘 기판 상면이 평면으로 되어 있기 때문에, 에미터층, 반사방지막, 전극을 용이하게 형성할 수 있다.

본 발명의 권리범위는 위에서 설명된 실시 예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 기술분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.

도 1은 일반적으로 Kyocera 사의 RIE 텍스처링 방법을 이용한 태양전지의 제조 공정도

도 2는 본 발명의 바람직한 실시 예에 따른 태양전지의 제조공정도

도 3은 도 2의 태양전지 제조방법의 공정도를 도시하고 있는 단면도

*도면의 주요 부분에 대한 부호의 설명*

100 : 실리콘 기판 102 : 에미터층

104 : 전면전극 105 : 텍스처링된 실리콘 기판

106 : 도핑층 107 : 반사방지막

108 : 도금층

Claims (10)

1. 반도체 기판상에 에미터를 형성하는 에미터층 형성단계;

   상기 에미터층에 전면전극을 형성하는 전면전극 형성단계;

   상기 에미터층과 전면전극이 형성된 상기 반도체 기판 중 상기 전면전극이 미형성된 부분을 식각한 후 표면처리하는 이온식각공정 단계;

   상기 이온식각공정 완료 후, 선택적 에미터의 형성을 위해 쉘로우(shallow) 도핑을 수행하는 도핑 단계;

   상기 도핑 완료 후, 상기 반도체 기판의 전체 면적에 대해 반사방지막을 형성하는 반사방지막 형성단계; 그리고,

   상기 형성된 반사방지막 중 상기 전면전극 부분에 형성된 반사방지막을 제거하고 상기 반도체 기판의 전면부를 완성하는 단계;를 포함하여 구성됨을 특징으로 하는 반응성 이온식각을 이용한 태양전지의 제조방법.
2. 제 1항에 있어서,

   상기 전면전극을 시드층(seed layer)으로 사용할 경우, 상기 반도체 기판이 완성된 상태에서 상기 전면전극을 도금하는 도금공정 단계;를 더 포함하여 구성되는 것을 특징으로 하는 반응성 이온식각을 이용한 태양전지의 제조방법.
3. 제 2항에 있어서,

   상기 도금공정 단계에서 상기 도금에 사용되는 물질은 구리(Cu)/주석(Sn) 또는 구리(Cu)/은(Ag)으로 이루어진 물질을 사용하는 것을 특징으로 하는 반응성 이온식각을 이용한 태양전지의 제조방법.
4. 제 1항에 있어서,

   상기 에미터 형성단계 및 도핑 단계는, 튜브 퍼니스(tube furnace)를 이용한 'POC13 디퓨전' 방법, 벨트 퍼니스(belt furnace)를 이용한 '인산(P) 디퓨전' 방법, '플라즈마 도핑' 방법 중 어느 하나에 의해 실시되는 것을 특징으로 하는 반응성 이온식각을 이용한 태양전지의 제조방법.
5. 제 4항에 있어서,

   상기 에미터 형성단계는 40옴(ohm)/squar 이하의 면 저항을 가지도록 도핑하고, 상기 도핑 단계는 80옴(ohm)/squar 이상의 면 저항을 가지도록 도핑하는 것을 특징으로 하는 반응성 이온식각을 이용한 태양전지의 제조방법.
6. 제 1항에 있어서,

   상기 전면전극은, 스크린 프린팅, 잉크-젯, 에어로졸(aerosol) 젯 방법, 진공증착 방법 중 어느 하나에 의해 형성되는 것을 특징으로 하는 반응성 이온식각을 이용한 태양전지의 제조방법.
7. 제 6항에 있어서,

   상기 전면전극이 상기 스크린 프린팅, 잉크-젯, 에어로졸(aerosol) 젯 방법으로 형성될 경우, 상기 전면전극을 형성하는 금속 페이스트는, 니켈(Ni), 은(Ag), 크롬(Cr), 알루미늄(Al) 중 하나가 사용되는 것을 특징으로 하는 반응성 이온식각을 이용한 태양전지의 제조방법.
8. 제 1항에 있어서,

   상기 이온식각공정 단계에서의 표면 식각과 표면처리는 동일한 챔버 또는 독립된 챔버에서 수행되고, 반응 가스의 종류 및 플라즈마 발생을 위한 에너지원의 파워를 조절하여 수행하는 것을 특징으로 하는 반응성 이온식각을 이용한 태양전지의 제조방법.
9. 제 1항에 있어서,

   상기 반사방지막은 플라즈마화학증착방식(PECVD), 진공증착방식, 스프레이 방식 중 하나의 방식에 의해 1.1 ~ 2.5 사이의 굴절율을 가지는 유전체 물질로 형성되는 것을 특징으로 하는 반응성 이온식각을 이용한 태양전지의 제조방법.
10. 제 9항에 있어서,

    상기 반사방지막은 레이저(Lazer)를 이용하여 제거되는 것을 특징으로 하는 반응성 이온식각을 이용한 태양전지의 제조방법.

Images