KR101107135B1

KR101107135B1 - 전자 방출 소자

Info

Publication number: KR101107135B1
Application number: KR1020050046018A
Authority: KR
Inventors: 장동수; 선형래
Original assignee: 삼성에스디아이 주식회사
Priority date: 2005-05-31
Filing date: 2005-05-31
Publication date: 2012-01-31
Also published as: CN100573798C; EP1729321B1; EP1729321A1; DE602006002064D1; US20060267481A1; CN1873893A; US7755268B2; KR20060124208A

Abstract

본 발명은 유효 영역 내 얼라인을 확인할 수 있는 전자 방출 소자에 관한 것으로서, 본 발명에 따른 전자 방출 소자는 서로 대향 배치되며, 유효 영역과 이 유 효 영역의 외곽을 따라 설정되는 비유효 영역을 갖는 제1 기판 및 제2 기판과, 제1 기판의 유효 영역에 형성되는 전자 방출 유닛과, 제2 기판의 유효 영역에 형성되고, 전자 방출 유닛에서 방출된 전자에 의해 가시광을 방출하는 발광 유닛 및 제1 기판과 제2 기판 중 적어도 일 기판의 유효 영역 가장자리 외측에서 이 유효 영역에 배치되는 픽셀들의 패턴을 유지하며 형성되는 적어도 하나의 얼라인 마크를 포함한다.

전자 방출 소자, 얼라인, 얼라인 마크, 더미 픽셀부

Description

전자 방출 소자 {ELECTRON EMISSION DEVICE}

도 1은 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다.

도 2는 도 1에 도시된 전자 방출 소자의 전자 방출 유닛을 나타낸 부분 절개 사시도이다.

도 3은 도 1의 절개선을 따라 전자 방출 소자를 도시한 부분 단면도이다.

도 4는 본 발명의 제2 실시예에 따른 전자 방출 소자의 부분 단면도이다.

도 5는 본 발명의 제3 실시예에 따른 전자 방출 소자의 부분 단면도이다.

도 6는 내지 도 9는 얼라인 마크의 다양한 패턴을 나타낸 도면이다.

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 진공 용기를 구성하는 두 기판을 정밀하게 얼라인할 수 있는 구조를 형성한 전자 방출 소자에 관한 것이다.

일반적으로 전자 방출 소자는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(field emitter array; FEA)형, 표면 전도 에미션(surface-conduction emission; SCE)형, 금속-절연층-금속(metal-insulator-metal; MIM)형 및 금속-절연층-반도체(metal-insulator-semiconductor; MIS)형 등이 알려져 있다.

상기 MIM형과 MIS형 전자 방출 소자는 각각 금속/절연층/금속(MIM)과 금속/절연층/반도체(MIS) 구조로 이루어진 전자 방출부를 형성하고, 절연층을 사이에 두고 위치하는 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때, 높은 전자 전위를 갖는 금속 또는 반도체로부터 낮은 전자 전위를 갖는 금속쪽으로 전자가 이동 및 가속되면서 방출되는 원리를 이용한다.

상기 SCE형 전자 방출 소자는 일측 기판 위에 서로 마주보며 배치된 제1 전극과 제2 전극 사이에 도전 박막을 형성하고 이 도전 박막에 미세 균열을 제공함으로써 전자 방출부를 형성하며, 양 전극에 전압을 인가하여 도전 박막의 표면으로 전류가 흐를 때 전자 방출부로부터 전자가 방출되는 원리를 이용한다.

그리고 상기 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비(aspect ratio)가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나, 카본 나노튜브와 흑연 및 다이아몬드상 카본과 같은 카본계 물질을 전자원으로 적용한 예가 개발되고 있다.

이와 같이 냉음극을 이용하는 전자 방출 소자는 진공 용기를 구성하는 두 기판 중 제1 기판 위에 전자 방출부와 더불어 전자 방출부의 전자 방출을 제어하는 구동 전극들을 구비하며, 제2 기판 위에 형광층과 더불어 제1 기판 측에서 방출된 전자들이 형광층을 향해 효율적으로 가속되도록 하는 애노드 전극을 구비하여 소정의 발광 또는 표시 작용을 하게 된다.

일반적으로 전자 방출 소자는 진공 용기를 구성하는 제1 기판과 제2 기판의 얼라인먼트(Alignment)를 위해 양 기판의 가장자리에 십자형과 같은 얼라인 키(Align key)를 형성하며, 이 양 기판은 얼라인 키를 기준으로 정렬된다.

그러나, 상기와 같은 얼라인 키를 이용하여 양 기판을 정렬하는 경우, 실제 픽셀들이 위치하는 유효 영역과 얼라인 키 사이에 비교적 큰 간격이 존재하므로 작업자가 유효 영역 내의 얼라인이 정확하게 이루어졌는지 여부를 확인할 수 없고, 실제 유효 영역 내의 얼라인이 정확하게 이루어지지 않는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은 유효 영역 내 픽셀들의 얼라인을 확인할 수 있으며, 제1 기판과 제2 기판의 유효 영역 얼라인을 더욱 정밀하게 할 수 있는 전자 방출 소자를 제공함에 있다.

상기의 목적을 달성하기 위하여, 본 발명은 서로 대향 배치되며, 유효 영역과 이 유효 영역의 외곽을 따라 설정되는 비유효 영역을 갖는 제1 기판 및 제2 기판과, 제1 기판의 유효 영역에 형성되는 전자 방출 유닛과, 제2 기판의 유효 영역에 형성되고, 전자 방출 유닛에서 방출된 전자에 의해 가시광을 방출하는 발광 유 닛 및 제1 기판과 제2 기판 중 적어도 일 기판의 유효 영역 가장자리 외측에서 이 유효 영역에 배치되는 픽셀들의 패턴을 유지하며 형성되는 적어도 하나의 얼라인 마크를 포함한다.

여기서, 상기 발광 유닛은 상기 제2 기판상에 설정되는 픽셀들에 대응하여 형성되는 형광층들과, 각 형광층들 사이에 위치하는 흑색층을 포함할 수 있고, 이때 상기 얼라인 마크는 상기 흑색층의 적어도 일부가 상기 비유효 영역으로 연장된 제1 연장부와, 이 제1 연장부에 제공되는 투명부를 포함하여 이루어질 수 있다.

또한, 상기 전자 방출 유닛은 전자 방출부들과, 제1 절연층을 사이에 두고 서로 직교하여 배치되는 구동 전극들과, 구동 전극들 상부에 형성되는 제2 절연층과, 제2 절연층 상부에 형성되며 전자빔 통과를 위한 개구부를 구비하는 집속 전극을 포함할 수 있으며, 이때 상기 얼라인 마크는 상기 집속 전극의 적어도 일부가 상기 비유효 영역으로 연장된 제2 연장부와, 이 제2 연장부에 제공되는 개구부를 포함하여 이루어질 수 있다.

또한, 상기 제1 기판과 제2 기판 중 어느 일 기판에만 얼라인 마크가 형성되는 경우, 다른 일 기판에는 얼라인 마크에 대응하는 얼라인 기준을 제공하도록 더미 픽셀부가 형성될 수 있다.

또한, 본 발명에 따른 얼라인 마크는 유효 영역의 외측에 부분적으로 형성되거나, 유효 영역을 둘러싸며 형성될 수 있다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 분해 사시도이고, 도 2는 도 1에 도시된 전자 방출 소자의 전자 방출 유닛을 나타낸 부분 절개 사시도이며, 도 3은 도 1의 절개선을 따라 전자 방출 소자를 도시한 부분 단면도이다.

도시된 바와 같이, 본 발명의 실시예에 따른 전자 방출 소자는 내부 공간부를 사이에 두고 서로 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 이 기판들 중 제1 기판(2)에는 전자 방출을 위한 전자 방출 유닛이 제공되고, 제2 기판(4)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 발광 유닛이 제공된다. 도면에서는 일례로 FEA형 전자 방출 소자에 적용되는 전자 방출 유닛을 도시하였다. 그러나, 전자 방출 유닛의 구성은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

보다 구체적으로 전자 방출 유닛에 대해 살펴보면, 제1 기판(2) 위에는 캐소드 전극들(6)이 제1 기판(2)의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 제1 절연층(8)이 형성된다. 제1 절연층(8) 위에는 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

본 실시예에서 캐소드 전극(6)과 게이트 전극(10)의 교차 영역을 픽셀로 정의하면, 캐소드 전극(6) 위로 각각의 픽셀마다 하나 이상의 전자 방출부(12)가 형성되고, 제1 절연층(8)과 게이트 전극(10)에는 각 전자 방출부(12)에 대응하는 개구부(8a, 10a)가 형성되어 제1 기판(2) 상에 전자 방출부(12)가 노출되도록 한다.

도면에서는 전자 방출부들(12)이 원형으로 형성되고, 각 픽셀에서 캐소드 전극(6)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였다. 그러나 전자 방출부(12)의 평면 형상과 픽셀 당 개수 및 배열 형태 등은 도시한 예에 한정되지 않는다.

상기 전자 방출부(12)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다. 전자 방출부(12)로 사용 바람직한 물질로는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질이 있으며, 전자 방출부(12)의 제조법으로는 직접 성장, 스크린 인쇄, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

한편, 상기에서는 제1 절연층(8)을 사이에 두고 게이트 전극(10)이 캐소드 전극(6) 상부에 위치하는 구조를 설명하였으나, 그 반대의 경우, 즉 캐소드 전극이 게이트 전극의 상부에 위치하는 구조도 가능하다. 이 구조에서는 전자 방출부가 캐소드 전극의 일측면과 접촉하며 제1 절연층 위에 형성될 수 있다.

그리고, 본 발명의 실시예에 따른 전자 방출 소자는 게이트 전극(10)과 제1 절연층(8) 위에 제2 절연층(14)과 집속 전극(16)이 형성된다. 제2 절연층(14)과 집 속 전극(16) 역시 제1 기판(2) 상에 전자 방출부(12)가 노출되도록 하는 각각의 개구부(14a, 16a)를 형성하는데, 상기 개구부(14a, 16a)는 일례로 픽셀 당 하나가 구비되어 집속 전극(16)이 한 화소에서 방출되는 전자들을 포괄적으로 집속하도록 한 다. 상기 집속 전극(16)은 제2 절연층(14) 위에서 제1 기판(2) 전체에 형성되거나, 소정의 패턴으로 구분되어 복수개로 형성될 수 있으며, 후자의 경우 도시는 생략하 였다.

다음으로, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(18)과 더불어 화면의 콘트라스트 향상을 위한 흑색층(20)이 형성되고, 형광층(18)과 흑색층(20) 위로는 알루미늄과 같은 금속막으로 이루어지는 애노드 전극(22)이 형성된다. 형광층은 일례로 제1 기판상에 설정되는 픽셀에 일대일로 대응하도록 형성되며, 그 형상은 도 1에 도시하였다.

이 애노드 전극(22)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(18)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기 판(4) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명한 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판을 향한 형광층과 흑색층의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

여기서, 본 실시예에 따른 전자 방출 소자는 제1 기판(2)과 제2 기판(4) 중 적어도 일 기판 상에 다수의 얼라인 마크를 형성한다. 즉, 얼라인 마크는 제1 기판(2)과 제2 기판(4) 중 어느 한 기판에만 형성되거나, 두 기판에 동시에 형성될 수 있는데, 어느 한 기판에만 형성되는 경우는 다른 일 기판에 얼라인 마크와 정렬 기준이 되도록 얼라인 마크와 대응되는 구조가 형성된다.

먼저, 도 3을 참고하여 제2 기판(4)상에 얼라인 마크(24)가 형성된 경우를 살펴본다.

설명에 앞서 제1 기판과 제2 기판은 각각 전술한 전자 방출 유닛과 발광 유닛이 제공되는 유효 영역과, 유효 영역의 외곽을 따라 설정되는 비유효 영역을 구비한다. 이 유효 영역은 실제 픽셀들이 제공되어 실질적인 표시가 이루어지는 부분이다.

얼라인 마크(24)는 상기와 같이 구획되는 제2 기판(4)의 비유효 영역에 형성되며, 유효 영역의 가장자리 외측에서 유효 영역에 분포하는 픽셀들의 얼라인을 확인할 수 있도록 형광층들(18) 패턴을 유지하면서 형성된다.

보다 구체적으로, 얼라인 마크(24)는 유효 영역 내에 형성되는 흑색층(20)을 비유효 영역까지 확장한 제1 연장부(21)에 투명부를 구비하여 형성되는데, 이 투명부는 제1 연장부(21)에 개구부(21a)를 형성하여 이루어질 수 있다. 흑색층(20)과 제1 연장부(21)는 도 1에 점선으로 구분하였다.

이때, 개구부(21a)는 형광층(18)이 형성되는 패턴과 동일한 패턴을 갖도록 형성되는데, 여기서 패턴이 동일하다는 것은 각 형광층(18) 사이의 간격과 형광층 의 형상을 그대로 유지한다는 것이다. 도시된 바와 같이, 각 형광층(18)들 사이의 간격, 형광층들(18)과 개구부(21a)의 간격 및 개구부(21a)들 사이의 간격은 모두 d₁(도면의 y축 방향 간격)과 d₂(도면의 x축 방향 간격)로 동일하고, 그 형상도 직사각형으로 동일하다.

또한, 상기 제1 연장부(21)는 도 1에 도시된 바와 같이 흑색층(20)을 둘러싸 며 전체적으로 연장되어 형성될 수 있으나, 이와 달리 얼라인 마크(24)가 형성될 부위에 일부만 연장되어 형성될 수도 있다.

또한, 애노드 전극(22)은 상기 흑색층(20)에 형성된 개구부(21a)에 대응하는 개구부가 구비되어야 하나, 도시된 바와 같이 애노드 전극(22)을 투명한 도전막으로 형성하는 경우는 개구부가 형성되지 않아도 관계없다.

그리고, 제2 기판(4)에만 얼라인 마크(24)가 형성되는 경우, 제1 기판에는 얼라인 마크(24)의 얼라인 기준이 될 수 있는 더미 픽셀부(30)가 구비된다. 도시된 바와 같이, 더미 픽셀부(30)는 상기 얼라인 마크(24)에 대응하여 형성된다.

보다 구체적으로, 더미 픽셀부(30)는 비유효 영역까지 연장된 전자 방출 유닛의 확장부위에 형성되며, 캐소드 전극(6), 게이트 전극(8), 제1, 2 절연층(8,14), 전자 방출부(12) 및 집속 전극(16)을 그대로 포함할 수 있으나, 이에 한정하지 않으며, 전자 방출부(12), 캐소드 전극(6) 등 일부가 구비되지 않을 수도 있다.

다만, 도 1에 도시된 바와 같이, 집속 전극(16)에서 비유효 영역까지 연장된 제2 연장부(17)에 얼라인 마크(24)와 동일한 형상 및 간격을 유지하는 개구부(17a)가 구비되어야 한다. 이 제2 연장부(17)에 구비된 개구부(17a)가 얼라인 마크(24)의 얼라인 기준이 되는 것이다. 집속 전극(16)과 제2 연장부(17)는 도 1에 점선으로 구분하였다.

그리고, 본 실시예에서는 집속 전극(16)이 구비된 구조에 대해서만 설명하였으나, 집속 전극(16)이 구비되지 않은 경우라도 제2 기판(4)에 형성된 얼라인 마크 (24)의 얼라인 기준이 될 수 있는 마크를 제1 기판(2)에 구비한 전자 방출 소자라면 적용 가능하다.

요컨대, 제2 기판(4)에 얼라인 마크가 형성되는 경우 제1 기판(2)에 얼라인 마크(24)에 대응하는 얼라인 기준이 필요하며, 이 얼라인 기준은 더미 픽셀부(30)에 의해 형성될 수 있고, 이 더미 픽셀부(30)는 얼라인 기준 표지가 될 수 있는 것 이면 캐소드 전극, 전자 방출부 및 집속 전극 등의 유무는 관계없다.

다음으로, 제1 기판(2)에만 얼라인 마크(26)가 형성되는 경우에 대해 살펴본다. 다만, 이 얼라인 마크의 위치 및 간격 등은 상기에서 설명한 바와 같으므로 생략하고, 상기와 다른 점에 대해서만 설명하기로 한다.

도 4는 본 발명의 제2 실시예에 따른 전자 방출 소자의 부분 단면도로서, 도시된 바와 같이 본 발명의 실시예에 따른 전자 방출 소자는 집속 전극(16)에서 연장된 제2 연장부(17)에 개구부(17a)를 형성하여 얼라인 마크(26)를 구비한다. 이 제2 연장부(17)는 집속 전극(16)을 둘러싸며 전체적으로 연장될 수 있으나, 얼라인 마크(26)가 형성될 부분에만 일부 연장될 수도 있다.

또한, 상기 제2 연장부(17)에 형성된 개구부(17a)의 하부에는 제1 절연층(8), 제2 절연층(14), 제1 기판(2)이 위치하도록 각각 연장되어 형성된다. 이로써 집속 전극(16)은 불투명하고, 제1 기판(2) 및 제1,2 절연층(8,10)은 투명하므로 제1 기판(2)의 하부에서 얼라인 마크(26)를 통하여 제2 기판(4)의 얼라인 상태를 확인할 수 있는 것이다.

여기서, 제2 연장부(17)의 개구부(17a) 하부에는 캐소드 전극(6) 등이 더욱 형성될 수 있으나 투명해야 한다. 즉, 제1 기판(2)에 형성되는 얼라인 마크(26)는 제2 연장부(17)에 픽셀의 패턴을 유지하는 개구부(17a)를 구비하면 되고, 그 하부에는 투명한 구조를 갖는 것이라면 어떠한 구조가 형성되더라도 관계없다.

이때, 제2 기판(4)에는 상기 얼라인 마크(26)에 대응하는 더미 픽셀부(32)를 구비하며, 이 더미 픽셀부(32)는 제2 연장부(17)의 개구부(17a)와 동일한 형상 및 간격을 갖는 형광층을 구비함으로서 형성될 수 있다.

도 5는 본 발명의 제3 실시예에 따른 전자 방출 소자의 부분 단면도로써, 지금까지 제1 기판(2)과 제2 기판(4) 중 어느 일 기판에만 얼라인 마크(24,26)가 형성되는 경우에 대해서만 설명하였으나, 상기에서 상술한 얼라인 마크 (24,26)는 도 5에 도시된 바와 같이 제1 기판(2)과 제2 기판(4)에 동시에 형성될 수도 있다. 이에 따라 작업자는 제1 기판(2)과 제2 기판(4) 양측에서 각각 얼라인을 확인할 수 있게 된다.

도 6 내지 도 9는 얼라인 마크의 다양한 패턴을 나타낸 도면으로서, 도시된 바와 같이 얼라인 마크(M)는 유효 영역(A)에 존재하는 픽셀(P)의 패턴을 유지하면서 유효 영역(A)의 외측에 형성된다. 이 유효 영역(A)은 일례로 장방형으로 이루어질 수 있다.

그리고, 얼라인 마크(M)는 도 6에 도시된 바와 같이 유효 영역(A)의 대각 방향으로 마주보는 두 코너부 외측에 형성될 수 있고, 도 7에 도시된 바와 같이 유효 영역(A)의 네 코너부 외측에 형성될 수 있으며, 도 8에 도시된 바와 같이 유효 영역(A)의 일측 변을 따라 소정의 선을 그리며 형성될 수 있으며, 도 9에 도시된 바 와 같이 유효 영역(A)을 전체로 둘러싸며 형성될 수 있다.

다만, 얼라인 마크(M)의 패턴은 도시된 바와 같이 규칙적인 배열에만 한정하지 않으며 불규칙적인 배열이라도 픽셀의 패턴을 유지하는 경우라면 어떠한 배열이라도 관계없다.

한편, 상기에서는 전자 방출부가 전계에 의해 전자를 방출하는 물질들로 이루어진 FEA형 전자 방출 소자에 대해 설명하였으나, 본 발명은 FEA형 구조에 한정되지 않고 그 이외의 다른 전자 방출 소자에도 용이하게 적용 가능하다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이상에서 살펴본 바와 같이, 본 발명에 따른 전자 방출 소자는 유효 영역과 비유효 영역으로 구획되는 전자 방출 소자에 있어서, 비유효 영역에 픽셀의 패턴을 유지하는 얼라인 마크를 형성함으로서, 유효 영역 내의 얼라인을 확인할 수 있을 뿐만 아니라 이를 통해 얼라인이 잘못된 경우 보정할 수 있어 더욱 정밀한 얼라인 작업을 할 수 있는 장점이 있다.

Claims

서로 대향 배치되며, 유효 영역과 이 유효 영역의 외곽을 따라 설정되는 비 유효영역을 갖는 제1 기판 및 제2 기판과;

상기 제1 기판의 유효 영역에 형성되는 전자 방출 유닛과;

상기 제2 기판의 유효 영역에 형성되고, 상기 전자 방출 유닛에서 방출된 전자에 의해 가시광을 방출하는 발광 유닛; 및

상기 제1 기판과 제2 기판 중 적어도 일 기판의 유효 영역 가장자리 외측에서 이 유효 영역에 배치되는 픽셀들의 패턴을 유지하며 형성되는 적어도 하나의 얼라인 마크

를 포함하고,

상기 발광 유닛은 상기 제2 기판상에 설정되는 픽셀들에 대응하여 형성되는 형광층들과, 각 형광층들 사이에 위치하는 흑색층을 포함하고,

상기 얼라인 마크는 상기 흑색층의 적어도 일부가 상기 비유효 영역으로 연 장된 제1 연장부와, 이 제1 연장부에 제공되는 투명부를 포함하는 전자 방출 소자.
삭제
제1 항에 있어서,

상기 투명부가 상기 제1 연장부에 제공되는 개구부로 이루어지는 전자 방출 소자.
제1 항에 있어서,

상기 전자 방출 유닛은 전자 방출부들과, 제1 절연층을 사이에 두고 서로 직교하여 배치되는 구동 전극들과, 구동 전극들 상부에 형성되는 제2 절연층과, 제2 절연층 상부에 형성되며 전자빔 통과를 위한 개구부를 구비하는 집속 전극을 포함하며,

상기 얼라인 마크는 상기 집속 전극의 적어도 일부가 상기 비유효 영역으로 연장된 제2 연장부와, 이 제2 연장부에 제공되는 개구부를 포함하는 전자 방출 소자.
제4 항에 있어서,

상기 제1 절연층과 제2 절연층은 적어도 일부가 상기 제2 연장부 하부를 향해 연장된 부위를 가지는 전자 방출 소자.
서로 대향 배치되며, 유효 영역과 이 유효 영역의 외곽을 따라 설정되는 비 유효영역을 갖는 제1 기판 및 제2 기판과;

상기 제1 기판의 유효 영역에 형성되는 전자 방출 유닛과;

상기 제2 기판의 유효 영역에 형성되고, 상기 전자 방출 유닛에서 방출된 전자에 의해 가시광을 방출하는 발광 유닛과;

상기 제1 기판과 제2 기판 중 어느 일 기판의 유효 영역 가장자리 외측에서 이 유효 영역에 배치되는 픽셀들의 패턴을 유지하며 형성되는 적어도 하나의 얼라인 마크; 및

상기 제1 기판과 제2 기판 중 다른 일 기판에서 상기 얼라인 마크에 대응하여 형성되는 더미 픽셀부

를 포함하고,

상기 전자 방출 유닛은 전자 방출부와, 제1 절연층을 사이에 두고 서로 직교하도록 배치되는 구동 전극들과, 구동 전극들 상부에 형성되는 제2 절연층과, 제2 절연층 상부에 형성되며 전자빔 통과를 위한 개구부를 구비하는 집속 전극을 포함하고,

상기 발광 유닛은 상기 제2 기판상에 설정되는 픽셀들에 대응하여 형성되는 형광층들과, 각 형광층들 사이에 위치하는 흑색층을 포함하는 전자 방출 소자.
삭제
제6 항에 있어서,

상기 얼라인 마크는 상기 제2 기판에서 상기 흑색층의 적어도 일부가 상기 비유효 영역으로 연장된 제1 연장부와, 이 제1 연장부에 제공되는 투명부를 포함하고,

상기 전자 방출 유닛이 상기 얼라인 마크에 대응하는 확장부위를 구비하여 상기 더미 픽셀부를 형성하는 전자 방출 소자.
제6 항에 있어서,

상기 얼라인 마크는 상기 제1 기판에서 상기 집속 전극의 적어도 일부가 상기 비유효 영역으로 연장된 제2 연장부와, 이 제2 연장부에 형성되는 개구부를 포함하고,

상기 발광 유닛이 상기 얼라인 마크에 대응하는 확장 부위를 구비하여 상기 더미 픽셀부를 형성하는 전자 방출 소자.
제1 항, 제3 항 내지 제6 항, 제8 항 및 제9 항 중 어느 한 항에 있어서,

상기 유효 영역이 장방형으로 이루어지고,

상기 얼라인 마크가 상기 유효 영역의 대각 방향으로 마주보는 두 코너부 외측에 형성되는 전자 방출 소자.
제10 항에 있어서,

상기 얼라인 마크가 유효 영역의 네 코너부 외측에 형성되는 전자 방출 소자.
제10 항에 있어서,

상기 얼라인 마크가 상기 유효 영역의 일측 변을 따라 소정의 선을 그리며 형성되는 전자 방출 소자.
제10 항에 있어서,

상기 얼라인 마크가 상기 유효 영역을 둘러싸며 형성되는 전자 방출 소자.