KR101103546B1 - 듀얼 프로세스를 이용한 프로그램을 포함하는 시험 장치 - Google Patents

듀얼 프로세스를 이용한 프로그램을 포함하는 시험 장치 Download PDF

Info

Publication number
KR101103546B1
KR101103546B1 KR1020070098544A KR20070098544A KR101103546B1 KR 101103546 B1 KR101103546 B1 KR 101103546B1 KR 1020070098544 A KR1020070098544 A KR 1020070098544A KR 20070098544 A KR20070098544 A KR 20070098544A KR 101103546 B1 KR101103546 B1 KR 101103546B1
Authority
KR
South Korea
Prior art keywords
program
test
unit
controller
shared memory
Prior art date
Application number
KR1020070098544A
Other languages
English (en)
Other versions
KR20090033507A (ko
Inventor
서호식
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020070098544A priority Critical patent/KR101103546B1/ko
Publication of KR20090033507A publication Critical patent/KR20090033507A/ko
Application granted granted Critical
Publication of KR101103546B1 publication Critical patent/KR101103546B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3604Software analysis for verifying properties of programs
    • G06F11/3608Software analysis for verifying properties of programs using formal methods, e.g. model checking, abstract interpretation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3668Software testing
    • G06F11/3696Methods or tools to render software testable

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Stored Programmes (AREA)

Abstract

듀얼 프로세스를 이용한 프로그램을 포함한 모의 시험용 시험 장치(1)가 제공된다. 상기 시험 장치(1)는 전원 공급부(20)와, CPU 보드(30)와, 메모리부(60)와, 모의 부하 조립체(70)와, 배선 장치 조립체(80)와, 모의 보드(40, 50)와, VME 버스(90)를 포함하고, 상기 메모리(60)에 저장된 프로그램은 사용자에게 그래픽 사용자 인터페이스(GUI)를 제공하기 위한 영상 처리부(100)와, 하드웨어의 제어와 시험 대상 장치(2)로부터 입력받은 신호를 처리하고 제어하는 통신 제어의 역할을 수행하는 제어부(200)와, 상기 영상 처리부(100) 및 상기 제어부(200) 사이에서 소통되는 신호를 저장하고 상기 영상 처리부(100) 및 상기 제어부(200) 일방에서 타방으로 신호를 전달하기 위한 공유 메모리(300)를 포함하며, 상기 영상 처리부(100)와 상기 제어부(200)는 별개의 프로세스에서 처리되는 것을 특징으로 한다.
듀얼 프로세스, 프로그래밍, 시험 장치, 모의 시험

Description

듀얼 프로세스를 이용한 프로그램을 포함하는 시험 장치{INSPECTION DEVICE FOR TEST INCLUDING PROGRAM USING DUAL PROCESS}
본 발명은 모의 시험용 시험 장치의 내부 소프트웨어를 구현하기 위한 프로그래밍 방법 및 이러한 프로그램을 포함한 시험 장치에 관한 것이다.
시험 대상 장치에 대한 각종 기능을 모의 테스트하기 위한 시험 장치가 이용되고 있다. 시험 장치는 시험 대상 장치의 동작에 필요한 전원, 정상 입력 및 비정상적인 입력 조건을 모의로 제공한 후 시험 대상 장치의 동작 결과를 획득하여 기준치와 비교함으로써, 시험 대상 장치의 동작 기능 및 성능의 상태가 정상인지 비정상인지 여부를 판단하고, 그 점검 결과를 표시 장치에 표시함으로써, 운용자에게 시험 대상 장치에 대한 정확한 고장 진단 결과 정보를 제공하여 신속한 고장 배제의 정비 업무를 수행하도록 하고 자체의 신뢰도를 보증하기 위한 자체 고장 진단 기능을 제공한다.
도 1a는 시험 장치의 하드웨어적 구성을 도시한다. 도시된 것과 같이 시험 장치(1)에는 각종 기능을 수행하기 위한 복수개의 보드, 예컨대 전원 공급부(20), CPU 보드(30), 메모리부(60), 모의 부하 조립체(70), 배선 조립체(80) 및 각종 모 의 기능을 수행하기 위한 하나 이상의 모의 보드(40, 50)가 VME 버스(90)에 연결되어 있다.
VME 버스(90)는 미국의 모토로라, 프랑스의 톰슨 CSF사 등이 개발한 32비트 버스 및 64비트 버스 규격으로서, 1986년과 1987년에 국제전기표준회의(IEC)와 미국전기전자학회(IEEE)가 각각 IEC 821과 IEEE 1014로 표준화하여 국제 표준이 되었다.
전원 공급부(20)에는 외부의 전원이 유입되고, CPU 보드(30)는 각종 연산을 처리하며, 메모리부(60)에는 데이터, 특히 응용 프로그램이 저장된다. 모의 부하 조립체(70)는 모의 시험에 사용되는 모의 부하를 제공하고, 배선 조립체(80)는 시험 장치(1) 내부의 배선을 제공함과 동시에 외부 장치[예: 입출력 유닛(3)]와의 통신을 수행한다.
입출력 장치는 시험 장치(1) 자체, 예컨대 전면 패널부에도 마련되어 있으나, 도 1a에 도시된 것과 같이 키보드, 모니터, 마우스와 같은 입출력 장치(3)를 별도로 연결할 수도 있다.
모의 보드(40, 50)는 시험 대상 장치(2)와 케이블로 연결되어 시험 대상 장치(2)의 입력 신호가 모의 보드(40, 50)로 전송되고, 시험 장치(1) 내에서는 이러한 입력 신호에 대한 모의 테스트를 처리한 후 표시 장치에 모의 테스트 결과를 표시한다.
한편, 시험 장치(1)에는 이러한 모의 테스트 기능을 수행하기 위한 응용 소프트웨어가 마련되며, 응용 소프트웨어는 메모리부(60)에 저장된다. 응용 소프트 웨어는 크게 그래픽 사용자 인터페이스(Graphic User Interface, 이하 GUI)를 구현하기 위한 영상 처리부와 입력 신호에 대한 처리 및 연산을 위한 제어부로 구성된다.
도 1b는 종래 시험 장치에서의 소프트웨어적 구성을 도시한다. 그런데, 도 1b에 도시된 것과 같이 종래의 시험 장치(1)용 프로세스(10')에는 GUI를 제공하기 위한 영상 처리부(100')와 하드웨어 및 통신 제어를 담당하는 제어부(200')가 함께 포함되어 있었다. 즉, 하나의 프로세스(10') 내에 처리부(100') 프로그램과 제어부(200') 프로그램이 모두 포함된 것이다.
따라서, 시험 장치용 프로그램 개발시에 제어부 프로그램과 영상부 프로그램을 동시에 개발하여야 하므로 프로그램의 개발 및 유지 보수에 어려움이 있었으며, 새로운 장비 체계를 적용하는 데 있어서도 확장성이 떨어진다는 문제가 있었다.
본 발명은 이러한 문제점을 해결하기 위해서 도출된 것으로서, 시험 장치용 소프트웨어 구성에서 제어부 프로그램과 영상부 프로그램을 분리하여 별도의 프로세스에 포함시킴으로써 프로그램을 유지 보수하고 새로운 장비 체계로의 적용을 보다 효과적으로 구현하도록 하는 것을 기술적 과제로 한다.
상기 기술적 과제를 해결하기 위해 본 발명에 따른 모의 시험용 시험 장치에서는 내부에 포함된 프로그램 중 영상 프로그램과 제어 프로그램을 개별적인 프로세스에서 구현되도록 한다. 또한, 이들 사이의 데이터 또는 신호의 저장 및 전달의 매개를 위해 공유 메모리를 마련하는 것을 특징으로 한다.
구체적으로, 본 발명은 듀얼 프로세스를 이용한 프로그램을 포함한 모의 시험용 시험 장치(1)로서, 외부에서 전원을 공급받기 위한 전원 공급부(20)와, 연산 처리를 수행하기 위한 CPU 보드(30)와, 상기 듀얼 프로세스를 이용한 프로그램을 저장하기 위한 메모리부(60)와, 모의 시험에 사용되는 부하를 제공하기 위한 모의 부하 조립체(70)와, 시험 장치(1) 내부의 배선을 제공하고 외부 장치와의 통신을 수행하는 배선 장치 조립체(80)와, 시험 대상 장치(2)로부터 신호를 받아 모의 시험을 수행하기 위한 하나 이상의 모의 보드(40, 50)와, 상기 전원 공급부(20), CPU 보드(30), 메모리부(60), 모의 부하 조립체(70), 배선 장치 조립체(80) 및 모의 보드(40, 50) 사이에서 데이터를 전송하기 위한 VME 버스(90)를 포함한다.
또한, 본 발명에 따르면, 상기 메모리(60)에 저장된 2개의 프로그램, 즉 영상 처리부(100)와 제어부(200)가 별개의 프로세스, 즉 듀얼 프로세스로 처리되는 것을 특징으로 한다. 즉, 상기 영상 처리부(100)는 영상 처리부 프로세스(10-1)에서 처리되고, 상기 제어부(200)는 제어부 프로세스(10-2)에서 처리되는 것을 특징으로 한다.
영상 처리부(100)는 사용자에게 그래픽 사용자 인터페이스(GUI)를 제공하기 위한 프로그램이고, 제어부(200)는 하드웨어의 제어와 시험 대상 장치(2)로부터 입력받은 신호를 처리하고 제어하는 통신 제어의 역할을 수행한다. 이와 함께 메모리부(60)는 공유 메모리(300)를 더 포함하는데, 공유 메모리(300)는 상기 영상 처리부(100) 및 상기 제어부(200) 사이에서 소통되는 신호를 저장하고 상기 영상 처리부(100) 및 상기 제어부(200) 일방에서 타방으로 신호를 전달하는 역할을 수행한다.
본 발명에 따르면 영상부(100) 및 제어부(200) 프로그램을 별개의 프로세스에서 수행되도록 하고, 이들 사이의 데이터 전송 및 연결은 공유 메모리(300)가 담당함으로써, 영상부 및 제어부를 분리하여 처리할 수 있으므로 프로그램의 유지 및 보수를 보다 편리하게 수행할 수 있고 프로그램 개발의 효율성 및 확장성이 높아짐은 물론 개발 기간 또한 단축된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 구체적으로 설명 한다.
용어의 정의
이하의 설명에서 '프로세스'는 데이터의 입력이나 출력 등을 조작하거나 처리하는 작업으로서, 입력을 출력으로 변환시키는 과정에서 발생하는 상호관련되거나 상호작용하는 활동의 집합을 의미한다. '인터럽트'는 프로그램 실행 중에 외부 장치 등에서 요구가 있는 경우 실행 중의 프로그램을 일시 중단하고 요구에 따라 처리를 착수하는 것을 의미한다. '실시간 운영 시스템(RTOS)'은 임의의 정보가 시스템에 입력 되었을 때 주어진 시간 안에 작업이 완료되어 결과가 주어져야 하는 시스템을 의미한다. '콜백(CallBack) 함수'는 사용자에 의해 이벤트가 발생하면 운영 시스템이 이벤트에 대응하여 불러들이는 함수를 의미한다. '위젯(widget)'은 사용자 인터페이스에서 운영 시스템이 구동되는 상태에서 응용 프로그램을 동작시킨 결과를 화면에 표시하기 위한 작은 GUI를 의미한다.
본 발명의 구성
도 2는 본 발명에 따른 시험 장치용 소프트웨어의 구성을 도시한다. 도시된 것과 같이 본 발명에서는 영상 처리부(100) 프로그램과 제어부(200) 프로그램이 개별적인 프로세스로 분리되어 있다.
구체적으로, 영상 처리부(100) 프로그램은 영상 처리부 프로세스(10-1)에서 처리되고 제어부(200) 프로그램은 제어부 프로세스(10-2)에서 처리되며, 이들 사이의 데이터의 교환은 공유 메모리(300)를 매개로 이루어진다.
영상 처리부(100)는 그래픽 사용자 인터페이스(GUI)를 제공하고, 제어 부(200)는 하드웨어의 제어와 시험 대상 장치로부터 입력받은 데이터를 처리하고 제어하는 통신 제어의 역할을 수행한다.
도 3 및 도 4는 영상 처리부(100)와 제어부(200)의 상세 구성을 도시한다.
도 3에 도시된 것과 같이 영상 처리부(100)에는 메인 프로그램(110), 하드웨어 초기 설정 프로그램(120), 공유 메모리 설정 프로그램(130), 인터럽트 설정 프로그램(140), 보드 및 구성품 점검 프로그램(150), 신호 입출력 상태 표시 및 신호 제어 프로그램(160) 및 통신 점검 프로그램(170)을 포함할 수 있다.
한편, 도 4에 도시된 것과 같이 제어부(200)에는 메인 프로그램(210), 공유 메모리 설정 프로그램(220), 위젯 설정 프로그램(230), 콜백 함수 프로그램(240), 이벤트 처리 프로그램(250)을 포함할 수 있다.
이러한 구성에 의해 본 발명에 따른 듀얼 프로세스 구성의 프로그램에서 작업이 수행되는 과정을 도 5를 참조로 설명한다.
시험 장치(1)의 영상 처리부(100)에서 제공하는 GUI를 통해 사용자가 명령을 입력하면, 영상 처리부(100)에서는 사용자가 입력한 명령을 특정 신호로 변환한 다음 공유 메모리(300)로 전달하여 공유 메모리(300)에 신호를 저장한다. 도시된 예에서는 사용자가 입력한 명령이 2가지인 경우로서 사용자의 명령은 신호 1 또는 신호 2로 변환된다(S 1000, S 1000').
공유 메모리(300)에 저장된 신호 1 및 신호 2는 제어부(200)에 전달되고, 제어부(200)에서는 각 신호에 대응하는 프로세스를 실행한다. 도시된 예에서는 신호 1이 입력된 경우에는 하드웨어 및 통신 점검을 수행하는 커멘드 핸들러가 실행되 고, 신호 2가 입력된 경우에는 모의 검사를 실시하기 위한 테스트 스타트 핸들러가 대응되어 실행된다(S 2000, S 2000').
입력된 신호에 대해 제어부(200)가 처리를 수행하여 출력이 생성되면, 제어부(200)는 처리 결과를 공유 메모리(300)에 전달하고(S 3000), 공유 메모리(300)는 전달받은 처리 결과를 영상 처리부(100)에 전달하며(S 4000), 영상 처리부(100)는 처리 결과를 사용자에게 표시한다(S 5000).
이상의 작업 과정에서 알 수 있듯이, 본 발명에 따른 시험 장치용 프로그램에서는 영상 처리부(100)와 제어부(200)가 별도의 프로세스에서 처리되고, 이를 매개하기 위한 공유 메모리(300)가 마련되므로 영상 처리부(100)와 제어부(200)를 개별적으로 대체하거나 개발할 수 있다. 따라서, 프로그램 개발 과정에서 동시에 영상 처리부(100) 및 제어부(200)를 개발할 필요가 없으므로 효율성이 극대화된다.
실시예
이하, 본 발명에 따른 듀얼 프로세스를 이용한 프로그램을 장착한 시험 장치에서 프로그램이 구현되는 실시예를 설명한다.
- 시험 장치(1)의 운영 체계: QNX 4.25 (실시간 운영 시스템, Real Time Operating System, RTOS)
- 제어부(200) 프로그램: 사용 언어는 Watcom-C 컴파일러임.
- 영상부(100) 프로그램: QNX 4.25에서 제공되는 Photon에서 프로그램 개발 툴인 Phab(Photon Abuilder)를 이용하여 개발. 이벤트 구동 방식으로서, 이벤트가 발생할 때마다 콜백(call back) 함수를 불러들임.
- 듀얼 프로세스 방식: 제어부(200) 및 영상부(100) 프로그램은 각각의 프로세스로 작동하고 두 프로세스간의 연결은 공유 메모리(300)가 담당함.
도 6a 및 도 6b는 시험 장치(1)의 영상 처리부(100)에 의해 구현된 사용자 인터페이스의 일 예를 도시한다. 도시된 실시예에서 영상 처리부(100)는 시험 장치 자체 점검 화면(도 6a)와 종합 시험 화면(도 6b)의 2가지 사용자 인터페이스를 제공한다.
우선, 도 6a의 시험 장치 자체 점검 화면에서는 시험 장치(1)의 아날로그 입출력, 디지털 입출력, 시뮬레이터 인터페이스 회로 카드 조립체에 대한 점검과 통신 테스트에 대한 점검 화면을 제공한다.
도 6b의 종합 시험 화면에서는 전술한 도 1에서와 같이 시험 대상 장치(2)와 시험 장치(1)를 케이블로 연결한 상태에서 수행한 외부 전원 모의 등과 같은 각종 모의 시험을 수행하기 위한 화면을 제공한다.
다음으로, 제어부(200) 내부 프로그램의 처리 과정을 도 7 내지 도 9를 참조로 설명한다.
도 7을 참조하면, 제어부(200)는 공유 메모리를 초기화한 다음(S 10), 입출력 카드를 초기화한다(S 20). 이에 후속하여 인터럽트 신호를 설정한다(S 30). 예컨대, 신호 1(SIGUSR 1)과 신호 2(SIGUSR 2)의 2 개의 신호를 인터럽트 신호로 설정하여 신호 1에 대해서는 커멘드 핸들러 프로그램이 실행되고, 신호 2에 대해서는 테스트 스타트 핸들러 프로그램이 실행되도록 설정할 수 있다.
이 상태에서 사용자는 입출력 제어 방식을 선택할 수 있다. 즉 시험 장 치(1) 자체에 마련된 전면 패널을 이용하여 입출력을 수행할 수도 있고(S 50), 도 1에 도시된 것과 같이 별도로 연결된 입출력 장치(3)에 마련된 GUI를 이용할 수도 있다.
만약 사용자가 전면 패널 제어를 선택하지 않고 GUI 제어를 선택한 경우, 영상(GUI) 프로그램이 실행되고(S 70), 포크 함수가 실행된다(S 60). 포크 함수는 부모 프로세스에 종속된 또 하나의 프로섹스(자식 프로세스)를 생성하는 함수이다.
포크 함수에 의해 생성된 자식 프로세스는 사용자의 입력 신호에 의해 인터럽트가 발생한 경우에 실행된다.
사용자가 GUI 인터페이스를 통해 소정의 명령을 입력함으로써 이벤트가 발생한 경우, 시험 장치(1)에 신호가 전달되어 인터럽트가 발생하면(S 80), 입력 신호를 공유 메모리에 저장하고(S 90), 입력된 신호에 따라 대응된 제어 프로그램이 실행(S 100)된다.
한편, 사용자가 종료 명령을 입력하여 종료 이벤트가 발생하면(S 110) 인터럽트 루틴은 종료되고 제어부(200) 프로그램은 종료된다.
도 8은 도 7의 공유 메모리 초기화 단계(S 10)을 상세하게 도시한 것이다. 도시된 것과 같이 공유 메모리 초기화가 시작되면(S 10), 공유 메모리가 오픈되고(S 10-1), 공유 메모리 포인터를 획득한다(S 10-2).
도 9는 도 7의 인터럽트 루틴 중 실행되는 제어 프로그램 실행(S 100)의 일 예를 도시한다. 도 9는 사용자에 의해 입력된 신호가 신호 1(SIGUSR 1)이고 이에 대응한 제어 프로그램이 하드웨어 및 통신 상태의 점검을 위한 커멘드 핸들러인 경 우이다.
커멘드 핸들러의 실행이 시작된 다음(S 100), 사용자는 자체 점검, 종합 점검 또는 종료 메뉴를 선택할 수 있고, 사용자가 입력한 메뉴에 대응하여 자체 검검(S 100-2), 종합 점검(S 100-3) 또는 프로세스 종료(S 100-4)가 수행된다.
다음으로, 영상부(100) 프로그램에서 작업이 수행되는 과정을 도 10 및 도 11을 참조로 설명한다.
사용자에 의한 이벤트가 입력되기 전에, 영상부(100) 프로그램은 콜백 함수를 정의한 다음(S 120), 공유 메모리를 초기화한다(S 130). 공유 메모리 초기화는 전술한 도 8과 동일한 방법으로 수행된다.
이 상태에서 사용자의 입력에 의한 이벤트가 발생하면(S 140), 콜백 함수가 실행되고(S 150), 만약 사용자에 의해 종료 이벤트가 발생하면(S 160), 영상부(100) 프로그램은 종료된다.
도 11은 사용자에 의한 이벤트가 발생한 경우 수행되는 콜백 함수의 일 예를 도시한다. 도시된 것과 같이 콜백 함수가 실행되면(S 150), 사용자에 의해 실행된 이벤트(S 150-1)에 따라 대응되는 작업(셀프테스트 패널 표시, 종합 테스트 시작 및 중지)이 수행된다(S 150-2 내지 S 150-4). 한편, 사용자가 종료 이벤트를 발생시킨 경우에는 공유 메모리가 클로즈되고(S 150-5), 영상부(100) 프로그램이 종료된다.
이상의 과정이 수행되는 과정을 도 12를 참조로 설명한다.
사용자가 영상부(100) 프로그램에 의해 제공된 GUI를 통해 입력 버튼을 누름 으로써 이벤트가 발생하면(S 170), 영상부(100)는 공유 메모리(300)에 입력된 신호를 전달하여 저장시킨다(S 180).
한편, 공유 메모리(300)에 입력된 신호가 제어부(200)로 전달되면, 제어부(200)에서는 인터럽트가 발생하고, 입력된 인터럽트 신호의 종류에 대응하는 제어 프로그램을 실행한다.
예컨대, 신호 1(SIGUSR 1)과 신호 2(SIGUSR 2)의 2 개의 신호를 인터럽트 신호로 설정하고, 신호 1에 대해서는 커멘드 핸들러 프로그램이, 신호 2에 대해서는 테스트 스타트 핸들러 프로그램이 실행되도록 설정된 경우에는 입력된 신호의 종류(신호 1 또는 신호 2)에 따라 커멘드 핸들러 또는 테스트 스타트 핸들러 중 어느 하나를 실행시킨다(S 200, S 210).
이상, 본 발명의 특정 실시예에 대하여 상술하였지만, 본 발명의 사상 및 범위는 이러한 특정 실시예에 한정되는 것이 아니라, 본 발명의 요지를 변경하지 않는 범위 내에서 다양하게 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이해할 것이다.
따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
도 1은 시험 장치의 하드웨어적 구성도.
도 1b는 종래의 시험 장치용 프로그램의 구성도.
도 2는 본 발명에 따른 시험 장치용 프로그램의 구성도.
도 3은 영상 처리부의 상세도.
도 4는 제어부의 상세도.
도 5는 본 발명에 따른 프로그램에 의해 작업이 수행되는 과정을 나타낸 흐름도.
도 6a 및 도 6b는 본 발명의 영상 처리부에 의해 제공된 사용자 화면의 일 예를 도시한 도면.
도 7 내지 도 9는 본 발명의 제어부 프로그램에 의해 작업이 수행되는 과정을 도시한 흐름도.
도 10 및 도 11은 본 발명의 영상 처리부 프로그램에 의해 작업이 수행되는 과정을 도시한 흐름도.
도 12는 본 발명의 프로그램에 의해 작업이 수행되는 전체 과정을 보여주는 흐름도.
<도면의 주요 참조 부호에 대한 설명>
1: 시험 장치 2: 시험 대상 장치
3: 입출력 장치 10-1: 영상 처리부 프로세스
10-2: 제어부 프로세스 20: 전원 공급부
30: CPU 보드 40, 50: 모의 보드
60: 메모리부 70: 모의 부하 조립체
80: 배선 장치 조립체 90: VME 버스
100: 영상 처리부 200: 제어부
300: 공유 메모리

Claims (2)

  1. 시험 대상 장치(2)를 테스트하기 위한 시험 장치(1)에 있어서,
    상기 시험 장치(1)는,
    외부로부터 전원을 공급받도록 이루어지는 전원 공급부(20);
    연산 처리를 수행하도록 형성되는 CPU 보드(30);
    듀얼 프로세스를 이용한 프로그램이 저장되는 메모리부(60);
    모의 시험에 사용되는 부하를 제공하도록 이루어지는 모의 부하 조립체(70);
    내부의 배선을 제공하고, 외부 장치와의 통신을 수행하도록 형성되는 배선 장치 조립체(80);
    상기 시험 대상 장치(2)로부터 신호를 받아 테스트를 수행하도록 이루어지는 적어도 하나 이상의 모의 보드(40, 50); 및
    상기 전원 공급부(20), CPU 보드(30), 메모리부(60), 모의 부하 조립체(70), 배선 장치 조립체(80) 및 모의 보드(40, 50) 사이에서 데이터를 전송하도록 형성되는 VME 버스(90)를 포함하며,
    상기 메모리부(60)에 저장된 프로그램은,
    영상 처리부 프로세스(10-1)에서 처리되고, 그래픽 사용자 인터페이스(GUI)를 제공하도록 이루어지는 영상 처리부 프로그램(100);
    상기 영상 처리부 프로세스(10-1)와는 별개의 제어부 프로세스(10-2)에서 처리되며, 하드웨어를 제어하고 상기 시험 대상 장치(2)로부터 입력받은 신호를 처리하도록 형성되는 제어부 프로그램(200); 및
    상기 영상 처리부 프로그램(100)과 상기 제어부 프로그램(200) 사이의 데이터 교환을 매개하며, 상기 데이터를 저장하도록 이루어지는 공유 메모리 프로그램(300)을 포함하고,
    상기 시험 장치(1)에 제1 및 제2명령이 입력되면, 상기 영상 처리부 프로그램(100)은 제1 및 제2명령을 각각 제1 및 제2신호로 변환(S1000, S1000')하여 상기 공유 메모리 프로그램(300)에 전달하며, 상기 공유 메모리 프로그램(300)은 저장된 제1 및 제2신호에 각각 대응되는 하드웨어 점검과 통신 점검을 수행하는 커맨드 핸들러 및 상기 시험 대상 장치(2)의 기능을 테스트하는 테스트 스타트 핸들러를 실행(S2000, S2000')하고, 상기 제어부 프로그램(200)은 이에 대한 처리 결과를 상기 공유 메모리 프로그램(300)에 전송(S3000)하며, 상기 공유 메모리 프로그램(300)은 상기 처리 결과를 상기 영상 처리부 프로그램(100)에 전달하고(S4000), 상기 영상 처리부 프로그램(100)은 상기 시험 대상 장치(2)에 대한 테스트 결과를 표시(S5000)하도록 이루어지는 것을 특징으로 하는 듀얼 프로세스를 이용한 프로그램을 포함하는 시험 장치(1).
  2. 삭제
KR1020070098544A 2007-10-01 2007-10-01 듀얼 프로세스를 이용한 프로그램을 포함하는 시험 장치 KR101103546B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070098544A KR101103546B1 (ko) 2007-10-01 2007-10-01 듀얼 프로세스를 이용한 프로그램을 포함하는 시험 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070098544A KR101103546B1 (ko) 2007-10-01 2007-10-01 듀얼 프로세스를 이용한 프로그램을 포함하는 시험 장치

Publications (2)

Publication Number Publication Date
KR20090033507A KR20090033507A (ko) 2009-04-06
KR101103546B1 true KR101103546B1 (ko) 2012-01-09

Family

ID=40759736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098544A KR101103546B1 (ko) 2007-10-01 2007-10-01 듀얼 프로세스를 이용한 프로그램을 포함하는 시험 장치

Country Status (1)

Country Link
KR (1) KR101103546B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111474441B (zh) * 2020-06-19 2020-09-15 北京机电工程研究所 一种面向定制化综合硬件的测评方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050243087A1 (en) 2004-04-30 2005-11-03 Shmuel Aharon GPU-based Finite Element
US20060095672A1 (en) 2003-06-30 2006-05-04 Microsoft Corporation System and method for parallel execution of data generation tasks
KR20060055664A (ko) * 2004-11-18 2006-05-24 (주)동아엘텍 이중시험 화면 출력기능을 이용한 tft-lcd모듈 시험장치 및 방법
US20070057957A1 (en) * 2005-09-09 2007-03-15 Microsoft Corporation Address translation in an integrated graphics environment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060095672A1 (en) 2003-06-30 2006-05-04 Microsoft Corporation System and method for parallel execution of data generation tasks
US20050243087A1 (en) 2004-04-30 2005-11-03 Shmuel Aharon GPU-based Finite Element
KR20060055664A (ko) * 2004-11-18 2006-05-24 (주)동아엘텍 이중시험 화면 출력기능을 이용한 tft-lcd모듈 시험장치 및 방법
US20070057957A1 (en) * 2005-09-09 2007-03-15 Microsoft Corporation Address translation in an integrated graphics environment

Also Published As

Publication number Publication date
KR20090033507A (ko) 2009-04-06

Similar Documents

Publication Publication Date Title
TWI389033B (zh) 測試模擬裝置、測試模組模擬裝置以及記錄此程式之記錄媒體
GB2359894A (en) A method and system for testing microprocessor based boards in a manufacturing environment
WO2012077704A1 (ja) デバッグスタブサーバ、デバッグ方法およびプログラム
CN107992411A (zh) 一种构建任务管理系统软件虚拟测试环境的方法
JP2007057541A (ja) 試験エミュレート装置
US8204608B2 (en) Monitoring and control apparatus
KR101103546B1 (ko) 듀얼 프로세스를 이용한 프로그램을 포함하는 시험 장치
CN116090376B (zh) 芯片集成验证组件开发方法、装置及计算机设备
KR20110037140A (ko) 임베디드 소프트웨어 가상 개발 환경을 제공하는 시스템
CN105868104A (zh) 一种跨平台的图形用户界面自动测试方法
US11958511B2 (en) Train signal system and linkage method therefor
CN110309056B (zh) 一种用于软件输入输出功能测试的跨平台模拟系统
US9035783B2 (en) Input/output visualization panel
US9116875B2 (en) Test circuit and method for processing a test routine
Biggs Applying regression testing to software for robot hardware interaction
KR20080013528A (ko) 통합 프로토타이핑 방법
US20080263523A1 (en) Method for testing engineering software
US20190056982A1 (en) Distributed Run-Time Auto-Calculation of Measurement Uncertainty
JP2001318805A (ja) 組み込みシステムのテスト方法及びテストシステム
JPS6310456B2 (ko)
JP2005285092A (ja) 試験エミュレート装置
JP2001356928A (ja) 試験評価システム
JP2002189617A (ja) 評価システム、及び評価方法
Park et al. AC/C++-based functional verification framework using the SystemC verification library
JP2022181106A (ja) 制御盤試験システム

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee