KR101102040B1 - Thin film transistor panel using liquid crystal display and method for manufacturing the same - Google Patents
Thin film transistor panel using liquid crystal display and method for manufacturing the same Download PDFInfo
- Publication number
- KR101102040B1 KR101102040B1 KR1020050092351A KR20050092351A KR101102040B1 KR 101102040 B1 KR101102040 B1 KR 101102040B1 KR 1020050092351 A KR1020050092351 A KR 1020050092351A KR 20050092351 A KR20050092351 A KR 20050092351A KR 101102040 B1 KR101102040 B1 KR 101102040B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- data
- thin film
- film transistor
- mps
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 37
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000000956 alloy Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 238000005275 alloying Methods 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 238000002360 preparation method Methods 0.000 claims 2
- 239000011159 matrix material Substances 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
- B32B2457/202—LCD, i.e. liquid crystal displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
액정표시장치용 박막 트랜지스터 기판 및 이의 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 액정표시장치용 박막 트랜지스터 기판은, 다수의 게이트 라인, 다수의 게이트 라인과 교차하도록 형성된 다수의 데이터 라인, 게이트 라인과 연결되는 게이트 전극 및 데이터 라인과 연결되는 드레인 전극과 소스 전극을 구비하는 박막 트랜지스터, 박막 트랜지스터와 연결된 화소 전극 및 각각의 게이트 라인 및 각각의 데이터 라인에 테스트 신호를 전달하며 적층 구조를 갖는 MPS(Mass Production System) 배선을 포함한다. A thin film transistor substrate for a liquid crystal display device and a method of manufacturing the same are provided. A thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention includes a plurality of gate lines, a plurality of data lines formed to intersect a plurality of gate lines, a gate electrode connected to the gate lines, and a drain electrode connected to the data lines. And a thin film transistor having a source electrode and a source electrode, a pixel electrode connected to the thin film transistor, and a Mass Production System (MPS) wiring which transmits a test signal to each gate line and each data line and has a stacked structure.
MPS 배선, 적층 구조, 게이트 라인, 데이터 라인 MPS wiring, laminated structure, gate line, data line
Description
도 1은 종래의 액정표시장치용 박막 트랜지스터 기판을 나타낸 평면도 및 이의 부분 확대도이다.1 is a plan view and a partially enlarged view of a conventional thin film transistor substrate for a liquid crystal display device.
도 2는 본 발명의 일 실시예에 따른 액정표시장치용 박막 트랜지스터 기판을 나타낸 부분 평면도 및 이의 부분 단면도이다. 2 is a partial plan view and a partial cross-sectional view of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>
210 : 기판 220 : 표시 패널210: substrate 220: display panel
230 : 게이트층 240 : 절연층230: gate layer 240: insulating layer
250 : 데이터층250: data layer
본 발명은 액정표시장치용 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 기판의 효율을 보다 향상시킬 수 있도록 개량된 액정표시장치용 박막 트랜지스터 기판과 이의 제조 방법에 관한 것이다.The present invention relates to a thin film transistor substrate for a liquid crystal display device and a method for manufacturing the same, and more particularly, to a thin film transistor substrate for a liquid crystal display device and a method for manufacturing the same to improve the efficiency of the substrate.
근래들어 액정표시장치가 디스플레이 수단으로 각광받고 있다.In recent years, liquid crystal displays are spotlighted as display means.
액정표시장치는 패널의 내부에 주입된 액정의 전기적, 광학적 성질을 이용하여 디스플레이 기능을 수행하는데, 소형, 경량 및 저소비 전력 등의 장점에 의해 컴퓨터 모니터나 이동 통신 단말기 등의 다양한 분야에 폭넓게 응용되고 있는 추세이다.The liquid crystal display performs display functions using the electrical and optical properties of the liquid crystal injected into the panel, and is widely applied to various fields such as computer monitors and mobile communication terminals due to the advantages of small size, light weight, and low power consumption. There is a trend.
이러한 액정표시장치는 구동방식의 차이에 따라, 스위칭 소자 및 TN(Twisted Nematic) 액정을 이용한 액티브 매트릭스(Active matrix) 표시방식과 STN(Super-Twisted Nematic) 액정을 이용한 패시브 매트릭스(passive matrix) 표시방식으로 크게 구분할 수 있다.The liquid crystal display device has an active matrix display method using a switching element and a twisted nematic liquid crystal and a passive matrix display method using a super-twisted nematic liquid crystal according to a difference in driving method. It can be divided into
상기 두 표시방식의 가장 큰 차이점은, 액티브 매트릭스 표시방식이 박막 트랜지스터(TFT)를 스위치로 이용하여 LCD를 구동하는 방식인데 반해, 패시브 매트릭스 표시방식은 트랜지스터를 사용하지 않기 때문에 이와 관련한 복잡한 회로를 필요로 하지 않는다는 것이다. 그러나 화질과 관련된 기술상 우위에 있는 액티브 매트릭스 표시방식의 액정표시장치가 널리 사용되고 있다.The biggest difference between the two display methods is that the active matrix display method uses a thin film transistor (TFT) as a switch to drive the LCD, whereas the passive matrix display method does not use a transistor, and thus requires a complicated circuit. It is not to be. However, the liquid crystal display of the active matrix display method, which is technically superior in terms of image quality, is widely used.
액티브 매트릭스 표시방식의 액정표시장치의 구성과 동작, 이의 제조 과정에 대해 간략히 설명하면 다음과 같다.The configuration and operation of an active matrix liquid crystal display device and a manufacturing process thereof will be briefly described as follows.
액티브 매트릭스 표시방식을 사용하는 액정표시장치는, 통상, 컬러 필터를 포함하는 상부 기판과 박막 트랜지스터를 포함하는 하부 기판 그리고 그 사이의 공간에 충진된 액정층 등을 포함하여 구성된다. 즉, 액티브 매트릭스 표시방식을 사용하는 액정표시장치는 전극이 형성되어 있는 두 장의 기판(상부 기판 및 하부 기 판)과 그 사이에 충진되어 있는 액정층 등으로 이루어지며, 상기 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 소정의 영상을 디스플레이할 수 있도록 구성된 장치이다.BACKGROUND ART A liquid crystal display device using an active matrix display system generally includes an upper substrate including a color filter, a lower substrate including a thin film transistor, and a liquid crystal layer filled in a space therebetween. That is, the liquid crystal display device using the active matrix display method is composed of two substrates (upper substrate and lower substrate) on which electrodes are formed and a liquid crystal layer filled therebetween, and a voltage is applied to the electrodes. It is a device configured to display a predetermined image by adjusting the amount of light transmitted by rearranging the liquid crystal molecules of the liquid crystal layer.
이와 같은 액티브 매트릭스 표시방식 액정표시장치에 구비되는 하부 기판은 포토, 식각, 증착과 같은 여러 단계의 제조 공정의 반복을 통해 형성되는 게이트 라인, 데이터 라인 및 박막 트랜지스터 등이 구비된 표시 영역과, 완성된 하부 기판에 테스트 신호 등의 인가를 통해 완성된 기판의 불량 여부를 판별할 수 있도록 하기 위한 MPS 배선 등이 구비된 주변 영역으로 구분할 수 있다. The lower substrate of the active matrix liquid crystal display device includes a display area including gate lines, data lines, and thin film transistors formed through repetition of various steps of manufacturing processes such as photo, etching, and deposition; By applying a test signal or the like to the lower substrate, it may be divided into a peripheral region provided with MPS wiring or the like for determining whether the completed substrate is defective or not.
테스트 공정 등이 완료되면 주변 영역은, 스크라이빙(scribing) 및 브레이킹(breaking) 등의 공정을 통해 완제품 형성 전에 제거된다.When the test process or the like is completed, the surrounding area is removed before forming the finished product through processes such as scribing and breaking.
도 1은 종래의 액정표시장치용 박막 트랜지스터 기판을 나타낸 평면도 및 이의 부분 확대도이다.1 is a plan view and a partially enlarged view of a conventional thin film transistor substrate for a liquid crystal display device.
도 1에 도시된 바와 같이, 종래의 액정표시장치용 박막 트랜지스터 기판은 유리 기판 등의 대형 절연 기판(110) 및 절연 기판(110) 상에 형성되는 다수의 표시 패널(120) 등에 의해 구성된다. 각각의 표시 패널(120)은 추후 액정표시장치의 하부 기판의 기능을 수행하게 된다.As shown in FIG. 1, a conventional thin film transistor substrate for a liquid crystal display device includes a large
앞서 간단히 언급했던 바와 같이, 절연 기판(110)의 주변 영역에는 표시 패널(120)에 테스트 신호를 인가하기 위한 다수의 패드(A, B, C, D) 및 이들로부터 인가된 신호를 표시 패널(120)의 각각의 게이트 라인 및 데이터 라인에 인가하는 MPS 배선 등이 형성된다.As briefly mentioned above, a plurality of pads A, B, C, and D for applying a test signal to the
다수의 패드(A, B, C, D)들은 각각 짝수(even), 홀수(odd) 게이트 라인 및 짝수, 홀수 데이터 라인에 테스트 신호를 인가하는 기능을 수행하나, 이에 대한 상세한 구분과 설명은 생략하기로 한다.The plurality of pads A, B, C, and D perform a function of applying a test signal to even, odd gate lines, and even and odd data lines, respectively, but a detailed description thereof will be omitted. Let's do it.
그런데, 근래들어 기판의 효율이 강조되는 추세에 따라 주변 영역으로 사용 가능한 기판의 마진(margine)이 감소하게 되면서 MPS 배선의 형성이 가능한 주변 영역의 면적이 크게 감소되었다. 이러한 기판의 마진 감소는 주변 영역에 위치하는 MPS 배선 사이의 단락 등을 유발할 수 있는데, MPS 배선 사이에 단락 등의 불량이 발생될 경우 테스트 결과의 왜곡 등으로 인한 액정표시장치의 품질 저하 등이 발생될 수 있다는 문제점이 있다.However, in recent years, as the efficiency of the substrate is emphasized, the margin of the substrate which can be used as the peripheral region is reduced, and the area of the peripheral region where the MPS wiring can be formed is greatly reduced. Such a decrease in the margin of the substrate may cause a short circuit between the MPS wirings located in the peripheral area, and if a short circuit occurs between the MPS wirings, the quality of the liquid crystal display may be degraded due to distortion of the test result. There is a problem that can be.
본 발명이 이루고자 하는 기술적 과제는, 테스트 성능 및 기판의 이용 효율을 보다 향상시킬 수 있도록 개량된 액정표시장치용 박막 트랜지스터 기판과 이의 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a thin film transistor substrate for a liquid crystal display device and a method of manufacturing the same, which may improve test performance and utilization efficiency of a substrate.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해되어질 수 있을 것이다. The objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 액정표시장치용 박막 트랜지스터 기판은, 다수의 게이트 라인, 다수의 게이트 라인과 교차하도록 형성된 다수의 데이터 라인, 게이트 라인과 연결되는 게이트 전극 및 데이터 라인 과 연결되는 드레인 전극과 소스 전극을 구비하는 박막 트랜지스터, 박막 트랜지스터와 연결된 화소 전극 및 각각의 게이트 라인 및 각각의 데이터 라인에 테스트 신호를 전달하며 적층 구조를 갖는 MPS(Mass Production System) 배선을 포함한다.In order to achieve the above object, a thin film transistor substrate for a liquid crystal display according to an embodiment of the present invention, a plurality of gate lines, a plurality of data lines formed to cross the plurality of gate lines, a gate electrode connected to the gate line and A thin film transistor having a drain electrode and a source electrode connected to the data line, a pixel electrode connected to the thin film transistor, a test signal is transmitted to each gate line and each data line, and a Mass Production System (MPS) wiring having a stacked structure is provided. Include.
여기서 MPS 배선은, MPS 배선 가운데 게이트 라인과 연결되는 게이트 MPS 배선은 게이트 라인의 연장에 의해 형성되고, 데이터 라인과 연결되는 데이터 MPS 배선은 데이터 라인의 연장에 의해 형성됨으로써 이루어진 적층 구조를 갖는 것이 좋다.Here, the MPS wiring may have a laminated structure in which the gate MPS wiring connected to the gate line among the MPS wiring is formed by the extension of the gate line, and the data MPS wiring connected to the data line is formed by the extension of the data line. .
이때, 적층 구조의 게이트 MPS 배선과 데이터 MPS 배선의 사이에는 이들 사이의 절연을 위한 절연층이 형성될 수 있다.In this case, an insulating layer for insulation between the gate MPS wiring and the data MPS wiring of the stacked structure may be formed.
또한, 게이트 MPS 배선과 데이터 MPS 배선은 소정의 오차 범위 내에서 실질적으로 동일한 저항값을 갖도록 형성되는 것이 좋다.In addition, the gate MPS wiring and the data MPS wiring are preferably formed to have substantially the same resistance value within a predetermined error range.
게이트 MPS 배선은 알루미늄(Al) 또는 이를 포함하는 합금 물질에 의해 형성되고, 데이터 MPS 배선은 몰리브덴(Mo) 또는 이를 포함하는 합금 물질에 의해 형성될 수 있다.The gate MPS wiring may be formed of aluminum (Al) or an alloy material including the same, and the data MPS wiring may be formed of molybdenum (Mo) or an alloy material including the same.
또한, 본 발명의 일 실시예에 따른 액정표시장치용 박막 트랜지스터 기판의 제조 방법은, 다수의 게이트 라인을 형성하는 단계, 다수의 게이트 라인과 교차하도록 다수의 데이터 라인을 형성하는 단계, 게이트 라인과 연결되는 게이트 전극 및 데이터 라인과 연결되는 드레인 전극과 소스 전극을 구비하는 박막 트랜지스터를 형성하는 단계, 박막 트랜지스터와 연결되도록 화소 전극을 형성하는 단계 및 각각의 게이트 라인 및 각각의 데이터 라인에 테스트 신호를 전달하는 적층 구조의 MPS(Mass Production System) 배선을 형성하는 단계를 포함한다.In addition, a method of manufacturing a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention may include forming a plurality of gate lines, forming a plurality of data lines to cross the plurality of gate lines, and a gate line. Forming a thin film transistor having a gate electrode and a drain electrode and a source electrode connected to the data line, forming a pixel electrode to be connected to the thin film transistor, and applying a test signal to each gate line and each data line. Forming a mass production system (MPS) wire of a laminated structure to deliver.
이때, MPS 배선은, MPS 배선 가운데 게이트 라인과 연결되는 게이트 MPS 배선은 게이트 라인의 연장에 의해 형성되고, 데이터 라인과 연결되는 데이터 MPS 배선은 데이터 라인의 연장에 의해 형성됨으로써 이루어진 적층 구조를 갖는 것이 좋은데, 이 경우, 적층 구조의 게이트 MPS 배선과 데이터 MPS 배선의 사이에 이들 사이의 절연을 위한 절연층 형성 단계가 더 포함될 수 있다.At this time, the MPS wiring has a stacked structure in which the gate MPS wiring connected to the gate line among the MPS wiring is formed by the extension of the gate line, and the data MPS wiring connected to the data line is formed by the extension of the data line. In this case, an insulating layer forming step for insulation between the gate MPS wiring and the data MPS wiring of the stacked structure may be further included.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있을 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be embodied in various forms, and the present embodiments are merely provided to make the disclosure of the present invention complete and the general knowledge in the art to which the present invention belongs. It is provided to fully inform the person having the scope of the invention, the invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일 실시예에 따른 액정표시장치용 박막 트랜지스터 기판을 나타낸 부분 평면도 및 이의 부분 단면도이다.2 is a partial plan view and a partial cross-sectional view of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
도 2에 도시된 바와 같이 본 발명의 일 실시예에 따른 액정표시장치용 박막 트랜지스터 기판은 절연 기판(210) 및 표시 패널(220) 등을 포함하여 구성되며, 표시 패널(220)의 주변 영역에는 테스트 신호를 인가하기 위한 다수의 패드(A , B , C , D ) 및 MPS 배선 등이 구비된다. As shown in FIG. 2, the TFT substrate for a liquid crystal display according to the exemplary embodiment of the present invention includes an
이때, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에 구비되는 MPS 배선은, 확대도에 나타낸 바와 같이, 게이트 MPS 배선층(230), 절연층(240) 및 데이터 MPS 배선층(250)을 구비하는 다층 구조로 구성될 수 있다. 이의 상세한 설명을 위해, 먼저 표시 패널(220)의 구조 및 동작에 대해 간략히 설명하면 다음과 같다.In this case, the MPS wiring provided in the thin film transistor substrate according to the exemplary embodiment of the present invention may include a multilayer including a gate
절연 기판(210) 상에는 금속 물질에 의해 게이트 라인과 데이터 라인이 매트릭스 형태로 형성되고, 게이트 라인과 데이터 라인이 교차하는 지점에 스위칭 소자인 박막 트랜지스터(도시되지 않음)가 형성됨으로써 표시 패널(220)이 구성된다.The
자세히 도시되지는 않았지만, 박막 트랜지스터는 게이트 전극, 소스 전극, 드레인 전극, 액티브층 및 오믹 접촉층 등으로 구성되며, 드레인 전극이 화소 전극과 연결되어 단위 화소를 이룬다. Although not shown in detail, the thin film transistor includes a gate electrode, a source electrode, a drain electrode, an active layer, an ohmic contact layer, and the like, and the drain electrode is connected to the pixel electrode to form a unit pixel.
이때, 박막 트랜지스터는 게이트 라인을 통해 게이트 전극에 게이트 신호가 인가되면 데이터 라인에 인가된 데이터 신호가 오믹 접촉층 및 액티브층을 통해 소스 전극에서 드레인 전극으로 전달되도록 동작한다.In this case, when the gate signal is applied to the gate electrode through the gate line, the thin film transistor operates to transfer the data signal applied to the data line from the source electrode to the drain electrode through the ohmic contact layer and the active layer.
즉, 소스 전극에 데이터(소스) 신호가 인가되면 소스 전극과 연결된 화소 전극에 이와 대응되는 전압이 인가되는데, 이로 인해 화소 전극과 공통 전극 사이에 전압차가 발생한다. 공통 전극은 박막 트랜지스터 기판과 대향하는 기판(통상, 컬러필터 기판)의 전면에 형성된 투명 전극을 이른다.That is, when a data (source) signal is applied to the source electrode, a voltage corresponding thereto is applied to the pixel electrode connected to the source electrode, which causes a voltage difference between the pixel electrode and the common electrode. The common electrode leads to a transparent electrode formed on the front surface of a substrate (usually a color filter substrate) facing the thin film transistor substrate.
그리고, 화소 전극과 공통 전극의 전압 차이로 인해 그 사이에 게재되어 있는 액정의 분자 배열이 변화되며, 액정의 분자 배열의 변화로 인해 화소의 광 투과량이 변하게 되어 각각의 화소별로 인가된 데이터 신호의 차에 따라 화소의 색상 차이가 발생된다. 이와 같은 색상의 차이를 이용하여 액정표시장치의 화면을 컨트롤 할 수 있게 되는 것이다.In addition, due to the voltage difference between the pixel electrode and the common electrode, the molecular arrangement of the liquid crystal interposed therebetween changes, and the light transmittance of the pixel changes due to the change in the molecular arrangement of the liquid crystal, thereby causing the data signal applied to each pixel. The color difference of the pixel is generated according to the difference. By using the color difference, the screen of the LCD may be controlled.
여기서, 도 2에 도시된 바와 같은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 게이트 라인의 연장에 의해 게이트 MPS 배선(230)을 형성하고 데이터 라인의 연장에 의해 데이터 MPS 배선(250)을 형성할 수 있도록 하였다. 그리고 이들 사이의 단락을 방지하기 위한 절연층으로는 표시 패널(220)의 게이트 절연층(240)을 연장하여 사용할 수 있도록 하였다. Here, in the thin film transistor substrate according to the exemplary embodiment of the present invention as shown in FIG. 2, the
다시 말해, 절연 기판(210)의 주변 영역에 병렬적으로 배치되어 상대적으로 넓은 공간을 사용하던 MPS 배선을, 표시 패널(220) 내의 게이트층 및 데이터층의 연장에 의한 적층 구조를 이용하도록 함으로써, 산술적으로 계산하더라도, 2배 효율적인 공간 활용이 가능할 수 있도록 한 것이다.In other words, the MPS wiring, which is disposed in parallel to the peripheral region of the insulating
이때, 게이트 MPS 배선(230)과 데이터 MPS 배선(250) 사이의 절연층(240)으로는 표시 패널(220) 내의 게이트 절연층의 연장층만이 사용될 수도 있으나, 표시 패널(220)의 제조 공정에 따라 반도체층 등이 추가로 형성된 적층 구조가 이용될 수도 있을 것임은 당업자에 있어 자명할 것이다.In this case, only an extension layer of the gate insulating layer in the
또한, 도 2에 도시된 본 발명의 실시예에 대한 도면에 있어서는 게이트 MPS 배선(230)이 하부에 형성되고 데이터 MPS 배선(250)이 상부에 형성된 구조가 사용 되는 것으로만 나타내었으나, 표시 패널(220) 내에 탑 게이트(top gate) 방식의 박막 트랜지스터가 사용되는 등의 경우에는 데이터 MPS 배선(250)이 하부에 위치되고 게이트 MPS 배선(230)이 상부에 형성될 수 있음 또한 당업자에 있어서는 자명할 것이다.In addition, in the drawing of the embodiment of the present invention shown in FIG. 2, only the structure in which the
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, the embodiments described above are to be understood in all respects as illustrative and not restrictive.
상기한 바와 같은 본 발명의 일 실시예에 따른 액정표시장치용 박막 트랜지스터 기판과 이의 제조 방법에 의하면 보다 적은 면적을 이용한 MPS 배선의 형성이 가능하게 되었다.According to the thin film transistor substrate for a liquid crystal display device and the manufacturing method thereof according to the embodiment of the present invention as described above it is possible to form the MPS wiring using a smaller area.
이에 따라, 기판을 보다 효율적으로 이용함과 아울러 보다 정확한 테스트가 가능해져, 결국, 액정표시장치의 수율 증가 및 품질 향상을 이룰 수 있게 되었다는 등의 장점이 있다.As a result, the substrate can be more efficiently used and more accurate tests can be made, resulting in an increase in yield and quality improvement of the liquid crystal display.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050092351A KR101102040B1 (en) | 2005-09-30 | 2005-09-30 | Thin film transistor panel using liquid crystal display and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050092351A KR101102040B1 (en) | 2005-09-30 | 2005-09-30 | Thin film transistor panel using liquid crystal display and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070037111A KR20070037111A (en) | 2007-04-04 |
| KR101102040B1 true KR101102040B1 (en) | 2012-01-04 |
Family
ID=38159069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050092351A KR101102040B1 (en) | 2005-09-30 | 2005-09-30 | Thin film transistor panel using liquid crystal display and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101102040B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030058766A (en) * | 2001-12-31 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | Structure of mps test line for liquid crystal display |
-
2005
- 2005-09-30 KR KR1020050092351A patent/KR101102040B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030058766A (en) * | 2001-12-31 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | Structure of mps test line for liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070037111A (en) | 2007-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8767158B2 (en) | Array substrate, liquid crystal panel, liquid crystal display and driving method thereof | |
| JP5351498B2 (en) | Liquid crystal display device and driving method thereof | |
| US9098132B2 (en) | Line on glass type liquid crystal display device and method of fabricating the same | |
| KR20070003122A (en) | Liquid crystal display panel and method for manufacturing the same | |
| JP2006330634A (en) | Liquid crystal display apparatus | |
| CN107329341B (en) | GOA array substrate and TFT display large plate | |
| KR102228827B1 (en) | Array substrate structure and method of manufacturing an array substrate | |
| KR20070068577A (en) | Liquid crystal display panel and method of manufaturing the same | |
| US6490020B2 (en) | TFTLCD for recycling electrical power | |
| WO2016127480A1 (en) | Array substrate and broken line repair method therefor | |
| CN111722445A (en) | Array substrate, liquid crystal display panel and display device | |
| KR20120004194A (en) | Liquid crystal display panel and fabricating method of the same | |
| KR102129500B1 (en) | Liquid crystal display panel | |
| KR101106557B1 (en) | IPS mode LCD apparatus | |
| KR20070041934A (en) | Liquid crystal display | |
| US10818701B2 (en) | Display panel and method of manufacturing the same | |
| KR101102040B1 (en) | Thin film transistor panel using liquid crystal display and method for manufacturing the same | |
| KR101087353B1 (en) | array plate and the fabrication method for In-Plane-Switching mode LCD | |
| JPH1078761A (en) | Liquid crystal display device | |
| KR20050064753A (en) | An array plate for lcd and the fabrication method thereof | |
| KR101163601B1 (en) | Thin film transistor panel using liquid crystal display and method for manufacturing the same | |
| WO2021120313A1 (en) | Display device | |
| KR101687227B1 (en) | Chip on glass type array substrate | |
| KR20070071987A (en) | Array substrate for liquid crystal display and method for manufacturing the same | |
| KR20040021987A (en) | input metal line of liquid crystal display device and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191113 Year of fee payment: 9 |