KR101100091B1 - Integrated circuit for driving, display panel and display device - Google Patents

Integrated circuit for driving, display panel and display device Download PDF

Info

Publication number
KR101100091B1
KR101100091B1 KR1020110045941A KR20110045941A KR101100091B1 KR 101100091 B1 KR101100091 B1 KR 101100091B1 KR 1020110045941 A KR1020110045941 A KR 1020110045941A KR 20110045941 A KR20110045941 A KR 20110045941A KR 101100091 B1 KR101100091 B1 KR 101100091B1
Authority
KR
South Korea
Prior art keywords
electrode
input
dummy
control circuit
integrated circuit
Prior art date
Application number
KR1020110045941A
Other languages
Korean (ko)
Other versions
KR20110057115A (en
Inventor
켄이찌 코무라사키
아키오 니시노
히로유키 오오노
신지 아사쿠라
Original Assignee
쿄세라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 코포레이션 filed Critical 쿄세라 코포레이션
Publication of KR20110057115A publication Critical patent/KR20110057115A/en
Application granted granted Critical
Publication of KR101100091B1 publication Critical patent/KR101100091B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant

Abstract

본 발명은 표시부재층을 표시 구동하기 위한 구동용 집적회로(7)를 갖는 표시장치이다. 구동용 집적회로(7)는, 투명기판(2) 상에 형성된 입력용 배선 도체(81)에 접속하는 입력 전극 패드(72)와, 출력용 배선 도체(82)에 접속하는 출력 전극 패드(73)를 구비하고, 입력 전극 패드(72)의 근방에 형성된 입력신호 제어회로부(75)와, 출력 전극 패드(73)의 근방에 형성된 출력신호 제어회로부(76)를 내장한다. 구동용 집적회로(7)의 실장면에 있어서, 상기 입력신호 제어회로부(75)와 출력신호 제어회로부(76) 사이의 위치에, 더미 범프(94)를 설치했다.
[특허문헌] 일본 특허공개 평9-68715호 공보The present invention is a display device having a driving integrated circuit 7 for driving display of a display member layer. The driving integrated circuit 7 includes an input electrode pad 72 connected to an input wiring conductor 81 formed on the transparent substrate 2, and an output electrode pad 73 connected to an output wiring conductor 82. And an input signal control circuit portion 75 formed near the input electrode pad 72 and an output signal control circuit portion 76 formed near the output electrode pad 73. On the mounting surface of the driving integrated circuit 7, a dummy bump 94 was provided at a position between the input signal control circuit portion 75 and the output signal control circuit portion 76.
[Patent Document] Japanese Patent Application Laid-Open No. 9-68715

Description

구동용 집적회로, 표시패널 및 표시장치{INTEGRATED CIRCUIT FOR DRIVING, DISPLAY PANEL AND DISPLAY DEVICE}Integrated circuit, display panel and display device for driving {INTEGRATED CIRCUIT FOR DRIVING, DISPLAY PANEL AND DISPLAY DEVICE}

본 발명은, 액정표시장치, EL 디스플레이 등의 표시장치에 관한 것으로서, 특히, 그 표시장치를 표시 구동하기 위한 구동용 집적회로의 실장구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to display devices such as liquid crystal display devices and EL displays, and more particularly to a mounting structure of a driving integrated circuit for driving display of the display device.

표시장치의 일종인 액정장치의 액정표시패널은, 유리 등으로 이루어지는 2장의 투명기판 상에 각각, 표시 화소를 형성하는 표시 전극, 배향막을 순차 형성하고, 이들의 기판 사이에, 스페이서를 분산시켜서, 열경화성 밀봉부재로 맞붙인 것이다. 이 1쌍의 기판 사이에 액정주입구를 통해 액정을 주입하고, 그 후 주입구를 밀봉한다.In the liquid crystal display panel of the liquid crystal device, which is a kind of display device, a display electrode and an alignment film for forming display pixels are sequentially formed on two transparent substrates made of glass or the like, and the spacers are dispersed between these substrates. It is bonded with a thermosetting sealing member. The liquid crystal is injected between the pair of substrates through the liquid crystal inlet, and then the inlet is sealed.

또한, 표시장치의 다른 일종인 EL 장치의 표시 패널도, 상기 액정표시패널과 마찬가지의 구조를 갖는다. 액정표시패널과 다른 곳은, 2장의 기판의 사이에 개재하는 액정층 대신에, 유기 또는 무기 EL층으로 이루어지는 발광층이 설치되는 것이다.The display panel of the EL device, which is another kind of display device, also has the same structure as that of the liquid crystal display panel. In a place different from the liquid crystal display panel, a light emitting layer made of an organic or inorganic EL layer is provided instead of the liquid crystal layer interposed between the two substrates.

그러나, 2장의 기판 사이에, 표시에 관여하는 층이 존재하는 점에서 공통되고 있으므로, 이러한 층을 총칭하여, 「표시부재층」이라고 하기로 한다.However, since it is common in the point which the layer which participates in a display exists between two board | substrates, such a layer is named generically and is called "display member layer."

상기 표시부재층을 끼우는 2장의 기판에는, 각각 평행한 복수의 배선으로 이루어지는 표시 전극이, 서로 직각인 각도로 되도록 하여 설치되어 있다.On the two board | substrates which sandwich the said display member layer, the display electrode which consists of several wiring in parallel each is provided so that it may become an angle mutually perpendicular to each other.

그리고, 한쪽 기판의 표시 전극과 다른쪽 기판의 표시 전극이 대향해서 표시 화소가 형성되고, 이 표시 화소가 종횡으로 배열되어 표시 화소영역을 구성한다.The display pixels of one substrate and the display electrodes of the other substrate face each other, and display pixels are arranged vertically and horizontally to form a display pixel region.

표시 화소영역에서 표시 구동시키기 위해서는, 소정 표시 전극에 소정 신호를 공급할 필요가 있지만, 이 소정 신호는 구동용 집적회로에 의해 생성된다.In order to drive the display in the display pixel region, it is necessary to supply a predetermined signal to a predetermined display electrode, but this predetermined signal is generated by the driver integrated circuit.

구동용 집적회로는, 표시 전극을 구동하는 것이며, 한쪽의 투명기판의 주위에 돌출된 소정 배선 도체에 범프를 통해서 직접 실장하는 구성이 알려져 있다[칩 온 글래스(COG) 방식].The driving integrated circuit drives a display electrode, and the structure which mounts directly through the bump to the predetermined wiring conductor which protrudes around one transparent substrate is known (a chip-on-glass system).

이 COG방식에 의하면, 구동용 집적회로의 실장면에는, 외부의 제어회로로부터 화상신호나 클럭 등의 타이밍 신호, 전원전압신호 등을 입력하는 입력 전극 패드와, 표시 전극에 소정 표시신호를 출력하는 출력 전극 패드가 형성되고 있고, 이들 전극 패드에 금 등으로 이루어지는 범프를 형성하고 있다.According to this COG method, the mounting surface of the driving integrated circuit outputs an input electrode pad for inputting a timing signal such as an image signal or a clock, a power supply voltage signal, or the like from an external control circuit, and outputs a predetermined display signal to the display electrode. Output electrode pads are formed, and bumps made of gold and the like are formed on these electrode pads.

이하, 범프가 형성된 전극 패드를 단지 「전극」이라고 하는 경우가 있다.Hereinafter, the electrode pad in which bump was formed may only be called "electrode."

그리고, 이들 전극에 대응하도록, 기판에는 배선 도체가 형성되어 있고, 전극과 배선 도체를, 이방성 도전막(ACF)을 통해서 가열 압착하여, 전기적 접속 및 기계적인 접합을 행하고 있다.Wiring conductors are formed on the substrate so as to correspond to these electrodes, and the electrodes and the wiring conductors are heat-pressed by an anisotropic conductive film (ACF) to perform electrical connection and mechanical bonding.

또한, 입력 전극의 근방에는, 외부의 제어회로로부터 공급되는 신호를 처리하는 입력신호 제어회로부가 형성되고, 또한, 출력 전극의 근방에는 입력신호 제어회로부로부터 공급되는 각종 내부신호를 처리하여 출력 전극에 표시 전압을 공급하는 출력신호 제어회로부가 형성되어 있다.In the vicinity of the input electrode, an input signal control circuit portion for processing a signal supplied from an external control circuit is formed, and in the vicinity of the output electrode, various internal signals supplied from the input signal control circuit portion are processed to provide an output electrode. An output signal control circuit portion for supplying a display voltage is formed.

이와 같은 구성의 구동용 집적회로에 있어서는, 입력 전극과 출력 전극이, 구동용 집적회로의 실장면의 대향하는 변에 형성되어 있다.In the driving integrated circuit having such a configuration, the input electrode and the output electrode are formed on opposite sides of the mounting surface of the driving integrated circuit.

그런데, 구동용 집적회로에 있어서는, 입력 전극수와 출력 전극수가 크게 다르다.By the way, in the driving integrated circuit, the number of input electrodes and the number of output electrodes differ greatly.

따라서, 구동용 집적회로의 실장면에는, 복수개의 전극을 균일하게 배치 형성하는 것이 어렵다. 즉, 구동용 집적회로의 실장면에 있어서, 대향하는 1쌍의 변에서 전극 배치 밀도가 불균일하게 된다.Therefore, it is difficult to arrange | position a some electrode uniformly on the mounting surface of a drive integrated circuit. That is, in the mounting surface of the driving integrated circuit, the electrode arrangement density becomes uneven in a pair of opposite sides.

이 때문에, 구동용 집적회로를 기판 상에 실장하기 위해서, 이방성 도전막을 통해 압착할 때에는, 범프마다 걸리는 압력이 불균일하게 되고, 구동용 집적회로의 전기적 접속불량을 초래하며, 응력 변형에 의해, 구동용 집적회로가 손상을 받아 파손돼 버린다라는 문제가 있었다.For this reason, in order to mount a driving integrated circuit on a board | substrate, when crimping | bonding through an anisotropic conductive film, the pressure applied to every bump will become nonuniform, resulting in the electrical connection defect of a driving integrated circuit, and driving by stress deformation There was a problem that the integrated circuit is damaged and broken.

그래서, 입력 전극 패드 상의 범프와 출력 전극 패드 상의 범프의 배치의 불균일을 완화하기 위해서, 입력 전극 패드 상의 범프 열(列)에, 더미 범프(보조 범프)를 개재시켜서, 균등하게 되도록 배치하는 구조도 제안되어 있었다(문헌[1] 참조).Therefore, in order to alleviate the unevenness of the arrangement of the bumps on the input electrode pads and the bumps on the output electrode pads, the structure diagram is arranged so as to be evenly interposed through the dummy bumps (secondary bumps) in the bump rows on the input electrode pads. It has been proposed (see Document [1]).

[1] 일본 특허공개 평9-68715호 공보[1] Japanese Patent Application Laid-Open No. 9-68715

그러나, 상술한 종래의 구동용 집적회로는, 전기적 접속에 관여하는 범프 열에, 전기적으로 관여하지 않는 더미 범프를, 동일한 열에 추가하여 설치하고 있기 때문에, 구동용 집적회로의 면적이 대개 증가하게 되어, 구동용 집적회로가 커져 버린다.However, in the above-described conventional driving integrated circuit, since the dummy bumps which are not electrically involved are provided in the same row in addition to the bump rows involved in the electrical connection, the area of the driving integrated circuit is usually increased, The integrated circuit for driving becomes large.

이 결과, 구동용 집적회로(칩)의 웨이퍼 면적당 점유(占有)수가 감소하고, 비용이 높게 된다. 또한, 구동용 집적회로의 실장 면적이 커져 버리므로, 표시장치 전체의 외형 치수도 커져 버리고, COG 방식에서 장점인 협액연화(狹額緣化)를 달성할 수 없게 되어 버린다.As a result, the number of occupations per wafer area of the driving integrated circuit (chip) is reduced, and the cost is high. In addition, since the mounting area of the driving integrated circuit becomes large, the external dimensions of the entire display device also become large, and narrowing softening, which is an advantage of the COG method, cannot be achieved.

본 발명의 목적은, 범프 배치 밀도의 불균일성에 기인하는 구동용 집적회로의 접속 불량이나 손상을 저감하고, 또한 외형 치수를 작게 할 수 있고, 또한 신뢰성의 높고, 소형화 가능한 표시장치를 제공하는 것에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a display device that can reduce connection defects and damages of a driving integrated circuit due to nonuniformity of bump arrangement density, can reduce external dimensions, and can be made highly reliable and compact. .

본 발명의 표시장치는, 제 1 표시 전극이 형성된 제 1 기판과, 제 2 표시 전극이 형성된 제 2 기판과, 상기 제 1, 제 2 기판 사이에 개재된 표시부재층과, 상기 제 2 기판에 형성되고, 상기 제 2 표시 전극에 접속되는 출력용 배선 도체와, 상기 제 2 기판에 형성되고, 외부제어회로의 신호가 공급되는 입력용 배선 도체와, 상기 제 2 기판에 실장되고, 상기 입력용 배선 도체 및 출력용 배선 도체에 접합되는 구동용 집적회로를 구비하는 것이다.The display device of the present invention includes a first substrate on which a first display electrode is formed, a second substrate on which a second display electrode is formed, a display member layer interposed between the first and second substrates, and the second substrate. An output wiring conductor formed on said second display electrode, connected to said second display electrode, an input wiring conductor formed on said second substrate, and supplied with a signal of an external control circuit, and mounted on said second substrate. A driver integrated circuit joined to a conductor and an output wiring conductor is provided.

상기 구동용 집적회로는, 그 제 2 기판에의 실장면에, 상기 입력용 배선 도체에 접속하는 입력 전극과, 출력용 배선 도체에 접속하는 출력 전극과, 입력 전극의 근방에 형성된 입력신호 제어회로부와, 출력 전극의 근방에 형성된 출력신호 제어회로부를 구비하고, 상기 구동용 집적회로의 실장면에는, 상기 입력신호 제어회로부와 출력신호 제어회로부 사이의 위치에, 소정의 높이를 가진 더미 범프가 형성되어 있다.The driving integrated circuit includes an input electrode connected to the input wiring conductor, an output electrode connected to an output wiring conductor, and an input signal control circuit portion formed near the input electrode on a mounting surface on the second substrate; And an output signal control circuit portion formed near the output electrode, and a dummy bump having a predetermined height is formed at a position between the input signal control circuit portion and the output signal control circuit portion on a mounting surface of the driving integrated circuit. have.

본 발명의 구성에서는, 더미 범프를, 입력신호 제어회로부와 출력신호 제어회로부의 간극의 공간을 이용해서 배치할 수 있기 때문에, 구동용 집적회로의 대형화를 방지할 수 있다.In the configuration of the present invention, since the dummy bumps can be arranged using the space between the input signal control circuit section and the output signal control circuit section, the enlargement of the integrated circuit for driving can be prevented.

이것에 의해, 소정 면적의 웨이퍼로부터 취출하는 구동용 집적회로의 점유수가 증가하여, 저비용화가 가능하게 된다. 이것에 의해, 소형이며 값싼 표시장치가 실현된다.As a result, the number of occupied driving integrated circuits taken out from the wafer having a predetermined area increases, and the cost can be reduced. As a result, a compact and inexpensive display device is realized.

또한, 더미 범프를 설치했기 때문에, 출력 전극 패드에 형성한 범프와, 입력 전극 패드에 형성한 범프의 배치의 불균일성이 해소되고, 구동용 집적회로를 기판에 실장함에 있어서 가압시의 응력에 대해서도 전기적인 접속 불량이나 파손 등도 해소할 수 있고, 또한 신뢰성이 높은 표시장치가 된다.In addition, since the dummy bumps are provided, the unevenness of the arrangement of the bumps formed on the output electrode pads and the bumps formed on the input electrode pads is eliminated, and electrical stress is also applied to the stress at the time of mounting the driving integrated circuit on the substrate. Unfavorable connection or breakage can also be eliminated, resulting in a highly reliable display device.

또한, 상기 구동용 집적회로의 출력 전극이 상기 구동용 집적회로의 대향하는 1쌍의 변의 한쪽 변을 따라 배열되어 있음과 아울러, 입력 전극이 다른쪽 변을 따라 배열되어 있는 구조이면, 입력신호 제어회로부를 입력 전극의 근방에 형성할 수 있다.Further, if the output electrodes of the driver integrated circuit are arranged along one side of the pair of opposite sides of the driver integrated circuit, and the input electrodes are arranged along the other side, the input signal is controlled. The circuit portion can be formed near the input electrode.

상기 입력신호 제어회로부는, 상기 다른쪽 변을 따라 배열된 입력 전극이 2개로 분단되는 위치에 배치하고 있는 구조이면, 다음 효과가 있다. 예컨대, 출력신호로부터 동일 전압 레벨의 신호가 출력되었을 때, 전압 강하에 의해, 출력신호의 레벨에 불균일이 고려된다. 이러한 불균일을 해소하기 위해서, 특히, 입력 전원 전압을 구동용 집적회로에 2계통 공급할 수 있다. 즉, 2계통 공급되는 입력 전원 전압을, 입력신호 제어회로에서 2분된 양측에 각각 배치할 수 있고, 각 입력 전원 전압이 공급되는 입력 전극으로부터 입력신호 제어회로까지의 사이를 최단 거리로 설정할 수 있다.The input signal control circuit section has the following effects as long as it is arranged in a position where the input electrodes arranged along the other side are divided into two. For example, when a signal of the same voltage level is output from the output signal, a nonuniformity is considered in the level of the output signal due to the voltage drop. In order to eliminate this nonuniformity, in particular, the input power supply voltage can be supplied in two systems to the driving integrated circuit. That is, the input power supply voltage supplied to two systems can be arrange | positioned at the both sides divided by the input signal control circuit, respectively, and can set the shortest distance between the input electrode from which each input power supply voltage is supplied, and the input signal control circuit. .

상기 입력 전극 및 더미 범프의 평면형상의 면적의 합계는, 상기 출력 전극의 면적에 대해서, 70~130%로 설정하는 것이 바람직하다. 이것에 의해, 상기 입력 전극의 범프 및 더미 범프가 배선 등의 도체 혹은 기판 표면에 접촉하는 총면적과, 상기 출력 전극의 범프가 배선 도체에 접촉하는 총면적에 차이가 나지 않도록 할 수 있고, 구동용 집적회로의 한쪽 변측과 다른쪽 변측에서의 범프의 배치의 불균일을 방지할 수 있다. 따라서, 실장시의 가압 응력에 의한 신뢰성이 크게 향상된다.It is preferable to set the sum total of the area of the planar shape of the said input electrode and a dummy bump to 70 to 130% with respect to the area of the said output electrode. As a result, the total area where the bumps and the dummy bumps of the input electrode contact the surface of a conductor or the substrate such as wiring and the total area where the bumps of the output electrode contact the wiring conductor can be prevented from being different. Unevenness of the arrangement of the bumps on one side and the other side of the circuit can be prevented. Therefore, reliability by the pressurized stress at the time of mounting is greatly improved.

상기 더미 범프를 복수개 설치하고, 인접하는 더미 범프와의 간격이 1㎜ 이하로 되도록 설정하면, 더미 범프를 고밀도로 배치할 수 있다.When a plurality of the dummy bumps are provided and the distance from the adjacent dummy bumps is set to 1 mm or less, the dummy bumps can be arranged at a high density.

본 발명에 있어서의 상술의, 또는 또 다른 이점, 특징 및 효과는, 첨부도면을 참조해서 다음에 서술하는 실시형태의 설명에 의해 명확하게 된다.The above-mentioned or another advantage, characteristic, and effect in this invention become clear by description of embodiment described below with reference to an accompanying drawing.

본 발명의 표시장치는, 범프 배치 밀도의 불균일성에 기인하는 구동용 집적회로의 접속 불량이나 손상을 저감하고, 또한 외형 치수를 작게 할 수 있고, 또한 신뢰성의 높고, 소형화 가능한 것이다.The display device of the present invention can reduce connection defects and damages of the driving integrated circuit due to the nonuniformity of the bump arrangement density, can reduce the external dimensions, and can provide high reliability and miniaturization.

도 1은 본 발명의 표시장치의 일례인 액정표시장치의 개략 단면도이다.
도 2는 액정표시장치의 외관사시도이다.
도 3은 액정표시장치에 포함되는 액정표시패널을 나타내는 단면도이다.
도 4는 구동용 집적회로가 실장되어 있는 상태의 액정표시패널을 나타내는 평면도이다.
도 5는 기판상의 구동용 집적회로의 실장 영역에 형성된 배선 도체를 확대해서 나타내는 평면도이다.
도 6은 구동용 집적회로의 실장면을 나타내는 평면도이다.
도 7은 액정표시패널의 구동용 집적회로 실장 부분을 확대해서 나타내는 측단면도이다.
도 8은 액정표시패널의 구동용 집적회로 실장 부분을 나타내는 측면도이다.1 is a schematic cross-sectional view of a liquid crystal display device which is an example of the display device of the present invention.
2 is an external perspective view of a liquid crystal display device.
3 is a cross-sectional view illustrating a liquid crystal display panel included in a liquid crystal display device.
4 is a plan view illustrating a liquid crystal display panel in a state in which a driving integrated circuit is mounted.
FIG. 5 is an enlarged plan view of a wiring conductor formed in a mounting area of a driving integrated circuit on a substrate. FIG.
6 is a plan view illustrating a mounting surface of a driver integrated circuit.
7 is an enlarged side cross-sectional view of a driving integrated circuit mounting portion of a liquid crystal display panel.
8 is a side view illustrating an integrated circuit mounting portion for driving a liquid crystal display panel.

이하의 설명에 있어서, 본 발명의 표시장치로서, 2장의 전극 사이에 액정층을 개재시킨 액정표시장치를 이용하여 설명한다.In the following description, the display device of the present invention will be described using a liquid crystal display device having a liquid crystal layer interposed between two electrodes.

< 전체 구조 ><Overall structure>

도 1은, 본 발명의 액정표시장치의 개략 단면도이며, 도 2는 액정표시장치의 외관사시도이다.1 is a schematic sectional view of a liquid crystal display device of the present invention, and FIG. 2 is an external perspective view of the liquid crystal display device.

본 발명의 액정표시장치는, 제 1 기판인 투명기판(1) 및 제 2 기판인 투명기판(2)을 포함하는 액정표시패널(LC)과, 그 하측에는 도광판(D) 및 광원(L)을 포함하는 백라이트(BL)와, 양자를 수용하는 상측 케이스체(P1) 및 하측 케이스체(P2)로 이루어지는 용기로 주로 구성되어 있다.The liquid crystal display device according to the present invention includes a liquid crystal display panel LC including a transparent substrate 1 as a first substrate and a transparent substrate 2 as a second substrate, and a light guide plate D and a light source L below. It consists mainly of the container which consists of a backlight BL containing these, and the upper case body P1 and the lower case body P2 which accommodate both.

백라이트(BL)는, LED 모듈, 냉음극관 등의 광원(L)과 도광판(D)으로 이루어지고, 도광판(D)의 한쪽의 측면으로부터 입사된 광이, 액정표시패널(LC)에 균일하게 출사되어, 액정표시패널(LC)의 표시 화소영역에 광이 조사되게 되어 있다.
The backlight BL includes a light source L such as an LED module and a cold cathode tube and a light guide plate D, and light incident from one side surface of the light guide plate D is uniformly emitted to the liquid crystal display panel LC. Thus, light is radiated to the display pixel region of the liquid crystal display panel LC.

이러한 액정표시패널(LC)과, 백라이트(BL)는, 2개의 케이스체(P1,P2)로 이루어지는 용기에 수용 및 배치되어 있다.The liquid crystal display panel LC and the backlight BL are housed and arranged in a container made of two case bodies P1 and P2.

상측 케이스체(P1)는 액정표시패널(LC)을 지지하는 것이며, 하측 케이스체(P2)는 백라이트(BL)를 보호함과 아울러, 열을 외부로 방출하는 히트싱크 기판을 겸하는 것이다.The upper case body P1 supports the liquid crystal display panel LC, and the lower case body P2 serves as a heat sink substrate that protects the backlight BL and emits heat to the outside.

<액정표시패널><LCD panel>

도 3은, 본 발명의 액정표시장치에 이용되는 액정표시패널의 단면도이다.3 is a cross-sectional view of a liquid crystal display panel used in the liquid crystal display device of the present invention.

액정표시패널(LC)은, 도 3에 나타내는 바와 같이, 제 1 기판인 투명기판(1), 제 2 기판인 투명기판(2), 양 투명기판(1,2) 사이에 끼워진 액정층(3)을 갖고 있다. 투명기판(1)과 투명기판(2)은, 액정층(3)을 둘러싸도록 밀봉부재(4)에 의해 맞붙여지고, 그 사이에 액정층(3)이 배치되어 있다.As shown in FIG. 3, the liquid crystal display panel LC includes a liquid crystal layer 3 sandwiched between a transparent substrate 1 serving as a first substrate, a transparent substrate serving as a second substrate, and both transparent substrates 1 and 2. ) The transparent substrate 1 and the transparent substrate 2 are bonded together by the sealing member 4 so as to surround the liquid crystal layer 3, and the liquid crystal layer 3 is disposed therebetween.

또한, 투명기판(1)의 내면[액정층(3)에 접하는 면]에는, 예컨대, 표시 전극, 배향막 등의 내부 구조물(5)이 형성되어 있고, 또한, 투명기판(2)의 내면에도 표시 전극, 배향막 등의 내부 구조물(6)이 형성되어 있다.In addition, an internal structure 5 such as a display electrode and an alignment film is formed on the inner surface of the transparent substrate 1 (surface in contact with the liquid crystal layer 3), and is also displayed on the inner surface of the transparent substrate 2. Internal structures 6 such as electrodes and alignment films are formed.

이 투명기판(1)의 내부 구조물(5)을 구성하는 표시 전극과 투명기판(2)의 내부 구조물(6)을 구성하는 표시 전극은, 서로 대향해서 매트릭스상으로 배열되고, 이것에 의해 표시 화소영역을 형성하고 있다.The display electrodes constituting the internal structure 5 of the transparent substrate 1 and the display electrodes constituting the internal structure 6 of the transparent substrate 2 are arranged in a matrix facing each other, whereby the display pixels are arranged. Forming an area.

또한, 투명기판(1) 및 투명기판(2)의 내면 이외의 부위에는, 도면에서는 생략하고 있지만, 편광판, 위상차 필름, 필요에 따라서 확산 필름 등이 배치되어 있다.In addition, although it is abbreviate | omitted in the figure in parts other than the inner surface of the transparent substrate 1 and the transparent substrate 2, a polarizing plate, a retardation film, a diffusion film, etc. are arrange | positioned as needed.

또한, 이 액정표시장치가 투과형 액정표시장치일 경우에 있어서는, 표시 전극은, 모두 투명전극으로 구성되고, 표시 화소영역은, 백라이트(BL)로부터의 광을 표시면측에 투과시킨다.In the case where the liquid crystal display device is a transmissive liquid crystal display device, the display electrodes are all composed of transparent electrodes, and the display pixel region transmits light from the backlight BL to the display surface side.

반투과형 액정표시장치일 경우에 있어서는, 표시 화소영역은, 일부가 반사 금속막으로 구성된 광반사부와, 일부가 백라이트(BL)의 광을 투과할 수 있는 광투과부로 구성되어 있다.In the case of a semi-transmissive liquid crystal display device, the display pixel region is composed of a light reflecting portion, part of which is made of a reflective metal film, and a light transmitting part, of which part can transmit light of the backlight BL.

이 반투과형 액정표시장치에서는, 표시면측으로부터 입사한 외부의 광을, 화소영역의 광반사부에서 반사하고, 표시면측으로 되돌림과 아울러, 백라이트(BL)의 광을 광투과부에서 투과시킨다.In this semi-transmissive liquid crystal display device, external light incident from the display surface side is reflected by the light reflecting portion of the pixel region, returned to the display surface side, and the light of the backlight BL is transmitted through the light transmitting portion.

이것에 의해, 외광이 강할 경우에는, 반사형 모드로 표시하고, 외광이 약한 때에는, 투과형 모드로 표시를 행할 수 있다.Thereby, when external light is strong, it displays in a reflective mode, and when external light is weak, it can display in a transmissive mode.

또한, 컬러 표시를 달성하기 위해서, 투명기판(2) 또는 투명기판(1) 중 어느 하나의 화소영역에, 칼라필터를 형성해도 된다.In addition, in order to achieve color display, a color filter may be formed in one of the pixel areas of the transparent substrate 2 or the transparent substrate 1.

또한, 표시 구동방식에 따라서는, 투명기판(2)의 내부 구조물(6)의 각 화소영역에 스위칭 수단(TFT소자)을 형성하고, 화소영역마다 표시를 제어하도록 하여도 좋다.In addition, depending on the display driving method, switching means (TFT elements) may be formed in each pixel region of the internal structure 6 of the transparent substrate 2, and the display may be controlled for each pixel region.

또한, 투명기판(2)은, 투명기판(1)에 비교해서, 형상이 큰 기판으로 되어 있고, 투명기판(2)의 외주영역에는, 구동용 집적회로(7)가 실장되어 있다. 이 때, 투명기판(2)의 내부 구조물(6)로서는, 표시 전극이나 스위칭소자에 접속하는 배선 도체, 투명기판(1)의 표시 전극에 접속하는 배선 도체, 구동용 집적회로에 소정 전압이나 디지털 화상신호를 공급하는 배선 도체가 형성된다.In addition, the transparent substrate 2 is a substrate having a larger shape as compared with the transparent substrate 1, and the driving integrated circuit 7 is mounted in the outer peripheral region of the transparent substrate 2. At this time, as the internal structure 6 of the transparent substrate 2, a wiring conductor connected to a display electrode or a switching element, a wiring conductor connected to a display electrode of the transparent substrate 1, a predetermined voltage or digital A wiring conductor for supplying an image signal is formed.

또한, 투명기판(1)의 표시 전극과, 투명기판(2)의 배선 도체의 접속구조(S)는, 예컨대, 밀봉부재(4)에 도전성 입자를 첨가해 두고, 이 밀봉부재(4)를 통해서 투명기판(1)의 표시 전극과 투명기판(2)의 소정 배선 도체를 대향시켜서 전기적인 접속을 행한다. 또한, 별도의 접속방법으로서는, 투명기판(1)의 표시 전극에 접속하는 배선 도체와, 투명기판(2)의 배선 도체를 서로 대향시켜서, 그 사이에 접속 범프(접속전위점)를 설치하여 접속해도 상관없다.In addition, in the connection structure S of the display electrode of the transparent substrate 1 and the wiring conductor of the transparent substrate 2, electroconductive particle is added to the sealing member 4, for example, and this sealing member 4 is attached. The electrical connection is performed through the display electrodes of the transparent substrate 1 and the predetermined wiring conductors of the transparent substrate 2 facing each other. As another connection method, a wiring conductor connected to the display electrode of the transparent substrate 1 and a wiring conductor of the transparent substrate 2 are opposed to each other, and a connection bump (connection potential point) is provided therebetween for connection. It does not matter.

또한, 배선패턴을 형성하지 않은 측의 기판, 예컨대 투명기판(1)의 표시 전극은, 양 기판(1,2) 사이의 외주에 배치한 도전성 필러를 통해서, 상기 배선패턴에 접속해도 상관없다.In addition, the display electrode of the board | substrate on which the wiring pattern is not formed, for example, the transparent substrate 1, may be connected to the said wiring pattern through the conductive filler arrange | positioned on the outer periphery between both board | substrates 1 and 2. As shown in FIG.

투명기판(2)이나 투명기판(1)의 재질은, 유리, 투광성 플라스틱 등을 예시할 수 있다. 내부 구조물(5,6)의 표시 전극은, 투명 도전재료인 ITO나 산화주석 등으로 형성된다. 또한, 광반사부를 구성하는 반사 금속막은 알루미늄이나 티타늄 등으로 구성된다. 또한, 배향막은 러빙(rubbing) 처리한 폴리이미드 수지로 이루어진다. 칼라필터를 설치할 경우에는, 수지에 염료나 안료 등 첨가하여, 화소영역마다 빨강, 초록, 파랑의 각 색의 필터를 형성한다. 또한 각 필터간이나 화소영역의 주위에는, 차광하는 목적으로 흑색수지를 사용해도 된다.The material of the transparent substrate 2 or the transparent substrate 1 can exemplify glass, a transparent plastic, and the like. The display electrodes of the internal structures 5 and 6 are formed of ITO, tin oxide, or the like which is a transparent conductive material. In addition, the reflective metal film which comprises a light reflection part is comprised from aluminum, titanium, etc. In addition, the alignment film is made of a polyimide resin that is subjected to a rubbing treatment. When providing a color filter, dye, a pigment, etc. are added to resin, and the filter of each color of red, green, and blue is formed for every pixel area. In addition, black resin may be used between the filters and around the pixel region for the purpose of shielding light.

이러한 투명기판(2)과 투명기판(1)을, 밀봉부재(4)를 끼워 맞붙여서 압착하고, 그 밀봉부재(4)의 일부의 개구보다 네마틱 액정 등으로 이루어지는 액정재를 주입하고, 그런 뒤에, 그 주입구(41)를 밀봉한다. 또한, 이 2장의 기판(1,2)을 맞붙임에 있어서, 양 기판(1,2)의 갭을 제어하는 갭 재(스페이서)가 첨가되어 있다.The transparent substrate 2 and the transparent substrate 1 are pressed together with the sealing member 4 interposed therebetween, and a liquid crystal material made of nematic liquid crystal or the like is injected into the opening of a part of the sealing member 4, After that, the injection port 41 is sealed. In addition, in joining these two board | substrates 1 and 2, the gap material (spacer) which controls the gap of both board | substrates 1 and 2 is added.

이 맞붙임에 있어서, 양 투명기판(1,2)에 배열한 쌍방의 내부 구조물(5,6)의 표시 전극은, 양자가 직교하도록 된다. 표시 전극의 교차부분이 각 화소영역으로 되고, 이 화소영역이 집합해서 표시 화소영역이 된다.In this bonding, the display electrodes of both internal structures 5 and 6 arranged on both transparent substrates 1 and 2 are orthogonal to each other. The intersection of the display electrodes becomes each pixel area, and the pixel areas are collectively formed as a display pixel area.

이와 같이 하여, 액정표시패널(LC)이 구성된다.In this way, the liquid crystal display panel LC is configured.

<구동용 집적회로><Drive integrated circuit>

도 4는, 액정표시 제어의 동작을 행하는 구동용 집적회로(7)가 탑재되어 있는 상태를 나타내는 액정표시패널의 평면도이다.4 is a plan view of the liquid crystal display panel showing a state in which the driving integrated circuit 7 that performs the operation of the liquid crystal display control is mounted.

또한, 도 5는, 투명기판(2) 상의, 구동용 집적회로(7)의 실장 영역을 나타내는 평면도이다.5 is a plan view showing a mounting area of the driver integrated circuit 7 on the transparent substrate 2.

도 6은 구동용 집적회로(7)의 실장면을 본 평면도이다. 도 6에 있어서, 사선부로 나타내는 영역은, 제어회로부가 형성되어 있는 영역을 나타내고 있다.6 is a plan view of the mounting surface of the driver integrated circuit 7. In FIG. 6, the region indicated by the hatched portion represents the region where the control circuit portion is formed.

도 4를 참조하여, 구동용 집적회로(7)는, 투명기판(1)과의 접합 영역을 제외한, 투명기판(2)의 하측영역과 좌측영역에 각각 배치되어 있다.Referring to Fig. 4, the driver integrated circuit 7 is disposed in the lower region and the left region of the transparent substrate 2, except for the junction region with the transparent substrate 1, respectively.

그리고, 구동용 집적회로(7)는, 투명기판(2)의 하단 가까이에 형성된 입력용의 배선 도체(81)와, 투명기판(2)의 화면영역에 형성된 표시 전극에 연결되는 배선 도체(82)에 접속되어 있다.The driving integrated circuit 7 includes an input wiring conductor 81 formed near the lower end of the transparent substrate 2 and a wiring conductor 82 connected to the display electrode formed in the screen region of the transparent substrate 2. )

배선 도체(81)는, 외부의 제어회로로부터의 신호를 구동용 집적회로(7)에 공급하기 위한 신호입력용의 배선 도체다.The wiring conductor 81 is a wiring conductor for signal input for supplying a signal from an external control circuit to the driver integrated circuit 7.

배선 도체(82)는, 표시 전극에 접속하기 위한 출력신호전송용 배선 도체이며, 구동용 집적회로(7)에서 처리된 신호를 표시내용에 따라 출력하는 것이다.The wiring conductor 82 is an output signal transmission wiring conductor for connecting to the display electrode, and outputs a signal processed by the driver integrated circuit 7 according to the display contents.

이들 배선 도체(81,82)는, 도 5에 나타내는 바와 같이, 투명기판(2) 상에, 구동용 집적회로(7)의 형상에 따라서, 구동용 집적회로(7)의 실장 영역의 일부에까지 연장해서 형성되어 있다.As shown in FIG. 5, the wiring conductors 81 and 82 extend to a part of the mounting area of the driving integrated circuit 7 according to the shape of the driving integrated circuit 7 on the transparent substrate 2. It extends and is formed.

구동용 집적회로(7)는, 크게 나누어 2종류의 회로부를 갖고 있다. 즉, 입력신호 제어회로부(75)와 출력신호 제어회로부(76)이다.The driving integrated circuit 7 is divided roughly into two types of circuit sections. That is, the input signal control circuit unit 75 and the output signal control circuit unit 76.

입력신호 제어회로부(75)는, 도 6에 나타내는 바와 같이, 구동용 집적회로(7)의 도면의 하측[배선 도체(81)측]의 변(V)의 근방에서, 중앙부근에 형성되어 있다.As shown in FIG. 6, the input signal control circuit unit 75 is formed near the center near the side V of the lower side (the wiring conductor 81 side) of the drawing of the driver integrated circuit 7. .

출력신호 제어회로부(76)는, 구동용 집적회로(7)의 대략 중앙영역에 형성되고, 구동용 집적회로(7)의 대부분을 차지하도록 배치되어 있다.The output signal control circuit section 76 is formed in an approximately center region of the driver integrated circuit 7 and is arranged to occupy most of the driver integrated circuit 7.

2개의 제어회로부(75,76)의, 구동용 집적회로(7) 중에 차지하는 면적비율은, 출력신호 제어회로부(76)가 압도적으로 큰 면적을 갖고 있다.The area ratio of the two control circuit sections 75 and 76 in the driver integrated circuit 7 has an overwhelmingly large area.

입력신호 제어회로부(75)와 출력신호 제어회로부(76)는, 내부의 배선패턴에 서로 접속되어 있다.The input signal control circuit section 75 and the output signal control circuit section 76 are connected to each other in an internal wiring pattern.

또한, 구동용 집적회로(7)의 실장면의 실리카나 질화규소 등의 절연층막으로 덮여진 면에는, 도 6에 나타내는 바와 같이, 2종류의 전극 패드(72,73)와, 더미 범프를 형성하기 위한 금속도체, 예컨대 크롬, 알루미늄으로 형성된 영역(이하 「더미 전극 패드」라고 함)(74)이 형성되어 있다.Further, as shown in FIG. 6, two types of electrode pads 72 and 73 and dummy bumps are formed on the surface of the mounting surface of the driving integrated circuit 7 covered with an insulating layer film such as silica or silicon nitride. A region 74 (hereinafter referred to as "dummy electrode pad") formed of a metal conductor, for example, chromium or aluminum, is formed.

입력 전극 패드(72)는, 배선 도체(81)에 접속되고, 출력 전극 패드(73)는 배선 도체(82)에 접속된다.The input electrode pad 72 is connected to the wiring conductor 81, and the output electrode pad 73 is connected to the wiring conductor 82.

입력 전극 패드(72)는, 내부배선패턴을 통해서 입력신호 제어회로부(75)에 연결되는 전극이며, 구동용 집적회로(7)의 실장면에 있어서, 직사각형상의 구동용 집적회로(7)의 도면의 하측의 변(V)을 따라 형성되어 있다.The input electrode pad 72 is an electrode connected to the input signal control circuit unit 75 through an internal wiring pattern, and is a diagram of a rectangular drive integrated circuit 7 on the mounting surface of the drive integrated circuit 7. It is formed along the side V of the lower side.

출력 전극 패드(73)는, 내부배선패턴을 통해서 출력신호 제어회로부(76)에 연결되는 전극이며, 입력 전극 패드(72)의 배치된 측과 반대측의 변(U)을 따라 배치되어 있다.The output electrode pad 73 is an electrode connected to the output signal control circuit portion 76 via an internal wiring pattern, and is disposed along the side U on the side opposite to the side on which the input electrode pad 72 is disposed.

입력신호 제어회로부(75)는, 입력 전극 패드(72)로부터 공급되는 전원전압이나 클럭 신호, 화상신호를 받아서 처리하는 것이며, 처리한 결과인 출력신호를 출력신호 제어회로부(76)에 내부신호로서 공급한다.The input signal control circuit unit 75 receives and processes a power supply voltage, a clock signal, and an image signal supplied from the input electrode pad 72, and outputs the resultant output signal to the output signal control circuit unit 76 as an internal signal. Supply.

출력신호 제어회로부(76)는, 클럭 신호를 기초로 하여 형성된 표시 타이밍 신호와, 화상신호에 기초하여, 소정 전위의 표시신호를 작성 처리하여, 타이밍 신호에 기초하여 출력 전극 패드(73)에 출력하는 것이다. 이 표시신호는, 배선 도체(82)를 통해서 액정표시패널의 표시 전극에 공급된다.The output signal control circuit section 76 creates and processes a display timing signal formed on the basis of the clock signal and a display signal having a predetermined potential based on the image signal, and outputs the output signal to the output electrode pad 73 based on the timing signal. It is. This display signal is supplied to the display electrode of the liquid crystal display panel through the wiring conductor 82.

한편, 더미 전극 패드(74)는, 더미 범프(94)를 형성하기 위한 영역이며, 입력신호 제어회로부(75)에도 출력신호 제어회로부(76)에도 접속되어 있지 않다. 따라서, 회로적으로 전혀 동작하는 전극이 아니다.On the other hand, the dummy electrode pad 74 is an area for forming the dummy bump 94 and is not connected to either the input signal control circuit portion 75 or the output signal control circuit portion 76. Therefore, it is not an electrode which operates at all in circuit.

더미 전극 패드(74)는, 도 6에 나타내는 바와 같이, 구동용 집적회로(7)의 도면의 하측의 변(V)의 중앙부, 또한 입력신호 제어회로부(75)와 출력신호 제어회로부(76)의 간극영역에 배치되어 있다.As shown in FIG. 6, the dummy electrode pad 74 has a center portion of the lower side V of the drawing of the driving integrated circuit 7, and also an input signal control circuit portion 75 and an output signal control circuit portion 76. It is arranged in the gap region of.

따라서, 더미 범프(94)를, 입력신호 제어회로부(75)와 출력신호 제어회로부(76)의 간극의 공간을 이용해서 배치할 수 있다. 이 때문에, 구동용 집적회로(7)를 소형으로 설계할 수 있다.Therefore, the dummy bump 94 can be arranged using the space between the input signal control circuit unit 75 and the output signal control circuit unit 76. For this reason, the drive integrated circuit 7 can be designed small.

또한, 도 6에 나타나 있는 바와 같이, 구동용 집적회로(7)의 도면의 하측의 변(V)에 형성된 입력 전극 패드(72)가, 중앙부 부근에 형성된 입력신호 제어회로부(75)에 의해 좌우로 분단되어서 배치되어 있다.In addition, as shown in FIG. 6, the input electrode pad 72 formed on the lower side V of the drawing of the driver integrated circuit 7 is left and right by the input signal control circuit unit 75 formed near the center portion. It is divided into and arranged.

이 입력 전극 패드(72)가, 입력신호 제어회로부(75)에 의해 2개로 분단되는 것은, 구동용 집적회로를 소형화하기 위해서 유효하다.Dividing the input electrode pad 72 into two by the input signal control circuit unit 75 is effective for downsizing the driving integrated circuit.

종래, 이 하측의 변(V)에 필요한 수의 입력 전극 패드를 균등하게 배치하고 있었지만, 이것에서는 하측의 변(V)의 데드 스페이스가 커져 버린다. 그래서, 종래, 하측의 변(V)의 근방에까지 형성될 일이 없었던 입력신호 제어회로부(75)를, 하측의 변(V)의 근방에 배치함으로써, 하측의 변(V)의 근방에 발생하는 데드 스페이스를 삭감하여, 구동용 집적회로(7)의 소형화를 도모하고 있다.Conventionally, although the required number of input electrode pads were equally arrange | positioned to this lower side V, in this, the dead space of the lower side V becomes large. Thus, by arranging the input signal control circuit unit 75 which has never been formed in the vicinity of the lower side V in the vicinity of the lower side V, the input signal control circuit 75 The dead space is reduced, and the driving integrated circuit 7 is miniaturized.

또한, 입력 전극 패드(72)에 공급되는 신호의 하나에 전원전압이 있다. 출력신호가 일제히 동작하면 출력신호의 전압이 변동해버려, 표시 얼룩이 발생해버린다.In addition, one of the signals supplied to the input electrode pad 72 has a power supply voltage. When the output signals operate in unison, the voltage of the output signals fluctuates, causing display irregularities.

그래서, 입력 전원 전압을 2계통 형성하여, 각 계통으로부터 전원을 공급함으로써, 전압강하를 억제하고 있다. 이 입력 전원 전압 2계통을, 입력신호 제어회로부(75)를 사이에 두고 양측에 각각 1계통씩 설치함으로써, 이 입력 전극 패드(72)로부터 입력신호 제어회로부(75)에의 배선패턴의 드로잉이 최단 또한 용이하게 되고, 패턴 설계가 매우 간단하게 된다.Therefore, the voltage drop is suppressed by forming two input power supply voltages and supplying power from each system. The two lines of the input power supply voltage are provided on each side of the input signal control circuit unit 75 with one line therebetween, so that the drawing of the wiring pattern from the input electrode pad 72 to the input signal control circuit unit 75 is the shortest. Also, it becomes easy and the pattern design becomes very simple.

도 7은, 구동용 집적회로 실장부분(C)을 확대해서 나타내는 단면도이다.FIG. 7 is an enlarged cross-sectional view of the driving integrated circuit mounting portion C. FIG.

도 8은, 투명기판(2)에 실장된 구동용 집적회로를 나타내기 위한, 도 7의 방향(B)으로부터 본 측면도이다.FIG. 8 is a side view seen from the direction B in FIG. 7 for showing a driving integrated circuit mounted on the transparent substrate 2.

구동용 집적회로(7)는, 금의 도금 등에 의한 범프(92,93)를 통해서, 투명기판(2) 상에 실장되어 있다. 바꿔 말하면 구동용 집적회로(7)의 입력 전극 패드(72), 출력 전극 패드(73)와 배선 도체(81,82)가 범프(92,93)를 통해서 접속되어 있다. 범프에서 접속된 내부공간에는, 이방성 도전수지부재(9)가 충전되고, 또한 구동용 집적회로(7)의 전체가 보호 수지(10)로 덮어져 있다.The driver integrated circuit 7 is mounted on the transparent substrate 2 via bumps 92 and 93 by gold plating or the like. In other words, the input electrode pad 72, the output electrode pad 73, and the wiring conductors 81, 82 of the driving integrated circuit 7 are connected through the bumps 92, 93. The anisotropic conductive resin member 9 is filled in the internal space connected by the bumps, and the whole of the driving integrated circuit 7 is covered with the protective resin 10.

또한, 도 8에 있어서, 이방성 도전수지부재(9), 보호 수지(10)는 도시하지 않고 있다.8, the anisotropic conductive resin member 9 and the protective resin 10 are not shown in figure.

여기서, 구동용 집적회로(7)의 실장면에 설치된 더미 전극 패드(74)에 대해서 설명한다.Here, the dummy electrode pad 74 provided on the mounting surface of the driver integrated circuit 7 will be described.

더미 전극 패드(74)는, 구동용 집적회로(7)의 실장면에 있어서, 입력신호 제어회로부(75)에 근접해서, 더미 범프(94)를 형성하기 위한 영역이다.The dummy electrode pad 74 is an area for forming the dummy bump 94 in the mounting surface of the driving integrated circuit 7 in proximity to the input signal control circuit unit 75.

이 더미 전극 패드(74)에도, 입력 전극 패드(72), 출력 전극 패드(73)와 마찬가지로, 금의 도금 등에 의한 더미 범프(94)가 형성되어 있다. 더미 범프(94)를 형성하는 이유는, 다음과 같다.Similarly to the input electrode pad 72 and the output electrode pad 73, the dummy bump 94 by gold plating or the like is formed in the dummy electrode pad 74. The reason for forming the dummy bump 94 is as follows.

전술한 바와 같이, 본 발명에서는, 도 6의 도면의 하측의 변(V)에서 입력신호 제어회로부(75)를 중앙부 부근에 형성했기 때문에, 더미 범프(94)가 존재하지 않으면, 구동용 집적회로(7)를 투명기판(2)에 실장할 때에 가해지는 응력에 의해서, 구동용 집적회로(7)의 중앙부가 아래로 볼록한 상태로 휠 우려가 있다.As described above, in the present invention, since the input signal control circuit portion 75 is formed in the vicinity of the center portion at the lower side V of the drawing of FIG. 6, if the dummy bump 94 does not exist, the driver integrated circuit Due to the stress applied when mounting 7 to the transparent substrate 2, there is a fear that the central portion of the driving integrated circuit 7 is convex downward.

휨이 발생하면, 입력 전극 패드(72)와 배선 도체(81)의 접속상태가 불안정하게 되고, 또한, 구동용 집적회로(7)의 중앙부 부근이 파손되어 버린다.When the warpage occurs, the connection state between the input electrode pad 72 and the wiring conductor 81 becomes unstable, and the vicinity of the center of the driving integrated circuit 7 is damaged.

이것을 해소하기 위해서, 입력신호 제어회로부(75)와 출력신호 제어회로부(76)의 간극영역에, 입력 전극 패드(72)나 출력 전극 패드(73)에 형성되는 범프와 실질적으로 동일한 높이, 또는 약간 낮은 더미 범프(94)를 형성하고 있다.In order to solve this problem, in the gap region between the input signal control circuit portion 75 and the output signal control circuit portion 76, the height substantially equal to or slightly equal to the bumps formed on the input electrode pad 72 or the output electrode pad 73. The low dummy bump 94 is formed.

이 더미 범프(94)의 평면형상은, 원형이여도, 가로로 긴 원형이여도, 정사각형이여도, 가로로 긴 직사각형이여도, 가로로 긴 다이아몬드형이여도 상관없다. 도 6이나 도 8에서는, 가로로 긴 직사각형의 것을 예시하고 있다.The planar shape of the dummy bump 94 may be a circular shape, a horizontally long circular shape, a square, a horizontally long rectangle, or a horizontally long diamond shape. In FIG. 6 and FIG. 8, the horizontal long rectangle is illustrated.

그리고, 더미 범프(94)의 수는, 그 형상에 따라서, 입력신호 제어회로부(75)와 출력신호 제어회로부(76)의 간극을 충족할 정도로 형성한다.The number of dummy bumps 94 is formed so as to satisfy the gap between the input signal control circuit portion 75 and the output signal control circuit portion 76 according to the shape thereof.

범프수의 목표로서, 도 6의 도면 상변측의 변(U)을 따라 형성되는 출력 전극 패드(73) 상의 범프(93)의 평면형상의 면적의 합계[실질적으로는 출력 전극 패드(73)의 합계 면적]를 100으로 했을 때, 입력 전극 패드(72) 상의 범프(91) 및 더미 전극 패드(74) 상의 더미 범프(94)의 평면형상의 면적의 합계[실질적으로는 입력 전극 패드(72) 및 더미 전극 패드(74)의 합계 면적]가, 70~130의 비율로 되도록 설정하는 것이 바람직하다.As the target of the bump number, the sum of the planar areas of the bumps 93 on the output electrode pads 73 formed along the side U on the upper side of the drawing in FIG. 6 (substantially the sum of the output electrode pads 73). When the area] is 100, the sum of the planar areas of the bump 91 on the input electrode pad 72 and the dummy bump 94 on the dummy electrode pad 74 (substantially the input electrode pad 72 and the dummy). It is preferable to set so that the total area of the electrode pad 74 is in the ratio of 70-130.

이것에 의해, 구동용 집적회로(7)를 투명기판(2)에 실장할 때, 구동용 집적회로(7)의 상부로부터 가압했을 때의 응력이, 서로 대향하여 만나는 상변(U)측과 하변(V)측에서 대략 균등하게 되고, 구동용 집적회로(7)를 안정해서 실장할 수 있다. 또는 입력 전극 패드(72)와 배선 도체(81)의 접속 신뢰성을 확보할 수 있다.As a result, when the driver integrated circuit 7 is mounted on the transparent substrate 2, the upper side U side and the lower side where the stress when pressurized from the upper part of the driver integrated circuit 7 face each other face each other. It becomes substantially equal at the (V) side, and the drive integrated circuit 7 can be mounted stably. Or the connection reliability of the input electrode pad 72 and the wiring conductor 81 can be ensured.

또한, 입력 전극 패드(72)나 출력 전극 패드(73)에 형성된 범프(92,93)는 기판(2)의 배선 도체(81,82)에 접합되는 것에 대해서, 더미 전극 패드(74)에 형성된 더미 범프(94)는, 배선 도체에 전기적으로 접속되지 않는다. 이 때문에, 배선 도체의 두께분만큼, 더미 범프(94)가 기판(2)으로부터 떠버리게 된다.In addition, bumps 92 and 93 formed on the input electrode pad 72 and the output electrode pad 73 are formed on the dummy electrode pad 74 while being bonded to the wiring conductors 81 and 82 of the substrate 2. The dummy bump 94 is not electrically connected to the wiring conductor. For this reason, the dummy bump 94 floats away from the substrate 2 by the thickness of the wiring conductor.

그래서, 투명기판(2) 상에, 더미의 배선 도체를 형성한다라는 구성도 고려된다. 이것에 의해, 더미 전극 패드(74)도, 입력 전극 패드(72)나 출력 전극 패드(73)와 마찬가지로, 투명기판(2)에 고정할 수 있다.Therefore, a configuration in which a dummy wiring conductor is formed on the transparent substrate 2 is also considered. Thereby, the dummy electrode pad 74 can also be fixed to the transparent substrate 2 similarly to the input electrode pad 72 and the output electrode pad 73.

그러나, 더미의 배선 도체는 절대로 필요한 것은 아니고, 투명기판(2) 상에 더미 배선 도체가 형성되어 있지 않은 경우이여도, 구동용 집적회로(7)의 중앙부가 휘었을 때에 더미 범프(94)가 기판(2)에 압접되어, 구동용 집적회로(7)의 휨량을 억제하기 때문에, 접속 신뢰성을 확보하고, 구동용 집적회로의 파손을 유효하게 방지할 수 있게 된다.However, dummy wiring conductors are not absolutely necessary, and even when the dummy wiring conductors are not formed on the transparent substrate 2, the dummy bumps 94 are formed when the central portion of the driving integrated circuit 7 is bent. Since it is pressed against the board | substrate 2, and the curvature amount of the drive integrated circuit 7 is suppressed, connection reliability can be ensured and damage of a drive integrated circuit can be prevented effectively.

또한, 복수의 더미 범프(94)는, 서로 인접하는 간격이 1㎜이하가 되도록 설정하면 된다. 이것에 의해, 더미 범프(94)를 고밀도로 형성할 수 있다.Moreover, what is necessary is just to set the some dummy bump 94 so that the space | interval adjacent to each other may be 1 mm or less. As a result, the dummy bumps 94 can be formed at a high density.

이상과 같이, 구동용 집적회로(7)의 실장면에 있어서, 입력신호 제어회로부(75)와 출력신호 제어회로부(76) 사이(데드 스페이스의 간극)에, 더미 범프(94)를 갖는 더미 전극 패드(74)를 형성함으로써, 더미 범프 배치용 공간을 준비하지 않아도, 범프의 배치의 불균일을 개선할 수 있다.As described above, in the mounting surface of the driving integrated circuit 7, a dummy electrode having a dummy bump 94 between the input signal control circuit portion 75 and the output signal control circuit portion 76 (gap of dead space). By forming the pads 74, it is possible to improve the nonuniformity of the arrangement of the bumps without preparing the space for the dummy bump arrangement.

이 결과, 구동용 집적회로의 웨이퍼로부터의 점유수를 손상시키는 일이 없게 되고, 값싸고 소형의 구동용 집적회로를 사용하는 것이 가능하게 되고, 이것에 의해 표시장치를 소형화할 수 있다.As a result, the occupied water from the wafer of the driver integrated circuit is not damaged, and it is possible to use an inexpensive and compact driver integrated circuit, whereby the display device can be miniaturized.

또한, 범프 배치 밀도의 불균일성에 기인하는 전기적 및 기계적인 접속 불균형을 저감할 수 있고, 신뢰성이 높은 플립 칩방식의 표시장치를 제공할 수 있다.In addition, it is possible to reduce the electrical and mechanical connection unevenness due to the unevenness of the bump arrangement density, and to provide a flip chip type display device with high reliability.

이상에서, 본 발명의 실시형태를 설명했지만, 본 발명의 실시는, 상기 형태에 한정되는 것은 아니다. 예컨대, 지금까지, 표시장치로서, 2장의 전극 간에 표시부재층으로서 액정층을 개재시킨 액정표시장치를 이용하여 실시예를 설명해 왔지만, 표시부재층, 유기 또는 무기 EL층으로 이루어지는 발광층을 개재시킨 EL 표시장치이여도 본 발명을 적용할 수 있다.As mentioned above, although embodiment of this invention was described, implementation of this invention is not limited to the said form. For example, although the embodiment has been described using a liquid crystal display device in which a liquid crystal layer is interposed between two electrodes as a display device layer as a display device, an EL interposed through a light emitting layer made of a display member layer and an organic or inorganic EL layer. The present invention can be applied even to a display device.

1 … 제 1 기판 2 … 제 2 기판
3 … 표시부재층(액정층) 4 … 밀봉부재
7 … 구동용 집적회로 71 … 범프
72 … 입력 전극 패드 73 … 출력 전극 패드
74 … 더미 범프 75 … 입력신호 제어회로부
76 … 출력신호 제어회로부 81,82 … 배선 도체
9 … 이방성 도전수지부재 10 … 보호 수지One … First substrate 2... Second substrate
3…. Display member layer (liquid crystal layer) 4. Sealing member
7 ... Driving integrated circuit 71. Bump
72. Input electrode pad 73. Output electrode pad
74. Dummy bump 75... Input signal control circuit
76. Output signal control circuit section 81, 82. Wiring conductor
9 ... Anisotropic conductive resin member 10. Protection resin

Claims (15)

표시패널의 기판에 실장되는 실장면을 갖는 구동용 집적회로로서:
상기 실장면에 형성된 입력 전극;
상기 실장면에 형성된 출력 전극;
상기 실장면에 형성되고 또한 상기 실장면의 장변의 중앙부에 위치하는 입력신호 제어회로부;
상기 실장면에 형성된 출력신호 제어회로부; 및
상기 실장면에 형성된 더미 전극을 구비하고,
상기 더미 전극은 상기 입력신호 제어회로부와 상기 출력신호 제어회로부의 사이에 위치하고 있는 것을 특징으로 하는 구동용 집적회로.As a driving integrated circuit having a mounting surface mounted on a substrate of a display panel:
An input electrode formed on the mounting surface;
An output electrode formed on the mounting surface;
An input signal control circuit part formed on the mounting surface and positioned at a central portion of a long side of the mounting surface;
An output signal control circuit part formed on the mounting surface; And
A dummy electrode formed on the mounting surface;
And the dummy electrode is located between the input signal control circuit part and the output signal control circuit part. 제1항에 있어서, 상기 입력 전극은 복수개 구비하고, 상기 복수의 입력 전극은 제 1 입력 전극군과, 상기 입력신호 제어회로부를 사이에 두고 상기 제 1 입력 전극군과 나란히 배치되는 제 2 입력 전극군을 갖고 있는 것을 특징으로 하는 구동용 집적회로.The second input electrode of claim 1, wherein the plurality of input electrodes are provided, and the plurality of input electrodes are arranged in parallel with the first input electrode group with a first input electrode group interposed therebetween. A drive integrated circuit comprising a group. 제1항에 있어서, 상기 더미 전극 상에 더미 범프가 형성되어 있는 것을 특징으로 하는 구동용 집적회로.2. The driving integrated circuit according to claim 1, wherein a dummy bump is formed on the dummy electrode. 제3항에 있어서, 상기 더미 전극 및 상기 더미 범프는 복수개 형성되고, 인접하는 상기 더미 범프의 간격은 1mm 이하로 설정되어 있는 것을 특징으로 하는 구동용 집적회로.4. The driving integrated circuit according to claim 3, wherein a plurality of the dummy electrodes and the dummy bumps are formed, and an interval between adjacent dummy bumps is set to 1 mm or less. 제1항에 있어서, 상기 입력 전극 및 상기 더미 전극의 평면형상의 면적의 합계는, 상기 출력 전극의 평면형상의 면적에 대해서, 70~130%로 설정되어 있는 것을 특징으로 하는 구동용 집적회로.The integrated circuit for driving according to claim 1, wherein the sum of the planar areas of the input electrode and the dummy electrode is set to 70 to 130% with respect to the planar area of the output electrode. 제 1 표시 전극을 갖는 제 1 기판;
제 2 표시 전극을 갖는 제 2 기판;
상기 제 1 기판과 상기 제 2 기판 사이에 개재된 표시부재;
상기 제 2 표시 전극에 접속된 출력용 배선 도체;
외부제어회로에 접속된 입력용 배선 도체; 및
실장면을 갖는 구동용 집적회로를 구비하고,
상기 구동용 집적회로는,
상기 실장면에 형성되고 또한 상기 입력용 배선 도체에 접속된 입력 전극;
상기 실장면에 형성되고 또한 상기 출력용 배선 도체에 접속된 출력 전극;
상기 실장면에 형성되고 또한 상기 실장면의 장변의 중앙부에 위치하는 입력신호 제어회로부;
상기 실장면에 형성된 출력신호 제어회로부; 및
상기 실장면에 형성된 더미 전극을 구비하고,
상기 더미 전극은 상기 입력신호 제어회로부와 상기 출력신호 제어회로부의 사이에 위치하고 있는 것을 특징으로 하는 표시패널.A first substrate having a first display electrode;
A second substrate having a second display electrode;
A display member interposed between the first substrate and the second substrate;
An output wiring conductor connected to said second display electrode;
An input wiring conductor connected to an external control circuit; And
A driving integrated circuit having a mounting surface,
The driving integrated circuit,
An input electrode formed on the mounting surface and connected to the input wiring conductor;
An output electrode formed on the mounting surface and connected to the output wiring conductor;
An input signal control circuit part formed on the mounting surface and positioned at a central portion of a long side of the mounting surface;
An output signal control circuit part formed on the mounting surface; And
A dummy electrode formed on the mounting surface;
And the dummy electrode is positioned between the input signal control circuit part and the output signal control circuit part. 제6항에 있어서, 상기 입력 전극은 복수개 구비하고, 상기 복수의 입력 전극은 제 1 입력 전극군과, 상기 입력신호 제어회로부를 사이에 두고 상기 제 1 입력 전극군과 나란히 배치되는 제 2 입력 전극군을 갖고 있는 것을 특징으로 하는 표시패널.The second input electrode of claim 6, wherein the plurality of input electrodes are provided, and the plurality of input electrodes are arranged in parallel with the first input electrode group with a first input electrode group interposed therebetween. A display panel having a group. 제6항에 있어서, 상기 더미 전극 상에 더미 범프가 형성되어 있는 것을 특징으로 하는 표시패널.The display panel of claim 6, wherein a dummy bump is formed on the dummy electrode. 제8항에 있어서, 상기 더미 전극 및 상기 더미 범프는 복수개 형성되고, 인접하는 상기 더미 범프의 간격은 1mm 이하로 설정되어 있는 것을 특징으로 하는 표시패널.The display panel of claim 8, wherein a plurality of the dummy electrodes and the dummy bumps are formed, and an interval between adjacent dummy bumps is set to 1 mm or less. 제6항에 있어서, 상기 입력 전극 및 상기 더미 전극의 평면형상의 면적의 합계는, 상기 출력 전극의 평면형상의 면적에 대해서, 70~130%로 설정되어 있는 것을 특징으로 하는 표시패널.The display panel according to claim 6, wherein the sum of the planar areas of the input electrode and the dummy electrode is set to 70 to 130% with respect to the planar area of the output electrode. 제 1 표시 전극을 갖는 제 1 기판;
제 2 표시 전극을 갖는 제 2 기판;
상기 제 1 기판과 상기 제 2 기판 사이에 개재된 표시부재;
상기 제 2 표시 전극에 접속된 출력용 배선 도체;
외부제어회로에 접속된 입력용 배선 도체;
실장면을 갖는 구동용 집적회로; 및
상기 제 1 기판 또는 상기 제 2 기판에 대향하여 배치된 백라이트를 구비하고,
상기 구동용 집적회로는,
상기 실장면에 형성되고 또한 상기 입력용 배선 도체에 접속된 입력 전극;
상기 실장면에 형성되고 또한 상기 출력용 배선 도체에 접속된 출력 전극;
상기 실장면에 형성되고 또한 상기 실장면의 장변의 중앙부에 위치하는 입력신호 제어회로부;
상기 실장면에 형성된 출력신호 제어회로부; 및
상기 실장면에 형성된 더미 전극을 구비하고,
상기 더미 전극은 상기 입력신호 제어회로부와 상기 출력신호 제어회로부의 사이에 위치하고 있는 것을 특징으로 하는 표시장치.A first substrate having a first display electrode;
A second substrate having a second display electrode;
A display member interposed between the first substrate and the second substrate;
An output wiring conductor connected to said second display electrode;
An input wiring conductor connected to an external control circuit;
A driving integrated circuit having a mounting surface; And
And a backlight disposed to face the first substrate or the second substrate,
The driving integrated circuit,
An input electrode formed on the mounting surface and connected to the input wiring conductor;
An output electrode formed on the mounting surface and connected to the output wiring conductor;
An input signal control circuit part formed on the mounting surface and positioned at a central portion of a long side of the mounting surface;
An output signal control circuit part formed on the mounting surface; And
A dummy electrode formed on the mounting surface;
And the dummy electrode is positioned between the input signal control circuit part and the output signal control circuit part. 제11항에 있어서, 상기 입력 전극은 복수개 구비하고, 상기 복수의 입력 전극은 제 1 입력 전극군과, 상기 입력신호 제어회로부를 사이에 두고 상기 제 1 입력 전극군과 나란히 배치되는 제 2 입력 전극군을 갖고 있는 것을 특징으로 하는 표시장치.The second input electrode of claim 11, wherein the plurality of input electrodes are provided, and the plurality of input electrodes are arranged in parallel with the first input electrode group with a first input electrode group and the input signal control circuit unit interposed therebetween. A display device having a group. 제11항에 있어서, 상기 더미 전극 상에 더미 범프가 형성되어 있는 것을 특징으로 하는 표시장치.The display device of claim 11, wherein a dummy bump is formed on the dummy electrode. 제13항에 있어서, 상기 더미 전극 및 상기 더미 범프는 복수개 형성되고, 인접하는 상기 더미 범프의 간격은 1mm 이하로 설정되어 있는 것을 특징으로 하는 표시장치.The display device according to claim 13, wherein a plurality of the dummy electrodes and the dummy bumps are formed, and an interval between adjacent dummy bumps is set to 1 mm or less. 제11항에 있어서, 상기 입력 전극 및 상기 더미 전극의 평면형상의 면적의 합계는, 상기 출력 전극의 평면형상의 면적에 대해서, 70~130%로 설정되어 있는 것을 특징으로 하는 표시장치.The display device according to claim 11, wherein the sum of the planar areas of the input electrode and the dummy electrode is set to 70 to 130% of the planar area of the output electrode.
KR1020110045941A 2004-09-28 2011-05-16 Integrated circuit for driving, display panel and display device KR101100091B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004281667A JP4748963B2 (en) 2004-09-28 2004-09-28 Display device
JPJP-P-2004-281667 2004-09-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090421A Division KR101056031B1 (en) 2004-09-28 2005-09-28 Display

Publications (2)

Publication Number Publication Date
KR20110057115A KR20110057115A (en) 2011-05-31
KR101100091B1 true KR101100091B1 (en) 2011-12-29

Family

ID=36238412

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050090421A KR101056031B1 (en) 2004-09-28 2005-09-28 Display
KR1020110045941A KR101100091B1 (en) 2004-09-28 2011-05-16 Integrated circuit for driving, display panel and display device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050090421A KR101056031B1 (en) 2004-09-28 2005-09-28 Display

Country Status (3)

Country Link
JP (1) JP4748963B2 (en)
KR (2) KR101056031B1 (en)
CN (2) CN100416351C (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2487435C1 (en) * 2009-06-16 2013-07-10 Шарп Кабусики Кайся Semiconductor chip and its structure for installation
US9324449B2 (en) 2012-03-28 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
JP2014053597A (en) * 2012-08-09 2014-03-20 Hitachi Chemical Co Ltd Chip type electronic component and connection structure
KR102540732B1 (en) 2018-07-20 2023-06-08 주식회사 엘엑스세미콘 Source Drive Integrated Circuit and Method Manufacturing The Same and Display Device Including The Same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237038B2 (en) * 1993-06-01 2001-12-10 カシオ計算機株式会社 Liquid crystal display
JPH0968715A (en) * 1995-09-01 1997-03-11 Hitachi Ltd Liquid crystal display device
JPH1116948A (en) * 1997-06-24 1999-01-22 Seiko Epson Corp Semiconductor device
JP3482826B2 (en) * 1997-08-01 2004-01-06 セイコーエプソン株式会社 IC mounting method, liquid crystal display device, electronic equipment, and liquid crystal display device manufacturing apparatus
JP3548682B2 (en) * 1998-03-25 2004-07-28 シャープ株式会社 Semiconductor chip and tape carrier package including the same
JP2002217237A (en) * 2001-01-17 2002-08-02 Toshiba Corp Planar display device
JP4747426B2 (en) * 2001-03-14 2011-08-17 日本テキサス・インスツルメンツ株式会社 Driving circuit
KR100857494B1 (en) * 2002-04-30 2008-09-08 삼성전자주식회사 Drive integrated circuit package and chip on glass liquid crystal display device using the same

Also Published As

Publication number Publication date
CN100416351C (en) 2008-09-03
JP4748963B2 (en) 2011-08-17
KR20060051747A (en) 2006-05-19
KR20110057115A (en) 2011-05-31
CN1758096A (en) 2006-04-12
CN101329483A (en) 2008-12-24
KR101056031B1 (en) 2011-08-10
CN101329483B (en) 2012-04-25
JP2006098496A (en) 2006-04-13

Similar Documents

Publication Publication Date Title
KR100473010B1 (en) Electro-optical device, inspection method therefor, and electronic equipment
US7167227B2 (en) Electrooptic device, driving IC, and electronic apparatus
US9360719B2 (en) Display device
US20060290871A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
EP2357512B1 (en) Electro-optical device and electronic apparatus
JP2002040472A (en) Method for manufacturing liquid crystal device, liquid crystal device and electronic equipment
US10353253B2 (en) Mounting substrate and display device
KR101100091B1 (en) Integrated circuit for driving, display panel and display device
US9110323B2 (en) Liquid crystal display device
US20080186293A1 (en) Display device including wiring board
KR100885378B1 (en) Liquid crystal display
US20040222272A1 (en) Solder printing mask, wiring board and production method thereof, electrooptical apparatus and production method thereof and electronic device and production method thereof
JP2009031464A (en) Liquid crystal device and electronic apparatus
US20190162994A1 (en) Electronic device
JP2004111808A (en) Wiring board, electro-optical device, and electronic apparatus
KR100839149B1 (en) Liquid crystal display device and method for manufacturing thereof
US11187935B2 (en) Display panel and display device
KR100774578B1 (en) Liquid crystal display device
KR100544817B1 (en) LCD Module
US20050219450A1 (en) Electro-optical device and electronic apparatus
US20230411324A1 (en) Display device and driver
JP4941203B2 (en) Mounting structure, inspection method for mounting structure, and electro-optical device
JP2009088096A (en) Mounting structure, electrooptical device, and electronic component mounting method
JP4036004B2 (en) ELECTRO-OPTICAL PANEL, ELECTRO-OPTICAL PANEL MANUFACTURING METHOD, DISPLAY DEVICE, AND ELECTRONIC DEVICE
KR20240013429A (en) Display apparatus

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9