KR101096219B1

KR101096219B1 - Method for fabricating semiconductor device

Info

Publication number: KR101096219B1
Application number: KR1020080030176A
Authority: KR
Inventors: 조윤석; 김명옥
Original assignee: 주식회사 하이닉스반도체
Priority date: 2008-04-01
Filing date: 2008-04-01
Publication date: 2011-12-22
Also published as: KR20090104980A

Abstract

본 발명은 단차가 존재하는 피식각층을 원하는 형상으로 패터닝하는 반도체 소자의 제조 방법을 제공하기 위한 것으로, 이를 위해 단차가 존재하는 피식각층상에 상기 단차보다 두껍게 평탄화막을 형성하는 단계, 상기 평탄화막 상에 하드마스크막 패턴을 형성하는 단계, 상기 하드마스크막 패턴을 식각장벽으로 상기 평탄화막을 식각하는 단계 및 식각된 상기 평탄화막을 식각장벽으로 단차가 존재하는 상기 피식각층을 식각하는 단계를 포함함으로써, 단차가 존재하는 피식각층을 원하는 형상으로 패터닝한다.The present invention provides a method of manufacturing a semiconductor device for patterning an etched layer having a step in a desired shape, and for this purpose, forming a planarization film thicker than the step on the etched layer having a step, on the planarizing film Forming a hard mask layer pattern on the substrate, etching the planarization layer using the hard mask layer pattern as an etch barrier, and etching the etched layer in which the step exists as an etch barrier. Pattern the etched layer in which it is present into a desired shape.

피식각층, 단차, 기판, 돌출패턴, 하드마스크막 Etching layer, step, substrate, protrusion pattern, hard mask film

Description

Semiconductor device manufacturing method {METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 반도체 소자의 패터닝 방법에 관한 것이다.TECHNICAL FIELD This invention relates to the manufacturing technique of a semiconductor element. Specifically, It is related with the patterning method of a semiconductor element.

반도체 소자의 리소그라피(lithography) 공정은 포토레지스트(photo resist)를 증착, 노광 및 현상하여 패터닝(patterning)하고, 이를 식각장벽으로 반사방지막(Organic Bottom Anti Reflect Coating) 및 피식각층을 식각하는 공정을 포함한다.The lithography process of a semiconductor device includes a process of depositing, exposing and developing photoresist, patterning the same, and etching the organic bottom anti reflect coating and the etched layer as an etch barrier. do.

도 1a 및 도 1b는 종래기술에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 1a에 도시된 바와 같이, 돌출패턴(12)이 형성된 피식각층(11)상에 반사방지막(13)을 형성하고, 반사방지막(13) 상에 포토레지스트 패턴(14)을 형성한다. 이때, 반사방지막(13)은 돌출패턴(12)으로 인해 두께가 다르게(D1>D2) 형성된다.As shown in FIG. 1A, the antireflection film 13 is formed on the etched layer 11 on which the protruding pattern 12 is formed, and the photoresist pattern 14 is formed on the antireflection film 13. At this time, the anti-reflection film 13 is formed with a different thickness (D1> D2) due to the protruding pattern 12.

도 1b에 도시된 바와 같이, 포토레지스트 패턴(14)을 식각장벽으로 반사방지막(13)을 식각하여 반사방지막 패턴(13A)을 형성한다. 이후, 반사방지막 패턴(13A) 을 식각장벽으로 돌출패턴(12) 및 피식각층(11)을 식각한다.As shown in FIG. 1B, the anti-reflection film 13 is etched using the photoresist pattern 14 as an etch barrier to form the anti-reflection film pattern 13A. Thereafter, the protruding pattern 12 and the etched layer 11 are etched using the anti-reflection film pattern 13A as an etch barrier.

그러나, 종래기술의 경우, 반사방지막(13)이 가장 두꺼운 부분(D1)을 기준으로 식각타겟(etch target)을 설정하기 때문에, 얇게 증착된 반사방지막(13)이 과도식각되어 폭이 변화(W1→W2)된다. 즉, 반사방지막(13)을 식각하여 피식각층(11)을 노출시키는 과정에서 이미 돌출패턴(12) 상의 반사방지막(13)은 식각되어 제거되며, 나아가 계속 진행되는 반사방지막(13)의 식각 공정에 의해 돌출패턴(12) 상의 반사방지막(13)의 폭이 감소(W1→W2)하는 것이다. 결과적으로, 반사방지막 패턴(13A)의 폭 차이는 하부층 식각시 그 형상이 전사되어 패턴 불량을 유발한다.However, in the related art, since the anti-reflection film 13 sets an etch target based on the thickest portion D1, the thinly deposited anti-reflection film 13 is over-etched to change its width (W1). → W2). That is, in the process of etching the anti-reflection film 13 to expose the etched layer 11, the anti-reflection film 13 on the protruding pattern 12 is etched and removed, and further, the etching process of the anti-reflection film 13 continues. As a result, the width of the anti-reflection film 13 on the protruding pattern 12 decreases (W1 → W2). As a result, the width difference of the anti-reflection film pattern 13A causes the pattern to be transferred when the lower layer is etched.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 단차가 존재하는 피식각층을 원하는 형상으로 패터닝하는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a method of manufacturing a semiconductor device for patterning an etched layer having a step into a desired shape.

상기의 목적을 달성하기 위한 본 발명의 반도체 소자 제조 방법은 단차가 존재하는 피식각층상에 상기 단차보다 두껍게 평탄화막을 형성하는 단계, 상기 평탄화막 상에 하드마스크막 패턴을 형성하는 단계, 상기 하드마스크막 패턴을 식각장벽으로 상기 평탄화막을 식각하는 단계 및 식각된 상기 평탄화막을 식각장벽으로 단차가 존재하는 상기 피식각층을 식각하는 단계를 포함한다.The semiconductor device manufacturing method of the present invention for achieving the above object is a step of forming a planarization film thicker than the step on the etched layer having a step, the step of forming a hard mask film pattern on the planarization film, the hard mask Etching the planarization layer using the film pattern as an etch barrier, and etching the etched layer in which the step exists as the etch barrier.

상술한 바와 같은 과제 해결 수단을 바탕으로 하는 본 발명은, 단차보다 두껍게 평탄화막을 형성하고, 두꺼운 평탄화막을 패터닝하여 식각장벽을 형성한다. 이때, 평탄화막이 두껍게 형성되기 때문에, 단차가 존재하는 피식각층을 원하는 형상으로 패터닝할 수 있다.The present invention based on the above-mentioned means for solving the problem, the planarization film is formed thicker than the step, and the thick planarization film is patterned to form an etch barrier. At this time, since the planarization film is formed thick, the etching target layer in which the step exists can be patterned into a desired shape.

따라서, 원하는 형상의 피식각층을 형성할 수 있어서, 반도체 소자의 신뢰성 및 안정성을 확보할 수 있다.Therefore, an etching target layer having a desired shape can be formed, thereby ensuring the reliability and stability of the semiconductor device.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도이다.2A through 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 2a에 도시된 바와 같이, 돌출패턴(22)이 형성된 피식각층(21)상에 제1하드마스크막(23)을 형성한다.As shown in FIG. 2A, the first hard mask layer 23 is formed on the etched layer 21 on which the protrusion pattern 22 is formed.

돌출패턴(22)은 피식각층(21)을 식각하여 형성할 수 있고, 증착 및 패터닝 공정을 진행하여 형성할 수 있다.The protrusion pattern 22 may be formed by etching the etched layer 21, and may be formed by performing a deposition and patterning process.

제1하드마스크막(23)은 돌출패턴(22)을 패터닝하기 위한 하드마스크막을 의미하며, 돌출패턴(22)의 단차를 따라 증착된다. 따라서, 돌출패턴(22)에 기인한 피식각층(21)의 단차는 그대로 유지된다.The first hard mask layer 23 refers to a hard mask layer for patterning the protrusion pattern 22 and is deposited along the step of the protrusion pattern 22. Therefore, the step of the etched layer 21 due to the protruding pattern 22 is maintained as it is.

제1하드마스크막(23)의 물질로는, 만약 돌출패턴(22)이 실리콘(Si)인 경우는 제1하드마스크막(23)을 산화막(oxide), 질화막(nitride) 및 화학기상증착(Chemical Vapor Deposition, CVD) 방식의 카본 폴리머(carbon polymer)로 이루어진 그룹 중에서 선택된 어느 하나의 박막으로 형성한다. 다른 경우로, 돌출패턴(22)이 산화막인 경우는 제1하드마스크막(23)을 질화막, 텅스텐(W)막 및 CVD방식의 카본 폴리머로 이루어진 그룹 중에서 선택된 어느 하나의 박막으로 형성한다. 여기서, CVD방식의 카본 폴리머의 예를 들면 비정질 카본(amorphous carbon)막일 수 있다.As the material of the first hard mask film 23, if the protrusion pattern 22 is silicon (Si), the first hard mask film 23 may be formed by oxide, nitride, and chemical vapor deposition ( Chemical Vapor Deposition (CVD) is formed of any one thin film selected from the group consisting of carbon polymer (carbon polymer). In another case, when the protrusion pattern 22 is an oxide film, the first hard mask film 23 is formed of any one thin film selected from the group consisting of a nitride film, a tungsten (W) film, and a CVD carbon polymer. Here, the CVD carbon polymer may be, for example, an amorphous carbon film.

또한, 제1하드마스크막(23)을 CVD방식의 카본 폴리머로 형성할 경우, 제1하드마스크막(23)을 패터닝하기 위한 또 하나의 하드마스크막이 필요하다. 제1하드마스크막(23)을 패터닝하기 위한 하드마스크막의 예를 들면, 실리콘산화막(SiO₂), 실리콘질화막 및 실리콘산화질화막으로 이루어진 그룹 중에서 선택된 어느 하나의 박막일 수 있다.In addition, when the first hard mask film 23 is formed of a CVD carbon polymer, another hard mask film for patterning the first hard mask film 23 is required. For example, the hard mask film for patterning the first hard mask film 23 may be any one thin film selected from the group consisting of a silicon oxide film (SiO ₂ ), a silicon nitride film, and a silicon oxynitride film.

이하 설명에서는 제1하드마스크막(23)을 CVD방식의 카본 폴리머가 아닌 산화막 또는 질화막인 것으로 설명하는바, 또 하나의 하드마스크막의 설명은 생략한다.In the following description, the first hard mask film 23 is described as being an oxide film or a nitride film instead of a CVD carbon polymer, and the description of another hard mask film is omitted.

이어서, 제1하드마스크막(23) 상에 평탄화막(24)을 형성한다.Next, a planarization film 24 is formed on the first hard mask film 23.

평탄화막(24)은 이후 진행될 패터닝 공정의 신뢰성을 확보하기 위해 형성되는 박막으로, 돌출패턴(22)의 높이 즉, 피식각층(21)의 단차 보다 4~10배 가량의 두께로 증착한다. 예를 들어, 피식각층(21)의 단차가 500Å일 경우, 평탄화막(24)은 2000~5000Å의 두께로 형성한다.The planarization film 24 is a thin film formed to ensure the reliability of the patterning process to be performed later. The planarization film 24 is deposited at a thickness of about 4 to 10 times greater than the height of the protrusion pattern 22, that is, the step of the etched layer 21. For example, when the step of the etched layer 21 is 500 kPa, the planarization film 24 is formed to a thickness of 2000-5000 kPa.

그리고, 평탄화막(24)은 피식각층(21)의 단차를 매우기 위해, 유동적인 액체(liquid) 상태의 박막으로 형성한다. 특히, 평탄화막(24)은 스핀온 카본막(spin on carbon)으로 형성하는 것이 바람직하다. 스핀온 카본막은 탄소(C), 수소(H) 및 산소(O) 원자가 결합된 박막으로 애싱(ashing) 공정으로 제거 가능한 박막이다.The planarization film 24 is formed of a thin liquid film in a liquid state in order to reduce the level of the etched layer 21. In particular, the planarization film 24 is preferably formed of a spin on carbon film. The spin-on carbon film is a thin film in which carbon (C), hydrogen (H), and oxygen (O) atoms are combined and is a thin film that can be removed by an ashing process.

이어서, 평탄화막(24) 상에 제2하드마스크막(25)을 형성한다.Subsequently, a second hard mask film 25 is formed on the planarization film 24.

제2하드마스크막(25)은 평탄화막(24)을 식각하기 위해 형성된 박막으로 실리콘산화질화막, 실리콘산화막 및 실리콘 함유 폴리머(Si contained polymer)로 이루 어진 그룹 중에서 선택된 적어도 어느 하나의 박막일 수 있다. 예를 들어, 실리콘산화막과 실리콘산화질화막의 적층구조일 수 있다. 만약 제2하드마스크막(25)을 실리콘산화막과 실리콘산화질화막의 적층구조로 형성할 경우, 후속 반사방지막을 생략할 수 있다. 실리콘산화질화막이 반사방지막의 역할을 대신할 수 있기 때문이다. 따라서, 공정의 단순화 효과를 도출해 낼 수 있다. 마찬가지로, 제2하드마스크막(25)을 실리콘 함유 폴리머로 형성한 경우도 상술한 공정의 단순화 효과를 도출해 낼 수 있다. 본 실시예에서는 반사방지막의 형성 공정을 진행하는 것으로 예시한다.The second hard mask layer 25 is a thin film formed to etch the planarization layer 24, and may be at least one thin film selected from the group consisting of a silicon oxynitride layer, a silicon oxide layer, and a silicon contained polymer. . For example, it may be a laminated structure of a silicon oxide film and a silicon oxynitride film. If the second hard mask film 25 is formed in a stacked structure of a silicon oxide film and a silicon oxynitride film, a subsequent anti-reflection film may be omitted. This is because the silicon oxynitride film can take the role of the antireflection film. Therefore, the simplification effect of a process can be derived. Similarly, when the second hard mask film 25 is formed of a silicon-containing polymer, the above-described simplification effect can be derived. In this embodiment, the process of forming the antireflection film is exemplified.

이어서, 제2하드마스크막(25) 상에 반사방지막(26)과 포토레지스트 패턴(27)을 순차적으로 형성한다.Subsequently, the antireflection film 26 and the photoresist pattern 27 are sequentially formed on the second hard mask film 25.

포토레지스트 패턴(27)은 돌출패턴(22)과 교차되는 방향으로 패터닝되며, 라인 형상(line profile)을 갖는다.The photoresist pattern 27 is patterned in a direction crossing the protrusion pattern 22 and has a line profile.

도 2b에 도시된 바와 같이, 포토레지스트 패턴(27)을 식각장벽으로 반사방지막(26)을 식각하고, 이후 제2하드마스크막(25)을 식각하여 제2하드마스크막 패턴(25A)을 형성한다. 이어서, 포토레지스트 패턴(27)과 반사방지막(26)을 제거한다.As shown in FIG. 2B, the anti-reflection film 26 is etched using the photoresist pattern 27 as an etch barrier, and then the second hard mask layer 25 is etched to form the second hard mask layer pattern 25A. do. Next, the photoresist pattern 27 and the antireflection film 26 are removed.

도 2c에 도시된 바와 같이, 제2하드마스크막 패턴(25A)을 식각장벽으로 평탄화막(24)을 식각하여 평탄화막 패턴(24A)을 형성한다. 이때, 피식각층(21)의 단차와 비교해 평탄화막(24)의 두께가 4~10배 두껍기 때문에, 단차에 의해 평탄화막(24)의 두께차가 발생하더라도, 전체 평탄화막(24)의 식각타겟에서 단차가 차지 하는 비율이 작아서 평탄화막 패턴(24A)의 폭 변화는 발생하지 않는다.As shown in FIG. 2C, the planarization layer 24 is etched using the second hard mask layer pattern 25A as an etch barrier to form the planarization layer pattern 24A. At this time, since the thickness of the planarization film 24 is 4 to 10 times thicker than the level of the etching target layer 21, even if the thickness difference of the planarization film 24 occurs due to the step, the etching target of the entire planarization film 24 Since the ratio occupied by the step is small, the width change of the planarization film pattern 24A does not occur.

또한, 평탄화막(24)이 두껍기 때문에 식각중 발생하는 식각폴리머 또한 다량으로 발생하는데, 이 식각폴리머가 식각되는 평탄화막(24)의 측벽에 흡착된다. 결과적으로, 식각되는 평탄화막(24)의 측벽 감소가 방지된다.In addition, since the planarization film 24 is thick, an etching polymer generated during etching is also generated in a large amount. The etching polymer is adsorbed on the sidewall of the planarization film 24 to be etched. As a result, sidewall reduction of the planarization film 24 to be etched is prevented.

이후, BOE(bufferd oxide etchant) 또는 불화수소(HF) 용액을 이용하는 습식 세정(wet cleaning)을 진행하여 식각폴리머를 제거한다.Thereafter, wet etching using a buffered oxide etchant (BOE) or hydrogen fluoride (HF) solution is performed to remove the etching polymer.

도 2d에 도시된 바와 같이, 평탄화막 패턴(24A)을 식각장벽으로 제1하드마스크막(23)을 식각하여 제1하드마스크막 패턴(23A)을 형성한다.As shown in FIG. 2D, the first hard mask layer 23 is etched using the planarization layer pattern 24A as an etch barrier to form the first hard mask layer pattern 23A.

제1하드마스크막(23)은 단차를 따라 증착된 박막이기 때문에 폭 변화는 발생하지 않는다.Since the first hard mask film 23 is a thin film deposited along a step, no width change occurs.

도 2e에 도시된 바와 같이, 제1하드마스크막 패턴(23A)을 식각장벽으로 돌출패턴(22) 및 피식각층(21)을 식각한다. (21A)는 식각된 피식각층을 의미한다.As illustrated in FIG. 2E, the protrusion pattern 22 and the etched layer 21 are etched using the first hard mask layer pattern 23A as an etch barrier. 21A means an etched layer to be etched.

전술한 바와 같은 본 발명의 실시예는, 단차가 발생된 피식각층에 상기 단차보다 두껍게 평탄화막을 형성한다. 이후, 평탄화막을 패터닝할 경우, 식각중 발생된 식각폴리머에 의해 평탄화막의 선폭 감소는 방지된다.According to the embodiment of the present invention as described above, the planarization film is formed thicker than the step in the etched layer where the step is generated. Subsequently, when the planarization film is patterned, reduction of the line width of the planarization film is prevented by the etching polymer generated during etching.

따라서, 식각된 평탄화막을 식각장벽으로 단차가 발생된 피식각층을 식각할 경우, 일정 선폭의 패턴을 획득할 수 있다.Therefore, when the etched layer having the step difference is etched using the etched planarization layer as an etch barrier, a pattern having a predetermined line width may be obtained.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식 을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill.

그리고, 상술한 실시예에서 피식각층의 단차는 돌출패턴에 의해 발생하는 것으로 예시하였으나, 피식각층상에 형성된 박막의 토폴로지 결함(topology defect)에 의해 형성될 수도 있다. 또한, 새들 핀 리세스 게이트(saddle fin recess gate) 또는 리세스 게이트 공정에서 활성영역과 소자분리막 사이의 단차일 수도 있다. In addition, in the above-described embodiment, the step of the etched layer is illustrated as being caused by the protrusion pattern, but may be formed by the topology defect of the thin film formed on the etched layer. In addition, there may be a step between the active region and the device isolation layer in a saddle fin recess gate or a recess gate process.

도 1a 및 도 1b는 종래기술에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도.1A and 1B are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도.2A through 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

21, 21A : 피식각층21, 21A: Etched layer

22 : 돌출패턴22: protrusion pattern

23 : 제1하드마스크막23: first hard mask film

24 : 평탄화막24: planarization film

25 : 제2하드마스크막25: second hard mask film

26 : 반사방지막26: antireflection film

27 : 포토레지스트 패턴27: photoresist pattern

Claims

Forming a planarization layer thicker than the step on the etched layer having the step;

Forming a hard mask layer pattern on the planarization layer;

Etching the planarization layer using the hard mask layer pattern as an etch barrier; And

Etching the etched layer having a step with the etched planarization layer as an etch barrier

Wherein the semiconductor device is a semiconductor device.

Claim 2 has been abandoned due to the setting registration fee.

The method of claim 1,

A method of manufacturing a semiconductor device, wherein the planarization film is formed to a thickness of 4 to 10 times the step difference.

Claim 3 was abandoned when the setup registration fee was paid.

The method of claim 1,

A method for manufacturing a semiconductor device, wherein the planarization film is formed into a thin film in a liquid state.

Claim 4 was abandoned when the registration fee was paid.

The method of claim 1,

A method of manufacturing a semiconductor device, wherein the planarization film is formed as a spin on carbon film.

Claim 5 was abandoned upon payment of a set-up fee.

The method of claim 1,

The hard mask film pattern may be formed by using an antireflection film and a photoresist pattern after depositing the hard mask film or by using only a photoresist pattern after depositing the hard mask film.

Claim 6 was abandoned when the registration fee was paid.

The method of claim 1,

The hard mask film pattern is a semiconductor device manufacturing method of forming a thin film of any one selected from the group consisting of a silicon oxynitride film, a silicon oxide film and a silicon-containing polymer.

Claim 7 was abandoned upon payment of a set-up fee.

The method of claim 1,

And a hard mask layer interposed between the etched layer and the planarization layer.