KR101095531B1 - Ｅｓｄ 보호층을 포함한 ｌｅｄ 용 기판 및 이를 이용한 ｌｅｄ 패키지 및 이의 제조방법 - Google Patents

Ｅｓｄ 보호층을 포함한 ｌｅｄ 용 기판 및 이를 이용한 ｌｅｄ 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR101095531B1
KR101095531B1 KR1020100005140A KR20100005140A KR101095531B1 KR 101095531 B1 KR101095531 B1 KR 101095531B1 KR 1020100005140 A KR1020100005140 A KR 1020100005140A KR 20100005140 A KR20100005140 A KR 20100005140A KR 101095531 B1 KR101095531 B1 KR 101095531B1
Authority
KR
South Korea
Prior art keywords
esd protection
protection layer
substrate
led
insulating substrate
Prior art date
Application number
KR1020100005140A
Other languages
English (en)
Other versions
KR20110085378A (ko
Inventor
황덕기
임재청
한영주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100005140A priority Critical patent/KR101095531B1/ko
Publication of KR20110085378A publication Critical patent/KR20110085378A/ko
Application granted granted Critical
Publication of KR101095531B1 publication Critical patent/KR101095531B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은, 절연기판의 양면에 형성된 회로부를 전기적으로 연결하도록 상기 절연기판을 관통하는 회로연결부를 포함하되, 상기 절연기판의 적어도 일부를 형성하는 ESD 보호층을 포함하는 것을 특징으로 하는 ESD 보호층을 포함한 LED 용 기판 및 이를 이용한 LED 패키지 및 이의 제조방법에 관한 것이다. 이에 의해, 칩 단위의 ESD 보호가 가능한 LED 패키지를 제조할 수 있다. 또한, 인쇄기법을 이용하여 LED 용 기판과 LED 웨이퍼 간의 공극을 없애, 접착력을 강화할 수 있다.

Description

ＥＳＤ 보호층을 포함한 ＬＥＤ 용 기판 및 이를 이용한 ＬＥＤ 패키지 및 이의 제조방법{SUBSTRATE FOR LIGHT EMITTING DIODE COMPRISING ELECTROSTATIC DISCHARGE PROTECT LAYER AND LED PACKAGE USING THE SAME AND MANUFACTURING METHOD THEREOF}
본 발명은 LED용 기판 및 이를 이용한 LED 패키지 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 칩 단위의 ESD 보호가 가능한 LED 패키지를 제조할 수 있도록, ESD 보호층을 포함한 LED 용 기판 및 이를 이용한 LED 패키지 및 이의 제조방법에 관한 것이다.
발광 다이오드(diode)는 순방향으로 전압을 가했을 때 발광하는 반도체 소자이다. LED (Light Emitting Diode, 엘이디) 라고도 불린다. 발광 원리는 전계 발광 효과를 이용하고 있다. 또한, 수명도 백열전구보다 상당히 길다. 발광색은 사용되는 재료에 따라서 다르며 자외선 영역에서 가시광선, 적외선 영역까지 발광하는 것을 제조할 수 있다. 일리노이 대학의 닉 호로니악이 1962년에 최초로 개발하였다. 또한, 오늘날까지 여러 가지 용도로 사용되었으며 향후 형광등이나 전구를 대체할 광원으로 기대되고 있다.
도 1은 종래 기술에 따른 ESD 보호용 제어 다이오드가 장착된 LED 패키지의 단면도를 나타낸다. 도 1을 참조하면, 종래 기술에 따른 ESD 보호용 제어 다이오드가 장착된 LED 패키지는 절연기판상에 LED 웨이퍼가 실장되어 있고, LED 웨이퍼의 양극은 와이어를 통해 제 1 양극, 양극 연결부, 제 2양극으로 전기적으로 연결되며, LED 웨이퍼의 음극은 와이어를 통해 제 1음극, 음극 연결부, 제 2음극으로 전기적으로 연결된다. 한편, 고효율 LED의 경우 전기 (ESD; Electrostatic discharge)에 매우 취약한 구조로 되어있으며, 이를 보완하기 위해 LED 패키지의 경우 ESD보호용 제너다이오드나 바리스터 등을 실장 하게 된다.
그러나 위의 그림과 같이 제너 다이오드를 실장하기 위해서는 패키지 공법이나, SMT등 표면실장 공법을 이용해야 하므로 생산성, 수율 등의 문제가 제기된다. 또한, 최근 개발되고 있는 WL-CSP (Wafer Level Chip Scale Package) LED는 대응이 불가능한 구조이다. 왜냐하면, 제너다이오드, 바리스터를 실장하기 위해서는 기판이 LED Wafer보다 커야 하므로, Wafer size와 기판 Size가 동일하거나 거의 비슷한 구조에서는 추가 실장이 불가능하기 때문이다.
따라서, 칩사이즈 구조를 유지하면서도, ESD 보호를 위한 기능을 구현할 수 있는 LED 패키지의 기술이 필요하다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, ESD 보호기능을 구현하며, 칩 사이즈 구조를 갖는 LED 용 기판 및 이를 이용한 LED 패키지 및 이의 제조방법을 제공하는 데 있다.
본 발명에 따른 ESD 보호층을 포함한 LED 용 기판의 구조는, 절연기판의 양면에 형성된 회로부를 전기적으로 연결하도록 상기 절연기판을 관통하는 회로연결부를 포함하되, 상기 절연기판의 적어도 일부를 형성하는 ESD 보호층을 포함하는 것을 특징으로 하여, 칩 사이즈 구조를 갖는 ESD 보호기능이 구현된 LED 패키지에 사용될 기판을 제공한다.
여기서, 상기 회로부를 구체적으로 표현하면, 상기 절연기판 일면의 회로부는 제 1양극 및 제 1음극을 포함하고, 상기 절연기판 타면의 회로부는 제 2양극 및 제 2음극을 포함하며, 상기 회로연결부는 상기 제 1양극과 제 2양극을 연결하는 양극연결부 및 제 1음극과 제 2음극을 연결하는 음극연결부를 포함하는 구조를 가질 수 있다.
여기서, 상기 ESD 보호층은 단일층으로 구성될 수도 있으며, 또한, 서로 이격된 복수의 층으로 구성될 수도 있다.
또한, 상기 보호층은 필러, 수지, 분산제, 및 첨가제를 포함할 수 있고, 이 경우, 상기 필러 및 수지는 각각, Ag, W, Pt, 및 Pd 중에서 선택된 금속 파우더 및 에폭시 수지이거나, BaAl2O4 또는 ZnS 중에서 선택된 이온전도를 이용하는 세라믹 파우더 및 에폭시 수지인 것이 바람직하다.
특히, 상기 금속 파우더 및 에폭시 수지의 비율은 1:0.1 ~1:0.7wt 이거나, 상기 세라믹 파우더 및 에폭시 수지의 비율은 1:0.1 ~1:0.7wt 인 것이 바람직하다.
또한, 본 발명에 따른 ESD 보호층을 포함한 LED 패키지의 구조는, 전술한 LED 용 기판의 일면에 형성된 LED 웨이퍼를 포함하되, 상기 제 1, 2 양극 및 제 1, 2 음극 중 상기 LED 웨이퍼와 상기 LED 용 절연기판의 접촉면에 형성된 양극 및 음극은 상기 절연기판 내부에 매립된 것을 특징으로 하여, ESD 보호가 되는 칩 사이즈의 LED 패키지를 제공하며, 특히, LED 용 기판과 LED 웨이퍼 간에 공극이 없어 접착력이 증가시킬 수 있다.
또한, 이러한 ESD 보호층을 포함한 LED 패키지를 제조하는 방법은, (a) 사파이어 기판상에 LED 웨이퍼를 형성하는 단계; (b) 상기 LED 웨이퍼상에 제 1양극 및 제 1음극을 형성하는 단계; (c) 상기 LED 웨이퍼 및 제 1양극 및 제 1음극상에 ESD 보호층 및/또는 양극 연결부 및 음극 연결부를 페이스트 또는 잉크를 인쇄 및 경화시켜 제 1양극 및 제 1음극을 매립하는 단계; (d) 상기 양극 연결부 및 음극 연결부상에 상기 제 1양극 및 제 1음극과 전기적으로 연결되도록 제 2양극 및 제 2음극을 형성하는 단계; 및 (e) 상기 사파이어 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 ESD 보호층을 포함하는 것을 특징으로 한다.
여기서, 페이스트 또는 잉크 상태의 절연재료를 인쇄하여 상기 ESD 보호층, 양극연결부, 음극 연결부, 제 1양극, 및 제 1음극을 매립하는 단계를 더 포함할 수도 있다.
또한, 상기 (c) 단계의 보호층은 필러, 수지, 분산제, 및 첨가제를 포함할 수 있으며, 이 경우, 상기 필러 및 수지는 각각, Ag, W, Pt, 및 Pd 중에서 선택된 금속 파우더 및 에폭시 수지이거나, BaAl2O4 또는 ZnS 중에서 선택된 이온전도를 이용하는 세라믹 파우더 및 에폭시 수지인 것이 바람직하다.
본 발명에 의해, 칩 단위의 ESD 보호가 가능한 LED 패키지를 제조할 수 있다. 또한, 인쇄기법을 이용하여 LED 용 기판과 LED 웨이퍼 간의 공극을 없애, 접착력을 강화할 수 있다.
도 1은 종래 기술에 따른 ESD 보호용 제어 다이오드가 장착된 LED 패키지의 단면도
도 2a 는 본 발명의 일 실시형태에 따른 ESD 보호층을 포함한 LED 용 기판을 이용한 LED 패키지의 단면도
도 2b, 2c, 2d는 본 발명의 또 다른 실시형태에 따른 ESD 보호층을 포함한 LED 용 기판을 이용한 LED 패키지의 단면도
도 3은 본 발명의 일 실시형태에 따른 ESD 보호층을 포함하는 LED 패키지의 제조공정을 나타내는 블록도
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 LED 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 2a 는 본 발명의 일 실시형태에 따른 ESD 보호층을 포함한 LED 용 기판을 이용한 LED 패키지의 단면도를 나타낸다. 도 2a 를 참조하면, 절연기판 (110)의 양면에 각각 회로부 (120a, 120b, 140a, 및 140b) 가 형성된다. 또한, 이와 같이 양면에 형성된 회로부 (120a, 120b, 140a, 및 140b)를 전기적으로 연결하도록 절연기판 (110)을 관통하는 회로연결부 (130a 및 130b)가 형성되어 있다. 더욱 상세하게는, 예를 들어, 절연기판 (110)의 일면에 형성된 회로부는 제 1양극 (120a)및 제 1음극 (120b)으로 구성되고, 절연기판 (110)의 타면에 형성된 회로부는 제 2양극 (140a) 및 제 2음극 (140b)로 구성될 수 있다. 또한, 회로연결부는 제 1양극 (120a)과 제 2양극 (140a)을 연결하는 양극연결부 (130a) 및 제 1음극 (120b)과 제 2음극 (140b)을 연결하는 음극연결부 (130b)로 구성될 수 있다.
또한, ESD 보호층 (190)은 제 1, 2 양극 (120a 및 140a) 및 양극연결부 (130a) 중 임의의 하나에 일부가 연결되고, 제 1, 2 음극 (120b 및 140b) 및 음극 연결부 (130b) 중 임의의 하나에 또 다른 일부가 연결됨이 바람직하나 반드시 연결될 필요는 없다. 왜냐하면 ESD 보호층의 일부가 연결되지 않는다 하더라도 과전류가 흐를때 전자가 건너뛰어 이동할 수 있기 때문이다.
이와 같은 ESD 보호층 (190)은, 정전기가 LED 패키지에 발생할 경우 ESD 보호층 (190)에서 터널링 (Tunneling) 효과에 의해 효과적으로 정전기를 감소시킬 수 있다. 더욱 상세하게는, 평소에는 부도체로 작용하는 ESD 보호층 (190)이 일정전류 이상에서는 도전체가 되어 LED 웨이퍼 (150)에 과전류가 흐르지 않도록 제 1, 2 양극 (120a 및 140a), 제 1, 2 음극 (120b 및 140b) 중 그라운드에 접지 (미도시)된 부분을 따라 정전기를 방출한다. 본 도면은 이러한 ESD 보호층 (190)이 절연기판 (110)의 전체를 구성하고 있는 예를 도시한 것이다.
또한, ESD 보호층 (190)의 재료는 필러, 수지, 용매, 분산제, 및 첨가제를 포함하나, 제조가 완성된 이후에는 용매는 휘발되어 남아있지 않다. 여기서, 필러 및 수지는 각각, Ag, W, Pt, 및 Pd 중에서 선택된 금속 파우더 및 에폭시 수지이거나, BaAl2O4 또는 ZnS 중에서 선택된 이온전도를 이용하는 세라믹 파우더 및 에폭시 수지인 것이 바람직하다. 또한, ESD 보호층은 다양한 유전율을 가질 수도 있다. 특히, 상기 금속 파우더 및 에폭시 수지의 비율은 1:0.1 ~1:0.7wt 인 것이 바람직하며, 상기 세라믹 파우더 및 에폭시 수지의 비율은 1:0.1 ~1:0.7wt 인 것이 바람직하다. 또한, ESD 보호층의 두께는 2㎛ 이상인 것이 바람직하며, 아래에 도시된 도 2b 및 도 2c 와 같이 절연기판의 일부로 구성될 수 있기 때문에, 절연기판 (110) 두께 이하로 구성된다.
도 2b 및 2c는 본 발명의 또 다른 실시형태에 따른 ESD 보호층을 포함한 LED 용 기판을 이용한 LED 패키지의 단면도를 나타낸다. 본 실시형태의 구조는 ESD 보호층 (190)이 절연기판 (110)의 일부를 형성하는 것을 제외하고는 도 2a 의 구조와 동일하다. 단 도 2a 내지 도 2c 의 공통점은 ESD 보호층 (190)이 단일층으로 연결되어 있다는 것이다.
도 2d 는 본 발명의 또 다른 실시형태에 따른 ESD 보호층을 포함한 LED 용 기판을 이용한 LED 패키지의 단면도를 나타낸다. 도 2d를 참조하면, ESD 보호층 (190)이 복수의 이격된 층으로 구성된다. 정전기가 발생하여 일정 전류 이상이 흐르면, 전자가 이격된 거리를 건너뛰어 다른 층으로 흐르게 되어 단일층과 마찬가지로 LED 웨이퍼 (150)를 보호한다.
특히, 도 2a 내지 도 2d 에서는 제 1양극 (120a) 및 제 1음극 (120b)이 절연기판 (110) 내부에 매립되어 있는 구조를 도시하였다. 이와 같은 구조는 LED 용 기판과 LED 웨이퍼 (150) 간의 공극을 없애, 접착력을 강화함으로써 신뢰성을 향상시킨다. 그러나 절연기판 (110) 내부에 ESD 보호층 (190)이 매립된 구조는, 종래의 칩 사이즈의 LED 패키지와 같이 LED 용 기판과 LED 웨이퍼 간의 공극이 존재하는 구조에서도 사용될 수 있음은 물론이다.
도 3은 본 발명의 일 실시형태에 따른 ESD 보호층을 포함하는 LED 패키지의 제조공정을 나타내는 블록도이다. 도 3을 참조하면, 사파이어 기판상에 LED 웨이퍼를 형성한다 (S1). 그 후, LED 웨이퍼상에 제 1양극 및 제 1음극을 형성한다(S2). 그리고 LED 웨이퍼 및 제 1양극 및 제 1음극상에 ESD 보호층 및/또는 제 양극 연결부 및 음극 연결부를 페이스트 또는 잉크 인쇄 및 경화시켜 제 1양극 및 제 1음극을 매립한다 (S3). 이에 의해 LED 기판과 LED 웨이퍼 간의 공극을 없앨 수 있다. 이 경우, 절연기판 내부의 일부로서 ESD 보호층을 형성하기 위해 페이스트 또는 잉크 상태의 절연재료를 인쇄하여 ESD 보호층, 양극연결부, 음극 연결부, 제 1양극, 및 제 1음극을 매립할 수도 있다.
또한, ESD 보호층은 잉크 또는 페이스트 인쇄 또는 스핀 공법을 이용하여 구성 가능하며, 잉크 또는 페이스트 상태에서는 필러 (filler), 수지, 용매 (Solvent), 분산제, 및 첨가제로 구성되며, 경화 이후에는 용매가 휘발되며, 일부 수지에 대해서는 변형이 생길 수 있다.
또한, 저온경화 (상온 ~ 600도 이하)를 위하여, 고분자 물질이 첨가되는데, 그 종류는 polyacrylate resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin: PPE, polyphenilene oxide resin: PPO, polyphenylenesulfides resin, cyanate ester resin, benzocyclobutene: BCB, Polyamido-amine Dendrimers(PAMAM), 및 Polypropylene-imine Dendrimers(PPI), 및 PAMAM 내부 구조 및 유기-실리콘 외면을 갖는 데드리머인 PAMAM-OS를 단독 또는 이들의 조합을 포함한 수지로 구성된다.
여기서, 절연층과 고분자 물질을 혼합하기 위해 사용되는 혼합 방식은 볼밀, 유성 볼밀, 임펠라 믹싱, Bead Mill, Basket Mill 을 이용한다. 이 경우, 고른 분산을 위하여 용매와 분산제가 사용될 수 있으며, 용매의 경우 점도 조절을 위해 첨가되는데, 잉크의 경우 3 ~ 400Cps, Paste의 경우 1000 ~ 1백만 Cps 가 정정하다. 또한, 그 종류는 물, 메탄올(Methanol), 에탄올(ethanol), 이소프로판올(isopropanol), 부틸카비톨(butylcabitol), MEK, 톨루엔(toluene), 자일렌(xylene), 디에틸렌글리콜(DiethyleneGlycol: DEG), 포름아미드(Formamide: FA), α-테르핀네올(α-terpineol: TP), γ-부티로락톤(γ-butylrolactone: BL), 메틸셀루로솔브(Methylcellosolve: MCS), 프로필메틸셀루로솔브(Propylmethylcellosolve: PM) 중 단독 또는 복수의 조합을 포함한다.
또한, 분산제의 경우 비이온 계면활성제, 양이온 계면활성제, 음이온 계면활성제, 옥틸알콜(octyl alcohol) 및 아크릴계 고분자로 이루어진 군에서 선택된 하나 이상을 포함한다.
추가적으로 입자간 결합을 증가 시키기 위해, 1-Trimethylsilylbut-1-yne-3-ol, Allytrimethylsilane, Trimethylsilyl methanesulfonate, Trimethylsilyl tricholoracetate, Methyl trimethylsilylacetate, Trimethylsilyl propionic acid 등의 실란 계열의 첨가물이 들어 갈 수 있으나, 이의 경우 겔화 (gelation)의 위험성이 있으므로 첨가의 선택 및 함량에 신중을 기해야 한다.
그 다음, 양극 연결부 및 음극 연결부상에 상기 제 1양극 및 제 1음극과 전기적으로 연결되도록 제 2양극 및 제 2음극을 형성하고 (S4), 마지막으로 사파이어 기판을 제거하여 (S5) LED 패키지를 완성한다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 절연기판 120a: 제 1양극
120b: 제 1음극 130a: 양극 연결부
130b: 음극 연결부 140a: 제 2양극
140b: 제 2음극 150: LED 웨이퍼
160: 제너 다이오드 170: 와이어
180: 몰딩부 190: ESD 보호층

Claims (13)

  1. 절연기판;
    상기 절연기판의 양면에 각각 형성된 회로부들;
    상기 절연기판의 양면에 형성된 회로부들을 전기적으로 연결하도록 상기 절연기판을 관통하는 회로연결부를 포함하되,
    상기 절연기판에 매립되며, 상기 절연기판의 양면에 형성된 회로부들 및 상기 회로연결부중 적어도 하나에 연결되는 ESD 보호층을 포함하는 것을 특징으로 하는 ESD 보호층을 포함한 LED 용 기판.
  2. 제 1항에 있어서,
    상기 절연기판 일면의 회로부는 제 1양극 및 제 1음극을 포함하고, 상기 절연기판 타면의 회로부는 제 2양극 및 제 2음극을 포함하며, 상기 회로연결부는 상기 제 1양극과 제 2양극을 연결하는 양극연결부 및 제 1음극과 제 2음극을 연결하는 음극연결부를 포함하는 것을 특징으로 하는 ESD 보호층을 포함한 LED 용 기판.
  3. 제 1항에 있어서,
    상기 ESD 보호층은 단일층으로 구성된 것을 특징으로 하는 ESD 보호층을 포함한 LED 용 기판.
  4. 제 1항에 있어서,
    상기 ESD 보호층은 서로 이격된 복수의 층으로 구성된 것을 특징으로 하는 ESD 보호층을 포함한 LED 용 기판.
  5. 제 1항에 있어서,
    상기 ESD 보호층은 필러, 수지, 분산제, 및 첨가제를 포함하는 것을 특징으로 하는 ESD 보호층을 포함한 LED 용 기판.
  6. 제 5항에 있어서,
    상기 필러 및 수지는 각각,
    Ag, W, Pt, 및 Pd 중에서 선택된 금속 파우더 및 에폭시 수지이거나,
    BaAl2O4 또는 ZnS 중에서 선택된 이온전도를 이용하는 세라믹 파우더 및 에폭시 수지인 것을 특징으로 하는 ESD 보호층을 포함한 LED 용 기판.
  7. 제 6항에 있어서,
    상기 금속 파우더 및 에폭시 수지의 비율은 1:0.1 ~1:0.7wt 인 것을 특징으로 하는 ESD 보호층을 포함한 LED 용 기판.
  8. 제 6항에 있어서,
    상기 세라믹 파우더 및 에폭시 수지의 비율은 1:0.1 ~1:0.7wt 인 것을 특징으로 하는 ESD 보호층을 포함한 LED 용 기판.
  9. 제 2항의 ESD 보호층을 포함한 LED 용 절연기판의 일면에 형성된 LED 웨이퍼를 포함하되,
    상기 제 1, 2 양극 및 제 1, 2 음극 중 상기 LED 웨이퍼와 상기 LED 용 절연기판의 접촉면에 형성된 양극 및 음극은 상기 절연기판 내부에 매립된 것을 특징으로 하는 ESD 보호층을 포함한 LED 패키지.
  10. (a) 사파이어 기판상에 LED 웨이퍼를 형성하는 단계;
    (b) 상기 LED 웨이퍼상에 제 1양극 및 제 1음극을 형성하는 단계;
    (c) 상기 LED 웨이퍼 및 제 1양극 및 제 1음극상에 ESD 보호층 및 양극 연결부와 음극 연결부를 페이스트 또는 잉크를 인쇄 및 경화시켜 제 1양극 및 제 1음극을 매립하는 단계;
    (d) 상기 양극 연결부 및 음극 연결부상에 상기 제 1양극 및 제 1음극과 전기적으로 연결되도록 제 2양극 및 제 2음극을 형성하는 단계; 및
    (e) 상기 사파이어 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 ESD 보호층을 포함한 LED 패키지 제조 방법.
  11. 제 10항에 있어서,
    상기 (c) 단계는,
    페이스트 또는 잉크 상태의 절연재료를 인쇄하여 상기 ESD 보호층, 양극연결부, 음극 연결부, 제 1양극, 및 제 1음극을 매립하는 단계를 더 포함하는 것을 특징으로 하는 ESD 보호층을 포함한 LED 패키지 제조 방법.
  12. 제 10항에 있어서,
    상기 (c) 단계의 보호층은 필러, 수지, 분산제, 및 첨가제를 포함하는 것을 특징으로 하는 ESD 보호층을 포함한 LED 패키지 제조 방법.
  13. 제 12항에 있어서,
    상기 필러 및 수지는 각각,
    Ag, W, Pt, 및 Pd 중에서 선택된 금속 파우더 및 에폭시 수지이거나,
    BaAl2O4 또는 ZnS 중에서 선택된 이온전도를 이용하는 세라믹 파우더 및 에폭시 수지인 것을 특징으로 하는 ESD 보호층을 포함한 LED 패키지 제조 방법.
KR1020100005140A 2010-01-20 2010-01-20 Ｅｓｄ 보호층을 포함한 ｌｅｄ 용 기판 및 이를 이용한 ｌｅｄ 패키지 및 이의 제조방법 KR101095531B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100005140A KR101095531B1 (ko) 2010-01-20 2010-01-20 Ｅｓｄ 보호층을 포함한 ｌｅｄ 용 기판 및 이를 이용한 ｌｅｄ 패키지 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100005140A KR101095531B1 (ko) 2010-01-20 2010-01-20 Ｅｓｄ 보호층을 포함한 ｌｅｄ 용 기판 및 이를 이용한 ｌｅｄ 패키지 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110085378A KR20110085378A (ko) 2011-07-27
KR101095531B1 true KR101095531B1 (ko) 2011-12-19

Family

ID=44922182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100005140A KR101095531B1 (ko) 2010-01-20 2010-01-20 Ｅｓｄ 보호층을 포함한 ｌｅｄ 용 기판 및 이를 이용한 ｌｅｄ 패키지 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101095531B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102452488B1 (ko) * 2017-05-29 2022-10-11 삼성전자주식회사 웨이퍼 프로브 카드 및 이를 포함하는 분석 장치 및 웨이퍼 프로브 카드의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638871B1 (ko) 2005-06-22 2006-10-27 삼성전기주식회사 발광 다이오드 패키지 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638871B1 (ko) 2005-06-22 2006-10-27 삼성전기주식회사 발광 다이오드 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20110085378A (ko) 2011-07-27

Similar Documents

Publication Publication Date Title
CN110024142B (zh) 半导体器件和包括半导体器件的显示装置
US9240395B2 (en) Waterproof surface mount device package and method
TW511302B (en) Optoelectric element
JP2007027752A (ja) Ｌｅｄパッケージ及びその製造方法
US20120205695A1 (en) Light-emitting diode device
US20090284130A1 (en) Light emitting device
KR102204273B1 (ko) 발광 다이오드 장치
CN107210352A (zh) 发光元件
CN102468291B (zh) 发光装置及其制造方法
US8476667B2 (en) Optoelectronic component
CN109244265B (zh) 有机发光二极管和制造其的方法
US20100244662A1 (en) Electroluminescent phosphor-converted light source and method for manufacturing the same
KR101095531B1 (ko) Ｅｓｄ 보호층을 포함한 ｌｅｄ 용 기판 및 이를 이용한 ｌｅｄ 패키지 및 이의 제조방법
KR101197778B1 (ko) Ｅｓｄ 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법
CN109844970B (zh) 具有反射侧覆层的发光器件封装
US9219206B2 (en) Package and manufacturing method of the same
CN102376864B (zh) 发光元件
KR101093181B1 (ko) Ｌｅｄ 패키지 및 그 제조방법
KR20170123153A (ko) 발광 소자 패키지 및 이를 포함하는 조명 장치
KR101662239B1 (ko) 발광 소자, 그 제조 방법 및 발광 소자 패키지
KR101118040B1 (ko) Ｌｅｄ 패키지 및 그 제조방법
US10290617B2 (en) LED light source comprising an electronic circuit
KR102445531B1 (ko) 발광 소자
CN117794298A (zh) 一种发光屏体及其制备方法
KR101548369B1 (ko) 백색 oled 광원 구현을 위한 형광 시트 제조 방법 및 이를 이용하여 구현된 백색 oled 광원

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 8