KR101088808B1 - Chip embedded printed circuit board and manufacturing method thereof - Google Patents

Chip embedded printed circuit board and manufacturing method thereof Download PDF

Info

Publication number
KR101088808B1
KR101088808B1 KR1020090082885A KR20090082885A KR101088808B1 KR 101088808 B1 KR101088808 B1 KR 101088808B1 KR 1020090082885 A KR1020090082885 A KR 1020090082885A KR 20090082885 A KR20090082885 A KR 20090082885A KR 101088808 B1 KR101088808 B1 KR 101088808B1
Authority
KR
South Korea
Prior art keywords
substrate
circuit board
circuit pattern
printed circuit
plating layer
Prior art date
Application number
KR1020090082885A
Other languages
Korean (ko)
Other versions
KR20110024756A (en
Inventor
박영순
이경수
이남동
Original Assignee
주식회사 이수페타시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이수페타시스 filed Critical 주식회사 이수페타시스
Priority to KR1020090082885A priority Critical patent/KR101088808B1/en
Publication of KR20110024756A publication Critical patent/KR20110024756A/en
Application granted granted Critical
Publication of KR101088808B1 publication Critical patent/KR101088808B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 소자 내장형 인쇄회로기판 및 그 제조 방법에 관한 것이다. 본 발명은 a) 상하면의 전기 도통을 위한 비아홀과 회로 패턴을 구비하는 제 1 기판을 형성하는 단계; b) 상기 회로 패턴 중 소자가 배치될 부분에 도금층을 형성하는 단계; c) 상기 도금층에 소자를 부착하는 단계; 및 d) 비아홀, 회로 패턴 및 상기 소자를 수용하기 위한 소자 수용부를 구비하는 제 2 기판을 상기 제 1 기판에 적층시키는 단계를 포함하는 것을 특징으로 하는 소자 내장형 인쇄회로기판의 제조 방법을 제공한다. 본 발명에 따르면 회로 형성 후 소자를 부착함으로써 정밀도를 향상시킬 수 있고, 미세회로를 구현하기 쉬울 뿐 아니라, 다양한 크기의 부품을 인쇄회로기판에 삽입 할 수 있다는 효과가 있다.The present invention relates to a device embedded printed circuit board and a method of manufacturing the same. The present invention comprises the steps of: a) forming a first substrate having via holes and circuit patterns for upper and lower electrical conduction; b) forming a plating layer on a portion of the circuit pattern on which the device is to be disposed; c) attaching an element to the plating layer; And d) stacking a second substrate having a via hole, a circuit pattern, and a device accommodating part for accommodating the device on the first substrate. According to the present invention, by attaching an element after circuit formation, the precision can be improved, and the micro circuit can be easily implemented, and various size components can be inserted into the printed circuit board.

PCB, 소자 내장형 인쇄회로기판, 임베디드 PCB PCB, embedded circuit board, embedded PCB

Description

소자 내장형 인쇄회로기판 및 그 제조 방법{Chip embedded printed circuit board and manufacturing method thereof}Chip embedded printed circuit board and manufacturing method thereof

본 발명은 소자 내장형 인쇄회로기판 및 그 제조 방법에 관한 것이다. 더욱 상세하게는 소자가 부착되는 부분에 소요되는 솔더의 양을 감소시키면서도 솔더와 회로간의 결합력이 저하되는 것을 방지하는 소자 내장형 인쇄회로기판 및 그 제조 방법에 관한 것이다.The present invention relates to a device embedded printed circuit board and a method of manufacturing the same. More specifically, the present invention relates to a device-embedded printed circuit board and a method of manufacturing the same, which reduce the amount of solder required to a part to which the device is attached, while preventing the bonding force between the solder and the circuit from being lowered.

일반적으로 PCB(Printed Circuit Board : 인쇄회로기판)는 여러 종류의 부품을 페놀(Phenol)수지 또는 에폭시(Epoxy)수지로 된 평판 위에 탑재하고, 각 부품간을 연결하는 회로를 수지평판의 표면에 밀집, 단축하여 고정시킨 회로기판이다. 과거에는 전선을 이용하여 회로를 구성하여 부품들을 연결하는 방식이 사용되었다. 그러나, 이 경우 배선의 오연결이나 납땜과정에서의 단락 우려가 있기 때문에 토대 위에 금속의 회로를 구성하여 신뢰성을 높이는 PCB가 이를 대체하게 되었다. In general, a PCB (Printed Circuit Board) mounts a variety of components on a flat plate made of phenol or epoxy resin, and the circuits connecting each component are concentrated on the surface of the resin flat plate. The circuit board is shortened and fixed. In the past, circuits were used to connect components by using wires. However, in this case, there is a fear of incorrect connection of the wiring or short circuit in the soldering process. Therefore, a PCB having high reliability by constructing a metal circuit on the foundation has been replaced.

PCB는 가전기기로부터 첨단 컴퓨터, 통신기기, 산업용 기기 및 군사용 기기에 이르기까지 모든 전자제품의 근간을 이루는 핵심부품이다. 따라서 사용되는 기기에 따라 설계회로 및 제조방법이 서로 다른 소량, 다품종으로 주문 생산되며, 생 산공정이 복잡하고 고도의 기술이 필요하다. 또한 사용범위가 매우 다양하고, 이를 이용하는 제품의 기술개발 속도가 빨라 전형적인 장치산업이면서도 기술변화에 빠르게 대응할 수 있는 기술 및 자금력이 요구되는 산업이다.PCBs are the core components of all electronic products, from home appliances to advanced computers, communications, industrial and military equipment. Therefore, according to the equipment used, the design circuit and manufacturing method are produced in small quantities and many kinds of different, and the production process is complicated and requires high technology. In addition, the scope of use is very diverse, and the speed of technological development of products using the same is a typical device industry, but it is an industry that requires technology and funding ability to respond quickly to technological change.

PCB는 표면에 반도체, 수동부품 등 각종 부품들을 실장하고 고정시켜주는 역할을 하기 때문에 높은 기계적 강도가 요구된다. 즉 부품이 탑재되면서 PCB가 휜다든지 회로의 단선이 일어나는 현상이 발생해서는 안 된다. 또한 물리적인 손상이 없더라도 부품동작에 따른 발열과 임피던스 문제 등이 해결되어야 한다. 최근 부품의 동작속도가 증가함에 따라 발생하는 제반 현상에 대한 내구성이 요구되는 것이다.Since PCB plays a role of mounting and fixing various components such as semiconductor and passive components on the surface, high mechanical strength is required. That is, when the component is mounted, the PCB should not be broken or the circuit will be disconnected. In addition, even if there is no physical damage, heat generation and impedance problems due to component operation must be solved. In recent years, the durability of various phenomena that is required as the operation speed of the component increases.

한편, 전자제품의 경박 단소화로 인해 관련 부품들의 소형화, 경량화가 치열하게 요구되고 있는데 이에 따라 각각의 부품을 개별적으로 소형화, 경량화 시키는 방법 이외에 여러 가지 부품들을 집적시켜 하나의 모듈(module)로 만들거나 또는 실장밀도를 향상시키기 위하여 저항(resistor, R), 축전기(capacitor, C), 인덕터(inductor, L) 등의 수동소자들을 다층인쇄회로기판(multi-layered printed circuit board)에 내장시키는 기술이 연구되고 있다.On the other hand, due to the light and small size of electronic products, miniaturization and weight reduction of related components are intensified. Accordingly, in addition to the method of miniaturizing and lightweighting each component individually, various components can be integrated into one module. Technology to embed passive elements such as resistors (R), capacitors (C), inductors (L), etc. in a multi-layered printed circuit board to improve the mounting density. Is being studied.

이러한 내장형 인쇄 회로 기판은 폼 타입(Formed type)과 인서트 타입(Inserted type) 두 가지로 나누어 질 수 있다. 폼 타입 인쇄회로 기판은 커패시터, 레지스터, 인덕터 등의 역할을 하는 재료를 기판 내부에 삽입하여 기존의 칩 커패시터, 레지스터, 인덕터의 역할을 대체하는 기술을 말하는 것으로, 수동소자인 커패시터가 인쇄회로기판의 일부분으로 통합되어 있다면 커패시터 내장형 인쇄회로 기판, 레지스터가 인쇄회로 기판의 일부분으로 통합되어 있다면 레지스터 내장형 인쇄회로 기판이라고 한다. Such embedded printed circuit boards may be classified into two types, a foamed type and an inserted type. Form type printed circuit board refers to a technology of replacing a conventional chip capacitor, resistor, and inductor by inserting a material that functions as a capacitor, a resistor, and an inductor into the board. A capacitor-embedded printed circuit board, if integrated in one part, or a resistor-embedded printed circuit board, if a resistor is integrated as part of a printed circuit board.

이런 폼 타입의 인쇄 회로 기판은 수동소자의 60% 정도를 점유하는 커패시터를 내장함으로써 기존 대비 40% 이상의 기판 사이즈를 줄이는 효과를 가져 올 수 있으며, 고주파에서의 낮은 임피던스로 인해 전기적 특성의 향상을 가져 올 수 있다. 그러나 이러한 폼 타입은 일반 실장 부품에 비해 고용량 재료가 개발이 되어 있지 않기 때문에 적용 범위가 좁아 실제로 작은 수의 수동 소자만을 내장하게 되는데 이 경우 기술적, 생산적, 성능적 장점이 미비하여 각각의 개별 부품을 직접 기판에 내장시키는 인서트 타입의 인쇄회로 기판이 개발되고 있다.This form-type printed circuit board has the effect of reducing the size of the board by more than 40% compared to the existing by incorporating a capacitor that occupies about 60% of the passive elements, and improves electrical characteristics due to low impedance at high frequencies. Can come. However, this foam type has a narrow application range because no high-capacity material has been developed compared to the general mounting parts, and thus only a small number of passive elements are actually built. In this case, each individual part has a lack of technical, productive and performance advantages. Insert type printed circuit boards that are directly embedded in a substrate have been developed.

인서트 타입 임베디드 PCB는 능동소자를 직접 인쇄 회로 기판에 내장할 경우 능동소자 인서트 임베디드 PCB, 수동 소자를 직접 인쇄 회로 기판에 내장할 경우 수동소자 인서트 임베디드 PCB라고 한다.Insert-type embedded PCBs are called active element insert embedded PCBs when active devices are embedded directly on printed circuit boards, and passive element insert embedded PCBs when passive devices are directly embedded on printed circuit boards.

종래기술에 따른 개별소자 인쇄회로 기판은 칩을 먼저 기판 내에 내장시키고 기판과 연결시키는 칩 퍼스트(Chip First) 공정과 칩을 기판과 연결 시키고 나중에 기판에 내장시키는 칩 라스트(Chip Last) 공정이 있다. 즉, 칩 퍼스트 공정은 칩을 Face-up 배치시킨 후 그 상부에 다층 인쇄 회로 기판을 만든 후 기판 내에 내장 시킨 것이고, 칩 라스트 공정은 다층 인쇄 회로 기판을 만든 후 이 인쇄 회로 기판의 내부 또는 최상층 부에 형성된 캐비티(Cavity) 내에 칩을 face-down 시켜 인쇄회로 기판에 내장 시킨 것이다. The individual element printed circuit board according to the prior art includes a chip first process in which a chip is first embedded in the substrate and connected to the substrate, and a chip last process in which the chip is connected to the substrate and later embedded in the substrate. In other words, the chip first process is to place a chip on a face-up and to make a multilayer printed circuit board on top of the chip, and then to embed the chip into the substrate, and the chip last process is to make a multilayer printed circuit board and then to the inside or top layer of the printed circuit board. The chip is face-down in the cavity formed in the embedded circuit board.

상기와 같은 방법들은 칩을 부착 시키는 물질로 접착성 테이프를 사용하고 있다. 접착성 테이프를 사용하는 방법은 캐비티 내에 칩을 접착성 테이프로 가부착후 칩과 기판을 연결하는 방법으로 작은 사이즈의 칩인 경우에 위치 정밀도를 맞추기 어렵고, 메꿈, 건조 공정, 표면처리 등의 공정을 거치므로 프로세스가 길어지는 단점이 있다. 또한, 칩을 전기적으로 연결 시키기 위한 공정이 필요하므로 칩 손상 및 공차 불량이 발생할 수 있다.The above methods use adhesive tape as a material for attaching the chip. The method of using adhesive tape is a method of connecting the chip and the substrate after attaching and attaching the chip in the cavity with the adhesive tape. Because of the process, the process is long. In addition, since a process for electrically connecting the chip is required, chip damage and tolerance may occur.

본 발명은 소자가 부착되는 부분에 도금층을 형성하여 회로의 손상을 방지하고, 솔더의 결합력을 향상시키는 소자 내장형 인쇄회로기판 및 소자 내장형 인쇄회로기판의 제조 방법을 제공하는 것을 그 목적으로 한다.An object of the present invention is to provide a device-embedded printed circuit board and a method of manufacturing a device-embedded printed circuit board to form a plating layer on a portion to which the device is attached to prevent damage to the circuit and to improve the bonding strength of the solder.

상기한 목적을 달성하기 위해 본 발명은 a) 비아홀과 회로 패턴을 구비하는 제 1 기판을 형성하는 단계; b) 상기 회로 패턴 중 소자가 배치될 부분에 도금층을 형성하는 단계; c) 상기 도금층에 소자를 부착하는 단계; 및 d) 비아홀, 회로 패턴 및 상기 소자를 수용하기 위한 소자 수용부를 구비하는 제 2 기판을 상기 제 1 기판에 적층시키는 단계를 포함하는 것을 특징으로 하는 소자 내장형 인쇄회로기판의 제조 방법을 제공한다.The present invention to achieve the above object is a) forming a first substrate having a via hole and a circuit pattern; b) forming a plating layer on a portion of the circuit pattern on which the device is to be disposed; c) attaching an element to the plating layer; And d) stacking a second substrate having a via hole, a circuit pattern, and a device accommodating part for accommodating the device on the first substrate.

여기서, 상기 소자 수용부는 상기 제 2 기판을 관통하여 형성되며, 상기 d) 단계 이후의 단계로 e) 비아홀과 회로 패턴을 구비하는 제 3 기판을 상기 제 2 기판에 적층하는 단계를 더 포함할 수 있다.The device accommodating part may be formed through the second substrate, and the method may further include e) stacking a third substrate having a via hole and a circuit pattern on the second substrate after the step d). have.

또한, 상기 각 기판과 기판 사이에는 프리프레그를 배치시켜 적층시키고, 상기 적층된 기판들을 열 압착하는 단계를 더 포함할 수 있다.The method may further include disposing prepregs between the substrates and the substrates, and thermally compressing the stacked substrates.

또한, 상기 b) 단계는 금, 은, 구리, 니켈, 주석 및 코발트 중에서 선택되는 어느 하나 또는 둘 이상의 도전성 금속을 도금하여 도금층을 형성할 수 있다.In addition, in step b), a plating layer may be formed by plating one or two or more conductive metals selected from gold, silver, copper, nickel, tin, and cobalt.

또한, 상기 c) 단계는 무연솔더 또는 도전성 페이스트를 이용하여 상기 소자 를 상기 도금층에 부착하는 것을 특징으로 한다.In addition, the step c) is characterized in that to attach the device to the plating layer using a lead-free solder or conductive paste.

또한, 상기 b) 단계와 상기 c) 단계의 사이에는 상기 도금층이 형성된 제 1 기판을 옥사이드 처리하는 단계가 더 포함될 수 있다.In addition, an oxide treatment may be further included between the step b) and the step c).

한편, 본 발명은 비아홀과 회로 패턴을 구비하는 제 1 기판; 상기 회로 패턴 중 소자가 부착될 부분에 형성되는 도금층; 상기 도금층에 부착되는 소자; 및 비아홀, 회로 패턴 및 상기 소자를 수용하기 위한 소자 수용부를 구비하고, 상기 제 1 기판에 압착되는 제 2 기판을 포함하는 것을 특징으로 하는 소자 내장형 인쇄회로기판을 제공한다.On the other hand, the present invention is a first substrate having a via hole and a circuit pattern; A plating layer formed on a portion of the circuit pattern to which the device is attached; An element attached to the plating layer; And a second substrate which is provided with a via hole, a circuit pattern, and an element accommodating part for accommodating the element, and which is pressed against the first substrate.

여기서 상기 소자 수용부는 상기 제 2 기판을 관통하여 형성되고, 상기 제 2 기판에 적층되며, 비아홀과 회로 패턴을 구비하는 제 3 기판을 더 포함할 수 있다.The device accommodating part may further include a third substrate formed through the second substrate, stacked on the second substrate, and having a via hole and a circuit pattern.

또한, 상기 소자 수용부는 입구의 반대측이 폐쇄된 홈의 형태로 형성될 수 있다.In addition, the device receiving portion may be formed in the form of a groove in which the opposite side of the inlet is closed.

또한, 상기 각 기판과 기판 사이에는 프리프레그가 삽입될 수 있다.In addition, a prepreg may be inserted between the substrates and the substrates.

또한, 상기 도금층은 금, 은, 구리, 니켈, 주석 및 코발트 중에서 선택되는 어느 하나 또는 둘 이상의 도전성 금속으로 이루어질 수 있다.In addition, the plating layer may be made of any one or two or more conductive metals selected from gold, silver, copper, nickel, tin, and cobalt.

또한, 상기 소자는 무연솔더 또는 도전성 페이스트에 의해 상기 도금층에 부착된 것을 특징으로 한다.In addition, the device is characterized in that attached to the plating layer by a lead-free solder or conductive paste.

또한, 상기 도금층이 형성된 제 1 기판은 옥사이드 처리된 것을 특징으로 한다.In addition, the first substrate on which the plating layer is formed is characterized in that the oxide treatment.

본 발명에 따르면 회로 형성 후 소자를 부착함으로써 정밀도를 향상시킬 수 있고, 미세회로를 구현하기 쉬울 뿐 아니라, 다양한 크기의 부품을 인쇄회로기판에 삽입 할 수 있다는 효과가 있다. 또한, 환경 규제 대상 물질인 납을 사용하지 않으므로 환경친화적이라는 장점이 있다.According to the present invention, by attaching an element after circuit formation, the precision can be improved, and the micro circuit can be easily implemented, and various size components can be inserted into the printed circuit board. In addition, there is an advantage that it is environmentally friendly because it does not use lead, which is an environmental regulation material.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세하게 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 첨가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 실시될 수 있음은 물론이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals are used as much as possible even if displayed on different drawings. In addition, detailed description is abbreviate | omitted when it is judged that it may obscure the summary of this invention. In addition, preferred embodiments of the present invention will be described below, but the technical idea of the present invention may be implemented by those skilled in the art without being limited or limited thereto.

도 1은 본 발명의 바람직한 실시예에 따른 소자 내장형 인쇄회로기판의 제조 과정을 나타낸 흐름도이고, 도 2는 본 발명의 바람직한 실시예에 따른 소자 내장형 인쇄회로기판의 단면도이며, 도 3은 도 2의 제 1 기판의 제조과정을 나타낸 도면이고, 도 4는 도 2의 제 2 기판의 제조과정을 나타낸 도면이다.1 is a flowchart illustrating a manufacturing process of a device embedded printed circuit board according to a preferred embodiment of the present invention, FIG. 2 is a cross-sectional view of a device embedded printed circuit board according to a preferred embodiment of the present invention, and FIG. 4 is a view showing a manufacturing process of the first substrate, Figure 4 is a view showing a manufacturing process of the second substrate of FIG.

이하, 도 1 내지 도 4를 참고하여 본 발명의 바람직한 실시예에 따른 소자 내장형 인쇄회로기판(100)과 그 제조방법을 설명한다.Hereinafter, a device embedded printed circuit board 100 and a method of manufacturing the same will be described with reference to FIGS. 1 to 4.

본 발명의 바람직한 실시예에 따른 소자 내장형 인쇄회로기판(100)은 상하면의 전기 도통을 위한 비아홀(112)과 회로 패턴(116)을 구비하는 제 1 기판(110), 회로 패턴(116) 중 소자(140)가 부착될 부분에 형성되는 도금층(120), 도금층(120)에 부착되는 소자(140) 및 상하면의 전기 도통을 위한 비아홀(152)과 회로 패턴(158)과 상기 소자(140)를 수용하기 위한 소자 수용부(156)를 구비하고, 상기 제 1 기판(110)에 압착되는 제 2 기판(150)을 포함한다. 여기서, 제 1 기판(110)과 제 2 기판(150) 사이에는 기판(110,150) 간의 접착력을 향상시키는 프리프레그(170)가 더 삽입될 수 있다.The device-embedded printed circuit board 100 according to the preferred embodiment of the present invention is a device of the first substrate 110 and the circuit pattern 116 having the via hole 112 and the circuit pattern 116 for the electrical conduction of the upper and lower surfaces. A plating layer 120 formed on a portion to which the 140 is to be attached, an element 140 attached to the plating layer 120, and a via hole 152, a circuit pattern 158, and the element 140 for electrical conduction of upper and lower surfaces thereof. An element accommodating part 156 for accommodating the second substrate 150 may be pressed against the first substrate 110. Here, a prepreg 170 may be further inserted between the first substrate 110 and the second substrate 150 to improve adhesion between the substrates 110 and 150.

이러한 소자 내장형 인쇄회로기판(100)을 제조하기 위해서는 먼저 비아홀(112)과 회로 패턴(116)을 구비하는 제 1 기판(110)을 형성한다(S100).In order to manufacture the device-embedded printed circuit board 100, first, a first substrate 110 having a via hole 112 and a circuit pattern 116 is formed (S100).

제 1 기판(110)에 형성되는 비아홀(112)은 제 1 기판(110) 상하면의 전기 도통을 위한 것으로 드릴 가공을 통해 형성될 수 있는데 CNC(Computer Numerical Control) 드릴 또는 레이저 드릴과 같은 드릴링 머신을 이용하여 천공할 수 있다.The via hole 112 formed in the first substrate 110 is for electric conduction on the upper and lower surfaces of the first substrate 110. The via hole 112 may be formed by drilling. A drilling machine such as a CNC (Computer Numerical Control) drill or a laser drill may be used. Can be drilled.

이 상태에서의 제 1 기판(110)은 일반적으로 기판의 기재로써 주로 사용되는 절연체인 페놀이나 에폭시로 이루어져 있어 회로가 연결되지 않은 상태이며, 단지 비아홀(112)을 통해 층간 연결을 위한 공간만이 확보된 상태이다. 따라서 비아홀(112)이 형성된 제 1 기판(110)의 표면과 비아홀(112)의 내측에는 도전성 금속을 도금하거나 금속박을 적층하여 회로의 연결을 위한 사전작업을 수행한다. 이때, 제 1 기판(110)의 도금에 사용되는 도전성 금속 또는 금속박으로는 전기전도성 및 비용적 측면을 고려할 때 구리를 사용하는 것이 유리하다.In this state, the first substrate 110 is generally composed of phenol or epoxy, which is an insulator mainly used as a substrate of the substrate, so that the circuit is not connected. Only the space for the interlayer connection through the via hole 112 is provided. It is secured. Therefore, plating of conductive metal or metal foil is performed on the surface of the first substrate 110 on which the via holes 112 are formed and on the inside of the via holes 112 to perform preliminary work for connecting the circuits. At this time, it is advantageous to use copper as the conductive metal or metal foil used for plating the first substrate 110 in consideration of electrical conductivity and cost.

도전성 금속으로 도금 또는 금속박이 적층된 제 1 기판(110)은 부식의 과정을 거쳐 회로 패턴(116)을 형성하게 된다.The first substrate 110, in which plating or metal foil is laminated with a conductive metal, forms a circuit pattern 116 through a corrosion process.

예를 들어 동박이 적층된 제 1 기판에서 회로 패턴(116)은 드라이 필름(dry film)의 라미네이션-노광-현상의 과정을 거쳐 형성될 수 있다.For example, in the first substrate on which copper foil is laminated, the circuit pattern 116 may be formed through a lamination-exposure-development process of a dry film.

즉, 드라이 필름을 동박이 적층된 제 1 기판(110)에 라미네이션 한 뒤에 회로 패턴(116)의 형태가 출력된 아트워크 필름을 이용하여 노광(exposure)과 현상(development) 과정을 거치도록 하는 것이다. That is, after laminating the dry film to the first substrate 110 on which copper foil is laminated, an exposure and development process is performed using an artwork film on which the form of the circuit pattern 116 is output. .

참고로 노광은 드라이 필름이 라미네이트 된 제 1 기판(110)에 아트워크 필름을 밀착시킨 후 자외선을 쪼여 감광재가 빛에 반응하도록 하는 과정이고, 현상은 배선 이외의 부분에 대응하는 드라이 필름을 용해시켜 제거하는 과정이다.For reference, exposure is a process of contacting the artwork film to the first substrate 110 on which the dry film is laminated, and then irradiating ultraviolet light so that the photosensitive material reacts to light. It is a process of removal.

상기 현상 과정을 거친 후 배선이 필요한 부분에 남아 있는 드라이 필름은 부식 레지스트(etching resist)의 역할을 하게 되는데, 이는 부식과정에서 배선이 형성되지 않는 부분의 동박만을 부식시킬 수 있도록 한다. 회로를 형성하지 않는 부분의 동박을 부식시킨 후 남아있는 드라이 필름을 제거하는 것으로 회로 패턴(116)을 형성할 수 있게 된다.After the development process, the dry film remaining in the portion where wiring is required serves as an etching resist, which allows only the copper foil of the portion where the wiring is not formed during corrosion. The circuit pattern 116 can be formed by removing the dry film remaining after the copper foil of the portion not forming the circuit is corroded.

이와 같이 형성된 회로 패턴(116)에서 소자(140)가 배치될 부분에는 도금층(120)을 형성한다(S110).In the circuit pattern 116 formed as described above, a plating layer 120 is formed on a portion where the device 140 is to be disposed (S110).

회로 패턴(116)에 소자(140)를 부착시키기 위해 솔더링을 하는 과정에서 사용되는 솔더의 양이 과하게 되면 장력이 너무 커져서 회로에 균열이 발생할 가능성이 크고, 솔더의 양이 적으면 회로와 솔더간의 결합력이 저하되는 문제점이 있다. If the amount of solder used in the soldering process to attach the device 140 to the circuit pattern 116 is excessive, the tension is too high, which may cause cracks in the circuit. There is a problem that the bonding force is lowered.

상기와 같은 문제를 해결하기 위해 본 실시예에서 도금층(120)은 솔더와의 결합력이 우수한 금, 은, 주석, 구리, 니켈 및 코발트 중에서 선택되는 어느 하나 또는 둘 이상의 도전성 금속을 회로패턴(116)의 소자(140)가 부착될 부분에 도금하여 형성한다. 이렇게 함으로써 도금층(120)의 크기를 작게 하더라도 솔더와의 결합력을 향상시킬 수 있고, 사용되는 솔더의 양을 감소시킬 수 있게 되는 것이다. 이 중에서 특히 금, 은 및 주석은 솔더와의 결합력이 우수하여 내열 필름에 도금할 경우 향상된 솔더링성을 나타낸다는 장점이 있다.In order to solve the above problems, in the present embodiment, the plating layer 120 may include any one or two or more conductive metals selected from gold, silver, tin, copper, nickel, and cobalt having excellent bonding strength with solder. The device 140 is formed by plating on the portion to be attached. By doing so, even if the size of the plating layer 120 is reduced, the bonding force with the solder can be improved and the amount of solder used can be reduced. Among them, gold, silver, and tin are particularly excellent in bonding strength with solder and have an advantage of showing improved solderability when plated on a heat-resistant film.

상술한 바와 같이 도금층(120)을 형성한 후에는 제 1 기판(110)을 옥사이드(130) 처리한다(S120). 이때, 도금층(120)은 제 1 기판(110)의 옥사이드(130) 처리시 소자(140)가 부착될 부분이 산화되는 것을 방지하는 역할을 하게 된다.After the plating layer 120 is formed as described above, the first substrate 110 is treated with an oxide 130 (S120). In this case, the plating layer 120 serves to prevent the portion to which the device 140 is attached is oxidized when the oxide 130 of the first substrate 110 is processed.

제 1 기판(110)과 후술하는 제 2 기판(150)은 옥사이드(130,160) 처리되는데 이와 같은 옥사이드(130,160) 처리를 통해 기판(110,150) 간의 접착력 및 내열성을 향상시킬 수 있게 된다.The first substrate 110 and the second substrate 150, which will be described later, are treated with oxides 130 and 160, and thus the adhesion and heat resistance between the substrates 110 and 150 can be improved through the oxide 130 and 160 treatment.

옥사이드 처리를 위해서 사용되는 물질을 특별히 한정하는 것은 아니지만, 브라운 옥사이드(Brown Oxide) 또는 블랙 옥사이드(Black Oxide) 중 어느 하나의 물질을 이용하여 옥사이드 처리를 하는 것이 가능하다.The material used for the oxide treatment is not particularly limited, but the oxide treatment may be performed using any one of brown oxide and black oxide.

참고로 옥사이드 공정은 화학적인 방법으로 동박의 표면을 산화시켜 거칠기를 부여하는 것으로 구체적으로는 흑화처리를 행하여 동박의 표면에 Cu2O 또는 CuO를 석출시키는데 Cu2O는 갈색을 띄므로 브라운 옥사이드라 하고, CuO는 흑색을 띄므로 블랙 옥사이드라 한다. Note that the oxide process is to impart a roughness by oxidizing the surface of the copper foil by chemical methods specifically sikineunde subjected to a blackening treatment to deposit a Cu 2 O or CuO on the surface of the copper foil Cu 2 O is because assuming its brown brown oxide La CuO is black, so it is called black oxide.

블랙 옥사이드는 양산시의 안정성이 좋고 접착강도 및 내열성이 우수한 반면 에 흑화처리에 의해 형성된 내층의 산화막이 디스미어 및 동도금 공정중에 산 성분의 침투를 받아 환원됨으로써 홀내벽의 동박이 핑크 색으로 변하여 나타나는 핑크링이 발생하기 쉬운 단점이 있다. While black oxide has good stability in mass production and excellent adhesion strength and heat resistance, the oxide film of the inner layer formed by blackening treatment is reduced by being penetrated by acid component during the desmear and copper plating process, so that the copper foil of the inner wall of the hole turns pink. The disadvantage is that rings are likely to occur.

이와 비교하여 브라운 옥사이드는 핑크링에 대해서는 내성이 강하지만 접착강도가 블랙 옥사이드 보다는 약하다. 그럼에도 불구하고 처리 후에 동박표면의 거칠기의 감소와 같은 변화가 적다는 장점이 있다.In comparison, brown oxide is more resistant to pink rings, but the adhesive strength is weaker than black oxide. Nevertheless, there is an advantage that there is little change such as a decrease in the roughness of the copper foil surface after the treatment.

상술한 바와 같이 옥사이드 처리를 수행한 후에는 도금층(120)에 소자(140)를 부착한다(S130).After the oxide treatment is performed as described above, the device 140 is attached to the plating layer 120 (S130).

이때 소자(140)의 부착에는 주석, 은, 구리, 비스무트 및 인듐 중에서 선택되는 어느 하나의 금속을 포함하는 무연솔더 또는 실버 페이스트, 구리 페이스트, 주석-구리 페이스트와 같은 도전성 페이스트를 이용할 수 있다.At this time, the attachment of the device 140 may use a conductive paste such as lead-free solder or silver paste, copper paste, tin-copper paste, including any one metal selected from tin, silver, copper, bismuth, and indium.

이러한 무연솔더와 도전성 페이스트는 납을 함유하고 있지 않아 일반적으로 납을 주성분으로 하고 있어 환경적 규제대상이 되는 솔더 페이스트, 솔더 크림 등과 같은 솔더링 부재를 대체할 수 있는 솔더링 부재이다.These lead-free solders and conductive pastes do not contain lead and are generally made of lead, which is a soldering member that can replace soldering members, such as solder paste and solder cream, which are environmentally regulated.

소자(140)를 부착한 후에는 소자(140)가 부착된 제 1 기판(110)의 건조공정을 수행하는데 제 1 기판(110)을 건조시키는 과정에서 산화막이나 유기물이 생성될 수 있다. 이러한 산화막 및 유기물을 제거하기 위해서 제 1 기판(110)에 대한 표면처리 공정이 수행된다(S140).After attaching the device 140, an oxide film or an organic material may be generated during the drying process of the first substrate 110 to which the device 140 is attached. In order to remove the oxide layer and the organic material, a surface treatment process is performed on the first substrate 110 (S140).

이러한 표면처리는 플라즈마 표면처리 공정을 통해 수행될 수 있는데, 플라즈마 표면처리를 통해 제 1 기판(110) 및 소자(140)와 솔더 조인트 부분에 발생된 산화막 및 유기물을 제거할 수 있으며, 플라즈마의 저온특성으로 인해 제 1 기판(110)과 소자(140)에 열변형을 일으키지 않으면서 제품의 품질을 높일 수 있는 장점이 있다. The surface treatment may be performed through a plasma surface treatment process. The surface treatment may remove the oxide film and the organic material generated on the first substrate 110 and the device 140 and the solder joint, and the low temperature of the plasma. Due to the characteristics, there is an advantage that the quality of the product can be improved without causing thermal deformation to the first substrate 110 and the device 140.

제 1 기판(110)에 소자(140)를 부착시킨 후에는 도 4에 도시된 바와 같이 상하면의 전기 도통을 위한 비아홀(152), 회로 패턴(158) 및 상기 소자(140)를 수용할 수있도록 형성되는 소자 수용부(156)를 구비하는 제 2 기판(150)을 제 1 기판(110)에 적층시킨다(S150).After attaching the device 140 to the first substrate 110, as shown in FIG. 4, the via hole 152, the circuit pattern 158, and the device 140 for accommodating the upper and lower surfaces may be accommodated. The second substrate 150 including the formed element accommodating part 156 is stacked on the first substrate 110 (S150).

여기서, 제 2 기판(150)에 형성되는 비아홀(152), 회로 패턴(158) 및 옥사이드(160) 처리는 제 1 기판(110)을 형성할 때의 과정과 동일하게 형성될 수 있다.The via hole 152, the circuit pattern 158, and the oxide 160 formed on the second substrate 150 may be formed in the same manner as the process of forming the first substrate 110.

제 2 기판(150)에 구비되는 소자 수용부(156)는 소자(140)를 제 1 기판(110)과 제 2 기판(150) 사이에 임베디드(embedded) 시키기 위한 것으로 소자(140)를 감쌀 수 있도록 입구의 반대측이 폐쇄된 홈의 형태로 형성된다.The element accommodating part 156 provided in the second substrate 150 is to embed the element 140 between the first substrate 110 and the second substrate 150 and may surround the element 140. So that the opposite side of the inlet is formed in the form of a closed groove.

제 1 기판(110)에 제 2 기판(150)을 적층시킬 때에는 제 1 기판(110)과 제 2 기판(150) 사이에 기판간의 접착력을 향상시켜 각 기판들을 일체화시키는 프리프레그(170)를 배치시키고, 열 프레스를 이용하여 열 압착시킨다. 이러한 열 압착을 위해 프레스 라미네이트 공정을 이용할 수 있다.When the second substrate 150 is stacked on the first substrate 110, a prepreg 170 is disposed between the first substrate 110 and the second substrate 150 to improve adhesion between the substrates to integrate the respective substrates. And thermal compression using a heat press. Press lamination processes can be used for this thermal compression.

열 압착시 프리프레그가 완전히 경화되기 위해서는 170~175℃에서 20~25분간은 기판이 압착되어야 한다. 압력을 가할 때는 초기에 최대압력을 가하면 스트레스로 인해 틀어짐이 발생하므로 초기 5~10분간은 압력을 낮게 유지한 다음에 최대 압력을 가함으로써 열 압착 공정을 수행한다.In order to completely cure the prepreg during thermal compression, the substrate should be compressed for 20 to 25 minutes at 170 to 175 ° C. When pressure is applied, the maximum pressure is initially applied, which causes distortion due to stress. Therefore, the thermocompression process is performed by keeping the pressure low for the first 5 to 10 minutes and then applying the maximum pressure.

도 5는 본 발명의 다른 실시예에 따른 소자 내장형 인쇄회로기판의 제조 과정을 나타낸 흐름도이고, 도 6은 본 발명의 다른 실시예에 따른 소자 내장형 인쇄회로기판의 단면도이며, 도 7은 도 6의 제 1 기판의 제조과정을 나타낸 도면이고, 도 8은 도 6의 제 2 기판의 제조과정을 나타낸 도면이며, 도 9는 도 6의 제 3 기판의 제조과정을 나타낸 도면이다.5 is a flowchart illustrating a manufacturing process of an element embedded printed circuit board according to another embodiment of the present invention, FIG. 6 is a cross-sectional view of an element embedded printed circuit board according to another embodiment of the present invention, and FIG. 8 is a view illustrating a manufacturing process of the first substrate, FIG. 8 is a view showing a manufacturing process of the second substrate of FIG. 6, and FIG. 9 is a view showing a manufacturing process of the third substrate of FIG. 6.

이하, 도 5 내지 도 9를 참고하여 본 발명의 다른 실시예에 따른 소자 내장형 인쇄회로기판(200)과 그 제조방법을 설명한다.Hereinafter, a device-embedded printed circuit board 200 and a method of manufacturing the same will be described with reference to FIGS. 5 to 9.

본 발명의 다른 실시예에 따른 소자 내장형 인쇄회로기판(200)은 상하면의 전기 도통을 위한 비아홀(212)과 회로 패턴(216)을 구비하는 제 1 기판(210), 회로 패턴(216) 중 소자(240)가 부착될 부분에 형성되는 도금층(220), 도금층(220)에 부착되는 소자(240), 상하면의 전기 도통을 위한 비아홀(252)과 회로 패턴(258)과 상기 소자(240)를 수용하기 위해 상하로 관통형성되는 소자 수용부(256)를 구비하고, 상기 제 1 기판(210)에 압착되는 제 2 기판(250) 및 제 2 기판(250)에 적층되며, 상하면의 전기도통을 위한 비아홀(272)과 회로 패턴(276)을 구비하는 제 3 기판(270)을 포함한다. 바람직하게 상기 각 기판(210,250,270) 사이에는 각 기판(210,250,270) 간의 접착력을 향상시키는 프리프레그(290)가 삽입된다.The device-embedded printed circuit board 200 according to another embodiment of the present invention is a device of the first substrate 210 and the circuit pattern 216 having a via hole 212 and a circuit pattern 216 for upper and lower electrical conduction. A plating layer 220 formed on a portion to which the 240 is to be attached, an element 240 attached to the plating layer 220, a via hole 252, a circuit pattern 258, and the device 240 for electrical conduction of upper and lower surfaces. A device accommodating part 256 is formed to penetrate up and down for accommodating, and is stacked on the second substrate 250 and the second substrate 250 that are pressed onto the first substrate 210, and the electrical conduction of the upper and lower surfaces is applied. And a third substrate 270 having a via hole 272 and a circuit pattern 276. Preferably, a prepreg 290 is inserted between the substrates 210, 250, and 270 to improve adhesion between the substrates 210, 250, and 270.

먼저, 본 발명의 다른 실시예에 따른 소자 내장형 인쇄회로기판(200)에 구비되는 제 1 기판(210)에는 비아홀(212)과 회로 패턴(216)을 구비하고(S200), 회로 패턴(216)에서 소자(240)가 배치되는 부분에는 도금층(220)을 형성한다(S210). 이 후 옥사이드 처리를 수행한 다음(S220) 도금층(220) 위에 소자(240)를 무연 솔더링 한다(S230). 제 1 기판(210)에 소자(240)를 부착한 후에는 플라즈마 표면처리를 수행하여 제 1 기판(210) 및 소자(240)와 솔더 조인트 부분의 산화막 및 유기물을 제거한다(S240).First, the first substrate 210 provided in the device-embedded printed circuit board 200 according to another embodiment of the present invention includes a via hole 212 and a circuit pattern 216 (S200) and a circuit pattern 216. The plating layer 220 is formed in the portion where the device 240 is disposed (S210). After performing the oxide treatment (S220) and then lead-free soldering the device 240 on the plating layer 220 (S230). After attaching the device 240 to the first substrate 210, plasma surface treatment is performed to remove the oxide film and the organic material of the first substrate 210, the device 240, and the solder joint (S240).

이때, 상기와 같이 제 1 기판(210)을 형성하는 과정은 상술한 본 발명의 바람직한 실시예에서의 제 1 기판(110)을 형성하는 것과 동일하므로 이에 대한 자세한 설명은 생략한다.In this case, the process of forming the first substrate 210 as described above is the same as forming the first substrate 110 in the above-described preferred embodiment of the present invention, a detailed description thereof will be omitted.

상기와 같이 형성된 제 1 기판(210)에는 비아홀(252), 소자 수용부(256) 및 회로패턴(258)을 구비하는 제 2 기판(250)을 적층한다(S250).The second substrate 250 including the via hole 252, the element accommodating part 256, and the circuit pattern 258 is stacked on the first substrate 210 formed as described above (S250).

여기서, 제 2 기판(250)에 구비되는 비아홀(252)과 회로패턴(258)은 제 1 기판(210)의 비아홀(212) 및 회로패턴(216)과 동일하게 형성될 수 있으며, 옥사이드(260) 처리 역시 제 1 기판(210)의 경우와 동일한 방법으로 이루어 질 수 있다.Here, the via hole 252 and the circuit pattern 258 provided in the second substrate 250 may be formed in the same manner as the via hole 212 and the circuit pattern 216 of the first substrate 210 and the oxide 260. ) Process may also be performed in the same manner as in the case of the first substrate (210).

제 2 기판(250)에 구비되는 소자 수용부(256)는 소자(240)의 위치에 대응되는 부분에 배치되며, 제 2 기판(250)의 상부면과 하부면을 관통하도록 제 2 기판(250)을 천공하여 형성한다. 이처럼 형성된 제 2 기판(250)을 소자 수용부(256)에 소자(240)가 삽입되도록 하여 제 1 기판(210)에 적층시킨다.The element accommodating part 256 provided on the second substrate 250 is disposed at a portion corresponding to the position of the element 240, and the second substrate 250 passes through the upper and lower surfaces of the second substrate 250. Perforations). The second substrate 250 thus formed is stacked on the first substrate 210 such that the device 240 is inserted into the device accommodating part 256.

이와 같이 적층된 제 2 기판(250)에는 도 9에 도시된 바와 같이 비아홀(272), 회로패턴(276)을 구비하며, 옥사이드(280) 처리되는 제 3 기판(270)을 더 적층시킨다(S260). 9, the second substrate 250 includes a via hole 272 and a circuit pattern 276, as shown in FIG. 9, and further stacks a third substrate 270 processed with an oxide 280 (S260). ).

제 3 기판(270)에 구비되는 비아홀(272), 회로패턴(276)의 형성 및 옥사이드(280) 처리는 상술한 제 1 기판(210) 또는 제 2 기판(250)에서의 경우와 동일하 게 형성될 수 있다.The formation of the via hole 272, the circuit pattern 276 and the process of the oxide 280 provided in the third substrate 270 are the same as those of the first substrate 210 or the second substrate 250 described above. Can be formed.

제 3 기판(270)은 제 2 기판(250)에 적층되어 소자(240)를 덮음으로써 소자(240)가 소자 내장형 인쇄회로기판(200)의 내부에 내장되도록 하는 것이다.The third substrate 270 is stacked on the second substrate 250 to cover the device 240 so that the device 240 is embedded in the device embedded printed circuit board 200.

적층된 기판들(210,250,270)은 열 프레스를 이용하여 열 압착시킴으로써 일체화 시킨다(S270). 이때, 각 기판(210,250,270) 사이에는 프리프레그(290)를 배치시킨 후 프레스 라미네이트 공정을 통해 열 압착하여 기판(210,250,270)간의 접착력을 더욱 향상시킬 수 있다.The stacked substrates 210, 250, and 270 are integrated by thermal compression using a heat press (S270). In this case, the prepreg 290 may be disposed between the substrates 210, 250 and 270, and then thermally compressed through a press lamination process to further improve the adhesive force between the substrates 210, 250 and 270.

도시하지는 않았으나, 본 발명의 실시예에 따라 상기와 같이 제조된 소자 내장형 인쇄회로기판(100,200)에는 필요에 따라 IVH(Interstitial Via Hole)를 형성하여 적층되는 기판의 회로 간의 전기적 연결을 구현한다.Although not shown, in the device-embedded printed circuit board 100 and 200 manufactured as described above according to an embodiment of the present invention, an interstitial via hole (IVH) is formed as necessary to implement electrical connection between circuits of the stacked substrate.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 아래의 청구 범위에 의해서 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and various modifications, changes, and substitutions may be made by those skilled in the art without departing from the essential characteristics of the present invention. will be. Accordingly, the embodiments disclosed in the present invention and the accompanying drawings are not intended to limit the technical spirit of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by the embodiments and the accompanying drawings. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents thereof should be construed as being included in the scope of the present invention.

도 1은 본 발명의 바람직한 실시예에 따른 소자 내장형 인쇄회로기판의 제조 과정을 나타낸 흐름도이다.1 is a flow chart showing a manufacturing process of a device-embedded printed circuit board according to a preferred embodiment of the present invention.

도 2는 본 발명의 바람직한 실시예에 따른 소자 내장형 인쇄회로기판의 단면도이다.2 is a cross-sectional view of a device-embedded printed circuit board according to a preferred embodiment of the present invention.

도 3은 도 2의 제 1 기판의 제조과정을 나타낸 도면이다.3 is a view illustrating a manufacturing process of the first substrate of FIG. 2.

도 4는 도 2의 제 2 기판의 제조과정을 나타낸 도면이다.4 is a view illustrating a manufacturing process of the second substrate of FIG. 2.

도 5는 본 발명의 다른 실시예에 따른 소자 내장형 인쇄회로기판의 제조 과정을 나타낸 흐름도이다.5 is a flowchart illustrating a manufacturing process of an element embedded printed circuit board according to another exemplary embodiment of the present invention.

도 6은 본 발명의 다른 실시예에 따른 소자 내장형 인쇄회로기판의 단면도이다.6 is a cross-sectional view of a device-embedded printed circuit board according to another exemplary embodiment of the present invention.

도 7은 도 6의 제 1 기판의 제조과정을 나타낸 도면이다.FIG. 7 is a view illustrating a manufacturing process of the first substrate of FIG. 6.

도 8은 도 6의 제 2 기판의 제조과정을 나타낸 도면이다.8 is a view illustrating a manufacturing process of the second substrate of FIG. 6.

도 9는 도 6의 제 3 기판의 제조과정을 나타낸 도면이다.9 is a view illustrating a manufacturing process of the third substrate of FIG. 6.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100,200 : 소자 내장형 인쇄회로기판100,200: Embedded PCB

110,210 : 제 1 기판 120,220 : 도금층110,210: first substrate 120,220: plating layer

140,240 : 소자 156,256 : 소자 수용부140,240: device 156,256: device housing

150,250 : 제 2 기판 270 : 제 3 기판150,250: second substrate 270: third substrate

Claims (13)

a) 비아홀과 회로 패턴을 구비하는 제 1 기판을 형성하는 단계;a) forming a first substrate having via holes and circuit patterns; b) 금, 은, 주석 중에서 선택되는 어느 하나 또는 둘 이상의 금속을 상기 회로 패턴 중 소자가 배치될 부분에 도금하여 도금층을 형성하는 단계;b) plating one or two or more metals selected from gold, silver and tin on a portion of the circuit pattern on which the device is to be formed to form a plating layer; c) 주석, 은, 구리, 비스무트 및 인듐 중에서 선택되는 어느 하나의 금속을 포함하는 무연솔더를 이용하거나, 실버 페이스트, 구리 페이스트, 주석 페이스트 중 어느 하나의 도전성 페이스트를 이용하여 상기 도금층에 소자를 부착하는 단계;c) attaching the device to the plating layer by using a lead-free solder containing any one metal selected from tin, silver, copper, bismuth and indium, or using a conductive paste of any one of silver paste, copper paste and tin paste. Doing; d) 상기 소자가 부착된 상기 제 1 기판에 플라즈마 표면처리를 수행하는 단계; 및 d) performing plasma surface treatment on the first substrate to which the device is attached; And e) 비아홀, 회로 패턴 및 상기 소자를 수용하기 위한 소자 수용부를 구비하는 제 2 기판을 상기 제 1 기판에 적층시키는 단계를 포함하는 것을 특징으로 하는 소자 내장형 인쇄회로기판의 제조 방법.and e) stacking a second substrate having a via hole, a circuit pattern, and a device accommodating portion for accommodating the device on the first substrate. 제 1 항에 있어서,The method of claim 1, 상기 소자 수용부는 상기 제 2 기판을 관통하여 형성되며,The device accommodating portion is formed through the second substrate, 상기 e) 단계 이후의 단계로To step after step e) above. f) 비아홀과 회로 패턴을 구비하는 제 3 기판을 상기 제 2 기판에 적층하는 단계를 더 포함하는 것을 특징으로 하는 소자 내장형 인쇄회로기판의 제조 방법.f) stacking a third substrate having via holes and a circuit pattern on the second substrate. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 각 기판과 기판 사이에는 프리프레그를 배치시켜 적층시키고, 상기 적층된 기판들을 열 압착하는 단계를 더 포함하는 것을 특징으로 하는 소자 내장형 인쇄회로기판의 제조 방법.And arranging prepregs between the substrates and the substrates, and thermally compressing the stacked substrates. 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 b) 단계와 상기 c) 단계의 사이에는Between step b) and step c) 상기 도금층이 형성된 제 1 기판을 옥사이드 처리하는 단계가 더 포함되는 것을 특징으로 하는 소자 내장형 인쇄회로기판의 제조 방법.Oxide treatment of the first substrate on which the plating layer is formed, characterized in that it further comprises a device embedded printed circuit board. 비아홀과 회로 패턴을 구비하는 제 1 기판;A first substrate having a via hole and a circuit pattern; 상기 회로 패턴 중 소자가 부착될 부분에 금, 은, 주석 중에서 선택되는 어느 하나 또는 둘 이상의 금속을 도금하여 형성된 도금층;A plating layer formed by plating any one or two or more metals selected from gold, silver and tin on a portion of the circuit pattern to which an element is attached; 주석, 은, 구리, 비스무트 및 인듐 중에서 선택되는 어느 하나의 금속을 포함하는 무연솔더를 이용하거나 실버 페이스트, 구리 페이스트, 주석 페이스트 중 어느 하나의 도전성 페이스트를 이용하여 상기 도금층에 부착된 소자; 및An element attached to the plating layer by using a lead-free solder containing any one metal selected from tin, silver, copper, bismuth, and indium, or using a conductive paste of any one of silver paste, copper paste, and tin paste; And 비아홀, 회로 패턴 및 상기 소자를 수용하기 위한 소자 수용부를 구비하고 상기 제 1 기판에 압착되는 제 2 기판을 포함하고,A second substrate including a via hole, a circuit pattern, and an element accommodating part for accommodating the element, and being compressed onto the first substrate, 상기 소자가 부착된 상기 제1 기판은 플라즈마 표면처리가 수행된 것을 특징으로 하는 소자 내장형 인쇄회로기판.And the first substrate on which the device is attached is subjected to plasma surface treatment. 제 7 항에 있어서,The method of claim 7, wherein 상기 소자 수용부는 상기 제 2 기판을 관통하여 형성되고,The device accommodating portion is formed through the second substrate, 상기 제 2 기판에 적층되며, 비아홀과 회로 패턴을 구비하는 제 3 기판을 더 포함하는 것을 특징으로 하는 소자 내장형 인쇄회로기판.And a third substrate stacked on the second substrate and having a via hole and a circuit pattern. 제 7 항에 있어서,The method of claim 7, wherein 상기 소자 수용부는 입구의 반대측이 폐쇄된 홈의 형태로 형성된 것을 특징으로 하는 소자 내장형 인쇄회로기판.The element accommodating part is a printed circuit board, characterized in that the opposite side of the inlet is formed in the form of a groove. 제 7 항 또는 제 8 항에 있어서,9. The method according to claim 7 or 8, 상기 각 기판과 기판 사이에는 프리프레그가 삽입되는 것을 특징으로 하는 소자 내장형 인쇄회로기판.And a prepreg inserted between the substrates and the substrates. 삭제delete 삭제delete 제 7 항에 있어서,The method of claim 7, wherein 상기 도금층이 형성된 제 1 기판은 옥사이드 처리된 것을 특징으로 하는 소자 내장형 인쇄회로기판.The first substrate on which the plating layer is formed is an element embedded printed circuit board, characterized in that the oxide treatment.
KR1020090082885A 2009-09-03 2009-09-03 Chip embedded printed circuit board and manufacturing method thereof KR101088808B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090082885A KR101088808B1 (en) 2009-09-03 2009-09-03 Chip embedded printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090082885A KR101088808B1 (en) 2009-09-03 2009-09-03 Chip embedded printed circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20110024756A KR20110024756A (en) 2011-03-09
KR101088808B1 true KR101088808B1 (en) 2011-12-01

Family

ID=43932542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090082885A KR101088808B1 (en) 2009-09-03 2009-09-03 Chip embedded printed circuit board and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101088808B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536315B1 (en) * 2004-01-02 2005-12-12 삼성전기주식회사 Semiconductor packaging substrate and manufacturing method thereof
KR100648235B1 (en) * 2005-12-13 2006-11-24 전자부품연구원 Method of fabricating multiple-layer printed circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536315B1 (en) * 2004-01-02 2005-12-12 삼성전기주식회사 Semiconductor packaging substrate and manufacturing method thereof
KR100648235B1 (en) * 2005-12-13 2006-11-24 전자부품연구원 Method of fabricating multiple-layer printed circuit board

Also Published As

Publication number Publication date
KR20110024756A (en) 2011-03-09

Similar Documents

Publication Publication Date Title
JP4061318B2 (en) Chip-embedded printed circuit board by plating and manufacturing method thereof
KR100965339B1 (en) Printed circuit board with electronic components embedded therein and method for fabricating the same
US20120018195A1 (en) Printed circuit board
WO2006046510A1 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP2008270532A (en) Substrate with built-in inductor and manufacturing method thereof
US8802999B2 (en) Embedded printed circuit board and manufacturing method thereof
SG174088A1 (en) Circuit board
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
US10779414B2 (en) Electronic component embedded printed circuit board and method of manufacturing the same
JP2005302854A (en) Double-sided board with built-in components, double-sided wiring board with built-in components, and its manufacturing method
KR101854626B1 (en) Method for manufacturing pcb and pcb manufactured using the same
JP2008091377A (en) Printed wiring board and its manufacturing method
KR100704922B1 (en) Pcb using paste bump and method of manufacturing thereof
KR101088808B1 (en) Chip embedded printed circuit board and manufacturing method thereof
JP2008166456A (en) Wiring board and its manufacturing method
KR100734244B1 (en) Multilayer printed circuit board and fabricating method thereof
KR100771320B1 (en) Embedded chip printed circuit board and fabricating method of the same
JP5085076B2 (en) Printed wiring board with built-in components and electronic equipment
KR100649683B1 (en) Printed circuit board and method for manufacturing the same
KR100771319B1 (en) Embedded chip printed circuit board and fabricating method of the same
KR100704927B1 (en) Pcb using paste bump and method of manufacturing thereof
JP4451238B2 (en) Manufacturing method of component-embedded substrate and component-embedded substrate
JP2006049457A (en) Wiring board with built-in parts and manufacturing method thereof
JP2006186094A (en) Reliable plastic substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171122

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 9