KR101086496B1 - Method for forming a floating gate in non volatile memory device - Google Patents

Method for forming a floating gate in non volatile memory device Download PDF

Info

Publication number
KR101086496B1
KR101086496B1 KR1020060134276A KR20060134276A KR101086496B1 KR 101086496 B1 KR101086496 B1 KR 101086496B1 KR 1020060134276 A KR1020060134276 A KR 1020060134276A KR 20060134276 A KR20060134276 A KR 20060134276A KR 101086496 B1 KR101086496 B1 KR 101086496B1
Authority
KR
South Korea
Prior art keywords
film
forming
polysilicon film
floating gate
memory device
Prior art date
Application number
KR1020060134276A
Other languages
Korean (ko)
Other versions
KR20080060326A (en
Inventor
조선영
김현주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134276A priority Critical patent/KR101086496B1/en
Publication of KR20080060326A publication Critical patent/KR20080060326A/en
Application granted granted Critical
Publication of KR101086496B1 publication Critical patent/KR101086496B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 소자의 신뢰성을 향상시킬 수 있는 비휘발성 메모리 소자의 플로팅 게이트 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 불순물이 도핑되지 않은 제1 폴리실리콘막을 형성하는 단계와, 상기 제1 폴리실리콘막 상에 패드 질화막을 형성하는 단계와, 상기 패드 질화막, 상기 제1 폴리실리콘막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 매립되는 소자 분리막을 형성하는 단계와, 상기 패드 질화막을 제거하는 단계와, 상기 제1 폴리실리콘막 상에 N형 불순물이 도핑된 제2 폴리실리콘막을 형성하는 단계와, 상기 제2 폴리실리콘막에 P형 불순물 이온을 주입시키는 단계와, 상기 제2 폴리실리콘막에 주입된 상기 P형 불순물 이온을 상기 제1 폴리실리콘막으로 확산시키는 단계를 포함하는 비휘발성 메모리 소자의 플로팅 게이트 형성방법을 제공한다.The present invention is to provide a method of forming a floating gate of a nonvolatile memory device that can improve the reliability of the device, the present invention is to form a gate insulating film on a substrate, and the impurities doped on the gate insulating film Forming a first non-silicon film, forming a pad nitride film on the first polysilicon film, etching the pad nitride film, the first polysilicon film, the gate insulating film, and a portion of the substrate. Forming a trench, forming a device isolation film in which the trench is embedded, removing the pad nitride film, and forming a second polysilicon film doped with N-type impurities on the first polysilicon film Injecting P-type impurity ions into the second polysilicon film, and implanting P into the second polysilicon film. Dopant ions provides a method of forming a floating gate nonvolatile memory device, comprising the step of diffusing into the first polysilicon film.

비휘발성 메모리 소자, P형 플로팅 게이트, 불순물 이온주입 Nonvolatile Memory Device, P-type Floating Gate, Impurity Ion Implantation

Description

비휘발성 메모리 소자의 플로팅 게이트 형성방법{METHOD FOR FORMING A FLOATING GATE IN NON VOLATILE MEMORY DEVICE}Floating gate formation method of non-volatile memory device {METHOD FOR FORMING A FLOATING GATE IN NON VOLATILE MEMORY DEVICE}

도 1 내지 도 7은 본 발명의 실시예에 따른 비휘발성 메모리 소자의 플로팅 게이트 형성방법을 도시한 공정 단면도.1 to 7 are cross-sectional views illustrating a method of forming a floating gate of a nonvolatile memory device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명>   <Explanation of symbols for the main parts of the drawings>

10 : 기판 11 : 게이트 절연막10 substrate 11 gate insulating film

12 : 플로팅 게이트용 제1 도전막 13 : 패드 질화막12: first conductive film for floating gate 13: pad nitride film

14 : 트렌치 15 : 소자분리막14 trench 15 element isolation film

16 : 플로팅 게이트용 제2 도전막 17, 17A : 플로팅 게이트16: second conductive film 17, 17A for floating gate: floating gate

18 : P형 불순물 이온주입공정 19 : 열공정18: P-type impurity ion implantation process 19: thermal process

20 : 유전체막 21 : 콘트롤 게이트20 dielectric film 21 control gate

본 발명은 반도체 제조기술에 관한 것으로, 특히 데이터(data)를 저장하는 비휘발성 메모리 소자의 플로팅 게이트 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly to a method of forming a floating gate of a nonvolatile memory device for storing data.

최근에는, 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프레시(refresh) 기능이 필요 없는 비휘발성 메모리 소자의 수요가 증가하고 있다. 그리고, 많은 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 소자의 고집적화 기술에 대한 연구가 활발히 진행되고 있다. 여기서, '프로그램'이란 데이터를 메모리 셀에 기입(write)하는 동작을 의미하며, '소거'란 메모리 셀에 기입된 데이터를 제거하는 동작을 의미한다. Recently, there is an increasing demand for a nonvolatile memory device that can be electrically programmed and erased and that does not require a refresh function to rewrite data at regular intervals. In order to develop a large-capacity memory device capable of storing a large amount of data, researches on a high integration technology of the memory device have been actively conducted. Here, the term 'program' refers to an operation of writing data to a memory cell, and 'erase' refers to an operation of removing data written to the memory cell.

이러한 결과로, 비휘발성 메모리 소자의 고집적화를 위해 복수 개의 메모리 셀(memory cell)들이 직렬로 접속-즉, 인접한 셀 끼리 드레인(drain) 또는 소스(source)를 서로 공유하는 구조-되어 한 개의 스트링(string)을 이루는 낸드 플래시 메모리 소자가 제안되었다. 낸드 플래시 메모리 소자는 노어 플래시 메모리 소자(NOR type flash memory device)와 달리 순차적으로 정보를 독출(read)하는 메모리 소자로서, 파울러-노드하임(Fowler-Nordheim; FN) 터널링(tunneling) 방식을 이용하여 플로팅 게이트(floating gate)에 전자를 주입하거나 방출하면서 메모리 셀의 문턱전압(threshold voltage)을 제어하는 방식으로 프로그램 및 소거 동작을 수행한다.As a result, a plurality of memory cells are connected in series, that is, a structure in which adjacent cells share a drain or a source with each other for high integration of a nonvolatile memory device. A NAND flash memory device having a string has been proposed. Unlike NOR type flash memory devices, NAND flash memory devices are memory devices that read information sequentially, using a Fowler-Nordheim (FN) tunneling scheme. The program and erase operations are performed in a manner of controlling the threshold voltage of the memory cell while injecting or emitting electrons into the floating gate.

이와 같이, 낸드 플래시 메모리 소자에서 실질적으로 데이터를 저장하는 저장소로 기능하는 플로팅 게이트는 통상 n형 폴리실리콘막으로 형성하고 있다. 그러 나, 이와 같이 n형 폴리실리콘막으로 플로팅 게이트를 형성하게 되면 소자구동시 핫 캐리어(hot carrier)에 의한 열적 손상을 입기가 쉬어 소자의 신뢰성이 저하되는 문제가 발생된다. As described above, the floating gate serving as a storage for substantially storing data in the NAND flash memory device is usually formed of an n-type polysilicon film. However, when the floating gate is formed of the n-type polysilicon layer in this manner, thermal damage due to hot carriers is easily caused when the device is driven, resulting in a problem that the reliability of the device is degraded.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로서, 소자의 신뢰성을 향상시킬 수 있는 비휘발성 메모리 소자의 플로팅 게이트 형성방법을 제공하는데 그 목적이 있다. Accordingly, an object of the present invention is to provide a method of forming a floating gate of a nonvolatile memory device capable of improving the reliability of the device, which has been proposed to solve the problems of the prior art.

상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 불순물이 도핑되지 않은 제1 폴리실리콘막을 형성하는 단계와, 상기 제1 폴리실리콘막 상에 패드 질화막을 형성하는 단계와, 상기 패드 질화막, 상기 제1 폴리실리콘막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 매립되는 소자 분리막을 형성하는 단계와, 상기 패드 질화막을 제거하는 단계와, 상기 제1 폴리실리콘막 상에 N형 불순물이 도핑된 제2 폴리실리콘막을 형성하는 단계와, 상기 제2 폴리실리콘막에 P형 불순물 이온을 주입시키는 단계와, 상기 제2 폴리실리콘막에 주입된 상기 P형 불순물 이온을 상기 제1 폴리실리콘막으로 확산시키는 단계를 포함하는 비휘발성 메모리 소자의 플로팅 게이트 형성방법을 제공한다. According to an aspect of the present invention, there is provided a method including forming a gate insulating film on a substrate, forming a first polysilicon film not doped with impurities on the gate insulating film, and forming a first polysilicon film. Forming a pad nitride film on the silicon film, etching the pad nitride film, the first polysilicon film, the gate insulating film, and a portion of the substrate to form a trench, and forming a device isolation layer in which the trench is embedded And removing the pad nitride film, forming a second polysilicon film doped with N-type impurities on the first polysilicon film, and implanting P-type impurity ions into the second polysilicon film. And diffusing the P-type impurity ions implanted into the second polysilicon film into the first polysilicon film. It provides a method of forming a floating gate memory device.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 도면번호(참조번호)로 표시된 부분은 동일한 구성요소들을 나타낸다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and in the case where the layers are said to be "on" another layer or substrate, they may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween. In addition, parts denoted by the same reference numerals (reference numbers) throughout the specification represent the same components.

실시예Example

도 1 내지 도 7은 본 발명의 실시예에 따른 비휘발성 메모리 소자의 플로팅 게이트 형성방법을 설명하기 위해 도시한 공정 단면도이다. 여기서는, 설명의 편의를 위해 SA-STI(Self Aligned-Shallow Trench Isolation) 공정에 대해 설명하기로 한다.1 to 7 are cross-sectional views illustrating a method of forming a floating gate of a nonvolatile memory device according to an exemplary embodiment of the present invention. For convenience of explanation, a self-aligned-shallow trench isolation (SA-STI) process will be described here.

먼저, 도 1에 도시된 바와 같이, 기판(10) 상에 스크린(screen) 산화막(미도시)을 형성한다. 통상, 상기 스크린 산화막은 후속 웰(well) 영역을 형성하기 위한 확산(Diffusion)공정(또는, 이온주입공정)시 노출된 기판(10)의 상부 표면이 손상되는 것을 방지하기 위해 형성한다. 이때, 상기 스크린 산화막은 습식 또는 건식산화공정을 이용하여 산화 실리콘막(SiO2)으로 형성한다. 예컨대, 상기 스크린 산화막은 750~800℃의 온도 범위에서 열산화 공정을 실시하여 30~120Å의 두께로 형성한 다.First, as shown in FIG. 1, a screen oxide film (not shown) is formed on the substrate 10. In general, the screen oxide layer is formed to prevent damage to the upper surface of the exposed substrate 10 during a diffusion process (or ion implantation process) for forming subsequent well regions. In this case, the screen oxide film is formed of a silicon oxide film (SiO 2 ) using a wet or dry oxidation process. For example, the screen oxide film is formed to a thickness of 30 ~ 120Å by performing a thermal oxidation process in the temperature range of 750 ~ 800 ℃.

이어서, 스크린 산화막을 버퍼층(buffer layer)으로 하여 웰 이온주입공정을 실시한다.Subsequently, a well ion implantation process is performed using the screen oxide film as a buffer layer.

이어서, DHF(Dilute HF) 용액 및 SC(Standard Cleaning)-1 용액을 함께 이용한 습식식각공정을 실시하여 상기 스크린 산화막을 제거한다.Subsequently, the screen oxide layer is removed by performing a wet etching process using a dilute HF (DHF) solution and a Standard Cleaning (SC) -1 solution together.

이어서, 기판(10) 상에 게이트 절연막(11), 폴리실리콘막(12)(이하, 제1 폴리실리콘막이라 함) 및 패드 질화막(13)을 차례로 형성한다. 여기서, 게이트 절연막(11)은 산화막 계열의 물질로 형성하거나, 산화막 내에 질화막이 개재된 구조로 형성할 수도 있다. 또한, 제1 폴리실리콘막(12)은 불순물 이온으로 도핑되지 않은 비정질 실리콘막으로 형성한다. Subsequently, a gate insulating film 11, a polysilicon film 12 (hereinafter referred to as a first polysilicon film), and a pad nitride film 13 are sequentially formed on the substrate 10. Here, the gate insulating film 11 may be formed of an oxide-based material, or may be formed in a structure in which a nitride film is interposed in the oxide film. In addition, the first polysilicon film 12 is formed of an amorphous silicon film that is not doped with impurity ions.

이어서, 패드 질화막(13), 제1 폴리실리콘막(12), 게이트 절연막(11) 및 기판(10)의 일부를 식각하여 일정 깊이의 트렌치(14, trench)를 형성한다.Subsequently, a portion of the pad nitride film 13, the first polysilicon film 12, the gate insulating film 11, and the substrate 10 is etched to form trenches 14 having a predetermined depth.

이어서, 도면에 도시하진 않았지만, 트렌치(14) 형성을 위한 식각공정시 트렌치(14) 측벽의 식각 손상을 보상하기 위하여 건식산화공정을 실시할 수 있다. 이로써, 트렌치(14)의 내부면을 따라 트렌치(14) 상부 모서리 부분을 라운딩(rounding)화하는 월산화막(미도시)이 형성된다.Subsequently, although not shown in the drawing, a dry oxidation process may be performed to compensate for etch damage of the sidewalls of the trench 14 during the etching process for forming the trench 14. As a result, a monthly oxide film (not shown) is formed along the inner surface of the trench 14 to round the upper edge portion of the trench 14.

이어서, 도 2에 도시된 바와 같이, 트렌치(14)가 매립되도록 소자분리막(15)을 증착한다. 예컨대, 소자분리막(15)은 매립(gap-fill) 특성이 우수한 산화막 물질, 예컨대 HDP(High Density Plasma) CVD(Chemical Vapor Deposition) 방식으로 증착되는 HDP 산화막을 이용하여 증착하는 것이 바람직하다.Subsequently, as shown in FIG. 2, the isolation layer 15 is deposited to fill the trench 14. For example, the device isolation film 15 may be deposited using an oxide film material having excellent gap-fill characteristics, for example, an HDP oxide film deposited by a high density plasma (HDP) chemical vapor deposition (CVD) method.

이어서, 화학적기계적연마(Chemical Mechanical Polishing, 이하 CMP라 함) 공정을 실시하여 패드 질화막(13) 상의 산화막 물질을 모두 제거한다. 즉, 패드 질화막(13)을 연마 정지막으로 하는 CMP 공정을 실시하여 패드 질화막(13) 상으로 노출된 소자분리막(15)을 제거한다. Subsequently, a chemical mechanical polishing (CMP) process is performed to remove all the oxide material on the pad nitride film 13. That is, the CMP process using the pad nitride film 13 as the polishing stop film is performed to remove the device isolation film 15 exposed on the pad nitride film 13.

이어서, 도 3에 도시된 바와 같이, 인산용액(H3PO4)을 이용한 습식식각공정을 실시하여 패드 질화막(13, 도 2 참조)을 제거한다.3, the pad nitride film 13 (see FIG. 2) is removed by performing a wet etching process using a phosphoric acid solution (H 3 PO 4 ).

이어서, 도 4에 도시된 바와 같이, 제1 도전막(12) 및 소자분리막(15) 상부에 폴리실리콘막(16)(이하, 제2 폴리실리콘막이라 함)을 증착한다. 여기서, 제2 폴리실리콘막(16)은 n형 불순물 이온으로 도핑된 도프트(doped) 폴리실리콘막으로 형성한다. Next, as shown in FIG. 4, a polysilicon film 16 (hereinafter referred to as a second polysilicon film) is deposited on the first conductive film 12 and the device isolation film 15. Here, the second polysilicon film 16 is formed of a doped polysilicon film doped with n-type impurity ions.

이어서, 소자분리막(15)의 일부가 노출되도록 제2 폴리실리콘막(16)을 식각하여 소자분리막(15)에 의해 이웃하는 것끼리 서로 분리된 복수의 플로팅 게이트(17)를 형성한다.Subsequently, the second polysilicon film 16 is etched to expose a portion of the device isolation film 15 to form a plurality of floating gates 17 that are adjacent to each other by the device isolation film 15.

이어서, 도 5에 도시된 바와 같이, P형 불순물 이온주입공정(18)을 실시하여 플로팅 게이트(17, 도 4 참조) 내에 p형 불순물 이온을 주입한다. 이로써, N형으로 도핑되어 있던 제2 도전막(16)의 극성이 P형으로 변환되고, 어떠한 불순물 이온도 도핑되어 있지 않던 제1 도전막(12)의 극성 또한 P형으로 변환된다. Subsequently, as shown in FIG. 5, p-type impurity ion implantation process 18 is performed to implant p-type impurity ions into the floating gate 17 (see FIG. 4). As a result, the polarity of the second conductive film 16 doped with the N type is converted to the P type, and the polarity of the first conductive film 12 without any impurity ions is also converted to the P type.

결국, 동도면에서와 같이 플로팅 게이트(17)에 P형 불순물 이온을 주입하여 플로팅 게이트(17)의 극성을 P형으로 변환시킴으로써, 소자의 신뢰성을 향상시킬 수 있다. 참고로, P형 플로팅 게이트(17A)는 N형 플로팅 게이트에 비해 소자구동시 핫 캐리어에 의한 열적 손상을 거의 입지 않게 된다. As a result, the P-type impurity ions are implanted into the floating gate 17 to convert the polarity of the floating gate 17 into the P-type as in the same figure, thereby improving the reliability of the device. For reference, the P-type floating gate 17A hardly suffers thermal damage due to hot carriers when the device is driven compared to the N-type floating gate.

여기서, P형 불순물 이온주입공정(18)시에는 10~40KeV의 에너지로 BF2 불순물 이온을 주입하는 것이 바람직하다. 이때, BF2 불순물 이온의 농도는 1E16 atoms/cc~1E20atoms/cc인 것이 바람직하다.Here, in the P-type impurity ion implantation step 18, it is preferable to implant BF 2 impurity ions with energy of 10 to 40 KeV. At this time, BF 2 concentration of the impurity ions is preferably 1E16 atoms / cc ~ 1E20atoms / cc .

이어서, 도 6에 도시된 바와 같이, 열공정(19)을 실시하여 P형 불순물 이온을 확산시킨다. 이를 통해, P형 불순물 이온의 농도를 증가시킬 수 있다. 예컨대, 열공정(19)을 실시하여 BF2 불순물 이온의 농도를 1E16atoms/cc에서 1E20atoms/cc로 증가시킨다.Subsequently, as shown in FIG. 6, a thermal process 19 is performed to diffuse the P-type impurity ions. Through this, the concentration of the P-type impurity ion can be increased. For example, the thermal process 19 is carried out to increase the concentration of BF 2 impurity ions from 1E16 atoms / cc to 1E20 atoms / cc.

이어서, 도 7에 도시된 바와 같이, P형 플로팅 게이트(17A) 및 소자분리막(15) 상부면 단차를 따라 유전체막(20)을 증착한다. 예컨대, 유전체막(20)은 산화막/질화막/산화막(oxide/nitride/oxide) 구조로 형성한다. Subsequently, as shown in FIG. 7, the dielectric film 20 is deposited along the stepped top surface of the P-type floating gate 17A and the device isolation film 15. For example, the dielectric film 20 is formed of an oxide film / nitride film / oxide film.

이어서, 유전체막(20) 상에 콘트롤 게이트(21)를 형성한다. 이때, 콘트롤 게이트(21)는 금속 질화막과 텅스텐막의 적층 구조로 형성하는 것이 바람직하다. 여기서, 금속 질화막은 20~200Å의 두께로 형성한다.Subsequently, the control gate 21 is formed on the dielectric film 20. At this time, the control gate 21 is preferably formed of a laminated structure of a metal nitride film and a tungsten film. Here, the metal nitride film is formed to a thickness of 20 to 200 kPa.

도 7에 도시된 바와 같이, 본 발명의 실시예에 따른 비휘발성 메모리 소자는 P형 플로팅 게이트(17A)를 구비하여 이루어진다. 이를 통해, 비휘발성 메모리 소자의 신뢰성을 향상시켜 소자의 동작 속도를 개선시킬 수 있다. As shown in FIG. 7, the nonvolatile memory device according to the embodiment of the present invention includes a P-type floating gate 17A. Through this, the reliability of the nonvolatile memory device can be improved, thereby improving the operation speed of the device.

상기에서 본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었 으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail in the preferred embodiments, it should be noted that the above-described embodiments are for the purpose of description and not of limitation. In addition, it will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같이, 본 발명에 의하면, 플로팅 게이트의 극성을 P형으로 변환시키기 위한 P형 불순물 이온주입공정을 통해 P형 플로팅 게이트를 형성함으로써, 소자의 신뢰성을 향상시킬 수 있다.As described above, according to the present invention, the reliability of the device can be improved by forming the P-type floating gate through the P-type impurity ion implantation process for converting the polarity of the floating gate to the P-type.

Claims (3)

기판 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the substrate; 상기 게이트 절연막 상에 불순물이 도핑되지 않은 제1 폴리실리콘막을 형성하는 단계;Forming a first polysilicon layer not doped with impurities on the gate insulating layer; 상기 제1 폴리실리콘막 상에 패드 질화막을 형성하는 단계;Forming a pad nitride film on the first polysilicon film; 상기 패드 질화막, 상기 제1 폴리실리콘막, 상기 게이트 절연막 및 상기 기판의 일부를 식각하여 트렌치를 형성하는 단계;Etching a portion of the pad nitride film, the first polysilicon film, the gate insulating film, and the substrate to form a trench; 상기 트렌치가 매립되는 소자 분리막을 형성하는 단계;Forming an isolation layer in which the trench is buried; 상기 패드 질화막을 제거하는 단계;Removing the pad nitride film; 상기 제1 폴리실리콘막 상에 N형 불순물이 도핑된 제2 폴리실리콘막을 형성하는 단계; Forming a second polysilicon film doped with N-type impurities on the first polysilicon film; 상기 제2 폴리실리콘막에 P형 불순물 이온을 주입시키는 단계: 및Implanting P-type impurity ions into the second polysilicon film; and 상기 제2 폴리실리콘막에 주입된 상기 P형 불순물 이온을 상기 제1 폴리실리콘막으로 확산시키는 단계 Diffusing the P-type impurity ions implanted into the second polysilicon film into the first polysilicon film 를 포함하는 비휘발성 메모리 소자의 플로팅 게이트 형성방법.Floating gate forming method of a nonvolatile memory device comprising a. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제 1 항에 있어서,The method of claim 1, 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 was abandoned when the setup registration fee was paid. 제 1 항에 있어서,The method of claim 1, 상기 P형 불순물 이온을 상기 제1 폴리실리콘막으로 확산시키는 단계는 상기 제2 폴리실리콘막과 상기 제1 폴리실리콘막 내의 P형 불순물 농도가 1E16atoms/cc에서 1E20atoms/cc가 되도록 열처리 공정으로 실시하는 비휘발성 메모리 소자의 플로팅 게이트 형성방법.The diffusion of the P-type impurity ions into the first polysilicon film may be performed by a heat treatment process such that the concentration of the P-type impurity in the second polysilicon film and the first polysilicon film is 1E16 atoms / cc to 1E20 atoms / cc. A floating gate forming method of a nonvolatile memory device.
KR1020060134276A 2006-12-27 2006-12-27 Method for forming a floating gate in non volatile memory device KR101086496B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134276A KR101086496B1 (en) 2006-12-27 2006-12-27 Method for forming a floating gate in non volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134276A KR101086496B1 (en) 2006-12-27 2006-12-27 Method for forming a floating gate in non volatile memory device

Publications (2)

Publication Number Publication Date
KR20080060326A KR20080060326A (en) 2008-07-02
KR101086496B1 true KR101086496B1 (en) 2011-11-25

Family

ID=39812860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134276A KR101086496B1 (en) 2006-12-27 2006-12-27 Method for forming a floating gate in non volatile memory device

Country Status (1)

Country Link
KR (1) KR101086496B1 (en)

Also Published As

Publication number Publication date
KR20080060326A (en) 2008-07-02

Similar Documents

Publication Publication Date Title
KR100642898B1 (en) Transistor of semiconductor device and mathod for manufacturing the same
KR101024336B1 (en) Nonvolatile memory cell and fabrication method thereof
KR100766233B1 (en) Flash memory device and method for fabricating the same
US20080308855A1 (en) Memory devices with isolation structures and methods of forming and programming the same
KR100426487B1 (en) Method of forming a floating gate in flash memory device
JP2008053651A (en) Nonvolatile semiconductor memory device
KR100806787B1 (en) Method of Manufacturing Flash Semiconductor Device
KR100761373B1 (en) Method for manufacturing a flash memory device
KR100812080B1 (en) Non volatile memory device and method for fabricating the same
US20080042191A1 (en) Non-volatile memory device and method of fabricating the same
KR100732629B1 (en) Nonvolatile memory device and method for forming the same
KR101086496B1 (en) Method for forming a floating gate in non volatile memory device
KR101166810B1 (en) Non volatile memory device and method for manufacturing the same
KR100622030B1 (en) Method for manufacturing nonvolatile memory device
KR100877002B1 (en) Non volatile memory device having a silicon oxide nitride oxide silicon structure and method for manufacturing the same
KR20080037229A (en) Non-volatile memory cell using state of three kinds and method of manufacturing the same
JP2001267435A (en) Semiconductor integrated circuit device
KR100798767B1 (en) Method for manufacturing flash memory device
KR20080103703A (en) Method for forming a nonvolatile memory device
KR100695430B1 (en) Method for forming floating gate in nonvolatile memory device
JPH1167940A (en) Nonvolatile semiconductor storage device and manufacture thereof
KR20080039113A (en) Method for forming a resistor of flash memory device
KR20080060347A (en) Method for manufacturing non-volatile memory device
CN115249713A (en) Semiconductor structure, forming method thereof and memory
KR20060034484A (en) Method for manufacturing cell transistor of the flash memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee