KR101082781B1 - Semiconductor chip test apparatus - Google Patents
Semiconductor chip test apparatus Download PDFInfo
- Publication number
- KR101082781B1 KR101082781B1 KR1020110039583A KR20110039583A KR101082781B1 KR 101082781 B1 KR101082781 B1 KR 101082781B1 KR 1020110039583 A KR1020110039583 A KR 1020110039583A KR 20110039583 A KR20110039583 A KR 20110039583A KR 101082781 B1 KR101082781 B1 KR 101082781B1
- Authority
- KR
- South Korea
- Prior art keywords
- adsorption
- semiconductor chip
- suction
- chuck
- substrate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Abstract
Description
실시예는 반도체칩을 검사하는 반도체칩 테스트장치에 관한 것이다.An embodiment relates to a semiconductor chip test apparatus for inspecting a semiconductor chip.
반도체의 일종인 엘이디칩(LED chip, light emitting diode chip)의 제조공정 중에 여러 가지의 원인에 의하여 불량이 발생하는데, 제조공정 중에 불량 엘이디칩을 제거하지 못하면 불필요한 후속 공정을 거쳐야만 하므로, 재료비용, 공정비용 등의 손실을 초래한다. 이러한 손실을 줄이기 위하여 엘이디칩을 검사하고, 검사결과에 따라 엘이디칩을 등급별로 분류하는 공정이 수행된다.During the manufacturing process of LED chip (light emitting diode chip), which is a kind of semiconductor, defects occur due to various causes.If the defective LED chip cannot be removed during the manufacturing process, it is necessary to go through unnecessary subsequent processes. It causes the loss of process cost. In order to reduce such losses, a process of inspecting the LED chips and classifying the LED chips according to the test results is performed.
엘이디칩을 검사하는 공정은, 필름의 상면에 복수의 엘이디칩이 서로 일정한 간격으로 분할되어 부착된 기판을 흡착척에 흡착시킨 상태에서, 프로브핀을 각각의 엘이디칩의 전극에 접촉한 후, 프로브핀을 통하여 엘이디칩의 전극에 전원을 인가하게 되면, 엘이디칩이 발광하게 되는데, 이때, 엘이디칩에서 발광되는 광의 휘도 또는 색도 등과 관련한 엘이디칩의 특성을 측정하는 과정을 통하여 진행된다.In the process of inspecting the LED chips, the probe pins are contacted with the electrodes of the respective LED chips in a state in which a plurality of LED chips are divided at regular intervals and adsorbed onto the adsorption chuck on the upper surface of the film. When the power is applied to the electrode of the LED chip through the pin, the LED chip emits light. At this time, the process of measuring the characteristics of the LED chip related to the brightness or chromaticity of the light emitted from the LED chip.
엘이디칩에 대한 검사를 정확하게 수행하기 위해서는, 기판을 흡착척의 정확한 위치에 위치시킨 후, 기판상에 배치된 복수의 엘이디칩을 수평면상에서 균일하게 흡착시킬 필요가 있다. 그러나, 기판이 흡착척에 흡착되는 과정에서 흡착척과 기판 사이에 공기층이 존재하는 등의 문제가 발생하는 경우에는, 복수의 엘이디칩의 수직방향으로의 위치가 균일하지 않기 때문에 복수의 엘이디칩의 전극으로 전원을 인가하는 과정 및 복수의 엘이디칩으로부터 발광되는 광의 특성을 측정하는 과정에서 오류가 발생하여, 엘이디칩에 대한 검사를 정확하게 수행할 수 없는 문제가 있다. 따라서, 복수의 엘이디칩을 흡착척의 수평면상에 균일하게 흡착시킬 수 있는 흡착척에 대한 최적의 설계가 요구된다.In order to accurately perform the inspection on the LED chip, it is necessary to position the substrate at the correct position of the adsorption chuck, and then uniformly adsorb the plurality of LED chips disposed on the substrate on a horizontal plane. However, when a problem occurs such that an air layer exists between the adsorption chuck and the substrate while the substrate is adsorbed on the adsorption chuck, the electrodes of the plurality of LED chips are not uniform in the vertical direction of the plurality of LED chips. An error occurs in the process of applying power and in the process of measuring the characteristics of the light emitted from the plurality of LED chips, there is a problem that can not accurately test the LED chip. Therefore, there is a need for an optimal design for an adsorption chuck capable of uniformly adsorbing a plurality of LED chips on a horizontal plane of the adsorption chuck.
실시예는 복수의 반도체칩을 흡착척의 수평면상에 균일하게 흡착시킬 수 있는 반도체칩 테스트장치의 흡착척을 제공하는 데에 있다.An embodiment is to provide an adsorption chuck of a semiconductor chip test apparatus capable of uniformly adsorbing a plurality of semiconductor chips on a horizontal surface of the adsorption chuck.
실시예에 따른 반도체칩 테스트장치의 흡착척은, 복수의 반도체칩이 배치된 기판을 흡착하는 반도체칩 테스트장치의 흡착척에 있어서, 복수의 반도체칩이 배치되는 영역에 대응되는 면적을 가지는 수평면이 구비되는 흡착부와, 상기 흡착부의 외주에 형성되고 상기 흡착부의 수평면에 대하여 소정의 깊이로 내입되며 내부에 흡착홀이 형성되는 요홈부와, 상기 요홈부의 외주에 형성되고 상기 요홈부에 대하여 소정의 높이로 돌출되는 돌출부를 포함하여 구성될 수 있다.In the adsorption chuck of the semiconductor chip test apparatus according to the embodiment, in the adsorption chuck of the semiconductor chip test apparatus for adsorbing the substrate on which the plurality of semiconductor chips are arranged, a horizontal plane having an area corresponding to the region where the plurality of semiconductor chips are arranged is provided. A suction part provided on the outer periphery of the suction part and formed in the outer periphery of the suction part and having a predetermined depth with respect to the horizontal plane of the suction part, and the suction hole formed therein; It may be configured to include a protrusion protruding to a height.
실시예에 따른 반도체칩 테스트장치의 흡착척은, 복수의 반도체칩이 흡착되는 흡착부의 외주에 둘레방향으로 형성되고 내부에 흡착홀이 형성되는 요홈부를 구비함으로써, 복수의 반도체칩을 흡착하는 과정에서 복수의 반도체칩이 부착된 유지부재를 수평방향 및 수직방향으로 신장시킬 수 있으므로, 복수의 반도체칩을 흡착부의 수평면상에 균일하게 흡착시킬 수 있는 효과가 있다.The adsorption chuck of the semiconductor chip test apparatus according to the embodiment includes a recess formed in the circumferential direction on the outer periphery of the adsorption part to which the plurality of semiconductor chips are adsorbed and the adsorption hole is formed therein, thereby adsorbing the plurality of semiconductor chips. Since the holding member to which the plurality of semiconductor chips are attached can be extended in the horizontal direction and the vertical direction, there is an effect that the plurality of semiconductor chips can be uniformly adsorbed on the horizontal plane of the adsorption unit.
또한, 실시예에 따른 반도체칩 테스트장치의 흡착척은, 흡착부의 수평면의 높이를 돌출부의 상측면의 높이에 비하여 작게 함으로써, 수평면과 유지부재의 사이에 공기층이 존재하는 것을 방지하여, 복수의 엘이디칩을 흡착부의 수평면상에 균일하게 흡착시킬 수 있는 효과가 있다.In addition, the adsorption chuck of the semiconductor chip test apparatus according to the embodiment reduces the height of the horizontal plane of the adsorption part to the height of the upper side of the protrusion, thereby preventing the presence of an air layer between the horizontal plane and the holding member, thereby preventing a plurality of LEDs. There is an effect that the chip can be adsorbed uniformly on the horizontal plane of the adsorption unit.
또한, 실시예에 따른 반도체칩 테스트장치의 흡착척은, 흡착부의 수평면과 요홈부의 사이에 흡착부의 수평면으로부터 요홈부로 갈수록 높이가 점진적으로 감소하는 제1경사부를 구비함으로써, 수평면과 유지부재의 사이에 존재하는 공기를 원활하게 배출하여, 복수의 엘이디칩을 흡착부의 수평면상에 균일하게 흡착시킬 수 있으며, 유지부재의 파손을 방지하여 흡착성능이 저하되는 것을 방지할 수 있는 효과가 있다.In addition, the adsorption chuck of the semiconductor chip test apparatus according to the embodiment has a first inclined portion whose height gradually decreases from the horizontal surface of the adsorption portion to the groove portion between the horizontal surface and the recessed portion of the adsorption portion, thereby providing a space between the horizontal surface and the holding member. By smoothly discharging the existing air, it is possible to uniformly adsorb a plurality of LED chips on the horizontal surface of the adsorption portion, it is possible to prevent the damage of the holding member to prevent the adsorption performance is lowered.
또한, 실시예에 따른 반도체칩 테스트장치의 흡착척은, 요홈부와 돌출부의 사이에 돌출부로부터 요홈부로 갈수록 높이가 점진적으로 감소하는 제2경사부를 형성함으로써, 요홈부와 유지부재 사이에 존재하는 공기를 원활하게 배출하여 기판의 흡착성능을 향상시킬 수 있으며, 유지부재의 파손을 방지하여 흡착성능이 저하되는 것을 방지할 수 있는 효과가 있다.In addition, the adsorption chuck of the semiconductor chip test apparatus according to the embodiment forms a second inclined portion whose height gradually decreases from the protrusion to the groove between the groove and the protrusion, thereby providing air existing between the groove and the holding member. It can be smoothly discharged to improve the adsorption performance of the substrate, there is an effect that can prevent the degradation of the adsorption performance by preventing damage to the holding member.
또한, 실시예에 따른 반도체칩 테스트장치의 흡착척은, 흡착부의 수평면에 공기의 흡입을 위한 흡입홀을 더 형성함으로써, 기판의 흡착성능을 더욱 향상시킬 수 있는 효과가 있다.In addition, the adsorption chuck of the semiconductor chip test apparatus according to the embodiment further improves the adsorption performance of the substrate by further forming a suction hole for suction of air in the horizontal plane of the adsorption unit.
도 1은 실시예에 따른 반도체칩 테스트장치가 도시된 사시도이다.
도 2는 도 1의 반도체칩 테스트장치에서 검사되는 엘이디칩이 부착된 기판이 도시된 사시도이다.
도 3은 제1실시예에 따른 반도체칩 테스트장치의 흡착척이 도시된 사시도이다.
도 4는 도 3의 흡착척의 평면도이다.
도 5 내지 도 7은 도 3의 흡착척의 단면도이다.
도 8 내지 도 10은 제2실시예에 따른 반도체칩 테스트장치의 흡착척이 도시된 단면도이다.
도 11 및 도 12는 제3실시예에 따른 반도체칩 테스트장치의 흡착척이 도시된 단면도이다.
도 13 및 도 14는 제4실시예에 따른 반도체칩 테스트장치의 흡착척이 도시된 단면도이다.
도 15 및 도 16은 제5실시예에 따른 반도체칩 테스트장치의 흡착척이 도시된 단면도이다.
도 17은 제6실시예에 따른 반도체칩 테스트장치의 흡착척이 도시된 평면도이다.1 is a perspective view illustrating a semiconductor chip test apparatus according to an embodiment.
FIG. 2 is a perspective view illustrating a substrate to which an LED chip is inspected in the semiconductor chip test apparatus of FIG. 1.
3 is a perspective view illustrating an adsorption chuck of the semiconductor chip test apparatus according to the first embodiment.
4 is a plan view of the adsorption chuck of FIG. 3.
5 to 7 are cross-sectional views of the adsorption chuck of FIG. 3.
8 to 10 are cross-sectional views illustrating an adsorption chuck of the semiconductor chip test apparatus according to the second embodiment.
11 and 12 are cross-sectional views illustrating adsorption chucks of the semiconductor chip test apparatus according to the third embodiment.
13 and 14 are cross-sectional views illustrating adsorption chucks of the semiconductor chip test apparatus according to the fourth embodiment.
15 and 16 are cross-sectional views illustrating adsorption chucks of the semiconductor chip test apparatus according to the fifth embodiment.
17 is a plan view illustrating an adsorption chuck of a semiconductor chip test apparatus according to a sixth embodiment.
이하, 첨부된 도면을 참조하여 실시예에 따른 반도체칩 테스트장치의 흡착척에 관한 바람직한 실시예에 대하여 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the adsorption chuck of the semiconductor chip test apparatus according to the embodiment.
도 1에 도시된 바와 같이, 반도체칩 테스트장치는, 복수의 엘이디칩(C)이 배치된 기판(S)을 공급하는 공급유닛(10)과, 공급유닛(10)으로부터 공급된 기판(S)상의 엘이디칩(C)을 검사하는 테스트유닛(20)과, 테스트유닛(20)에서 검사된 엘이디칩(C)의 특성을 근거로 하여 복수의 엘이디칩(C)을 특성 별로 분류하는 분류유닛(30)과, 공급유닛(10), 테스트유닛(20) 및 분류유닛(30)의 사이에 배치되는 로딩유닛(40)을 포함하여 구성될 수 있다.As shown in FIG. 1, the semiconductor chip test apparatus includes a
예를 들어, 반도체칩은 엘이디칩, 태양전지 소자 등등과 같은 전자소자일 수 있다. 이하의 설명에서 반도체칩은 엘이디칩일 수 있다.For example, the semiconductor chip may be an electronic device such as an LED chip, a solar cell device, or the like. In the following description, the semiconductor chip may be an LED chip.
도 2에 도시된 바와 같이, 기판(S)은, 복수의 엘이디칩(C)이 상측면에 배치된 신축성의 유지부재(S1)와, 유지부재(S1)의 둘레가 고정되어 엘이디칩(C)을 보호하는 지지부재(S2)를 포함하여 구성될 수 있다. 유지부재(S1)는 예를 들어 UV필름과 같은 투광성 합성수지재질의 투광성 재질의 필름이 적용될 수 있다. 지지부재(S2)는 로딩유닛(40)이 기판(S)을 이송하기 위하여 파지하는 부분이 된다.As shown in FIG. 2, the substrate S has a stretchable retaining member S1 having a plurality of LED chips C disposed on an upper side thereof, and a circumference of the retaining member S1 is fixed to the LED chip C. As shown in FIG. It may be configured to include a supporting member (S2) to protect. The holding member S1 may be, for example, a light transmissive film of a translucent synthetic resin material such as a UV film. The supporting member S2 becomes a portion that the
공급유닛(10)은, 복수의 기판(S)이 적재되는 적재기구(110)와, 적재기구(110)를 상하방향으로 이동이 가능하게 지지하는 지지프레임(120)과, 적재기구(110)를 상하방향으로 이동시키는 승강장치(미도시)를 포함하여 구성될 수 있다.The
테스트유닛(20)은, 로딩유닛(40)에 의하여 공급되는 기판(S)이 탑재되는 흡착척(90)과, 흡착척(90)의 상부에 설치되어 엘이디칩(C)의 특성을 측정하는 측정모듈(22)과, 엘이디칩(C)에 전원을 인가하는 프로브모듈(23)과, 흡착척(90)을 X축방향으로 이동시키는 X축테이블(24)과, 흡착척(90)을 Y축방향으로 이동시키는 Y축테이블(25)을 포함하여 구성될 수 있다.The
측정모듈(22)은, 예를 들어, 적분구(integrating sphere)를 포함하여 구성될 수 있다. 여기에서, 적분구는 내측에 중공부를 가진 구형의 장치로서, 중공부 내로 광을 받아들여 그 특성을 측정하는 장치이다. 적분구의 내측면은 광을 효과적으로 난반사시키는 물질로 이루어지거나, 그러한 물질로 코팅되어 있으며, 이로 인해 적분구의 중공부 내로 유입되는 광은 적분구 내에서 지속적으로 난반사되며, 따라서 유입되는 광의 강도 및 광의 특성이 중공부 내에서 평균화된다. 이러한 적분구를 통하여 엘이디칩에서 발광되는 광의 특성을 측정할 수 있는데, 이를 위하여, 측정부재(134)는 포토디텍터(photo detector)나 스펙트로미터(spectrometer)를 더 포함할 수 있다. 측정 가능한 광의 특성으로는 휘도, 파장, 광속, 광도, 조도, 분광분포, 색온도 등이 있다.The
프로브모듈(23)은 검사위치에 위치된 엘이디칩(C)과 접촉하여 엘이디칩(C)에 전원을 인가하는 역할을 수행하며, 프로브모듈(23)은, 예를 들면, 프로브카드 또는 프로브핀을 포함하여 구성될 수 있다.The
로딩유닛(40)은, 기판(S)을 공급유닛(10)으로부터 테스트유닛(20)으로 이동시키고, 테스트유닛(20)에서 검사가 완료된 기판(S)을 테스트유닛(20)으로부터 분류유닛(30)으로 이동시키는 등, 엘이디칩 테스트장치 내에서 기판(S)을 이송하는 역할을 수행한다. 로딩유닛(40)은, 수평방향(Y축방향)으로 연장되는 수평프레임(41)과, 수평프레임(41)에 수평프레임(41)이 연장되는 방향(Y축방향)으로 이동이 가능하게 설치되며 수직방향(Z축방향)으로 연장되는 수직프레임(42)과, 수직프레임(42)에 수직프레임(42)이 연장되는 방향(Z축방향)으로 이동이 가능하게 설치되며 기판(S)의 지지부재(S2)를 파지하는 로더(43)를 포함하여 구성될 수 있다.The
분류유닛(30)은, 테스트유닛(20)에서 측정한 엘이디칩(C)의 측정결과에 따라 기판(S)상의 엘이디칩(C)을 분류하는 역할을 수행한다. 분류유닛(30)은, 엘이디칩(C)이 부착된 기판(S)이 탑재되는 제1탑재대(31)와, 엘이디칩(C)이 부착될 기판(S)이 탑재되는 제1탑재대(32)와, 제1탑재대(31)에 탑재된 기판(S)상의 엘이디칩(C)을 픽업하여 제2탑재대(32)에 탑재된 기판(S)상으로 이동시키는 픽커(33)를 포함하여 구성될 수 있다.The
한편, 분류유닛(30)의 일측에는 픽커(33)에 의하여 엘이디칩(C)이 분리된 기판(S)이 적재되는 제1적재부(60)와, 제2탑재대(32)에 탑재될 기판(S)이 대기하는 제2적재부(70)와, 픽커(33)에 의하여 엘이디칩(C)이 분류되어 부착된 기판(S)이 보관되는 제3적재부(80)가 구비될 수 있다.Meanwhile, one side of the
이러한 구성에 의하여, 테스트유닛(20)에서 엘이디칩(C)에 대한 측정이 완료된 기판(S)은 로딩유닛(40)에 의하여 분류유닛(30)의 제1탑재대(31)에 탑재되는데, 이때, 픽커(33)는 제1탑재대(31)에 탑재된 기판(S)상의 엘이디칩(C)을 픽업하여 제2탑재대(32)에 탑재된 기판(S)상으로 이동시키면서 복수의 엘이디칩(C)을 특성 별로 분류한다.By this configuration, the substrate S in which the measurement for the LED chip C is completed in the
이하, 도 3 내지 도 7을 참조하여, 제1실시예에 따른 반도체칩 테스트장치의 흡착척에 대하여 설명한다.3 to 7, a suction chuck of the semiconductor chip test apparatus according to the first embodiment will be described.
도 3 내지 도 4에 도시된 바와 같이, 제1실시예에 따른 반도체칩 테스트장치의 흡착척(90)은, 기판(S)상에서 복수의 엘이디칩(C)이 배치되는 영역에 대응되는 면적을 가지는 수평면(911)이 구비되는 흡착부(91)와, 흡착부(91)의 외주에 둘레방향으로 연장되도록 형성되고 흡착부(91)의 수평면(911)에 대하여 소정의 깊이(D)로 내입되며 내부에 흡착홀(98)이 형성되는 요홈부(92)와, 요홈부(92)의 외주에 둘레방향으로 연장되도록 형성되고 요홈부(92)에 대하여 소정의 높이(H2)로 돌출되는 돌출부(93)를 포함하여 구성될 수 있다.As shown in FIGS. 3 to 4, the
흡착척(90)의 전체적인 면적은 기판(S)의 지지부재(S2)의 내경에 비하여 작게 형성되며, 이에 따라, 기판(S)의 지지부재(S2)가 흡착척(90)의 둘레를 감싸는 형태로 기판(S)이 흡착척(90)에 안착될 수 있다. 흡착척(90)의 형상은 기판(S)의 지지부재(S2)의 형상과 대응되며, 기판(S)의 지지부재(S2)의 형상이 원형이 되는 경우 흡착척(90)의 형상이 원형이 될 수 있다.The overall area of the
흡착부(91)의 수평면(911)은 기판(S)상의 복수의 엘이디칩(C)이 실질적으로 부착되는 부분으로서, 흡착부(91)의 전체의 면적이 수평면(911)으로 형성될 수 있으며, 기판(S)상에서 복수의 엘이디칩(C)이 배치된 면적에 해당하는 부분만이 수평면(911)으로 형성될 수 있다.The
요홈부(92)의 내부에 형성되는 흡착홀(98)은 흡인유로(99)를 통하여 공기흡입장치(미도시)와 연결될 수 있다. 따라서, 공기흡입장치의 동작에 의하여 흡착홀(98)에는 부압이 작용될 수 있으며, 흡착홀(98)과 연통되는 요홈부(92)의 내부공간에 부압이 작용될 수 있다. 한편, 흡착홀(98)은 흡착척(90)의 둘레방향으로 일정한 간격으로 복수로 형성되는 것이 흡착력을 균일하게 분포시키는 데에 있어 바람직하다.The
요홈부(92)는 흡착부(91) 및 돌출부(93)에 의하여 둘러싸인 형상으로 형성될 수 있으며, 이에 따라, 흡착홀(98)을 통하여 공기의 흡입이 진행되는 과정에서 요홈부(92)의 내부공간에 부압이 작용될 수 있다. 요홈부(92)의 폭(W)은 기판(S)의 유지부재(S1)가 요홈부(92)의 내부공간에 작용되는 부압에 의하여 요홈부(92)의 내부공간으로 끌어당겨질 수 있는 정도의 폭으로 설정되는 것이 바람직하다.The
돌출부(93)는 요홈부(92)가 형성되는 것에 의하여 요홈부(92)의 하측면(921)에 대하여 돌출되는 형상으로 형성되는 부분이며, 돌출부(93)의 상측면(931)은 흡착부(91)의 수평면(911)과 동일한 평면을 이룰 수 있다. 즉, 흡착부(91)의 수평면(911)과 평행한 임의의 면을 기준면(B)으로 설정하는 경우, 기준면(B)으로부터의 흡착부(91)의 수평면(911)의 높이(H1)와 기준면(B)으로부터의 돌출부(93)의 상측면(931)의 높이(H2)는 동일하게 설정될 수 있다.The
한편, 흡착척(90)의 외주에는 기판(S)의 지지부재(S2)의 내주면(S21)이 접촉되는 접촉부(94)가 형성될 수 있다. 이러한 접촉부(94)는 기판(S)의 지지부재(S2)의 내주면(S21)의 형상과 대응되는 형상으로 형성되며, 지지부재(S2)의 내주면(S21)이 수직면으로 형성되는 경우에는 접촉부(94)가 수직면으로 형성될 수 있다. 그리고, 접촉부(94)와 돌출부(93)의 사이에는 돌출부(93)의 상측면(931)의 위치에 비하여 낮은 위치에 형성되는 평면부(95)가 형성될 수 있다. 접촉부(94)와 평면부(95)의 사이에는 기판(S)이 흡착척(90)에 안착되는 경우 기판(S)의 지지부재(S2)가 접촉부(94)에 용이하게 인접될 수 있도록 지지부재(S2)를 안내하는 안내면(97)이 형성될 수 있으며, 안내면(97)은 소정의 각도로 경사지게 형성될 수 있다.On the other hand, a
이하, 도 6 및 도 7을 참조하여, 제1실시예에 따른 반도체칩 테스트장치의 흡착척(90)의 작용에 대하여 설명한다.6 and 7, the operation of the
도 6에 도시된 바와 같이, 기판(S)이 흡착척(90)에 안착되면, 기판(S)의 지지부재(S2)의 내주면(S21)은 흡착척(90)의 접촉부(94)에 접촉된 상태를 유지하고, 기판(S)의 유지부재(S1)는 흡착부(91)의 수평면(911)과 돌출부(93)의 상측면(931)에 접촉된 상태를 유지하며, 복수의 엘이디칩(C)은 흡착부(91)의 수평면(911)상에 위치된다. 그리고, 요홈부(92)는 흡착부(91), 돌출부(93) 및 유지부재(S1)에 의하여 그 내부공간이 밀폐된 상태를 유지한다.As shown in FIG. 6, when the substrate S is seated on the
이때, 도 7에 도시된 바와 같이, 공기흡입장치의 동작에 의하여 흡인유로(99) 및 흡착홀(98)을 통한 공기의 흡입이 진행되면, 요홈부(92)의 내부공간에는 부압이 작용하게 되는데, 이에 따라, 요홈부(92)의 상측에 위치한 유지부재(S1)는 요홈부(92)의 내부공간으로 끌어당겨지게 된다. 따라서, 유지부재(S1)에는 요홈부(92)를 향하여 인장되는 인장력(F)이 작용하게 된다. 유지부재(S1)에 작용하는 인장력(F)은, 수평방향으로 작용하는 수평인장력(Fh)과, 수직방향으로 작용하는 수직인장력(Fv)으로 나뉠 수 있다. 유지부재(S1)에 작용하는 수평인장력(Fh)에 의하여 신축성의 유지부재(S1)가 수평방향으로 신장하게 된다. 따라서, 복수의 엘이디칩(C)이 부착된 유지부재(S1)의 부분이 수평방향으로 신장되는 것에 의하여 복수의 엘이디칩(C)의 수직방향으로의 위치가 균일해질 수 있다. 또한, 유지부재(S1)에 작용하는 수직인장력(Fv)에 의하여 복수의 엘이디칩(C)이 부착된 유지부재(S1)의 부분이 흡착부(91)의 수평면(911)에 밀착될 수 있다.At this time, as shown in Figure 7, when the suction of the air through the
이와 같이, 제1실시예에 따른 반도체칩 테스트장치의 흡착척(90)은, 복수의 엘이디칩(C)이 흡착되는 흡착부(91)의 외주에 둘레방향으로 형성되고 내부에 흡착홀(98)이 형성되는 요홈부(92)를 구비함으로써, 복수의 엘이디칩(C)을 흡착하는 과정에서 복수의 엘이디칩(C)이 부착된 유지부재(S1)를 수평방향 및 수직방향으로 신장시킬 수 있으므로, 복수의 엘이디칩(C)을 흡착부(91)의 수평면(911)상에 균일하게 흡착시킬 수 있는 효과가 있다.As described above, the
이하, 도 8 내지 도 10을 참조하여, 제2실시예에 따른 반도체칩 테스트장치의 흡착척에 대하여 설명한다. 전술한 제1실시예에서 설명한 부분과 동일한 부분에 대해서는 동일한 부호를 부여하고, 이에 대한 상세한 설명은 생략한다.Hereinafter, the suction chuck of the semiconductor chip test apparatus according to the second embodiment will be described with reference to FIGS. 8 to 10. The same reference numerals are given to the same parts as those described in the above-described first embodiment, and detailed description thereof will be omitted.
도 8에 도시된 바와 같이, 제2실시예에 따른 반도체칩 테스트장치의 흡착척에서, 돌출부(93)가 흡착부(91)의 수평면(911)으로부터 소정의 높이(H)로 돌출될 수 있다. 즉, 흡착부(91)의 수평면(911)과 평행한 임의의 면을 기준면(B)으로 설정하는 경우, 기준면(B)으로부터의 흡착부(91)의 수평면(911)의 높이(H1)는 기준면(B)으로부터의 돌출부(93)의 상측면(931)의 높이(H2)에 비하여 작게 설정될 수 있다.As shown in FIG. 8, in the adsorption chuck of the semiconductor chip test apparatus according to the second embodiment, the
이에 따라, 도 9에 도시된 바와 같이, 흡착홀(98)을 통한 공기의 흡입이 수행되지 않는 경우로서 기판(S)의 유지부재(S1)가 흡착부(91)의 수평면(911) 및 돌출부(93)의 상측면(931)에 안착된 상태에서는, 흡착부(91)의 수평면(911)과 돌출부(93)의 상측면(931) 사이의 높이차(H)에 의하여 요홈부(92)에 인접하는 수평면(911)과 유지부재(S1)의 사이에는 요홈부(92)와 연통되는 공간(A1)이 형성될 수 있다. 이러한 공간(A1)에 해당하는 공기는, 공기흡입장치가 동작하여 요홈부(92)의 내부공간에 부압이 작용하는 경우, 요홈부(92)의 내부공간 및 흡착홀(98)을 통하여 배출될 수 있다. 이와 같이, 흡착부(91)의 수평면(911)의 높이(H1)를 돌출부(93)의 상측면(931)의 높이(H2)에 비하여 작게 형성하는 경우에는, 수평면(911)과 유지부재(S1)의 사이에 존재하는 공기를 공간(A1)을 통하여 배출할 수 있으므로, 기판(S)의 흡착이 완료된 후 수평면(911)과 유지부재(S1)의 사이에 공기층이 존재하는 것을 방지할 수 있다.Accordingly, as shown in FIG. 9, when the suction of the air through the
또한, 도 10에 도시된 바와 같이, 흡착부(91)의 수평면(911)과 돌출부(93)의 상측면(931) 사이의 높이차(H)에 의하여, 돌출부(93)의 상측면(931)과 흡착홀(98) 사이의 거리에 비하여 흡착부(91)의 수평면(911)과 흡착홀(98) 사이의 거리가 짧아지게 되므로, 돌출부(93)의 상측면(931)에 부착되는 유지부재(S1)에 작용하는 인장력에 비하여 흡착부(91)의 수평면(911)에 작용하는 인장력(F)이 커질 수 있고, 이에 따라, 복수의 엘이디칩(C)이 부착된 유지부재(S1)의 부분을 상대적으로 큰 인장력을 이용하여 수직방향 및 수평방향으로 신장시킬 수 있으므로, 복수의 엘이디칩(C)을 흡착부(91)의 수평면(911)상에 더욱 균일하게 흡착시킬 수 있다.In addition, as shown in FIG. 10, the
이와 같이, 제2실시예에 따른 반도체칩 테스트장치의 흡착척은, 흡착부(91)의 수평면(911)의 높이(H1)를 돌출부(93)의 상측면(931)의 높이(H2)에 비하여 작게 함으로써, 수평면(911)과 유지부재(S1)의 사이에 존재하는 공기를 원활하게 배출하여 기판(S)의 흡착이 완료된 후 수평면(911)과 유지부재(S1) 사이에 공기층이 존재하는 것을 방지할 수 있으며, 이에 따라, 복수의 엘이디칩(C)을 흡착부(91)의 수평면(911)상에 균일하게 흡착시킬 수 있는 효과가 있다.As described above, in the adsorption chuck of the semiconductor chip test apparatus according to the second embodiment, the height H1 of the
또한, 제2실시예에 따른 흡착척에 의하면, 흡착부(91)에 흡착된 복수의 엘이디칩(C)에는 항상 균일한 흡착력이 작용하므로, 엘이디칩(C)이 실제로 가지고 있는 본질적인 특성(예를 들면, 엘이디칩(C)으로부터 발광되는 광의 휘도, 파장, 광속, 광도, 조도, 분광분포, 색온도 등)을 정확하게 측정할 수 있다. 따라서, 동일한 특성을 가지는 엘이디칩(C)을 흡착척(90)으로 로딩하여 흡착한 후 엘이디칩(C)의 특성을 측정하는 과정을 반복적으로 수행하더라도, 반복적으로 측정된 엘이디칩(C)의 특성들 간에 발생하는 편차를 최소화시킬 수 있다.Further, according to the adsorption chuck according to the second embodiment, since the uniform adsorption force always acts on the plurality of LED chips C adsorbed by the
이하, 도 11 및 도 12를 참조하여 제3실시예에 따른 반도체칩 테스트장치의 흡착척에 대하여 설명한다. 전술한 제1실시예 및 제2실시예에서 설명한 부분과 동일한 부분에 대해서는 동일한 부호를 부여하고, 이에 대한 상세한 설명은 생략한다.Hereinafter, the suction chuck of the semiconductor chip test apparatus according to the third embodiment will be described with reference to FIGS. 11 and 12. The same parts as those described in the above-described first and second embodiments are denoted by the same reference numerals, and detailed description thereof will be omitted.
도 11에 도시된 바와 같이, 제3실시예에 따른 반도체칩 테스트장치의 흡착척에서, 흡착부(91)의 수평면(911)과 요홈부(92)의 사이에는 흡착부(91)의 수평면(911)으로부터 요홈부(92)로 갈수록 높이가 점진적으로 감소하는 제1경사부(912)가 형성될 수 있다.As shown in FIG. 11, in the adsorption chuck of the semiconductor chip test apparatus according to the third embodiment, the horizontal plane of the
이에 따라, 도 11에 도시된 바와 같이, 흡착홀(98)을 통한 공기의 흡입이 수행되지 않는 경우로서 기판(S)의 유지부재(S1)가 흡착부(91)의 수평면(911) 및 돌출부(93)의 상측면(931)에 안착된 상태에서는, 제1경사부(912)와 유지부재(S1)의 사이에 요홈부(92)와 연통되는 공간(A2)이 형성될 수 있다. 이러한 공간(A2)에 해당하는 공기는, 공기흡입장치가 동작하여 요홈부(92)의 내부공간에 부압이 작용하는 경우, 요홈부(92)의 내부공간 및 흡착홀(98)을 통하여 배출될 수 있다. 이와 같이, 흡착부(91)의 수평면(911)과 요홈부(92)의 사이에 제1경사부(912)를 형성하는 경우에는, 수평면(911)과 유지부재(S1)의 사이에 존재하는 공기를 제1경사부(912)와 유지부재(S1) 사이의 공간(A2)을 통하여 배출할 수 있으므로, 기판(S)의 흡착이 완료된 후 수평면(911)과 유지부재(S1)의 사이에 공기층이 존재하는 것을 방지할 수 있다. 또한, 수평면(911)과 유지부재(S1)의 사이에 존재하는 공기는 제1경사부(912)에 안내되어 요홈부(92)의 내부공간 및 흡착홀(98)을 향하여 배출될 수 있으므로, 공기의 유동이 원활하게 진행됨에 따라 기판(S)의 흡착에 소요되는 시간을 줄이면서 기판(S)의 흡착성능을 향상시킬 수 있다.Accordingly, as shown in FIG. 11, when the suction of the air through the
또한, 도 12에 도시된 바와 같이, 제1경사부(912)에 의하여, 돌출부(93)의 상측면(931)과 흡착홀(98) 사이의 거리에 비하여 흡착부(91)의 수평면(911)과 흡착홀(98) 사이의 거리가 짧아지게 되므로, 돌출부(93)의 상측면(931)에 부착되는 유지부재(S1)에 작용하는 인장력에 비하여 흡착부(91)의 수평면(911)에 작용하는 인장력(F)이 커질 수 있고, 이에 따라, 복수의 엘이디칩(C)이 부착된 유지부재(S1)의 부분을 상대적으로 큰 인장력을 이용하여 수직방향 및 수평방향으로 신장시킬 수 있으므로, 복수의 엘이디칩(C)을 흡착부(91)의 수평면(911)상에 더욱 균일하게 흡착시킬 수 있다.In addition, as shown in FIG. 12, the
또한, 유지부재(S1)가 요홈부(92)의 내부공간으로 끌어당겨지는 경우, 유지부재(S1)는 제1경사부(912)의 형상에 따라 원만한 곡선형으로 구부러질 수 있다. 따라서, 유지부재(S1)가 요홈부(92)의 내부공간으로 끌어당겨질 때 유지부재(S1)가 지나치게 절곡되어 파손되는 것을 방지하여 흡착성능이 저하되는 것을 방지할 수 있다.In addition, when the holding member S1 is drawn into the inner space of the
이와 같이, 제3실시예에 따른 반도체칩 테스트장치의 흡착척은, 흡착부(91)의 수평면(911)과 요홈부(92)의 사이에 흡착부(91)의 수평면(911)으로부터 요홈부(92)로 갈수록 높이가 점진적으로 감소하는 제1경사부(912)를 구비함으로써, 수평면(911)과 유지부재(S1)의 사이에 존재하는 공기를 원활하게 배출하여, 복수의 엘이디칩(C)을 흡착부(91)의 수평면(911)상에 균일하게 흡착시킬 수 있으며, 유지부재(S1)의 파손을 방지하여 흡착성능이 저하되는 것을 방지할 수 있는 효과가 있다.As described above, the adsorption chuck of the semiconductor chip test apparatus according to the third embodiment is formed in the recess from the
이하, 도 13 내지 도 14를 참조하여, 제4실시예에 따른 반도체칩 테스트장치의 흡착척에 대하여 설명한다. 전술한 제1실시예 내지 제3실시예에서 설명한 부분과 동일한 부분에 대해서는 동일한 부호를 부여하고, 이에 대한 상세한 설명은 생략한다.13 to 14, a suction chuck of the semiconductor chip test apparatus according to the fourth embodiment will be described. The same parts as those described in the first to third embodiments are given the same reference numerals, and detailed description thereof will be omitted.
도 13 및 도 14에 도시된 바와 같이, 제4실시예에 따른 반도체칩 테스트장치의 흡착척에서, 흡착부(91)의 수평면(911)과 평행한 임의의 면을 기준면(B)으로 설정하는 경우, 기준면(B)으로부터의 흡착부(91)의 수평면(911)의 높이(H1)는 기준면(B)으로부터의 돌출부(93)의 상측면(931)의 높이(H2)에 비하여 작게 설정될 수 있고, 흡착부(91)의 수평면(911)과 요홈부(92)의 사이에는 흡착부(91)의 수평면(911)으로부터 요홈부(92)로 갈수록 높이가 점진적으로 감소하는 제1경사부(912)가 형성될 수 있다.As shown in FIGS. 13 and 14, in the adsorption chuck of the semiconductor chip test apparatus according to the fourth embodiment, an arbitrary plane parallel to the
이러한 구성에 의하여, 흡착홀(98)을 통한 공기의 흡입이 수행되지 않는 경우로서 기판(S)의 유지부재(S1)가 흡착부(91)의 수평면(911) 및 돌출부(93)의 상측면(931)에 안착된 상태에서는, 흡착부(91)의 수평면(911)과 돌출부(93)의 상측면(931) 사이의 높이차(H)에 의하여 요홈부(92)에 인접하는 수평면(911)과 유지부재(S1)의 사이에 요홈부(92)와 연통되는 공간(A1)이 형성될 수 있으며, 제1경사부(912)와 유지부재(S1)의 사이에는 요홈부(92)와 연통되는 공간(A2)이 형성될 수 있다. 따라서, 수평면(911)과 유지부재(S1) 사이에 존재하는 공기는 공간(A1) 및 공간(A2)을 통하여 용이하게 배출될 수 있으므로, 기판(S)의 흡착이 완료된 상태에서 수평면(911)과 유지부재(S1)의 사이에 공기층이 존재하는 것을 방지할 수 있다.By such a configuration, the holding member S1 of the substrate S is not horizontally sucked through the
이하, 제4실시예에 따른 반도체칩 테스트장치의 흡착척의 작용효과는 제2실시예 및 제3실시예에 따른 반도체칩 테스트장치의 흡착척의 작용효과와 동일하다.Hereinafter, the effect of the suction chuck of the semiconductor chip test apparatus according to the fourth embodiment is the same as the effect of the suction chuck of the semiconductor chip test apparatus according to the second and third embodiments.
이하, 도 15 및 도 16을 참조하여, 제5실시예에 따른 반도체칩 테스트장치의 흡착척에 대하여 설명한다. 전술한 제1실시예 내지 제4실시예에서 설명한 부분과 동일한 부분에 대해서는 동일한 부호를 부여하고, 이에 대한 상세한 설명은 생략한다.Hereinafter, the suction chuck of the semiconductor chip test apparatus according to the fifth embodiment will be described with reference to FIGS. 15 and 16. The same parts as those described in the above-described first to fourth embodiments are denoted by the same reference numerals, and detailed description thereof will be omitted.
도 15에 도시된 바와 같이, 제5실시예에 따른 반도체칩 테스트장치의 흡착척에서, 요홈부(92)와 돌출부(93)의 사이에는 돌출부(93)로부터 요홈부(92)로 갈수록 높이가 점진적으로 감소하는 제2경사부(913)가 형성될 수 있다. 이에 따라, 흡착홀(98)을 통한 공기의 흡입이 수행되지 않는 경우로서 기판(S)의 유지부재(S1)가 흡착부(91)의 수평면(911) 및 돌출부(93)의 상측면(931)에 안착된 상태에서는, 제2경사부(913)와 유지부재(S1)의 사이에 요홈부(92)와 연통되는 공간(A3)이 형성될 수 있다.As shown in FIG. 15, in the adsorption chuck of the semiconductor chip test apparatus according to the fifth embodiment, the height increases from the
이러한 구성에 의하여, 요홈부(92)와 유지부재(S1) 사이에 존재하는 공기는 제2경사부(913)에 안내되어 용이하게 배출될 수 있으므로, 공기의 유동이 원활하게 진행됨에 따라 기판(S)의 흡착에 소요되는 시간을 줄이면서 기판(S)의 흡착성능을 향상시킬 수 있다. 또한, 도 16에 도시된 바와 같이, 유지부재(S1)가 요홈부(92)의 내부공간으로 끌어당겨지는 경우, 유지부재(S1)는 제2경사부(913)의 형상에 따라 원만한 곡선형으로 구부러질 수 있다. 따라서, 유지부재(S1)가 요홈부(92)의 내부공간으로 끌어당겨질 때 유지부재(S1)가 지나치게 절곡되어 파손되는 것을 방지하여 흡착성능이 저하되는 것을 방지할 수 있다.By such a configuration, since the air existing between the
한편, 제2실시예 내지 제4실시예와 같이, 흡착부(91)의 수평면(911)의 높이(H1)를 돌출부(93)의 상측면(931)의 높이(H2)에 비하여 작게 설정할 수 있다. 또한, 흡착부(91)의 수평면(911)과 요홈부(92)의 사이에 흡착부(91)의 수평면(911)으로부터 요홈부(92)로 갈수록 높이가 점진적으로 감소하는 제1경사부(912)가 형성될 수 있다. 이러한 부가적인 구성에 의한 효과는 제2실시예 내지 제4실시예에서 설명한 것과 동일하다.On the other hand, as in the second to fourth embodiments, the height H1 of the
제5실시예에 따른 반도체칩 테스트장치의 흡착척은, 요홈부(92)와 돌출부(93)의 사이에 돌출부(93)로부터 요홈부(92)로 갈수록 높이가 점진적으로 감소하는 제2경사부(913)를 형성함으로써, 요홈부(92)와 유지부재(S1) 사이에 존재하는 공기를 원활하게 배출하여 기판(S)의 흡착성능을 향상시킬 수 있으며 유지부재(S1)의 파손을 방지하여 흡착성능이 저하되는 것을 방지할 수 있는 효과가 있다.The suction chuck of the semiconductor chip test apparatus according to the fifth embodiment includes a second inclined portion whose height gradually decreases from the
이하, 도 17을 참조하여, 제6실시예에 따른 반도체칩 테스트장치의 흡착척에 대하여 설명한다. 전술한 제1실시예 내지 제5실시예에서 설명한 부분과 동일한 부분에 대해서는 동일한 부호를 부여하고, 이에 대한 상세한 설명은 생략한다.Hereinafter, the adsorption chuck of the semiconductor chip test apparatus according to the sixth embodiment will be described with reference to FIG. 17. The same parts as those described in the above-described first to fifth embodiments are denoted by the same reference numerals, and detailed description thereof will be omitted.
도 17에 도시된 바와 같이, 제6실시예에 따른 반도체칩 테스트장치의 흡착척에서, 흡착부(91)의 수평면(911)에는 흡입홀(981)이 형성될 수 있다. 이러한 흡입홀(981)은 흡착홀(98)과 동일한 흡인유로(99)를 통하여 공기흡입장치와 연결될 수 있다. 물론, 흡입홀(981)은 흡착홀(98)과 연통되는 흡인유로(99)와 별개의 흡인유로를 통하여 공기흡입장치와 연결될 수 있다.As illustrated in FIG. 17, in the suction chuck of the semiconductor chip test apparatus according to the sixth embodiment, a
이러한 구성에 의하여, 기판(S)은, 흡착홀(98)을 통한 공기의 흡입작용과 흡입홀(981)을 통한 공기의 흡입작용에 의하여, 흡착척(90)에 흡착될 수 있다. 따라서, 흡착부(91)의 수평면(911)과 유지부재(S1) 사이에 존재하는 공기는 흡입홀(981)을 통하여서도 배출될 수 있으므로, 기판(S)의 흡착이 완료된 후 수평면(911)과 유지부재(S1)의 사이에 공기층이 존재하는 것을 더욱 방지할 수 있다.With this configuration, the substrate S can be adsorbed to the
한편, 흡입홀(981)은 흡착홀(98)에 의한 기판(S)의 흡착을 보조하는 보조역할을 수행할 수 있으며, 이러한 경우에는 흡착홀(98)을 통한 흡착작용을 흡입홀(981)을 통한 흡착작용에 비하여 크게 하기 위하여, 흡입홀(981)의 직경은 흡착홀(98)의 직경에 비하여 작게 형성될 수 있다.On the other hand, the
또한, 기판(S)에 작용하는 흡착력을 균일하게 분포하기 위하여 흡입홀(981)은 복수로 형성될 수 있으며, 복수의 흡입홀(981)은 흡착부(91)의 중심을 기준으로 방사상으로 배치될 수 있다.In addition, in order to distribute the adsorption force acting on the substrate S uniformly, a plurality of suction holes 981 may be formed, and the plurality of suction holes 981 may be disposed radially with respect to the center of the
제6실시예에 따른 반도체칩 테스트장치의 흡착척은, 흡착부(91)의 수평면(911)에 공기의 흡입을 위한 흡입홀(981)을 더 형성함으로써, 기판(S)의 흡착성능을 더욱 향상시킬 수 있는 효과가 있다.In the adsorption chuck of the semiconductor chip test apparatus according to the sixth embodiment, the
각 실시예에서 설명한 기술적 사상들은 각각 독립적으로 실시될 수 있으며 서로 조합되어 실시될 수 있다. 또한, 실시예에 따른 반도체칩 테스트장치의 흡착척은, 테스트유닛(20)에 구비될 수 있을 뿐만 아니라, 분류유닛(30)의 제1탑재대(32) 및 제2탑재대(33)에 구비될 수 있다. 또한, 실시예에 따른 반도체칩 테스트장치의 흡착척은, 엘이디칩을 테스트하는 장치뿐만 아니라, 각종 전자부품이 부착된 기판이나 반도체웨이퍼를 흡착하여 고정하는 다양한 장치의 구성으로 적용될 수 있다.The technical ideas described in the embodiments may be implemented independently or in combination with each other. In addition, the adsorption chuck of the semiconductor chip test apparatus according to the embodiment may not only be provided in the
20: 테스트유닛 90: 흡착척
91: 흡착부 92: 요홈부
93: 돌출부 S: 기판
S1: 유지부재 S2: 지지부재20: test unit 90: adsorption chuck
91: adsorption portion 92: groove portion
93: protrusion S: substrate
S1: holding member S2: supporting member
Claims (7)
상기 흡착척은,
복수의 반도체칩이 배치되는 영역에 대응되는 면적을 가지는 수평면이 구비되는 흡착부;
상기 흡착부의 외주에 형성되고 상기 흡착부의 수평면에 대하여 소정의 깊이로 내입되며 내부에 흡착홀이 형성되는 요홈부; 및
상기 요홈부의 외주에 형성되고 상기 요홈부에 대하여 소정의 높이로 돌출되는 돌출부를 포함하고,
상기 흡착부의 수평면의 높이는 상기 돌출부의 상측면의 높이에 비하여 작은 것을 특징으로 하는 반도체칩 테스트장치.A semiconductor chip test apparatus comprising an adsorption chuck for adsorbing a substrate on which a semiconductor chip is disposed,
The adsorption chuck,
An adsorption part provided with a horizontal plane having an area corresponding to an area in which a plurality of semiconductor chips are disposed;
A recess formed on an outer circumference of the adsorption part, embedded in a predetermined depth with respect to a horizontal plane of the adsorption part, and having a suction hole formed therein; And
It is formed on the outer periphery of the groove portion and includes a protrusion projecting to a predetermined height with respect to the groove portion,
The height of the horizontal surface of the adsorption portion is a semiconductor chip test device, characterized in that smaller than the height of the upper surface of the protrusion.
상기 흡착부의 수평면과 상기 요홈부 사이에는 상기 흡착부의 수평면으로부터 상기 요홈부로 갈수록 높이가 점진적으로 감소하는 제1경사부가 형성되는 것을 특징으로 하는 반도체칩 테스트장치.The method of claim 1,
And a first inclined portion formed between the horizontal surface of the adsorption portion and the recessed portion to gradually increase in height from the horizontal surface of the adsorption portion to the recessed portion.
상기 요홈부와 상기 돌출부의 사이에는 상기 돌출부로부터 상기 요홈부로 갈수록 높이가 점진적으로 감소하는 제2경사부가 형성되는 것을 특징으로 하는 반도체칩 테스트장치.The method of claim 1,
And a second inclined portion formed between the groove portion and the protrusion portion to gradually decrease in height from the protrusion portion to the groove portion.
상기 흡착척은,
복수의 반도체칩이 배치되는 영역에 대응되는 면적을 가지는 수평면이 구비되는 흡착부;
상기 흡착부의 외주에 형성되고 상기 흡착부의 수평면에 대하여 소정의 깊이로 내입되며 내부에 흡착홀이 형성되는 요홈부; 및
상기 요홈부의 외주에 형성되고 상기 요홈부에 대하여 소정의 높이로 돌출되는 돌출부를 포함하고,
상기 흡착부의 수평면과 상기 요홈부의 사이에는 상기 흡착부의 수평면으로부터 상기 요홈부로 갈수록 높이가 점진적으로 감소하는 제1경사부가 형성되는 것을 특징으로 하는 반도체칩 테스트 장치.A semiconductor chip test apparatus comprising an adsorption chuck for adsorbing a substrate on which a semiconductor chip is disposed,
The adsorption chuck,
An adsorption part provided with a horizontal plane having an area corresponding to an area in which a plurality of semiconductor chips are disposed;
A recess formed on an outer circumference of the adsorption part, embedded in a predetermined depth with respect to a horizontal plane of the adsorption part, and having a suction hole formed therein; And
It is formed on the outer periphery of the groove portion and includes a protrusion projecting to a predetermined height with respect to the groove portion,
And a first inclined portion formed between the horizontal surface of the adsorption portion and the recessed portion to gradually increase in height from the horizontal surface of the adsorption portion to the recessed portion.
상기 흡착척은,
복수의 반도체칩이 배치되는 영역에 대응되는 면적을 가지는 수평면이 구비되는 흡착부;
상기 흡착부의 외주에 형성되고 상기 흡착부의 수평면에 대하여 소정의 깊이로 내입되며 내부에 흡착홀이 형성되는 요홈부; 및
상기 요홈부의 외주에 형성되고 상기 요홈부에 대하여 소정의 높이로 돌출되는 돌출부를 포함하고,
상기 요홈부와 상기 돌출부의 사이에는 상기 돌출부로부터 상기 요홈부로 갈수록 높이가 점진적으로 감소하는 제2경사부가 형성되는 것을 특징으로 하는 반도체칩 테스트 장치.A semiconductor chip test apparatus comprising an adsorption chuck for adsorbing a substrate on which a semiconductor chip is disposed,
The adsorption chuck,
An adsorption part provided with a horizontal plane having an area corresponding to an area in which a plurality of semiconductor chips are disposed;
A recess formed on an outer circumference of the adsorption part, embedded in a predetermined depth with respect to a horizontal plane of the adsorption part, and having a suction hole formed therein; And
It is formed on the outer periphery of the groove portion and includes a protrusion projecting to a predetermined height with respect to the groove portion,
And a second inclined portion formed between the groove portion and the protrusion portion, the height of which gradually decreases from the protrusion portion toward the groove portion.
상기 흡착척은,
복수의 반도체칩이 배치되는 영역에 대응되는 면적을 가지는 수평면이 구비되는 흡착부;
상기 흡착부의 외주에 형성되고 상기 흡착부의 수평면에 대하여 소정의 깊이로 내입되며 내부에 흡착홀이 형성되는 요홈부; 및
상기 요홈부의 외주에 형성되고 상기 요홈부에 대하여 소정의 높이로 돌출되는 돌출부를 포함하고,
상기 흡착부의 수평면에는 흡입홀이 형성되며,
상기 흡입홀의 직경은 상기 흡착홀의 직경에 비하여 작은 것을 특징으로 하는 반도체칩 테스트 장치.A semiconductor chip test apparatus comprising an adsorption chuck for adsorbing a substrate on which a semiconductor chip is disposed,
The adsorption chuck,
An adsorption part provided with a horizontal plane having an area corresponding to an area in which a plurality of semiconductor chips are disposed;
A recess formed on an outer circumference of the adsorption part, embedded in a predetermined depth with respect to a horizontal plane of the adsorption part, and having a suction hole formed therein; And
It is formed on the outer periphery of the groove portion and includes a protrusion projecting to a predetermined height with respect to the groove portion,
Suction holes are formed in the horizontal surface of the adsorption part,
The diameter of the suction hole is a semiconductor chip test device, characterized in that smaller than the diameter of the suction hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110039583A KR101082781B1 (en) | 2011-04-27 | 2011-04-27 | Semiconductor chip test apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110039583A KR101082781B1 (en) | 2011-04-27 | 2011-04-27 | Semiconductor chip test apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101082781B1 true KR101082781B1 (en) | 2011-11-14 |
Family
ID=45397587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110039583A KR101082781B1 (en) | 2011-04-27 | 2011-04-27 | Semiconductor chip test apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101082781B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008085285A (en) * | 2006-08-31 | 2008-04-10 | Fluoro Mechanic Kk | Vacuum tweezer |
KR101008319B1 (en) * | 2010-07-05 | 2011-01-13 | (주)앤앤아이테크 | Inspection device for semiconductor chip |
-
2011
- 2011-04-27 KR KR1020110039583A patent/KR101082781B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008085285A (en) * | 2006-08-31 | 2008-04-10 | Fluoro Mechanic Kk | Vacuum tweezer |
KR101008319B1 (en) * | 2010-07-05 | 2011-01-13 | (주)앤앤아이테크 | Inspection device for semiconductor chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102472790B (en) | Pickup apparatus and LED chip classification apparatus including same | |
JP2013024860A (en) | Test device for led | |
JP2007019237A (en) | Probing device for double-sided light emitting element | |
KR101151216B1 (en) | Integrating sphere unit with probe card, led chip testing apparatus, and led chip sorting apparatus having the same | |
KR102559306B1 (en) | Inspection device and inspection method | |
TWI442603B (en) | Led package chip classification system | |
US20150036128A1 (en) | Inspection apparatus | |
KR20110013107A (en) | Led chip sorting apparatus | |
TWI556347B (en) | Table assembly for supporting semiconductor packages | |
KR101082781B1 (en) | Semiconductor chip test apparatus | |
TW202234079A (en) | Test apparatus, test method, and computer-readable storage medium | |
KR101111952B1 (en) | Die bonder for LED device | |
KR101305078B1 (en) | Apparatus for testing luminous element and luminous element test handler having the same | |
KR101184683B1 (en) | Led chip testing device | |
KR101074532B1 (en) | Led chip sorting apparatus and removal unit thereof | |
KR20110071341A (en) | Apparatus for inspecting led device | |
KR102548400B1 (en) | Led transport method | |
KR101477245B1 (en) | Chip reception block and LED chip testing device having the same | |
KR20160026254A (en) | Apparatus for testing electronic parts | |
KR101015792B1 (en) | Test jig for side luminescence type led array | |
US20200402824A1 (en) | Collet apparatus and method for fabricating a semiconductor device using the same | |
TWM530477U (en) | An optical measuring apparatus for light emitting diodes | |
KR101754396B1 (en) | Light emitting device testing apparatus and method | |
KR101938606B1 (en) | LED package inspection and manufacture apparatus and method thereof | |
KR101142528B1 (en) | Apparatus for inspecting light emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141029 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151109 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160923 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |