KR101079895B1 - Perforated substratemethod for manufacturing same and full wafer contact board - Google Patents

Perforated substratemethod for manufacturing same and full wafer contact board Download PDF

Info

Publication number
KR101079895B1
KR101079895B1 KR1020057002790A KR20057002790A KR101079895B1 KR 101079895 B1 KR101079895 B1 KR 101079895B1 KR 1020057002790 A KR1020057002790 A KR 1020057002790A KR 20057002790 A KR20057002790 A KR 20057002790A KR 101079895 B1 KR101079895 B1 KR 101079895B1
Authority
KR
South Korea
Prior art keywords
hole
substrate
forming substrate
holes
conductive member
Prior art date
Application number
KR1020057002790A
Other languages
Korean (ko)
Other versions
KR20050038018A (en
Inventor
오사무 스기하라
요이치 하치타니
Original Assignee
호야 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호야 가부시키가이샤 filed Critical 호야 가부시키가이샤
Publication of KR20050038018A publication Critical patent/KR20050038018A/en
Application granted granted Critical
Publication of KR101079895B1 publication Critical patent/KR101079895B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/16Magnets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10416Metallic blocks or heatsinks completely inserted in a PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0292Using vibration, e.g. during soldering or screen printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Abstract

복수의 드릴(3)을 형성한 드릴 지그를 진동시킴으로써, 유리 기판(1)상에 복수의 홀(5)을 형성하여 홀 형성 기판을 얻고, 홀 형성 기판의 각 홀에, 도전성 부재를 매설한 다음, 유리 기판의 연화온도 이상이며, 기판형상이 유지될 수 있는 온도 이하로 홀 형성 기판을 가열처리하여, 각 홀내에 도전성 부재를 고정시킨다. 가열처리 후, 냉각처리함으로써 기판을 열수축시켜도 좋다. 홀 형성 기판에 도전성 부재를 고정시킨 후 표면을 연마하여, 도전성 부재를 표면과 이면의 양면에 노출시켜, 양면에 배선층을 형성함으로써 배선기판을 얻을 수 있다.By vibrating the drill jig in which the plurality of drills 3 are formed, a plurality of holes 5 are formed on the glass substrate 1 to obtain a hole forming substrate, and a conductive member is embedded in each hole of the hole forming substrate. Next, the hole-forming substrate is heat-treated at or above the softening temperature of the glass substrate and below the temperature at which the substrate shape can be maintained to fix the conductive member in each hole. After the heat treatment, the substrate may be thermally contracted by cooling. After the conductive member is fixed to the hole-forming substrate, the surface is polished, the conductive member is exposed on both surfaces of the front and back surfaces, and a wiring layer is formed on both surfaces, thereby obtaining a wiring board.

Description

홀 형성 기판 및 그 제조방법과 웨이퍼 일괄 콘택트 보드{PERFORATED SUBSTRATE,METHOD FOR MANUFACTURING SAME AND FULL WAFER CONTACT BOARD}Hole Forming Substrate, Method of Manufacturing the Same and Wafer Batch Contact Board {PERFORATED SUBSTRATE, METHOD FOR MANUFACTURING SAME AND FULL WAFER CONTACT BOARD}

본 발명은, 기판에 형성된 홀에 도전성 부재를 매설한 홀 형성 기판 및 그 제조방법 등에 관련된 것이며, 특히 기판을 관통하는 관통홀(through hole)을 구비한 관통홀 형성 기판, 상기 관통홀 형성 기판을 이용한 양면 배선 기판, 및 양면 배선 기판을 이용하여 구성된 웨이퍼 일괄(풀 웨이퍼) 콘택트 보드의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hole forming substrate in which a conductive member is embedded in a hole formed in the substrate, a method for manufacturing the same, and the like, in particular, a through hole forming substrate having a through hole penetrating the substrate, The manufacturing method of the wafer collective (full wafer) contact board comprised using the used double-sided wiring board and the double-sided wiring board.

일반적으로, 이러한 종류의 관통홀 형성 기판은, 반도체 등에 있어서의 검사장치에 이용되고 있다. 여기서, 반도체의 검사공정을 예로 들면, 반도체의 검사 공정은 복수의 단계로 행해지고 있다. 통상, 웨이퍼 제조공정(전(前) 공정)에서 제조된 웨이퍼는, 프로브 카드(probe card) 검사 후에 컷팅(다이싱)되고, 이어서 패키징된 다음, 번인 검사 및 최종 검사가 이루어지고 있다.In general, this type of through-hole forming substrate is used for inspection devices in semiconductors and the like. Here, taking the semiconductor inspection step as an example, the semiconductor inspection step is performed in a plurality of steps. Usually, the wafer manufactured in the wafer manufacturing process (pre-process) is cut (diced) after probe card inspection, and then packaged, and burn-in inspection and final inspection are performed.

또한, 웨이퍼 상태에서 각종 검사를 수행하는 방법이 최근 제안된 바 있다. 이 경우, 웨이퍼 제조공정(전 공정)에서 제조된 웨이퍼는, 프로브 카드 검사, 웨이퍼 레벨 번인(WLBI) 검사, 및 최종 검사를 받고, 최종 검사가 끝나면 웨이퍼의 컷팅이 이루어진다.In addition, a method of performing various inspections in a wafer state has recently been proposed. In this case, the wafer manufactured in the wafer manufacturing process (pre-process) is subjected to probe card inspection, wafer level burn-in (WLBI) inspection, and final inspection, and the wafer is cut after the final inspection.

전술한 검사 중에서 프로브 카드 검사는, 일반적으로, 한 개의 칩 또는 멀 티 콘택트 프로브 카드(64개 칩까지)를 이용한 DC/AC 검사이다. 이와 같은 프로브 카드에는, 도 6(a) 및 (b)에 도시한 바와 같이, 유리 에폭시 수지로 이루어진 다층 배선 기판(61)의 중심부에 개구(62)를 형성하고, 개구(62)의 주위로부터 개구(62)의 중심을 향해 촉침(觸針; 프로브)(63)을 설치하고, 이 프로브(63)를 웨이퍼(40)의 한개의 칩(41)상의 전극단자(42)에 접촉시켜 검사하는 타입의 프로브 카드가 있다.Among the above-described tests, the probe card test is generally a DC / AC test using one chip or a multi-contact probe card (up to 64 chips). In this probe card, as shown in Figs. 6A and 6B, openings 62 are formed in the center of the multilayer wiring board 61 made of glass epoxy resin, and the periphery of the openings 62 is shown. A probe 63 is provided toward the center of the opening 62, and the probe 63 is brought into contact with the electrode terminal 42 on one chip 41 of the wafer 40 for inspection. There is a type of probe card.

또한, 도 7에 도시한 바와 같이, 폴리이미드 등으로 이루어진 멤브레인(membrane; 71)의 한 쪽 면에 범프(72; 볼록한 접점)를 형성한 범프 부착 멤브레인(70)을 콘택트 부품으로서 사용하는 타입의 멤브레인 프로브 카드도 제안된 바 있다. 도 7에서, 범프(72)는 멤브레인(71)에 형성한 관통홀(73)을 통해 배선(74)과 통전(導通)되며, 범프(72) 형성부분은 탄성재(75), 피봇기구(76), 판스프링(77)을 통해 가압되어 콘택트된다.In addition, as shown in Fig. 7, a bumped membrane 70 having bumps 72 (convex contacts) formed on one surface of a membrane 71 made of polyimide or the like is used as a contact part. Membrane probe cards have also been proposed. In FIG. 7, the bump 72 is energized with the wiring 74 through the through hole 73 formed in the membrane 71, and the bump 72 forming portion is formed of an elastic material 75 and a pivot mechanism ( 76) is pressed through the leaf spring 77 and contacted.

번인 검사는, 통상 칩 단위로 수행하는 고온가속 테스트를 지칭하며, 전기적 시험을 행하는 경우도 많다. 웨이퍼를 일괄하여 번인 검사를 수행하는 경우를 웨이퍼 레벨 번인(WLBI)이라 한다. 웨이퍼를 일괄하여 번인 검사를 수행하는 경우, 웨이퍼 일괄 콘택트 보드(번인 보드)의 실용화가 필요하다.Burn-in inspection generally refers to a high temperature acceleration test performed on a chip basis, and in many cases, electrical tests are performed. The case where the burn-in inspection is carried out collectively is called wafer level burn-in (WLBI). In the case where burn-in inspection is carried out collectively, the wafer batch contact board (burn-in board) needs to be put to practical use.

최종검사는, 마지막 전기적 시험으로, 단순한 온/오프 테스트에서 디바이스의 실제 동작 주파수에 의한 기능 테스트 등을 수행한다. 구체적으로는, 핸들러를 이용하여 테스터 헤드에 인터포저(interposer)를 통해 직접 한 개 내지 복수 개의 베어 칩(bare chip), 패키지물품을 눌러 측정한다. 웨이퍼 상태에서 고주파용 프 로브 카드(64개 칩까지)를 이용하여 측정하는 경우도 있다.Final inspection is the final electrical test, which performs a functional test based on the actual operating frequency of the device in a simple on / off test. Specifically, one to a plurality of bare chips and packaged articles are measured by directly using an handler through an interposer to the tester head. In a wafer state, measurements may be made using high-frequency probe cards (up to 64 chips).

상기한 프로브 카드 검사 공정에 따르면, 현재로서는 한 개의 칩에서 64개 칩까지의 멀티측정이 가능하였으나, 만약 웨이퍼 전체면의 일괄 콘택트가 가능하다면, 대폭적인 검사 시간의 단축과 아울러 검사 비용의 삭감이 가능해진다.According to the probe card inspection process described above, multi-measurement from one chip to 64 chips is possible at present, but if collective contact of the entire wafer surface is possible, a drastic reduction of inspection time and a reduction in inspection cost can be achieved. It becomes possible.

마찬가지로, 고주파 용도의 웨이퍼 일괄 번인 보드의 실용화가 가능하다면, 대폭적인 검사시간의 단축과 함께, 검사 비용의 대폭적인 삭감이 가능하다.Similarly, if the wafer batch burn-in board for high frequency can be put into practical use, the inspection time can be shortened and the inspection cost can be drastically reduced.

고주파 용도의 웨이퍼 일괄 콘택트 보드를 실현하려면, 주로 웨이퍼 일괄 번인 검사용으로 개발된 콘택트 보드에 관한 기술을 응용하는 것을 고려할 수 있다. 그러나, 이러한 기술에서는, 웨이퍼 상의 칩 전체와의 콘택트를 실현하기 위해, 다층 배선 기판의 코어 기판으로서 유리 기판이 이용되고 있다. 상기 유리 기판을 이용한 코어 기판은, 한 쪽 표면에만 배선층을 형성한 일측배선이기 때문에, 표면에 형성되는 배선층이 많아져, 미세가공을 필요로 하므로 비용이 높아진다는 결점이 있다. 또한, 특성상으로도 인출 전극(배선)의 길이가 길어지며, 그 결과, 저항값이 증가함과 동시에, 임피던스 정합이나 동일길이의 배선이 곤란해진다는 결점도 있다. 뿐만 아니라, 크로스 토크(cross-talk)가 증가하는 등의 문제점도 있어, 고주파 용도의 웨이퍼 일괄 콘택트 보드는 현상태로는 제작이 곤란하다. 따라서, 유리 기판을 코어 기판으로서 이용한 경우, 고주파로 검사하는 웨이퍼 일괄 프로브 검사용 보드를 실현하는 것은 곤란하다.In order to realize a wafer batch contact board for high frequency applications, application of a technology related to a contact board mainly developed for wafer batch burn-in inspection can be considered. However, in such a technique, in order to realize contact with the whole chip on a wafer, a glass substrate is used as a core substrate of a multilayer wiring board. Since the core substrate using the said glass substrate is one side wiring in which the wiring layer was formed only in one surface, there is a drawback that since the wiring layer formed in the surface becomes large and it requires microprocessing, cost becomes high. In addition, the length of the lead-out electrode (wiring) is also long due to the characteristics, and as a result, the resistance value increases, and there is also a disadvantage that impedance matching and wiring of the same length become difficult. In addition, there is also a problem such as an increase in cross-talk. Thus, it is difficult to manufacture a wafer batch contact board for a high frequency. Therefore, when the glass substrate is used as the core substrate, it is difficult to realize the wafer batch probe inspection board to be inspected at high frequency.

또한, 전술한 바와 같이, 배선층은 유리 기판 표면의 한 쪽(웨이퍼측)에만 형성되기 때문에, 배선층상에 저항, 콘덴서, 퓨즈 등의 소자를 실장할 수 없다는 문제점도 있다. 이것은, 소자에는 두께가 있기 때문에, 유리 기판상에 설치된 콘택트 범프 등의 전극이 두께가 있는 소자의 영향으로 인해 웨이퍼상의 패드에 콘택트가 불가능해져 버리기 때문이다. 따라서, 유리 기판을 이용한 프로브용 검사 보드는 고주파 용도나 DC 검사의 용도에는 적용할 수 없다고 생각되어져 왔다.In addition, as described above, since the wiring layer is formed only on one side (wafer side) of the glass substrate surface, there is also a problem that elements such as resistors, capacitors and fuses cannot be mounted on the wiring layer. This is because, because the element has a thickness, the electrode such as a contact bump provided on the glass substrate becomes impossible to contact the pad on the wafer due to the influence of the element having the thickness. Therefore, it has been thought that the test board for probes using a glass substrate is not applicable to the use of a high frequency use or DC test.

유리 기판상의 소자를 박막소자로서 배선층상에 형성하는 것도 가능하기는 하나, 비용이 대단히 증가되므로, 현재로서는 기술적 곤란도가 높아 전체적, 기술적으로 가능하다 하더라도, 실용적인 비용의 면에서는 아직도 못미치는 수준이므로, 현실적이지 못하다는 문제가 있다.Although it is possible to form an element on a glass substrate on the wiring layer as a thin film element, the cost is greatly increased, and at present, the technical difficulty is high, and although it is technically possible as a whole, technically, it still falls short of practical cost. The problem is that it is not realistic.

상기와 같은 문제점을 감안하여, LSI 검사, MCM(멀티 칩 모듈) 등의 배선기판 등을 검사하는 고주파 용도의 웨이퍼 일괄 콘택트 보드로서는, 표면과 이면을 전기적으로 통전시킨 관통홀(피치가 좁고 가늘며 높은 위치정밀도의 관통홀일 필요가 있음)을 기판 전체면에 다수 형성함과 동시에, 다층화된 구조를 갖는 보드가 필요할 것으로 생각된다. 그러나, 유리 기판에 다수의 관통홀을 형성한 양면 배선 기판은 아직 제안된 바가 없다. 이것은, 유리 기판을 사용한 경우, 정밀도, 열팽창, 표면 평탄성, 기계적 강도 및 가공성의 면에서 해결해야할 문제가 많기 때문이다.In view of the above problems, a wafer integrated contact board for high frequency applications that inspects wiring boards such as LSI inspection, MCM (multi-chip module), etc., has a through hole (the pitch is narrow, thin and high). It is considered that a board having a multilayered structure is required at the same time as forming a large number of through-holes having a high precision position on the entire surface of the substrate. However, a double-sided wiring board having a plurality of through holes formed in the glass substrate has not been proposed yet. This is because, when a glass substrate is used, there are many problems to be solved in terms of precision, thermal expansion, surface flatness, mechanical strength and workability.

여기서, 유리 기판을 양면 배선판으로 제작하는 방법으로는, 유리 기판에 드릴로 한 개의 홀씩 가공하는 방법(예를 들면, 일본 실용신안등록 제 3084452호 공보)을 생각할 수 있는데, 드릴에 의해 수천 내지 수만개의 홀을 형성할 경우, 수 십만 내지 수백만엔의 비용이 들기 때문에, 비용면에서 도저히 실현이 불가능하다.Here, as a method of manufacturing a glass substrate from a double-sided wiring board, a method of processing one hole by drill into a glass substrate (for example, Japanese Utility Model Registration No. 3084452) can be considered. In the case of forming the hole, the cost of hundreds of thousands to millions of yen is impossible, so it is hardly realized in terms of cost.

한편, 복수의 선형상 도전체를 설치한 성형틀에 용융 유리를 흘려넣거나, 혹은 복수의 선형상 도전체를 2장의 판유리로 끼워 판유리를 연화 또는 유동화시키거나 한 후, 이들을 고화시켜 복수의 선형상 도전체를 매설한 블록체를 형성하고, 이 블록체를 절단하여, 관통홀 형성 기판을 얻는 기술(일본 특허공개공보 평성10(1998)-190190호)을 이용하는 것도 고려할 수 있다. 그러나, 이러한 방법을 가느다란 와이어에 적용시킬 경우, 실제로는, 와이어가 구부러지거나 하여 위치가 결정되지 않아, 관통홀의 위치 정밀도 확보가 곤란하다는 문제가 있다.On the other hand, molten glass is poured into a mold provided with a plurality of linear conductors, or a plurality of linear conductors are sandwiched by two sheets of glass to soften or fluidize the plate glass, and then solidify these to form a plurality of linear shapes. It is also possible to use a technique of forming a block body in which a conductor is embedded, cutting the block body, and obtaining a through-hole forming substrate (Japanese Patent Laid-Open No. 10 (1998) -190190). However, when such a method is applied to a thin wire, in practice, there is a problem that the wire is not bent and the position is not determined, making it difficult to secure the positional accuracy of the through hole.

또, 연화된 유리에 와이어를 가압에 의해 삽입하는 방법도 고려할 수 있으나, 가느다란 와이어의 경우, 구부러지거나 하여 위치가 결정되지 않는다는 문제가 있고, 또한, 가압에 의해 삽입하더라도 관통되지 않고, 상당량이 연마되어 와이어 하단을 노출시키지 않으면 안되므로, 그 연마 가공 시간 등이 쓸데없이 많이 소요되므로, 비용이 대단히 증가한다는 등의 결점이 있다.In addition, a method of inserting the wire into the softened glass by pressing may also be considered, but in the case of a thin wire, there is a problem that the position is not determined due to bending or bending. Also, even if the wire is inserted by pressing, a considerable amount is not penetrated. Since the polishing must be exposed to expose the lower end of the wire, the polishing processing time and the like are unnecessarily large, resulting in a significant increase in cost.

또한, 이러한 방법에서는, 피치가 좁고 가늘며 높은 위치정밀도의 관통홀을 기판 전체면에 다수 형성한 관통홀 형성 기판을 제작하고자 하는 경우, 복수의 선형상 도전체를 설치한 성형틀의 제작비용 및 설치 비용, 혹은 와이어의 설치 또는 삽입 비용이 증대되므로, 실제로는 피치가 좁고 가늘며 높은 위치정밀도를 갖는 관통홀을 기판 전체면에 다수 형성한 관통홀 형성 기판을 제작하는 것은 비용적으로 도저히 실현이 불가능하다.Further, in such a method, when manufacturing a through-hole forming substrate in which a large number of through-holes with narrow pitches and thin positions are formed on the entire surface of the substrate, a manufacturing cost and installation cost of a forming mold provided with a plurality of linear conductors are provided. As the cost or wire installation or insertion cost increases, it is practically impossible to manufacture a through hole forming substrate in which a large number of through holes are formed on the entire surface of the substrate in a narrow pitch, thin and high positional accuracy. .

이와 같이, 피치가 좁고 가늘며 높은 위치정밀도의 관통홀을 기판 전체면에 다수 형성한 관통홀 형성 기판은, 요망되고 있기는 하나 현상태로는 전혀 실현되지 못하고 있으며, 가격면 및 정밀도면을 모두 만족하는 제조법이 나올 전망은 전혀 없는 실정이다.As described above, a through-hole forming substrate having a large number of narrow, thin, high-precision through-holes formed on the entire surface of the substrate is desired, but has not been realized in the present state, and satisfies both price and precision. There is no prospect of a recipe.

이 때문에, 실제로는 웨이퍼 전체면을 콘택트하여, 어느 정도 이상의 고주파 전송 특성을 만족하기 위한 웨이퍼 일괄 콘택트 보드의 제작은 불가능하였다.For this reason, in reality, it was not possible to manufacture the wafer collective contact board for contacting the entire wafer surface to satisfy the high frequency transmission characteristics of a certain degree or more.

본 발명의 목적은, 고주파 용도의 웨이퍼 일괄 콘택트 보드를 간단하면서도 저렴하게 실현할 수 있는 홀 형성 기판, 및 관통홀 형성 기판의 제조방법을 제공하는 것이다.An object of the present invention is to provide a hole forming substrate and a method for manufacturing a through hole forming substrate, which can realize a wafer batch contact board for high frequency applications simply and inexpensively.

본 발명의 목적은, 다수의 홀을 신속하게 형성할 수 있고, 형성된 홀에 정확히 도전성 부재를 매설할 수 있는 홀 형성 기판, 및 관통홀 형성 기판의 제조방법을 제공하는 것이다.It is an object of the present invention to provide a hole forming substrate capable of quickly forming a plurality of holes and accurately embedding a conductive member in the formed holes, and a method of manufacturing a through hole forming substrate.

본 발명의 또 다른 목적은, 평탄성이 우수한 유리 기판에 의해 구성되며, 이에 따라 배선층의 단선 등을 방지할 수 있는 관통홀 형성 기판을 제공하는 것이다.Another object of the present invention is to provide a through-hole forming substrate which is constituted by a glass substrate having excellent flatness, and which can prevent disconnection of a wiring layer and the like.

본 발명은, 이하와 같은 구성을 가진다.This invention has the following structures.

(구성 1)(Configuration 1)

다수의 홀을 형성한 홀 형성 기판에서의 각 홀에, 도전성 부재를 매설하는 공정과, 상기 도전성 부재의 매설후, 상기 홀 형성 기판을 매설된 도전성 부재와 함께 열처리하여, 상기 각 홀에 상기 도전성 부재를 고정시키는 도전성 부재 고정 공정을 가지는 것을 특징으로 하는 홀 형성 기판의 제조방법.Embedding the conductive member in each hole in the hole-forming substrate in which the plurality of holes are formed; and after embedding the conductive member, the hole-forming substrate is heat-treated with the embedded conductive member, and the conductive is formed in each of the holes. It has a conductive member fixing process which fixes a member, The manufacturing method of the hole formation board characterized by the above-mentioned.

(구성 2)(Composition 2)

구성 1에 있어서, 상기 도전성 부재 고정 공정은, 상기 홀 형성 기판의 연화점 온도 이상이며, 기판 형상이 유지될 수 있는 온도 이하로 상기 홀 형성 기판을 가열함으로써, 상기 각 홀에 상기 도전성 부재를 융착시키는 공정을 포함하는 것을 특징으로 하는 홀 형성 기판의 제조방법.In the configuration 1, the conductive member fixing step is such that the conductive member is fused to each of the holes by heating the hole-forming substrate to a temperature equal to or higher than the softening point temperature of the hole-forming substrate and below the temperature at which the substrate shape can be maintained. Process for producing a hole-forming substrate comprising a step.

(구성 3)(Composition 3)

구성 1에 있어서, 상기 도전성 부재 고정 공정은, 상기 홀 형성 기판의 연화점 온도 이상이며, 기판 형상이 유지될 수 있는 온도 이하로 상기 홀 형성 기판을 가열하는 공정과, 상기 홀 형성 기판의 가열 후에 냉각을 함으로써, 상기 기판을 열수축시키는 공정을 포함하며, 이에 따라, 상기 도전성 부재를 각 홀에 고정시키는 것을 특징으로 하는 홀 형성 기판의 제조방법.In the configuration 1, the step of fixing the conductive member is a step of heating the hole-forming substrate to a temperature equal to or higher than the softening point temperature of the hole-forming substrate and below the temperature at which the substrate shape can be maintained, and cooling after heating of the hole-forming substrate. And a step of thermally contracting the substrate, whereby the conductive member is fixed to each hole.

(구성 4)(Composition 4)

구성 1에 있어서, 상기 홀 형성 기판은 유리 재료로 이루어지며, 상기 도전성 부재 고정 공정에서는, 유리의 점도가 104~1011 푸아즈(poise)가 되도록, 상기 홀 형성 기판을 가열하는 것을 특징으로 하는 홀 형성 기판의 제조방법.In the configuration 1, the hole forming substrate is made of a glass material, and in the conductive member fixing step, the hole forming substrate is heated so that the viscosity of the glass is 10 4 to 10 11 poise. The manufacturing method of a hole formation board | substrate to perform.

(구성 5)(Composition 5)

구성 1에 있어서, 추가로 피가공 기판과, 복수의 드릴을 심어 설치한 드릴 지그를 준비하고, 상기 피가공 기판의 일측 표면에, 상기 복수의 드릴을 갖는 드릴 지그를 접촉시킨 상태에서, 상기 드릴 지그를 진동시킴으로써, 복수의 홀을 일괄적으로 형성하여, 상기 홀 형성 기판을 형성하는 공정을 갖는 것을 특징으로 하는 홀 형성 기판의 제조방법.The structure 1 WHEREIN: The drill board which planted the to-be-processed board | substrate and the some drill further, was prepared, and the drill jig which has the said some drill was made to contact the one side surface of the said to-be-processed board | substrate, The said drill And a step of forming a plurality of holes collectively to form the hole forming substrate by vibrating the jig.

(구성 6)(Composition 6)

구성 5에 있어서, 상기 드릴 지그에는 초음파를 부여하여, 복수의 홀을 일괄 형성하는 것을 특징으로 하는 홀 형성 기판의 제조방법.The method for manufacturing a hole-forming substrate according to Configuration 5, wherein the drill jig is provided with ultrasonic waves to collectively form a plurality of holes.

(구성 7)(Composition 7)

구성 1에 있어서, 상기 도전성 부재를 매설하는 공정은, 상기 홀 형성 기판의 각 홀의 직경보다 가느다란 직경의 선형상 도전체를 상기 홀이 형성된 상기 홀 형성 기판의 표면에 올려놓은 다음, 상기 홀 형성 기판에 진동을 부여함으로써 상기 각 홀에 상기 도전체를 삽입하여 매설하는 것을 특징으로 하는 홀 형성 기판의 제조방법.In the configuration 1, the step of embedding the conductive member includes placing a linear conductor having a diameter thinner than the diameter of each hole of the hole forming substrate on the surface of the hole forming substrate on which the hole is formed, and then forming the hole. And embedding the conductor in each of the holes by applying vibration to the substrate.

(구성 8)(Composition 8)

구성 1에 있어서, 상기 도전성 부재를 매설하는 공정은, 상기 도전성 부재로서 금속 미립자를 이용하여, 상기 금속 미립자에 진동을 가함으로써 상기 홀 형성 기판의 각 홀에 충전하고, 이에 따라 상기 도전성 부재를 매설하는 것을 특징으로 하는 홀 형성 기판의 제조방법.In the structure 1, the process of embedding the said electroconductive member fills each hole of the said hole formation board | substrate by vibrating the said metal microparticles, using metal microparticles | fine-particles as the said electroconductive member, and embedding the said electroconductive member by this The manufacturing method of a hole formation board characterized by the above-mentioned.

(구성 9)(Composition 9)

다수의 홀을 형성한 홀 형성 기판에서의 각 홀에, 도전성 부재를 매설하는 공정과, 상기 도전성 부재의 매설후, 상기 홀 형성 기판을 매설된 도전성 부재와 함께 열처리하여, 상기 각 홀에 상기 도전성 부재를 고정시키는 도전성 부재 고정 공정과, 상기 도전성 부재가 고정된 홀 형성 기판을 표면연마하여, 마주보는 양면에 상기 도전성 부재를 노출시키는 공정을 가지는 것을 특징으로 하는 관통홀 형성 기판의 제조방법.Embedding the conductive member in each hole in the hole-forming substrate in which the plurality of holes are formed; and after embedding the conductive member, the hole-forming substrate is heat-treated with the embedded conductive member, and the conductive is formed in each of the holes. And a step of surface-polishing the hole-forming substrate to which the conductive member is fixed, and exposing the conductive member to both opposite surfaces to fix the member.

(구성 10)(Configuration 10)

다수의 홀을 형성한 홀 형성 기판에서의 각 홀에, 도전성 부재를 매설하는 공정과, 상기 도전성 부재의 매설후, 상기 홀 형성 기판을 매설된 도전성 부재와 함께 열처리하여, 상기 각 홀에 상기 도전성 부재를 고정시키는 도전성 부재 고정 공정과, 상기 도전성 부재가 고정된 홀 형성 기판을 표면연마하여, 마주보는 양면에 상기 도전성 부재를 노출시키는 공정과, 상기 양면 중, 적어도 한 쪽 면상에 상기 노출된 상기 도전성 부재에 배선층을 형성하는 공정을 가지는 것을 특징으로 하는 배선기판의 제조방법.Embedding the conductive member in each hole in the hole-forming substrate in which the plurality of holes are formed; and after embedding the conductive member, the hole-forming substrate is heat-treated with the embedded conductive member, and the conductive is formed in each of the holes. A conductive member fixing step of fixing the member, a surface polishing of the hole-forming substrate on which the conductive member is fixed, and exposing the conductive member on opposite both surfaces, and the exposed on at least one of the two surfaces. A method for manufacturing a wiring board, comprising the step of forming a wiring layer on the conductive member.

(구성 11)(Configuration 11)

구성 10에 기재된 배선기판을 이용하여 구성된 것을 특징으로 하는 웨이퍼 일괄 콘택트 보드.A wafer collective contact board constructed using the wiring board according to the configuration 10.

(구성 12)(Configuration 12)

복수의 도전성 부재를 복수의 홀내에 매설한 구성을 구비한 기판에 있어서, 상기 기판은 유리 재료에 의해 형성되며, 상기 도전성 부재를 매설한 표면은 최대 높이 Rmax로 2㎛이하인 표면 조도(거칠기, roughness)를 갖도록 연마되어 있는 것을 특징으로 하는 기판.In a substrate having a structure in which a plurality of conductive members are embedded in a plurality of holes, the substrate is formed of a glass material, and the surface on which the conductive members are embedded has a surface roughness (roughness, roughness of 2 μm or less at a maximum height Rmax). A substrate, which is ground to have a).

구성 1에 기재된 발명에서는, 다수의 홀(구멍)(관통홀이 아니어도 가능)을 형성한 홀 형성 기판에서의 각 홀에, 도전성 부재를 매설한 후(삽입 또는 충전한 후), 홀 형성 기판을 매설된 도전성 부재와 함께 열처리하여, 각 홀에 상기 도전성 부재를 고정시키는 도전성 부재 고정 공정을 갖는 것을 특징으로 한다. 또한 구성 2에 기재된 발명에서는, 상기 도전성 부재 고정 공정은, 홀 형성 기판의 연화 온도 이상이며, 기판 형상이 유지될 수 있는 온도 이하로 상기 기판을 가열함으로써 상기 도전성 부재를 융착하는 공정을 포함하는 것을 특징으로 하고 있으며, 융착에 의해, 상기 도전성 부재를 충분히 고정시킬 수 있다. 또한, 구성 3에 기재된 발명에서는, 홀 형성 기판의 가열후의 냉각에 의해 상기 기판을 열수축시켜, 상기 도전성 부재를 고정시키는 공정을 가지며, 열수축에 의해 상기 도전성 부재를 견고하게 고정시킬 수 있다. 또한, 융착 및 열수축에 의해 틈새없이 밀봉되게 되므로, 부식에 대한 내성을 향상시킬 수 있다.In the invention described in Configuration 1, the hole-forming substrate is formed after embedding (inserting or filling) a conductive member in each hole in the hole-forming substrate on which a plurality of holes (holes) (not necessarily through holes) are formed. And a conductive member fixing step of fixing the conductive member in each hole by heat treatment with the embedded conductive member. Furthermore, in the invention described in Configuration 2, the step of fixing the conductive member includes a step of fusing the conductive member by heating the substrate to a temperature lower than or equal to a softening temperature of the hole-forming substrate and at which the substrate shape can be maintained. The electroconductive member can be fully fixed by fusion | melting. Moreover, in invention of the structure 3, it has the process of heat shrinking the said board | substrate by cooling after the heating of a hole formation board | substrate, and fixing the said electroconductive member, and can fix | immobilize the said electroconductive member firmly by heat contraction. In addition, since sealing is performed without any gap by fusion and heat shrinkage, resistance to corrosion can be improved.

상술한 바와 같이, 본 발명에서는, 융착 및/또는 열수축에 의해 상기 도전성 부재를 고정시키는 공정을 가지고 있으므로, 관통홀의 수가 여러 개인 경우라 하더라도, 한번에 고정시킬 수 있기 때문에, 저렴한 관통홀 형성 기판을 실현할 수 있다.As described above, the present invention has a step of fixing the conductive member by fusion and / or heat shrinkage, so that even if the number of through holes is fixed, it can be fixed at once, so that a cheap through hole forming substrate can be realized. Can be.

또한, 다수의 홀(관통홀이 아니어도 가능)을 형성한 홀 형성 기판에서의 각 홀에, 도전성 부재를 삽입 또는 충전하므로, 일본 특허공개공보 평10(1998)-190190호에 개시된 바와 같은 문제, 즉, 선형상 도전체(와이어 등)가 가는 경우, 구부러지거나 또는 충분히 삽입될 수 없는 경우가 있다는 문제나, 관통홀의 위치정밀도의 문제가 없다.In addition, since a conductive member is inserted or filled in each hole in the hole forming substrate on which a plurality of holes (not necessarily through holes) are formed, a problem as disclosed in Japanese Patent Laid-Open No. 10 (1998) -190190. That is, when the linear conductor (wire, etc.) is thin, there is no problem that it may be bent or not fully inserted, and there is no problem of the positional accuracy of the through hole.

도전성 부재로서는, 선형상 도전체(예를 들면, 와이어 등), 금속입자, 기타 도전성 재료 등을 들 수 있다. 와이어의 경우는 단선의 우려가 없다.Examples of the conductive member include linear conductors (for example, wires), metal particles, and other conductive materials. In the case of wire, there is no fear of disconnection.

융착이나 열수축시에, 선형상 도전체의 상단부 등을 가압하는 공정을 부가하는 것이 바람직하다. 선형상 도전체가 완전히 관통홀내에 삽입되어, 불량을 없애고, 또한 연마량을 경감시켜 비용을 절감시킬 수 있기 때문이다.It is preferable to add a step of pressing the upper end of the linear conductor or the like at the time of fusion or thermal contraction. This is because the linear conductor is completely inserted into the through hole, thereby eliminating defects and reducing the amount of polishing, thereby reducing the cost.

구성 4에 기재된 발명에서는, 상기 홀 형성 기판을 유리 재료로 하고, 상기 도전성 부재 고정 공정에서의 유리의 점도가 104~1011 푸아즈가 되도록 유리 재료를 가열한다. 104 푸아즈는 유리의 작업 온도(성형 온도) 부근의 온도를 의미하는 것으로, 그보다 점성이 낮은 경우, 유리가 지나치게 연화되어 기판 형상이 유지될 수 없다. 그리고, 1011 푸아즈는 유리의 굴복점 부근의 점도를 의미하는 것으로, 그보다 점성이 높은 경우, 유리의 성형이 곤란하다. 바람직하게는, 유리의 점성이 105~108 푸아즈가 되도록 가열하는 것이 바람직하다.In the invention described in Configuration 4, the hole-forming substrate is a glass material, and the glass material is heated so that the viscosity of the glass in the conductive member fixing step is 10 4 to 10 11 poise. 10 4 Poise means a temperature near the working temperature (molding temperature) of the glass. If the viscosity is lower than that, the glass may be softened excessively and the shape of the substrate may not be maintained. In addition, 10 11 poise means the viscosity of the yield point of glass, and when it is higher than that, molding of glass is difficult. Preferably, it is preferable to heat, the viscosity of the glass to be 10 5 to 10 8 poise.

구성 5에 기재된 발명에서는, 상기 홀 형성 기판은, 피가공 기판의 일측 표면에, 복수의 드릴을 갖는 드릴 지그를 접촉시킨 상태에서, 상기 드릴 지그를 진동시킴으로써, 복수의 홀을 일괄 형성하고 있으므로, 1개의 날을 갖는 드릴이나 1개의 날을 갖는 초음파 드릴을 사용하여 순차적으로 홀을 형성해가는 경우에 비해, 다수의 홀을 일괄적으로 형성하기 때문에, 다수의 홀을 갖는 홀 형성 기판을 저렴한 가격으로 실현할 수 있다.In the invention described in Configuration 5, the hole-forming substrate is formed in a plurality of holes by vibrating the drill jig in a state in which a drill jig having a plurality of drills is brought into contact with one surface of the substrate to be processed. Compared to the case of forming holes sequentially using a drill having one blade or an ultrasonic drill having one blade, a plurality of holes are collectively formed, so that a hole forming substrate having a plurality of holes can be manufactured at a low price. It can be realized.

또한, 구성 6에 의하면, 상기 드릴 지그에는 초음파를 가하여, 복수의 홀을 일괄형성함으로써, 피치가 좁고(예를 들면, 3㎜피치 이하) 가느다란(예를 들면, 관통홀의 직경이 0.5㎜φ이하) 홀을 기판 전체면에 다수 형성한 기판을 얻을 수 있음을 알 수 있다. 즉, 좁은 피치로 가늘게 다수의 홀을 형성하더라도 파손이 전혀 없음을 알 수 있다. 이것은, 모든 홀에 드릴 날이 삽입된 상태에서 가공이 이루어지므로 균일하게 힘을 작용시킬 수 있기 때문으로 생각된다. 이미 형성된 홀 가까이에 좁은 피치로 신규한 홀을 드릴 가공하는 경우는 파손의 우려가 있다.In addition, according to the configuration 6, the drill jig is subjected to an ultrasonic wave to collectively form a plurality of holes, whereby the pitch is narrow (for example, 3 mm or less) and thin (for example, the diameter of the through hole is 0.5 mmφ). It can be seen that the substrate having a plurality of holes formed on the entire surface of the substrate can be obtained. In other words, it can be seen that there are no breakages even when a plurality of holes are formed at a narrow pitch. This is considered to be because the machining is performed in a state where the drill blade is inserted into all the holes, so that the force can be applied uniformly. When drilling a new hole with a narrow pitch near a hole already formed, there is a risk of damage.

상기 초음파를 인가하는 드릴은, 피가공 기판에 대해 안정적으로 자립이 가능한 개수 및 배치를 갖는 다수의 드릴 날을 기판의 일측 면에 형성한 것이 바람직하다. 상기 드릴이 안정적으로 자립가능한 것이 아닐 경우, 피가공 기판에 대해 드릴을 수평으로 유지하기가 곤란하고, 수직이면서 홀 직경의 정밀도가 높은 홀 가공을 실현할 수 없기 때문이다.In the drill to which the ultrasonic wave is applied, it is preferable that a plurality of drill blades having a number and arrangement capable of stably freestanding the substrate to be processed are formed on one side of the substrate. This is because when the drill is not stably freestanding, it is difficult to keep the drill horizontal with respect to the substrate to be processed, and it is impossible to realize hole processing that is vertical and has high precision of hole diameter.

또한, 상기 초음파를 인가하는 드릴은, 그 자체의 무게로 인해 드릴 날이 굴곡되지 않는 개수 및 배치를 갖는 다수의 드릴 날을 기판의 일측 면에 형성한 것이 바람직하다. 이것은, 드릴 자체의 무게로 인해 드릴 날이 굴곡되어 버릴 경우, 수직이면서 홀 직경의 정밀도가 높은 홀 가공을 실현할 수 없기 때문이다.In addition, the drill to which the ultrasonic wave is applied, it is preferable to form a plurality of drill blades on one side of the substrate having a number and arrangement that the drill blades are not bent due to its own weight. This is because, when the drill blade is bent due to the weight of the drill itself, it is impossible to realize a hole processing that is vertical and has a high precision of the hole diameter.

구체적으로, 드릴 날의 개수는 50 이상인 것이 바람직하며, 100 이상이면 더욱 바람직하다. 예컨대, 웨이퍼 일괄 콘택트 보드용으로는, 드릴의 날 갯수가 홀 가공 회수의 감소 및 드릴 제작비용의 관점에서, 500 이상인 것이 바람직하며, 1000 이상이면 더욱 바람직하다.Specifically, the number of drill blades is preferably 50 or more, and more preferably 100 or more. For example, for wafer package contact boards, the number of drill blades is preferably 500 or more, and more preferably 1000 or more, in view of the reduction in the number of hole machining and the drill manufacturing cost.

또한, 드릴에 의해 형성되는 홀은 피가공 기판을 관통한 관통홀이어도 좋고, 관통되지 않은 홀이어도 좋다. 관통시키지 않는 경우는, 홀에 삽입 또는 충전하는 선형상 도전체(예컨대, 와이어 등)나 금속 입자가 버텀 개구부로부터 빠져나올 일이 없기 때문에, 탈락에 대한 방지책을 마련할 필요가 없다. 관통시키지 않는 경우는, 연마에 의해 비관통부를 제거하여 선형상 도전체(예컨대, 와이어 등)나 금속 입자를 노출시킨다. 관통시키는 경우는, 버텀 개구부의 직경을 선형상 도전체나 금속입자의 직경보다 작게 하여, 선형상 도전체나 금속 입자가 버텀 개구부로부터 빠져나오지 않도록 하거나, 점성이 높은 페이스트 형상물에 선형상 도전체나 금속 입자를 혼재시켜 홀에 흘려넣는 방법을 채용하는 것도 고려해 볼 수 있다. 물론, 관통홀 형성후에 일측을, 시트재나 고점도의 액체 코팅제 등으로 막아두어도 좋다.In addition, the hole formed by a drill may be a through hole which penetrated the to-be-processed board | substrate, or the hole which is not penetrated may be sufficient as it. In the case of not penetrating, since a linear conductor (for example, a wire or the like) or metal particles inserted or filled in the hole does not escape from the bottom opening, it is not necessary to provide a preventive measure against dropping out. When not penetrating, the non-penetrating portion is removed by polishing to expose linear conductors (for example, wires) and metal particles. In the case of penetrating, the diameter of the bottom opening is made smaller than that of the linear conductor or the metal particles, so that the linear conductor and the metal particles do not escape from the bottom opening, or the linear conductor or the metal particles are placed in a highly viscous paste. It is also conceivable to adopt a method of mixing them into a hole. Of course, one side may be blocked with a sheet | seat material, a high viscosity liquid coating agent, etc. after formation of a through-hole.

또한, 드릴에 초음파를 인가하여 다수의 홀을 형성하기 전의 피가공 기판의 표면 조도를, 최대 높이 Rmax로 2㎛이하가 되도록 함으로써, 초음파를 인가하여 다수의 홀을 일괄 형성할 때, 피가공 기판의 표면에 존재하는 크랙이나 상처 등으로 인해 발생하는 금이나 깨짐(파손)의 발생을 효과적으로 감소시킬 수 있다. 바람직한 표면 조도는, 산술 평균 조도 Ra로 0.2㎛이하, 더욱 바람직하게는, Ra로 0.1㎛이하인 것이 바람직하다. 또한, 상기한 산술 평균 조도 Ra는 JIS B601-1994로 정의되어 있는 측정방법에 따라 측정한 것이다.In addition, the surface roughness of the substrate to be processed before applying the ultrasonic wave to form the plurality of holes is set to 2 µm or less at the maximum height Rmax, thereby applying the ultrasonic wave to collectively form the plurality of holes. It is possible to effectively reduce the occurrence of cracks or breaks caused by cracks or scratches on the surface of the chip. Preferable surface roughness is 0.2 micrometer or less in arithmetic mean roughness Ra, More preferably, it is 0.1 micrometer or less in Ra. In addition, said arithmetic mean roughness Ra is measured according to the measuring method defined by JISB601-1994.

또한, 드릴에 초음파를 인가하여 다수의 홀을 형성하기 전의 피가공 기판의 표면을 상기한 표면조도로 만들기 위해, 연삭 가공이나 연마 가공을 실시함으로써, 피가공 기판 표면에 존재하는 크랙이나 상처를 적극적으로 없앨 수 있음과 동시에, 초음파를 인가하여 다수의 홀을 일괄 형성할 때, 효과적으로 금이나 깨짐(파손)을 감소시킬 수 있다는 이점이 있다. 또한, 초음파로서는 수 ㎑~수 백㎑의 주파수를 갖는 초음파를 사용할 수 있다.In addition, in order to make the surface of the substrate to be processed to the surface roughness before forming a plurality of holes by applying ultrasonic waves to the drill, grinding or polishing is performed to aggressively crack cracks or wounds on the surface of the substrate to be processed. At the same time, when forming a plurality of holes by applying ultrasonic waves, there is an advantage that it is possible to effectively reduce cracking or cracking. Moreover, as an ultrasonic wave, the ultrasonic wave which has a frequency of several Hz-several hundred Hz can be used.

구성 7이나 구성 8의 발명과 같이, 진동으로 선형상 도전체(예를 들면, 와이어 등)(구성 7)나 금속미립자(구성 8)를 홀 형성 기판의 각 홀에 삽입하면, 모든 홀에 선형상 도전체나 금속 미립자가 자동적으로 삽입되는 것을 알 수 있다. 이 경우의 진동은, 수 ㎐ 내지 수 십㎐이다. 따라서, 선형상 도전체나 금속 미립자 삽입 공정의 극단적인 비용 절감이 가능함을 알 수 있다. 특히, 선형상 도전체나 금속 미립자를 삽입하는 관통홀의 수가 여러 개일 경우, 본 구성의 효과는 대단히 크다. 관통홀의 개수가 많아짐에 따라서, 1홀마다 위치맞춤을 하여 선형상 도전체나 금속미립자를 삽입하는 방법에서는, 비용이 증대하여 경제적인 면에서 실현이 불가능하다.As in the invention of Configurations 7 and 8, when a linear conductor (for example, a wire, etc.) (structure 7) or a metal particulate (structure 8) is inserted into each hole of the hole forming substrate by vibration, It can be seen that the shape conductor and the metal fine particles are automatically inserted. The vibration in this case is several milliseconds to several tens of microseconds. Therefore, it can be seen that the extreme cost reduction of the linear conductor or the metal fine particle insertion process is possible. In particular, when the number of through-holes into which linear conductors or metal fine particles are inserted is large, the effect of this configuration is very large. As the number of through holes increases, the method of inserting linear conductors or fine metal particles by aligning the holes per one hole increases the cost and is impossible to realize economically.

모든 구멍에 선형상 도전체가 자동적으로 원활히 삽입된다는 관점에서 보았을 때, 선형상 도전체의 직경은, 홀 직경의 90% 이하로 하는 것이 바람직하고, 85% 이하이면 더욱 바람직하며, 80% 이하로 하면 더욱더 바람직하다.In view of the fact that the linear conductor is automatically and smoothly inserted into all the holes, the diameter of the linear conductor is preferably 90% or less of the hole diameter, more preferably 85% or less, and 80% or less. Even more preferred.

마찬가지로, 선형상 도전체의 길이는, 홀의 깊이와 동일한 정도로 하는 것이 바람직하고, 홀의 깊이보다 약간 긴 정도로 하면 더욱 바람직하며, 홀 깊이의 1.1배 정도로 하면 더욱더 바람직하다.Similarly, the length of the linear conductor is preferably about the same as the depth of the hole, more preferably slightly longer than the depth of the hole, and even more preferably about 1.1 times the hole depth.

선형상 도전체의 재질은, 모든 홀에 선형상 도전체가 자동적으로 원활히 삽입되는 재질인 것이 바람직하다.The material of the linear conductor is preferably a material in which the linear conductor is automatically and smoothly inserted into all the holes.

또한, 진동이 아니라, 수 ㎑이상의 주파수를 갖는 초음파에 의해 진동시켜 선형상 도전체를 삽입시키는 것도 가능하다. 확실성의 관점에서 보았을 때, 초음파 진동이 바람직하다는 것이 판명되었다.In addition, it is also possible to insert a linear conductor by vibrating by ultrasonic waves having a frequency of several Hz or more instead of vibration. From the standpoint of certainty, it has turned out that ultrasonic vibration is preferred.

또한, 구성 9에 기재된 발명과 같이, 상기 구성 1~8에서 얻어진 홀 형성 기판을 이용하여, 상기 도전성 부재가 고정된 홀 형성 기판을 표면연마하여, 마주보는 양면에 상기 도전성 부재를 노출시킴으로써, 상기 기판의 표면과 이면을 도전성 부재로 통전시킨 관통홀 형성 기판을 얻을 수 있다.In addition, by using the hole forming substrates obtained in the above structures 1 to 8 as in the invention described in Configuration 9, the hole forming substrate on which the conductive member is fixed is subjected to surface polishing, thereby exposing the conductive member to both facing surfaces. The through-hole forming board | substrate which energized the surface and back surface of the board | substrate with the electrically conductive member can be obtained.

또한, 상기 구성 9에서, 상기 도전성 부재를 융착 및/또는 고정시킨 후, 상기 기판의 일면 또는 양면을 연마하는 공정을 가짐으로써, 도전성 부재의 금속면을 노출시킬 수 있어, 산화피막의 문제 등을 회피할 수 있다. 또한, 연마에 의해, 선형상 도전체의 단부(홀로부터 불거져 나온 부분)을 제거함으로써, 선형상 도전체의 길이를 조정하는 등의 번잡한 작업이 불필요해진다. 또한, 연마에 의해, 기판의 평탄성 부여 또는 평탄성 향상이 가능하다. 그리고, 연마에 의해 기판 표면과 도전성 부재의 단면을 동일면으로 하면, 다른 방법에 의해 동일면으로 한 경우에 비해 면동일의 레벨이 높기 때문에, 배선층의 형성이나, 배선층과의 접속성의 면에서 유리하다.In addition, in the configuration 9, after the fusion and / or fixation of the conductive member, by having a step of polishing one surface or both surfaces of the substrate, the metal surface of the conductive member can be exposed, so that the problem of oxide film or the like can be exposed. Can be avoided. In addition, the polishing eliminates the end of the linear conductor (part that has been blown out of the hole), so that complicated operations such as adjusting the length of the linear conductor are unnecessary. Further, by polishing, it is possible to provide flatness or improve flatness of the substrate. When the surface of the substrate and the end face of the conductive member are made to be the same surface by polishing, the level of the same plane is higher than that of the same surface by other methods, which is advantageous in terms of formation of the wiring layer and connectivity with the wiring layer.

연마량은 한쪽 면당, 제조 비용의 관점을 고려하였을 때, 1㎜이하가 바람직하며, 0.5㎜이하이면 더욱 바람직하다. 연마후의 기판 표면은 최대 높이 Rmax로 2㎛이하이며, 바람직하게는 0.2㎛이하이다. 이와 같이, 평탄한 표면을 갖는 기판, 특히, 유리 기판은, 그 표면에 두께가 얇은 배선층을 형성하더라도 배선층에 단선 등이 발생하지 않는다는 이점이 있다.The amount of polishing is preferably 1 mm or less, more preferably 0.5 mm or less, in consideration of the production cost per one surface. The substrate surface after grinding | polishing is 2 micrometers or less in the maximum height Rmax, Preferably it is 0.2 micrometers or less. As described above, a substrate having a flat surface, in particular, a glass substrate, has an advantage in that disconnection does not occur in the wiring layer even when a thin wiring layer is formed on the surface thereof.

구성 10에 기재된 발명에서는, 구성 9에 기재된 염가의 관통홀 형성 기판을 이용하여, 적어도 한쪽 면 상에 노출된 도전성 부재에 배선층을 형성함으로써, 저렴한 배선기판을 실현할 수 있다.In the invention described in Configuration 10, an inexpensive wiring board can be realized by forming a wiring layer on at least one surface of the conductive member exposed using the inexpensive through-hole forming substrate according to Configuration 9.

구성 10에서, 배선층은 단층 또는 다층으로 형성할 수 있다. 또한, 배선층은, 어느 한쪽의 면, 또는 양쪽 면에 형성할 수 있다. 배선층을 양쪽 면에 형성한 경우는, 양면 배선 기판이 된다. 배선층에는, 배선이나 전극이 포함된다. 배선층의 형성에는, 포토리소그래피법, 빌트업법(다층의 경우), 프린트법 등과 같은 공지의 배선 또는 다층 배선 기술이 이용된다.In configuration 10, the wiring layer can be formed in a single layer or multiple layers. In addition, a wiring layer can be formed in either surface or both surfaces. When the wiring layer is formed on both sides, it becomes a double-sided wiring board. The wiring layer includes a wiring or an electrode. In the formation of the wiring layer, a known wiring or multilayer wiring technique such as a photolithography method, a built-up method (in the case of multiple layers), a printing method, or the like is used.

구성 10에 기재된 배선기판은, 관통홀의 개수가 다수(예를 들면, 200이상)인 경우, 웨이퍼 일괄 콘택트 보드용의 다층 배선 기판으로서 특히 적합하다.The wiring board according to the configuration 10 is particularly suitable as a multilayer wiring board for wafer package contact boards when the number of through holes is large (for example, 200 or more).

구성 11에 기재된 발명의 웨이퍼 일괄 콘택트 보드에서는, 양면 배선 기판의 모재(母材)인 관통홀 형성 기판이 낮은 열팽창 및 높은 표면 평탄성을 가질 필요가 있다. 웨이퍼와 전면적으로 콘택트하여, 통전/검사하기 위해서이다. 양면 배선 기판의 모재인 관통홀 형성 기판의 열팽창률은 15×10-6/K 이하인 것이 바람직하다. 양면 배선 기판의 모재인 관통홀 형성 기판 전체에 걸친 표면 평탄성은 40㎛이하인 것이 바람직하다.In the wafer collective contact board of the invention described in Configuration 11, the through-hole forming substrate which is the base material of the double-sided wiring substrate needs to have low thermal expansion and high surface flatness. This is for contacting the entire surface of the wafer and for energizing / inspecting. It is preferable that the thermal expansion coefficient of the through-hole formation board | substrate which is a base material of a double-sided wiring board | substrate is 15x10 <-6> / K or less. It is preferable that the surface flatness over the whole through-hole forming substrate which is the base material of a double-sided wiring board | substrate is 40 micrometers or less.

본 발명의 웨이퍼 일괄 콘택트 보드에서는, 양면 배선 기판의 모재로서, 피치가 좁고 가느다란 관통홀을 높은 정밀도로 전체면에 다수 형성한 관통홀 형성 기판을 이용할 필요가 있다. 어느 정도 이상의 전송특성(프로브 검사나 특정의 번인 검사에 필요한 고주파 전송 특성)을 만족시키기 위해서이다.In the wafer package contact board of the present invention, it is necessary to use a through hole forming substrate in which a large number of narrow through holes are formed on the entire surface with high precision as a base material of the double-sided wiring board. This is to satisfy a certain level of transmission characteristics (high frequency transmission characteristics necessary for probe inspection and specific burn-in inspection).

본 발명에서는, 반도체 소자 등의 피검사 전극과의 대응을 도모할 목적으로, 피치가 좁고 가느다란 관통홀을 기판 전체면에 다수 형성한다.In the present invention, a plurality of narrow and thin through-holes are formed in the entire surface of the substrate for the purpose of dealing with inspection electrodes such as semiconductor elements.

본 발명에서는, 웨이퍼의 전체면에 콘택트하여, 어느 정도 이상의 전송특성(프로브 검사나 특정의 번인 검사에 필요한 고주파 전송 특성)을 만족시키기 위한 웨이퍼 일괄 콘택트 보드의 제작을 가능케 할 목적으로, 피치가 좁고 가느다란 관통홀을 기판 전체면에 다수 형성한다.In the present invention, the pitch is narrow for the purpose of contacting the entire surface of the wafer to enable the fabrication of a wafer collective contact board for satisfying a certain level of transfer characteristics (high frequency transfer characteristics required for probe inspection or specific burn-in inspection). A plurality of thin through holes are formed in the entire surface of the substrate.

본 발명에서는, 웨이퍼 일괄 콘택트 보드의 주요부를 구성하는 양면 배선 기판(다층 양면 배선 기판이 바람직하다)에 있어서의 표면측의 각 칩에 대응하여 표면측에 형성된 전극과 관통홀을 통해 통전되어 있는 이면의 패드전극은, 기본적으로 웨이퍼상의 칩 상부 근방에 형성되고 외부로의 통전은 거의 수직이거나 혹은 최단 경로로 연결되는 구조로 하는 것이 바람직하다. 즉, 이면 패드는 각 칩상의 전극에 대해 최단 위치에 형성하는 것이 바람직하다.According to the present invention, the back surface of the double-sided wiring board (preferably a multi-layered double-sided wiring board) constituting the main portion of the wafer collective contact board is electrically connected through electrodes and through holes formed on the surface side corresponding to each chip on the surface side. The pad electrode is preferably formed near the top of the chip on the wafer and has a structure in which energization to the outside is almost vertical or connected in the shortest path. That is, it is preferable to form the back pad at the shortest position with respect to the electrodes on each chip.

본 발명에서는, 상기 관통홀 형성 기판은 피검사물 디바이스의 종류가 변화하더라도 대응이 가능하도록, 기판 전체면에 도전성 관통홀이 표준화된 소정의 위치에 형성되어 있는 것이 바람직하다. 이와 같이 함으로써, 비용적으로 저렴하게 제조할 수 있다. 예를 들면, 관통홀은 기판 전체면에 방사상, 또는 동심원형상, 또는 어레이(array) 형상으로 형성할 수 있다.In the present invention, it is preferable that the through-hole forming substrate is formed at a predetermined position in which the conductive through-holes are standardized on the entire surface of the substrate so that even if the type of the device under test changes. By doing in this way, it can manufacture at low cost. For example, the through hole may be formed in the entire surface of the substrate in a radial, concentric, or array shape.

웨이퍼 일괄 콘택트 보드로서는, 기판 사이즈가 적어도 웨이퍼 사이즈이상인 것이 바람직하다. 기판의 두께는, 기계적 내구성을 확보하면서, 정확하게 관통홀을 형성하기 위해, 2~7㎜정도인 것이 바람직하다. 관통홀의 개수는 기판에 실장되는 저항, 콘덴서 등의 칩 소자의 갯수와 관련하여 정해지며, 칩 소자의 갯수×2(예를 들면, 1000 이상)인 것이 바람직하다. 관통홀의 피치는 관통홀 간의 기계적 내구성이 확보되는 범위내에서 3㎜의 피치 이하인 것이 바람직하고, 관통홀의 직경은 0.1~0.5㎜φ인 것이 바람직하다.As the wafer collective contact board, it is preferable that the substrate size is at least the wafer size. It is preferable that the thickness of a board | substrate is about 2-7 mm, in order to form a through hole correctly, ensuring mechanical durability. The number of through holes is determined in relation to the number of chip elements such as resistors and capacitors mounted on the substrate, and it is preferable that the number of chip elements x 2 (for example, 1000 or more). The pitch of the through holes is preferably 3 mm or less within the range in which mechanical durability between the through holes is secured, and the diameter of the through holes is preferably 0.1 to 0.5 mm φ.

웨이퍼 일괄 콘택트 보드에는, 웨이퍼 일괄 번인 검사용 보드, 웨이퍼 일괄 프로브 검사용 보드, 웨이퍼 일괄 최종검사용 보드가 포함된다.The wafer collective contact board includes a wafer batch burn-in inspection board, a wafer batch probe inspection board, and a wafer batch final inspection board.

또한, 이와 같은 기판 전체면에 다수의 관통홀을 형성한 관통홀 형성 기판을 이용하여 제작한 웨이퍼 일괄 콘택트 보드는, 종래에는 얻을 수 없었다. 즉, 기판 전체면에 다수의 관통홀을 형성한 관통홀 형성기판을 이용하고 있는 것이 특징이다.Moreover, the wafer collective contact board produced using the through-hole formation board | substrate which provided many through-holes in such a board | substrate whole surface could not be obtained conventionally. In other words, a through-hole forming substrate having a plurality of through-holes formed on the entire surface of the substrate is used.

또한, 구성 12에 기재된 발명과 같이, 복수의 도전성 부재를 복수의 구멍내에 매설한 구성을 구비한 기판에 있어서, 상기 기판은 유리재료에 의해 형성되며, 상기 도전성 부재를 매설한 표면은 최대 높이 Rmax로 2㎛이하의 표면조도를 갖도록 연마되어 있는 기판으로 함으로써, 기판의 표면상에 형성하는 배선층의 단선 등을 방지할 수 있다. 특히, 배선층의 막두께가, 배선층으로서의 기능을 갖는 막두께 이상이면서 5㎛이하로 얇은 경우에, 구성 12의 기판은 특히 유효하다.In the substrate having a structure in which a plurality of conductive members are embedded in a plurality of holes, as in the invention described in Configuration 12, the substrate is formed of a glass material, and the surface on which the conductive member is embedded has a maximum height Rmax. By using the substrate polished to have a surface roughness of 2 μm or less, disconnection of the wiring layer formed on the surface of the substrate can be prevented. In particular, when the film thickness of the wiring layer is more than the film thickness having a function as the wiring layer and is thinner than 5 µm, the substrate of the constitution 12 is particularly effective.

도 1의 (1)~(7)은 본 발명의 하나의 실시형태에 따른 관통홀 형성 기판의 제조방법을 공정순으로 나타낸 모식도이다.1 (1)-(7) is a schematic diagram which shows the manufacturing method of the through-hole forming substrate which concerns on one Embodiment of this invention in process order.

도 2의 (1)~(7)은 본 발명의 다른 실시형태에 따른 관통홀 형성 기판의 제조 방법을 공정순으로 나타낸 모식도이다.(1)-(7) is a schematic diagram which showed the manufacturing method of the through-hole forming substrate which concerns on other embodiment of this invention in process order.

도 3은 본 발명의 실시형태에 사용되는 저팽창 유리의 점성 커브를 도시한 그래프이다.It is a graph which shows the viscosity curve of the low expansion glass used for embodiment of this invention.

도 4는 본 발명에 따른 관통홀 형성 기판을 포함한 웨이퍼 일괄 콘택트 보드를 설명하는 모식도이다.4 is a schematic diagram illustrating a wafer collective contact board including a through hole forming substrate according to the present invention.

도 5는 본 발명에 따른 관통홀 형성 기판을 포함한 다른 웨이퍼 일괄 콘택트 보드를 설명하는 모식도이다.5 is a schematic diagram illustrating another wafer collective contact board including the through-hole forming substrate according to the present invention.

도 6의 (a) 및 (b)는 프로브 카드의 일례를 설명하는 평면도 및 단면도이다.6A and 6B are a plan view and a sectional view for explaining an example of a probe card.

도 7은 다른 프로브 카드를 설명하기 위한 부분 단면도이다.7 is a partial cross-sectional view for explaining another probe card.

[관통홀 형성 기판의 제작방법 A][Method A of Producing Through Hole Forming Substrate]

공정(1) : 저팽창 유리기판의 준비Process (1): preparation of low expansion glass substrate

도 1의 (1)에 도시된 바와 같이, 예를 들면 HOYA에서 제조한 저팽창 유리기판 NA45(사이즈: 230㎜×230㎜, 두께: 5㎜)와 같은 저팽창 유리기판(1)을 준비한다(또한, 상기 저팽창 유리기판(1)의 표면조도는 Ra로서 0.2㎛이하였다. 표면조도는, 촉침식 표면조도계(상품명: 텐콜 P2, 텐콜 인스트루먼트사 제조)로 측정).As shown in Fig. 1 (1), for example, a low expansion glass substrate 1 prepared by HOYA, such as low expansion glass substrate NA45 (size: 230 mm x 230 mm, thickness: 5 mm), is prepared. (The surface roughness of the low-expansion glass substrate 1 was 0.2 µm or less as Ra. The surface roughness was measured by a tactile surface roughness meter (trade name: Tencol P2, manufactured by Tencol Instruments).

또한, 상기 저팽창 유리기판 NA45의 점성 커브(온도 vs 점도(log))는, 도 3의 특성을 가지고 있다. 이 점성 커브로부터, 유리의 점성이 104~1011 푸아즈가 되는 온도 범위는 710℃~1175℃임을 알 수 있다.In addition, the viscosity curve (temperature vs. viscosity) of the low-expansion glass substrate NA45 has the characteristics of FIG. 3. From this viscosity curve, it can be seen that the temperature range at which the viscosity of the glass becomes 10 4 to 10 11 poise is 710 ° C to 1175 ° C.

공정(2) : 초음파 드릴 가공Process (2): ultrasonic drilling

편평한 105㎜×105㎜의 사이즈이며, 3㎜의 두께를 갖는 스테인리스 기판(2)에, 피치가 3㎜, 직경이 0.5㎜인 나사구멍을 어레이 형상으로 3×30=합계 900개를 형성하고, 여기에, M0.5의 나사(길이 8㎜)를 모두 삽입하여 드릴(3)을 구비한 드릴 지그를 형성한다. 그리고, 드릴 지그(3)를 형성하는 드릴(3)은 스테인리스, 철, 텅스텐 등에 의해 형성되어 있다.In a stainless steel substrate 2 having a flat size of 105 mm x 105 mm and having a thickness of 3 mm, screw holes having a pitch of 3 mm and a diameter of 0.5 mm are formed in an array of 3x30 = 900 pieces in total, Here, all the screws (length 8 mm) of M0.5 are inserted, and the drill jig provided with the drill 3 is formed. And the drill 3 which forms the drill jig 3 is formed with stainless steel, iron, tungsten, etc.

침봉형상의 드릴(3)을 드릴 지그를 도 1의 (2)에 도시한 바와 같이, 유리 기판(1)상에 올려놓은 상태에서, 연마제(4)를 물에 녹여, 유리 기판(1)과 드릴(3) 사이에 공급하면서 38㎑의 초음파에 의해 가공을 실시한다(도 1의 (2)참조).As shown in (2) of FIG. 1, the drill jig of the needle-shaped drill 3 is dissolved in the water in the state of placing the abrasive 4 on the glass substrate 1, and the glass substrate 1 and The process is performed by 38 Hz ultrasonic waves, supplying between the drills 3 (refer FIG. 1 (2)).

공정(3) : 초음파 가공에 의해, 드릴(3)과 거의 동일한 직경의 구멍(5)을 깊이 4.5㎜로 형성한다. 실제로는, 스테인리스판의 위치를 어긋나게 하여 4회 가공함으로써, 900×4=합계 3600개의 구멍(5)을 정확하게, 어레이 형상으로 형성한다. 그런 다음, 연마제를 씻어낸다(도 1의 (3)참조).Process (3): By the ultrasonic processing, the hole 5 of the diameter substantially the same as the drill 3 is formed in depth 4.5mm. In practice, by machining the stainless steel plate four times by shifting the position of the stainless plate, 900 × 4 = 3600 holes 5 in total are accurately formed in an array shape. Then, the abrasive is washed away (see FIG. 1 (3)).

공정(4) : 선형상 도전체(와이어)의 삽입Step (4): Insertion of Linear Conductor (Wire)

도 1의 (4)에 도시한 바와 같이, 유리 기판(1)상에 다수의 텅스텐제 와이어(6)(직경0.4φ×길이 5.5㎜)를 올려놓고, 도 1의 (2)와 동일한 초음파 진동을 부여하면, 구멍속에 와이어(6)가 자동적으로 일괄 삽입된다.As shown in Fig. 1 (4), a large number of tungsten wires 6 (0.4φ diameter x 5.5 mm in length) are placed on the glass substrate 1, and the same ultrasonic vibration as in Fig. 1 (2) is shown. Is attached, the wire 6 is automatically inserted into the hole.

또한, 텅스텐 와이어를 이용하면, 모든 구멍에 와이어(6)가 자동적으로 원활하게 삽입될 수 있으며, 또한, 회수 및 재활용이 가능하므로 환경 대응의 면에서도 우수하다.In addition, when the tungsten wire is used, the wire 6 can be automatically and smoothly inserted into all the holes, and it is also excellent in terms of environmental response because it can be recovered and recycled.

공정(5) : 유리 기판의 가열에 의한 와이어의 융착Process (5): Fusion of wire by heating of glass substrate

와이어(6)가 모든 구멍에 삽입되어 있는 것을 확인한 후, 쓸모없는 와이어(6)를 제거하고, 구멍에 세워진 와이어(6)의 상부에 편평하게 연마된 카본, 혹은 내열성이 1200℃이상인 재질로 된 판(7; 사이즈: 250㎜×250㎜, 두께: 30㎜)을 올려놓고, 그대로 유리 기판을 편평한 테이블 상에 올려놓고, 질소분위기 중에서 800℃(유리의 점성이 108 푸아즈가 되는 온도)로 가열한다(도 1의 (5)참조).After confirming that the wires 6 are inserted into all the holes, the useless wires 6 are removed, and the carbon is flattened on the upper part of the wires 6 erected in the holes or made of a material having a heat resistance of 1200 ° C or higher. A plate (7; size: 250 mm × 250 mm, thickness: 30 mm) is placed, and a glass substrate is placed on a flat table as it is, and 800 ° C. in a nitrogen atmosphere (temperature at which the viscosity of the glass becomes 10 8 poise) It is heated by (see FIG. 1 (5)).

이 때, 유리는 연화되고, 와이어(6)는 카본판(7) 자체의 무게로 인해, 연화된 유리 내부(구멍의 바닥부)에 삽입되며, 또한 와이어(6)가 삽입된 유리의 가공 구멍과 융착하여, 와이어(6)가 밀착, 고정된다.At this time, the glass is softened, and the wire 6 is inserted into the softened glass interior (bottom of the hole) due to the weight of the carbon plate 7 itself, and the processing hole of the glass into which the wire 6 is inserted. And the wire 6 are adhered and fixed.

이 때, 와이어(6)는, 유리 기판에 형성된 구멍의 바닥부에 0.5㎜의 두께로 남은 유리 내부에 삽입된다. 와이어(6)가 반드시 구멍의 바닥부로부터 돌출될 필요는 없다. 또한, 공정 (5)에서, 와이어(6)의 가압은 생략해도 된다.At this time, the wire 6 is inserted in the glass remaining in the thickness of 0.5 mm in the bottom part of the hole formed in the glass substrate. The wire 6 does not necessarily protrude from the bottom of the hole. In the step (5), the pressing of the wire 6 may be omitted.

공정(6) : 유리 기판의 냉각·열수축에 의한 와이어의 고정Process (6): fixation of wire by cooling and heat shrink of glass substrate

와이어(6)의 직경은 관통홀의 직경보다도 작다. 유리를 연화시켜 냉각하면, 관통홀이 수축하여, 와이어(6)가 견고히 고정된다. 이후, 와이어가 부착된 유리 기판을 실온까지 냉각한다(도 1의 (6)참조).The diameter of the wire 6 is smaller than the diameter of the through hole. When the glass is softened and cooled, the through hole contracts, and the wire 6 is firmly fixed. Then, the glass substrate with a wire is cooled to room temperature (refer FIG. 1 (6)).

공정(7) : 양면 연마 가공(와이어의 양단부를 유리 기판 표면에 노출시키는 공정)Step (7): double-sided polishing (step of exposing both ends of wire to the surface of glass substrate)

상기 와이어가 부착된 유리 기판의 양면을 평탄하게 연마하여, 와이어(6)를 유리 기판의 표면과 이면에 완전히 노출시킨다.Both surfaces of the glass substrate to which the wire is attached are polished evenly so that the wire 6 is completely exposed to the front and back surfaces of the glass substrate.

이 때, 와이어(6)가 노출된 면과, 유리 기판(1)의 표면 및 이면은 거의 일치되도록 연마할 필요가 있다. 이 때의 표면조도는 최대 높이 Rmax로 0.2㎛이하였다.At this time, it is necessary to polish so that the surface on which the wire 6 was exposed, and the surface and back surface of the glass substrate 1 correspond substantially. The surface roughness at this time was 0.2 micrometer or less in the maximum height Rmax.

이후, 연마된 표면을 잘 세정함으로써, 유리 기판(1)의 표면 및 이면이 관통홀내에 삽입된 와이어(6)를 통해 전기적으로 접속가능하게 되어 있는 관통홀 형성 기판(10)이 완성된다(도 1의 (7)참조).Thereafter, the polished surface is well cleaned, thereby completing the through-hole forming substrate 10 in which the front and back surfaces of the glass substrate 1 are electrically connectable through the wire 6 inserted into the through-holes (Fig. See (7) of 1).

이 때, 관통홀 형성 기판(10)의 판두께는 약 4㎜였다.At this time, the plate thickness of the through-hole forming substrate 10 was about 4 mm.

[관통홀 형성 기판의 제작방법 B][Method B for Manufacturing Through Hole Forming Substrate]

공정(1) : 저팽창 유리기판의 준비Process (1): preparation of low expansion glass substrate

도 2의 (1)에 도시된 바와 같이, 예를 들면 HOYA에서 제조한 저팽창 유리기판 NA45(사이즈: 230㎜×230㎜, 두께: 5㎜)와 같은 저팽창 유리기판(1)을 준비한다(또한, 상기 저팽창 유리기판(1)의 표면조도는 Ra로 0.2㎛이하였다. 표면조도는, 촉침식 표면조도계(텐콜 P2)로 측정).As shown in Fig. 2 (1), for example, a low expansion glass substrate 1 made of HOYA, such as a low expansion glass substrate NA45 (size: 230 mm x 230 mm, thickness: 5 mm), is prepared. (The surface roughness of the low-expansion glass substrate 1 was 0.2 µm or less in Ra. The surface roughness was measured by a stylus type surface roughness meter (Tencol P2)).

공정(2) : 초음파 드릴 가공Process (2): ultrasonic drilling

편평한 105㎜×105㎜의 사이즈이며, 3㎜의 두께를 갖는 스테인리스 기판(2)에, 피치가 3㎜, 직경이 0.5㎜인 나사구멍을 어레이 형상으로 3×30=합계 900개를 형성하고, 나사구멍에 M0.5의 나사(길이 8㎜)를 모두 삽입하여 스테인리스제 드릴(3)을 형성한다. 이와 같이 하여, 도 1의 (2)와 같은 드릴 지그를 얻는다.In a stainless steel substrate 2 having a flat size of 105 mm x 105 mm and having a thickness of 3 mm, screw holes having a pitch of 3 mm and a diameter of 0.5 mm are formed in an array of 3x30 = 900 pieces in total, The stainless steel drill 3 is formed by inserting all M0.5 screws (length 8 mm) into the screw holes. In this way, a drill jig as shown in Fig. 1 (2) is obtained.

상기 드릴 지그를 유리 기판(1)상에 올려놓는 한편, 연마제(4)를 물에 녹여, 유리 기판(1)과 드릴(3) 사이에 공급하면서 38㎑의 초음파를 인가하여 가공을 실시한다(도 2의 (2)참조).The drill jig is placed on the glass substrate 1, while the abrasive 4 is dissolved in water, and 38 μs ultrasonic wave is applied while the abrasive 4 is supplied between the glass substrate 1 and the drill 3 to be processed ( See (2) of FIG. 2).

공정(3) : 초음파 가공에 의해, 드릴(3)과 거의 동일한 직경의 구멍(5)을 깊이 4.5㎜로 형성한다. 실제로는, 드릴 지그를 구성하는 스테인리스판(2)의 위치를 어긋나게 하여 4회 가공함으로써, 900×4=합계 3600개의 구멍(5)을 정확하게, 어레이 형상으로 형성한다. 그런 다음, 연마제를 씻어낸다(도 2의 (3)참조).Process (3): By the ultrasonic processing, the hole 5 of the diameter substantially the same as the drill 3 is formed in depth 4.5mm. In practice, by machining the stainless steel plate 2 constituting the drill jig by shifting the position four times, 900 × 4 = 3600 holes 5 in total are accurately formed in an array shape. Then, the abrasive is washed away (see FIG. 2 (3)).

또한, 상기 (1)~(3)의 공정은 상기 제작방법 A와 동일하다.In addition, the process of said (1)-(3) is the same as that of the said manufacturing method A.

공정(4) : 금속 미립자의 삽입Step (4): Insertion of Metal Particulates

본 제작방법에서는 와이어 대신에, 금속 미립자(8)를 이용하였다. 금속 미립자(8)는 진동을 부여하면, 구멍 속에 금속 미립자(8)가 자동적으로 일괄삽입된다(도 2의 (4)참조). 여기서, 금속 미립자(8)는, 땜납, 텅스텐, 구리, 니켈, 금, 은 등의 금속미립자, 또는 그 합금의 미립자, 혹은, 표면을 금도금한 니켈 등의 금속입자를 사용할 수 있다. 어떠한 경우에도, 금속 미립자(8)는 구멍 직경의 1/10이하의 입자 직경을 갖는 것이 바람직하다. 입자 직경이 다른 금속 미립자를 혼합하여 사용하면, 구멍내에서의 금속 미립자의 충전밀도를 높일 수 있다.In this production method, metal fine particles 8 were used instead of wires. When the metal microparticles | fine-particles 8 give a vibration, the metal microparticles | fine-particles 8 are automatically inserted collectively in a hole (refer FIG. 2 (4)). Here, the metal microparticles | fine-particles 8 can use metal particle | grains, such as metal fine particles, such as solder, tungsten, copper, nickel, gold, and silver, the microparticles | fine-particles of the alloy, or nickel which gold-plated the surface. In any case, the metal fine particles 8 preferably have a particle diameter of 1/10 or less of the pore diameter. By mixing and using metal fine particles of different particle diameters, the packing density of the metal fine particles in the pores can be increased.

또한, 금속 미립자(8) 대신에, 금속입자 등을 분산제(접착제나 수지 등)에 분산시킨 것 등을 구멍속에 충전하는 방법을 이용해도 좋다. 이 경우, 드릴 가공 구멍은 완전히 관통시키는 쪽이, 분산제에 분산시킨 금속입자를 완전히 구멍에 충전시킬 수 있다.Instead of the metal fine particles 8, a method of filling the holes with the metal particles or the like dispersed in a dispersant (adhesive or resin) or the like may be used. In this case, the perforated drill hole can completely fill the hole with the metal particles dispersed in the dispersant.

공정(5) : 유리 기판의 가열에 의한 금속입자의 융착·고정Step (5): Fusion and Fixation of Metal Particles by Heating the Glass Substrate

금속 미립자(8)가 모든 구멍에 삽입되어 있는 것을 확인한 후, 쓸모없는 금속 미립자(8)를 제거하고, 구멍으로 들어간 금속 미립자(8)의 상부에 편평하게 연마된 카본, 혹은 내열성이 1200℃이상인 재질로 된 판(7)을 올려놓고, 그대로 유리 기판을 편평한 테이블 상에 올려놓고, 질소분위기 중에서 1050℃(유리의 점성이 105 푸아즈가 되는 온도)로 가열한다(도 2의 (5)참조). 가열중에, 금속 미립자(8)는 용융되어도 좋고, 용융되지 않더라도 관통홀내에 고정되면 된다.After confirming that the metal fine particles 8 have been inserted into all the holes, the useless metal fine particles 8 are removed, and the carbon flattened on the upper part of the metal fine particles 8 into the holes or the heat resistance is 1200 ° C or higher. The plate 7 made of material is placed, and the glass substrate is placed on a flat table as it is, and heated to 1050 ° C. (the temperature at which the viscosity of the glass becomes 10 5 poise) in a nitrogen atmosphere (FIG. 2 (5)). Reference). During heating, the metal fine particles 8 may be melted or may be fixed in the through holes even if they are not melted.

금속 미립자(8)의 입자직경은, 관통홀의 직경보다도 작기 때문에, 유리를 연화시키면 융착에 의해 금속 미립자(8)가 충분히 고정되고, 또한 가열후의 냉각으로 인한 열수축으로 금속 미립자(8)가 견고히 고정된다.Since the particle diameter of the metal fine particles 8 is smaller than the diameter of the through hole, when the glass is softened, the metal fine particles 8 are sufficiently fixed by fusion, and the metal fine particles 8 are firmly fixed by heat shrinkage due to cooling after heating. do.

또한, 공정 (5)에서, 금속 미립자의 가압은 생략해도 좋다.In the step (5), the pressurization of the metal fine particles may be omitted.

공정 (6) : 이후, 쓸모없는 금속 미립자를 제거하고, 금속 미립자를 관통홀에 충전시킨 유리 기판을 실온까지 냉각한다(도 2의 (6)참조).Process (6): Then, useless metal microparticles | fine-particles are removed and the glass substrate which filled the metal microparticles in the through hole is cooled to room temperature (refer FIG. 2 (6)).

공정(7) : 양면 연마 가공Step 7: double side polishing

상기 금속 미립자(8)를 관통홀에 충전시킨 유리 기판의 양면을 평탄하게 연마하여, 금속 미립자(8)의 양단부를 유리 기판(1)의 표면과 이면에 완전히 노출시킨다.Both surfaces of the glass substrate filled with the metal fine particles 8 in the through-holes are polished flat, so that both ends of the metal fine particles 8 are completely exposed to the front and rear surfaces of the glass substrate 1.

이 때, 금속 미립자(8)의 노출된 면과, 유리 기판(1)의 표면 및 이면은 거의 일치되도록 연마할 필요가 있다. 연마후의 유리 기판(1)의 표면 및 이면은 최대 높이 Rmax로 0.2㎛이하였다.At this time, the exposed surface of the metal fine particles 8 and the surface and the back surface of the glass substrate 1 need to be polished so as to substantially match. The surface and back surface of the glass substrate 1 after grinding | polishing were 0.2 micrometer or less in maximum height Rmax.

연마 후, 표면 및 이면을 세정함으로써, 유리 기판(1)의 표면 및 이면이 관통홀내에 삽입된 금속 미립자(8)를 통해 전기적으로 접속된 관통홀 형성 기판(10)을 얻을 수 있다(도 2의 (7)참조).After polishing, the surface and the back surface are cleaned, whereby the through hole forming substrate 10 in which the front and back surfaces of the glass substrate 1 are electrically connected through the metal fine particles 8 inserted into the through holes can be obtained (FIG. 2). (7)).

이 때, 관통홀 형성 기판(10)의 판두께는 약 4㎜였다.At this time, the plate thickness of the through-hole forming substrate 10 was about 4 mm.

공정 (7)에서는, 금속 미립자(8) 대신에, 금속입자 등을 분산제에 분산시킨 것을 사용한 경우, 불거져 나온 분산제 및 금속입자 등의 도전성 부재를 연마에 의해 제거함과 동시에, 기판의 평탄화 가공을 실시할 수 있다.In the step (7), when a metal particle or the like is dispersed in the dispersant instead of the metal fine particles 8, conductive members such as the dispersant and the metal particles that have been blown out are removed by polishing, and the substrate is planarized. can do.

[양면 배선기판의 제작][Production of Double Sided Wiring Board]

상기의 방법에 의해 형성한 관통홀 형성 기판(코어 기판) A 또는 B를 이용해서, 그 양면에 배선층을 형성하여, 양면 배선판을 제작한다.Using the through-hole forming substrate (core substrate) A or B formed by the above method, wiring layers are formed on both surfaces thereof to produce a double-sided wiring board.

또한, 관통홀 형성 기판의 전체면에 형성된 관통홀(예를 들면, 3600개)은, 전부 이용할 필요없이, 용도에 따라 일부만을 이용할 수 있다. 구체적으로는, 이용할 관통홀 상부를 배선이 지나도록 설계하고, 이용하지 않을 관통홀 상부는 배선이 지나지 않도록 설계한다.In addition, all the through holes (for example, 3600 pieces) formed on the entire surface of the through hole forming substrate may be used in part, without using all of them. Specifically, the upper part of the through-hole to be used is designed to pass through the wiring, and the upper part of the through-hole not to be used is designed to not pass the wiring.

표면과 이면을 통전시킬 필요가 있는 배선은, 가장 가까운 관통홀을 통해 접속되도록, 배선을 설계하는 것이 바람직하다. 또한, 표면과 이면의 배선 길이가 가능한 한 짧아지도록, 관통홀 형성 위치(및 갯수)나 배선을 설계하는 것이 바람직하다.It is preferable to design the wiring so that the wiring which needs to conduct electricity between the front and back surfaces is connected through the closest through hole. In addition, it is preferable to design the through-hole formation position (and number) and wiring so that the wiring length of a surface and a back surface may be made as short as possible.

관통홀 형성 기판(코어 기판) A 또는 B의 양면에, 스퍼터법 혹은 도금법에 의해 배선층을 형성한다. 구체적으로는, 스퍼터법에 의해 Cr막을 약 300옹스트롬, Cu막을 약 2.5㎛, Ni막을 약 0.3㎛의 막두께로 순차 형성하여 Cr/Cu/Ni배선층을 형성한다.The wiring layer is formed on both surfaces of the through hole forming substrate (core substrate) A or B by the sputtering method or the plating method. Specifically, a Cr / Cu / Ni wiring layer is formed by sequentially forming a Cr film of about 300 angstroms, a Cu film of about 2.5 μm, and a Ni film of about 0.3 μm by the sputtering method.

다음으로, 배선의 설계에 따라, 소정의 포토리소그래피 공정(레지스트 코팅, 노광, 현상, 에칭)을 수행하여, Cr/Cu/Ni배선층을 패터닝하여 관통홀 형성 기판의 양면에 배선 패턴이 형성된 양면 배선 기판을 제작하였다.Next, according to the design of the wiring, a predetermined photolithography process (resist coating, exposure, development, etching) is performed to pattern the Cr / Cu / Ni wiring layer to form a double-sided wiring in which wiring patterns are formed on both sides of the through-hole forming substrate. The substrate was produced.

[다층 양면 배선 기판의 제작][Production of Multilayer Double-Sided Wiring Boards]

다음으로, 1층째의 배선 패턴상에 감광성 폴리이미드 전구체를 스피너 등을 이용하여 10㎛의 두께로 도포하여, 폴리이미드 절연막을 형성하고, 이 폴리이미드 절연막에 콘택트 홀을 형성한다. 구체적으로, 콘택트 홀은 도포된 감광성 폴리이미드 전구체를 80℃에서 30분간 베이킹하고, 소정의 마스크를 이용하여 노광, 현상하여 형성하였다.Next, the photosensitive polyimide precursor is apply | coated to the thickness of 10 micrometers using a spinner etc. on the 1st layer wiring pattern, a polyimide insulating film is formed, and a contact hole is formed in this polyimide insulating film. Specifically, the contact hole was formed by baking the coated photosensitive polyimide precursor at 80 ° C. for 30 minutes, exposing and developing using a predetermined mask.

이어서, 상술한 바와 같이 하여 콘택트 홀이 형성된 폴리이미드 절연막상에 Cr/Cu/Ni배선층을 형성하고, 상술한 바와 같이 Cr/Cu/Ni배선층을 패터닝하여 2층째의 배선 패턴을 형성함으로써, 관통홀 형성 기판의 양면에 2층의 배선 패턴을 형성한 다층 양면 배선 기판을 얻었다.Subsequently, a Cr / Cu / Ni wiring layer is formed on the polyimide insulating film on which the contact holes are formed as described above, and as described above, the Cr / Cu / Ni wiring layer is patterned to form a second wiring pattern, thereby forming a through hole. The multilayer double-sided wiring board which provided the wiring pattern of two layers on both surfaces of the formation board | substrate was obtained.

또한, 다층 양면 배선 기판의 배선층의 막재료, 절연층의 재료, 배선층 및 절연층의 층수, 막두께 및 다층 양면 배선 기판의 제조방법은, 상술한 것에 한정되지 않는다.In addition, the film material of the wiring layer of a multilayer double-sided wiring board, the material of an insulating layer, the number of layers of a wiring layer, and an insulating layer, the film thickness, and the manufacturing method of a multilayer double-sided wiring board are not limited to what was mentioned above.

배선층의 막재료로서는, 상술한 Cr/Cu/Ni 이외에, Cr/Cu/Ni/Au의 다층구조나, Cu/Ni/Au의 다층구조 등을 이용해도 좋다.As the film material of the wiring layer, in addition to the above-described Cr / Cu / Ni, a multilayer structure of Cr / Cu / Ni / Au, a multilayer structure of Cu / Ni / Au, or the like may be used.

또한, 절연층의 재료로서는, 상술한 폴리이미드 이외에, 아크릴계 수지나 에폭시 수지 등을 들 수 있다. 그 중에서도, 팽창률이 낮고, 열이나 약품에 대한 내성이 우수한 폴리이미드가 바람직하다.Moreover, as a material of an insulating layer, acrylic resin, an epoxy resin, etc. are mentioned besides the polyimide mentioned above. Among them, polyimide having a low expansion ratio and excellent resistance to heat and chemicals is preferable.

다층 양면 배선 기판의 제조 방법도, 상기에서는 양면에 동시에 배선층, 배선 패턴을 형성하였으나, 이면을 보호하면서 한쪽 면씩 배선층, 배선 패턴을 형성해도 좋다.In the manufacturing method of the multilayer double-sided wiring board, the wiring layer and the wiring pattern were simultaneously formed on both surfaces in the above, but the wiring layer and the wiring pattern may be formed one by one while protecting the back surface.

[웨이퍼 일괄 콘택트 보드의 제작예 1][Production Example 1 of Wafer Batch Contact Board]

제작예 1의 웨이퍼 일괄 콘택트 보드는, 다층 양면 배선 기판과, 이방성의 도전성 고무 시트와, 범프가 부착된 멤브레인으로 구성되어 있다(도 4 참조).The wafer batch contact board of Production Example 1 is composed of a multilayer double-sided wiring board, an anisotropic conductive rubber sheet, and a bumped membrane (see FIG. 4).

도 4에 도시된 바와 같이, 웨이퍼 일괄 콘택트 보드(20)에서, 다층 양면 배선 기판(사이즈는 200㎜φ이상)은, 상기 방법에 의해 기판 전체면에 3600개의 관통홀을 어레이 형상으로 형성한 코어 기판 A 또는 B를 이용하여, 그 양면에 다층의 배선층을 형성하여 제작되어 있으며, 양면의 배선은 관통홀내에 삽입된 도전성 부재(와이어, 금속 미립자 등)에 의해 전기적으로 콘택트되어 있다.As shown in Fig. 4, in the wafer collective contact board 20, the multilayer double-sided wiring board (size is 200 mmφ or more) is a core in which 3600 through holes are formed in an array shape on the entire surface of the substrate by the above method. Multilayer wiring layers are formed on both surfaces of the substrate A or B, and the wirings on both sides are electrically contacted by conductive members (wires, metal fine particles, etc.) inserted into the through holes.

다층 양면 배선 기판의 이면측 배선에는, 외부로부터 전기를 끌어오는 배선 및 외부와 콘택트하기 위한 패드가 형성되어 있다. 그 패드 부분에 예를 들면, 포고핀(스프링이 내장된 신축가능한 핀) 등으로 테스터에 전기적으로 접속된다. 여기서, 다층 양면 배선 기판의 주변부 뿐만아니라, 중심부를 포함한 기판 전체면에서 테스터에 전기적으로 접속되는 구조가 특징적이다.On the back side wiring of the multilayer double-sided wiring board, wiring which draws electricity from the outside and pads for contacting the outside are formed. The pad portion is electrically connected to the tester, for example, with a pogo pin (an elastic pin with a built-in spring) or the like. Here, the structure is electrically connected to the tester not only at the periphery of the multilayer double-sided wiring board but also at the entire surface of the board including the central part.

다층 양면 배선 기판의 표면측 배선은, 전기 신호를 흘려보내기 위한 배선과, 소자(칩 저항이나 칩 콘덴서 등)와, 피(被)검사 대상인 웨이퍼 상에 형성된 패드전극에 대응한 패드 전극이 형성되어 있다. 그리고, 쿠션성이 있는 이방성의 도전성 시트를 중간층으로 끼우고, 폴리이미드 필름 등의 표면과 이면에 고립 패드 및 고립 범프를 형성하여 이루어진 범프 부착 멤브레인(표면과 이면의 고립 패드/고립 범프 사이는 비어를 통해 전기적으로 연결되어 있다)의 범프를 통해, 웨이퍼상의 패드 전극과 접속하는 구성으로 되어 있다.The surface-side wiring of the multilayer double-sided wiring board includes wirings for flowing electric signals, elements (chip resistors, chip capacitors, etc.), and pad electrodes corresponding to pad electrodes formed on a wafer to be inspected. have. Then, a bumped membrane formed between the cushioning anisotropic conductive sheet as an intermediate layer and forming isolation pads and isolation bumps on the front surface and the back surface of the polyimide film or the like (a gap between the front and back isolation pads / isolated bumps). And the pad electrode on the wafer through the bumps of the wafer).

도 4에 도시한 다층 양면 배선 기판은, 기본적으로는 웨이퍼상에 형성된 칩에 대응하여 1칩당 균등하게 관통홀이 형성되도록, 필요한 구멍의 개수와 피치로 관통홀이 복수개 형성되어 있으며, 이면에는 표면측의, 웨이퍼상에 형성된 패드에 대응하는 패드보다 피치가 넓고, 또한 적은 패드가 형성되어 있으나, 이면 전체에 관통홀이 형성되어 있는 것이 특징이다. 표면측의 각 칩에 대응하는 관통홀을 통해 연결되어 있는 이면의 패드전극은, 기본적으로 웨이퍼 칩의 상부 근방에 형성되며 외부로의 통전은 거의 수직이거나 혹은 최단 경로로 연결된다.In the multilayer double-sided wiring board shown in Fig. 4, a plurality of through-holes are formed with the required number and pitches of the holes so that the through-holes are uniformly formed per chip in correspondence with the chips formed on the wafer. Although the pitch is wider than the pad corresponding to the pad formed on the wafer on the side and there are fewer pads, the through hole is formed on the entire back surface. The pad electrodes on the back side connected through the through holes corresponding to the respective chips on the front surface side are basically formed near the upper side of the wafer chip, and the energization to the outside is connected almost vertically or in the shortest path.

이 코어 기판은, 피검사물 디바이스의 종류가 변화하더라도 대응이 가능하도록, 기판 전체면에 도전성 관통홀(관통홀내에 도전성 부재가 삽입되어 기판의 표면과 이면이 전기적으로 접속가능하게 되어 있는 관통홀)이 소정의 위치에 형성되어 있으며, 표준화되어 있다. 이와 같이 함으로써, 비용적으로 저렴하게 제조할 수 있다.The core substrate has conductive through holes in the entire surface of the substrate (through holes in which conductive members are inserted into the through holes so that the front and back surfaces of the substrate can be electrically connected) so that the type of device under test can be changed. It is formed at a predetermined position and is standardized. By doing in this way, it can manufacture at low cost.

상기 관통홀은, 코어 기판 전체면에 방사상, 동심원형상, 혹은 어레이 형상으로 형성되어 있으며, 그 전체가 와이어, 금속미립자, 또는 도전성 페이스트, 납 땜 금속 등이나 혹은 도금 금속에 의해 매립되어 있다. 기판의 구멍과 그 도전성 물질 사이에 틈새가 있는 경우(예를 들면, 금속 미립자를 충전한 경우)는, 수지 등의 비도전성 물질로 틈새를 밀폐시켜도 된다.The through-holes are formed radially, concentrically, or in an array on the entire surface of the core substrate, and the entirety of the through-holes is embedded with wires, metal fine particles, conductive pastes, solder metals, or plated metals. When there is a gap between the hole of the substrate and the conductive material (for example, when metal fine particles are filled), the gap may be sealed with a non-conductive material such as resin.

코어 기판 재료는 고온에서 사용하므로, 내열성이 있고 위치 정밀도가 저온 및 고온에서 우수할 필요가 있기 때문에, 열팽창률이 15×10-6/K 이하(나아가서는, 실리콘과의 열팽창률 차이가 13.82×10-6/K 이하)일 필요가 있으며, 10×10-6/K 이하이면 바람직하고, 5×10-6/K 이하이면 더욱 바람직하다. 이와 같은 재료로서는, 예를 들면, 재질로서, Si, 알루미나, SiC, SiN 등의 세라믹스, 파이렉스, 석영 유리, 알루미노보로실리케이트 유리, 코닝 7059, HOYA에서 제조한 NA40, 45 등의 저팽창 유리를 들 수 있다. 코어 기판 재료는, 반드시 절연성 재료일 필요는 없다. 다만, 저팽창 금속(Ni합금 등)이나 상기 Si, SiC와 같은 반도체를 코어 기판 재료로서 이용하는 경우에는, 관통홀 내부를 산화물, 수지 등으로 절연하고 나서, 관통홀 내부의 도전성 재료를 매립할 필요가 있다. 이와 같이, 절연성 기판을 이용하지 않는 경우, 표면을 절연화한 다음 배선을 형성할 필요가 있는데, 반대로 코어 기판의 도전성을 이용하여 코어 기판 자체에 어스접속함으로써, 고주파 특성 및 저잡음 특성이 우수한 다층 배선 기판을 얻을 수 있다. 이 경우, 코어 기판의 내부 도전 부분(관통홀 내부를 절연하지 않고, 도전성 재료를 매립한 부분)에 배선의 GRD를 통전시키는 것은 말할 것도 없다.Since the core substrate material is used at a high temperature, it is heat resistant and needs to be excellent at low temperature and high temperature, so that the coefficient of thermal expansion is 15 × 10 −6 / K or less (the difference in thermal expansion coefficient with silicon is 13.82 × 10 −6 / K or less), preferably 10 × 10 −6 / K or less, and more preferably 5 × 10 −6 / K or less. As such a material, for example, low-expansion glass such as ceramics such as Si, alumina, SiC, SiN, pyrex, quartz glass, aluminoborosilicate glass, Corning 7059, and HO40 manufactured by NAYA Can be mentioned. The core substrate material does not necessarily need to be an insulating material. However, when using a low-expansion metal (Ni alloy or the like) or a semiconductor such as Si or SiC as a core substrate material, it is necessary to insulate the inside of the through hole with an oxide, a resin or the like, and then embed the conductive material inside the through hole. There is. As described above, when the insulating substrate is not used, it is necessary to insulate the surface and then form the wiring. On the contrary, by connecting the core substrate to the core substrate itself using the conductivity of the core substrate, the multilayer wiring having excellent high frequency characteristics and low noise characteristics is provided. A substrate can be obtained. In this case, it goes without saying that the GRD of the wiring is energized to the internal conductive portion of the core substrate (the portion in which the conductive material is embedded without insulating the inside of the through hole).

또한, 코어 기판 재료가 감광성 유리인 경우, 감광성 유리 기판에 마스크를 통해 다수의 구멍을 형성하는 부분에 잠상(潛像)이 형성되도록 노광하고, 상기 노광된 부분을 결정화시켜, 결정화된 영역을 용해제거하여 다수의 구멍을 형성하여 코어 기판으로 하여도 좋다. 이 경우, 한층 피치가 좁고 가느다란(관통홀의 직경이 작은) 구멍을 정밀도높게 일괄 형성할 수 있다.In addition, when the core substrate material is photosensitive glass, the photosensitive glass substrate is exposed to a latent image to be formed in a portion forming a plurality of holes through a mask, and the exposed portion is crystallized to dissolve the crystallized region. In this case, a plurality of holes may be formed to form a core substrate. In this case, even narrower pitches and thinner holes (smaller diameters of through holes) can be collectively formed with high precision.

이방성의 도전성 시트는, 수직 방향으로 도전성을 갖도록 형성되어 있으며, 고무 등의 탄성체에 와이어가 수직방향으로 매립되어 있는 구조를 채용해도 좋고, 금속 등의 도전성 입자가 일면에 혹은 국부적으로 매립된 구조를 채용해도 좋다.The anisotropic conductive sheet is formed so as to have conductivity in the vertical direction, and may adopt a structure in which wires are embedded in an elastic body such as rubber in the vertical direction, and a structure in which conductive particles such as metal are embedded in one surface or locally. You may employ | adopt.

범프가 부착된 멤브레인 구조는, 예를 들면, 폴리이미드 필름의 이면에 구리로 된 고립 패드가 형성되어 있고, 그 표면측 면에는 포토리소그래피법에 의한 금속 패드가 형성되거나, 도금 등에 의한 범프가 형성되어 있어도 좋으나, 이면의 고립 패드와 표면측의 패드 또는 범프는 필름 내부를 통해 서로 통전되어 있다. 상기 가요성 필름의 구조는 표면과 이면이 반대여도 좋다. 범프가 부착된 멤브레인은 가요성을 가지고 있으나, 반드시 쿠션성을 가지고 있어야 하는 것은 아니다.In the membrane structure with bumps, for example, an isolated pad made of copper is formed on the back surface of the polyimide film, and a metal pad is formed on the surface side by a photolithography method, or a bump is formed by plating or the like. Although it may be sufficient, the back side isolation pad and the surface side pad or bump are energized with each other through the inside of a film. The structure of the said flexible film may be reversed in surface and back surface. The bumped membrane is flexible but not necessarily cushioned.

[웨이퍼 일괄 콘택트 보드의 제작예 2][Production Example 2 of Wafer Batch Contact Board]

제작예 2의 웨이퍼 일괄 콘택트 보드는, 다층 양면 배선 기판과, 스프링성을 갖는 미소한 콘택트 프로브로 구성되어 있다(도 5).The wafer batch contact board of Production Example 2 is composed of a multilayer double-sided wiring board and a microscopic contact probe having spring property (FIG. 5).

도 5에 도시된 바와 같이, 웨이퍼 일괄 콘택트 보드(20)에서의 다층 양면 배선 기판의 표면측 패드전극은, 스프링성을 (재질적으로, 혹은 구조적으로) 갖는 미소한 콘택트 프로브(침) 등을 통해, 웨이퍼상의 패드전극과 접속하는 구성으로 할 수 있다. 여기서, 스프링성을 갖는 침 등의 선재(線材)는, 다층 양면 배선 기판의 표면측 패드전극과, 납땜, 열융착, 및 기타의 방법에 의해 기계적, 전기적으로 접 합된다. 예를 들면, 와이어 본딩 기술을 응용하여 금속 와이어를 접합하여도 좋고, 마이크로 머신 기술을 응용하여 형성한 미세한 침을 납땜 등의 기술을 이용하여 접합하여도 좋다.As shown in FIG. 5, the pad electrode on the surface side of the multilayer double-sided wiring board in the wafer collective contact board 20 includes a minute contact probe (needle) having spring property (materially or structurally). Through this configuration, the pad electrode on the wafer can be connected. Here, a wire rod such as a needle having a spring property is mechanically and electrically bonded to the surface side pad electrode of the multilayer double-sided wiring board by soldering, thermal fusion, and other methods. For example, a metal wire may be bonded by applying a wire bonding technique, or the fine needle formed by applying a micromachine technique may be bonded using a technique such as soldering.

다층 양면 배선 기판의 표면측 패드전극은, 직접 웨이퍼상의 패드전극과 접속하는 구성으로 할 수도 있다.The surface side pad electrode of the multilayer double-sided wiring board may be configured to directly connect with the pad electrode on the wafer.

다층 양면 배선 기판의 표면측 패드전극은, 이방성 탄성 시트 등의 가소성(可塑性) 등의 반복적인 콘택트가 가능한 이방성 부재를 통해, 웨이퍼상의 패드 전극과 접속하는 구성으로 할 수도 있다.The surface side pad electrode of a multilayer double-sided wiring board can also be made to be connected with the pad electrode on a wafer via the anisotropic member which can make repetitive contact, such as plasticity, such as an anisotropic elastic sheet.

다층 양면 배선 기판의 표면측 패드 전극상에 또는 패드 전극 자체를, 도전성 압축재료(예를 들면, 땜납 볼, Au 등)와 같은 유연한 재료를 이용한 범프(볼록한 형상의 전극)을 형성하여, 영구 콘택트(1회 한정 콘택트) 또는, 반복 내구성이 별로 없는 부재를 형성, 혹은 별도로 형성시켜(끼워넣어), 피측정 디바이스, 소자 등의 전극과 접속하는 구성으로 할 수도 있다.Permanent contact is formed on the surface side pad electrode of the multilayer double-sided wiring board or the pad electrode itself using bumps (convex-shaped electrodes) made of a flexible material such as a conductive compressed material (for example, solder balls, Au, etc.). (One time limited contact) or the member which does not have much repetitive durability can be formed or separately formed (inserted), and it can also be set as the structure which is connected with electrodes, such as a device under test and an element.

기타의 사항에 관해서는, 상기 웨이퍼 일괄 콘택트 보드의 제작예 1과 동일하다.Regarding other matters, it is the same as that of the manufacture example 1 of the said wafer collective contact board.

또한, 상기 웨이퍼 일괄 콘택트 보드의 제작예 1, 2에서는, 다층 양면 배선 기판으로 하였으나, 다층이 아니어도, 코어 기판의 표면과 이면에 단층으로 형성된 양면 배선 기판이어도 좋음은 말할 것도 없다.In addition, although the manufacture examples 1 and 2 of the said wafer collective contact board were made into a multilayer double-sided wiring board, it is needless to say that even if it is not a multilayer, it may be a double-sided wiring board formed in the single | mono layer on the surface and the back surface of a core board | substrate.

본 발명의 관통홀 형성 기판의 제조방법에 의하면, 기판에 형성한 홀(구멍) 에 도전성 부재를 삽입 또는 충전한 다음, 기판의 연화 온도 이상이면서 기판 형상이 유지될 수 있는 온도 이하로 상기 기판을 가열함으로써, 융착에 의해 도전성 부재를 충분히 고정시킬 수 있다. 또한, 가열후의 냉각으로 인한 열수축에 의해 도전성 부재를 견고하게 고정시킬 수 있다. 또한, 융착 및 열수축에 의해 틈새없이 밀봉되게 되므로, 부식에 대한 내성 등을 향상시킬 수 있다. 또한, 융착 및/또는 열수축에 의해 상기 도전성 부재를 고정시키기 때문에, 관통홀의 갯수가 많은 경우라 하더라도, 한 번에 고정이 가능하다. 또한, 진동으로 와이어를 삽입함으로써, 와이어 삽입 공정의 극단적인 저비용화가 가능해진다.According to the method for manufacturing a through-hole forming substrate of the present invention, the conductive member is inserted or filled into a hole (hole) formed in the substrate, and then the substrate is lowered to a temperature at which the substrate shape can be maintained while being higher than the softening temperature of the substrate. By heating, the conductive member can be sufficiently fixed by fusion. In addition, the conductive member can be firmly fixed by heat shrinkage due to cooling after heating. In addition, since the sealing is performed without any gap by fusion and heat shrinkage, resistance to corrosion and the like can be improved. In addition, since the conductive member is fixed by fusion and / or heat shrinkage, even if the number of through holes is large, it can be fixed at one time. In addition, by inserting the wire with vibration, it is possible to reduce the extreme cost of the wire insertion process.

또한, 본 발명의 관통홀 형성 기판의 제조방법에 의하면, 피가공 기판의 한쪽 면에 다수의 드릴을 등간격으로 배치하고, 이 드릴에 초음파를 인가하여 상기 피가공 기판에 다수의 구멍을 일괄적으로 형성하므로, 다수의 구멍을 갖는 관통홀 형성 기판의 저비용화를 실현할 수 있다. 따라서, 상기와 같은 저렴한 관통홀 형성 기판을 이용하여, 염가의 양면 배선 기판을 실현할 수 있게 된다.In addition, according to the method of manufacturing a through-hole forming substrate of the present invention, a plurality of drills are arranged on one surface of a substrate to be processed at equal intervals, and ultrasonic waves are applied to the drill to collectively arrange a plurality of holes in the substrate to be processed. As a result, the cost reduction of the through-hole forming substrate having a plurality of holes can be realized. Therefore, it is possible to realize an inexpensive double-sided wiring board by using the inexpensive through-hole forming substrate as described above.

본 발명에 의하면, 상기 각 발명을 조합함으로써, 피치가 좁고 가늘며 높은 위치 정밀도를 갖는 관통홀을 기판 전체면에 다수 형성한 정밀도 높고, 열팽창률이 낮으며, 표면 평탄성이 양호한 관통홀 형성 기판을 저렴하게 실현할 수 있다.According to the present invention, by combining the above inventions, a through-hole forming substrate having a high precision, low thermal expansion rate, and good surface flatness is formed by incorporating a plurality of through-holes having a narrow pitch, a thin position, and high positional accuracy on the entire surface of the substrate. Can be realized.

본 발명의 웨이퍼 일괄 콘택트 보드의 제조방법에 의하면, 고주파 용도의 웨이퍼 일괄 콘택트 보드를 실현할 수 있다.According to the manufacturing method of the wafer batch contact board of this invention, the wafer batch contact board for a high frequency use can be implement | achieved.

Claims (12)

웨이퍼 일괄 콘택트 보드용 다층 양면 배선 기판에 사용되며, 웨이퍼 상에 형성된 칩에 대응하여 설치되며, 또한 각 칩당 설치된 다수의 홀이 형성된 관통홀 형성 기판의 제조방법으로서, A method for manufacturing a through-hole forming substrate, which is used in a multilayer double-sided wiring board for a wafer batch contact board, is provided corresponding to a chip formed on a wafer, and has a plurality of holes provided for each chip. 열팽창계수가 15×10-6/K 이하인 유리재료로 이루어지는 홀 형성 기판을 준비하는 공정과, Preparing a hole-forming substrate made of a glass material having a thermal expansion coefficient of 15 × 10 −6 / K or less, 소정의 피치 및 직경을 구비한 복수의 드릴을 갖는 침봉 형상의 드릴 지그를 준비하는 공정과, Preparing a needle bar-shaped drill jig having a plurality of drills having a predetermined pitch and diameter; 상기 드릴 지그를 상기 홀 형성 기판에 올려놓은 상태에서, 초음파를 공급하여, 상기 홀 형성 기판으로부터 뚫고 나오지 않는 홀(blind hole)을 형성하는 공정과, In the state where the drill jig is placed on the hole forming substrate, supplying ultrasonic waves to form a hole which does not penetrate from the hole forming substrate; 상기 각 홀에 도전성 부재를 매설하는 공정과, Embedding a conductive member in each of the holes; 상기 도전성 부재의 매설 후, 상기 홀 형성 기판을 매설된 도전성 부재를 유리의 점도가 104~1011 푸아즈(poise)가 되도록 함께 열처리하여, 상기 각 홀에 상기 도전성 부재를 융착시킨 후 냉각함으로써, 상기 기판을 열수축시켜, 상기 도전성 부재를 각 홀에 고정하는 도전성 부재 고정 공정과, After embedding the conductive member, the conductive member embedded in the hole-forming substrate is heat-treated together so that the viscosity of the glass becomes 10 4 to 10 11 poise, and the fused member is fused to each of the holes, followed by cooling. A conductive member fixing step of thermally contracting the substrate to fix the conductive member to each hole; 상기 도전성 부재가 고정된 홀 형성 기판을 표면 연마하여, 대향하는 양면에 상기 도전성 부재를 노출시키는 공정을 가지는 것을 특징으로 하는, 관통홀 형성 기판의 제조방법.And a step of surface polishing the hole-forming substrate to which the conductive member is fixed and exposing the conductive member to opposing both surfaces. 제 1항에 있어서, 상기 홀을 형성하는 공정은, 상기 홀 형성 기판의 일측 표면에, 상기 복수의 드릴을 갖는 드릴 지그를 접촉시킨 상태에서, 상기 드릴 지그를 초음파에 의해 진동시킴으로써, 상기 홀 형성 기판으로부터 뚫고 나오지 않는 복수의 홀을 일괄적으로 형성하여, 상기 홀 형성 기판을 형성하는 공정을 구비하는 것을 특징으로 하는 관통홀 형성 기판의 제조방법.The said hole formation process of Claim 1 WHEREIN: The said hole formation is made by oscillating the said drill jig by an ultrasonic wave in the state which made the drill jig which has the said some drill contact to one surface of the said hole formation board | substrate. And a step of forming a plurality of holes which do not penetrate from the substrate at a time, thereby forming the hole forming substrate. 제 2항에 있어서, 상기 홀을 형성하는 공정에서는, 상기 홀 형성 기판에 피치가 3㎜ 이하, 직경이 0.1~0.5㎜φ인 다수의 홀이 형성되는 것을 특징으로 하는 관통홀 형성 기판의 제조방법. The method of manufacturing a through-hole forming substrate according to claim 2, wherein in the step of forming the hole, a plurality of holes having a pitch of 3 mm or less and a diameter of 0.1 to 0.5 mm phi are formed in the hole forming substrate. . 제 1항에 있어서, 상기 도전성 부재를 매설하는 공정은, 상기 홀 형성 기판의 각 홀의 직경보다도 가느다란 직경의 선형상 도전체를 상기 홀이 형성된 상기 홀 형성 기판의 표면에 올려놓은 후, 상기 홀 형성 기판에 진동을 가함으로써 상기 각 홀에 상기 도전체를 삽입하여 매설하는 것을 특징으로 하는 관통홀 형성 기판의 제조방법.The process for embedding the conductive member according to claim 1, wherein the hole is formed by placing a linear conductor having a diameter thinner than the diameter of each hole of the hole forming substrate on the surface of the hole forming substrate on which the hole is formed. And inserting the conductor into each of the holes by applying vibration to the forming substrate. 제 1항에 있어서, 상기 도전성 부재를 매설하는 공정은, 상기 도전성 부재로서 금속 미립자를 이용하여, 상기 금속 미립자에 진동을 가함으로써 상기 홀 형성 기판의 각 홀에 충전하고, 이에 따라 상기 도전성 부재를 매설하는 것을 특징으로 하는 관통홀 형성 기판의 제조방법.The process of embedding the conductive member according to claim 1, wherein each of the holes of the hole-forming substrate is filled by applying vibration to the metal fine particles using the metal fine particles as the conductive member. Method of manufacturing a through-hole forming substrate, characterized in that the buried. 제 1항에 있어서, 상기 표면 연마는, 연마 후의 기판 표면의 최대 높이 Rmax로 2㎛이하로 하는 것을 특징으로 하는 관통홀 형성 기판의 제조방법.The method for manufacturing a through-hole forming substrate according to claim 1, wherein the surface polishing is 2 탆 or less at a maximum height Rmax of the substrate surface after polishing. 제 1항 내지 제 6항 중 어느 한 항에 기재된 관통홀 형성 기판의 양면에 배선층을 형성하고, 상기 배선층을 패터닝하여 상기 관통홀 형성 기판의 양면에 배선 패턴을 형성하는 것을 특징으로 하는 다층 양면 배선 기판의 제조방법.The wiring layer is formed on both surfaces of the through-hole forming substrate according to any one of claims 1 to 6, and the wiring layer is patterned to form wiring patterns on both surfaces of the through-hole forming substrate. Method of manufacturing a substrate. 제 7항에 있어서, 상기 배선 패턴 상에 콘택트 홀이 형성된 폴리이미드 절연막을 형성하고, 상기 폴리이미드 절연막 상에 다른 배선 패턴을 형성하는 것을 특징으로 하는 다층 양면 배선 기판의 제조방법.The method for manufacturing a multilayer double-sided wiring board according to claim 7, wherein a polyimide insulating film having contact holes is formed on the wiring pattern, and another wiring pattern is formed on the polyimide insulating film. 제 8항에 기재된 다층 양면 배선 기판과, 이방성의 도전성 시트와, 범프 부착 멤브레인으로 구성된 것을 특징으로 하는 웨이퍼 일괄 콘택트 보드. The multilayered double-sided wiring board of Claim 8, an anisotropic conductive sheet, and a membrane with a bump are comprised, The wafer collective contact board characterized by the above-mentioned. 삭제delete 삭제delete 삭제delete
KR1020057002790A 2002-08-21 2003-08-20 Perforated substratemethod for manufacturing same and full wafer contact board KR101079895B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002240839 2002-08-21
JPJP-P-2002-00240839 2002-08-21

Publications (2)

Publication Number Publication Date
KR20050038018A KR20050038018A (en) 2005-04-25
KR101079895B1 true KR101079895B1 (en) 2011-11-04

Family

ID=31943948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057002790A KR101079895B1 (en) 2002-08-21 2003-08-20 Perforated substratemethod for manufacturing same and full wafer contact board

Country Status (3)

Country Link
JP (1) JP4071768B2 (en)
KR (1) KR101079895B1 (en)
WO (1) WO2004019668A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030064004A (en) * 2002-01-25 2003-07-31 김용현 bath material for body

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129848A1 (en) * 2005-06-03 2006-12-07 Intelligent Cosmos Research Institute Production method of glass penetrating wiring board, glass penetrating wiring board, and probe card and packaging element using glass penetrating wiring board
JP5432077B2 (en) * 2010-07-08 2014-03-05 セイコーインスツル株式会社 Manufacturing method of glass substrate with through electrode and manufacturing method of electronic component
JP5466102B2 (en) * 2010-07-08 2014-04-09 セイコーインスツル株式会社 Manufacturing method of glass substrate with through electrode and manufacturing method of electronic component
KR101817328B1 (en) * 2011-02-01 2018-02-22 삼성전자주식회사 Method of manufacturing semiconductor module
DE102019201347B3 (en) 2019-02-01 2020-06-18 Lpkf Laser & Electronics Ag Manufacture of metallic conductor tracks on glass
KR102224955B1 (en) * 2020-03-25 2021-03-09 (주)비티비엘 Method of manufacturing solid electrolyte film of battery and solid electrolyte film by it

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2529936Y2 (en) * 1989-12-19 1997-03-26 カヤバ工業株式会社 Damping force adjustment device
JPH04111799A (en) * 1990-08-31 1992-04-13 Ikegai Corp Ultrasonic machine
JPH10190190A (en) * 1996-10-31 1998-07-21 Hoya Corp Board and its manufacture
JP3183653B2 (en) * 1999-08-26 2001-07-09 ソニーケミカル株式会社 Flexible board
JP3865115B2 (en) * 1999-09-13 2007-01-10 Hoya株式会社 MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME
JP2001177011A (en) * 1999-10-05 2001-06-29 Fujitsu Ltd Manufacturing method of packaging board and packaging board manufactured thereby
TW498707B (en) * 1999-11-26 2002-08-11 Matsushita Electric Ind Co Ltd Wiring substrate and production method thereof
JP2001160678A (en) * 1999-12-01 2001-06-12 Hoya Corp Method of manufacturing front-to-backside conduction board and method of manufacturing semiconductor mounting board
JP2001230545A (en) * 2000-02-15 2001-08-24 Ngk Insulators Ltd Method for manufacturing printed circuit board material and manufacturing apparatus of wire structure
JP2002076614A (en) * 2000-08-31 2002-03-15 Eiji Imamura Method for manufacturing board for electronic circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030064004A (en) * 2002-01-25 2003-07-31 김용현 bath material for body

Also Published As

Publication number Publication date
JPWO2004019668A1 (en) 2005-12-15
WO2004019668A1 (en) 2004-03-04
KR20050038018A (en) 2005-04-25
JP4071768B2 (en) 2008-04-02

Similar Documents

Publication Publication Date Title
KR100385963B1 (en) Inspection equipment for semiconductor and semiconductor manufacturing method thereof
JP4521611B2 (en) Manufacturing method of semiconductor integrated circuit device
TWI522622B (en) Probe head for a microelectronic contactor assembly, and the method of forming the same
KR101339493B1 (en) Space Transformer for Probe Card and Manufacturing Method Thereof
WO2007029422A1 (en) Semiconductor device inspecting apparatus and power supply unit
KR20010021185A (en) Contact structure formed by microfabrication process
KR20050014885A (en) Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
KR20070083514A (en) Method and apparatus for producing co-planar bonding pads on a substrate
JPH03125448A (en) Probe card for wafer test and its manufacture
KR101079895B1 (en) Perforated substratemethod for manufacturing same and full wafer contact board
JPH08306749A (en) Production of probe card
KR101033400B1 (en) space transformer of probe card for electrical tester of semiconductor wafer and manufacturing method therefor
US6956386B2 (en) Micro-cantilever type probe card
JP4919365B2 (en) Manufacturing method of semiconductor integrated circuit
JP2007212472A (en) Manufacturing method of semiconductor integrated circuit, and probe card
JP2004015030A (en) Method of manufacturing semiconductor device
JP2002139540A (en) Probe structure and its manufacturing method
WO2009044975A1 (en) Probe card
Soejima et al. New probe microstructure for full-wafer, contact-probe cards
JP2004317162A (en) Probe card, probe pin, and manufacturing method thereof
JP2000171483A (en) Manufacture of semiconductor inspection device
KR100780454B1 (en) Probe card and production method thereof
KR101097156B1 (en) A Method For Bonding Metal Rod To Sub PCB For Probe Card
JP4716454B2 (en) Manufacturing method of semiconductor integrated circuit device
JP3596499B2 (en) Method for manufacturing semiconductor inspection device, semiconductor inspection device, and method for inspecting semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee