KR101077372B1

KR101077372B1 - 표시 장치의 전원 회로 및 그것을 이용한 표시 장치

Info

Publication number: KR101077372B1
Application number: KR1020090113838A
Authority: KR
Inventors: 나오끼 다까다; 나루히꼬 가사이; 다꾸야 에리구찌; 유끼 오까다; 미쯔루 고또; 요시히로 고따니
Original assignee: 가부시키가이샤 히타치 디스프레이즈
Priority date: 2008-11-25
Filing date: 2009-11-24
Publication date: 2011-10-26
Also published as: JP2010152324A; TW201037658A; EP2194636A1; EP2194636B1; CN101739934B; JP5453038B2; US8339390B2; TWI434252B; ATE545979T1; US20100128022A1; CN101739934A; KR20100059706A

Abstract

소비 전류가 변동하는 표시 패널에 적용한 경우라도 전력 효율을 향상시키는 것이 가능한 전원 회로 및 표시 장치를 제공한다. 전원 회로는 승압 쵸퍼 회로를 이용하여 입력 전압을 승압하여 출력한다. 주파수 제어 회로는, 쵸퍼 회로의 스위치를 제어하는 클럭 신호의 주파수를, 전원 회로의 부하에 따라서 변화시킨다. 주파수 제어 회로는, 수직 동기 신호와 수평 동기 신호에 기초하여, 표시 장치의 동작을 고부하의 표시 유효 기간과 저부하의 수직 귀선 기간으로 나눈다. 주파수 제어 회로는, 고부하 기간의 클럭 신호의 주파수를 저부하 기간보다 높게 설정한다.

주파수 제어 회로, 스위치 소자, 펄스 제어 회로, 클럭 신호, 제어 신호, 입력 전류

Description

표시 장치의 전원 회로 및 그것을 이용한 표시 장치{POWER CIRCUIT OF DISPLAY DEVICE AND DISPLAY DEVICE USING THE SAME}

본 발명은 표시 장치의 전원 회로 및 그것을 이용한 표시 장치에 관한 것으로, 특히, 표시 데이터의 기입 동작 시에서의 전력 효율을 향상시키는 전원 회로 및 표시 장치에 관한 것이다.

액정 패널을 구동하는 표시 장치용 구동 회로 내의 전원부에서의 승압에는, 전력 손실을 적게 하고, 고정밀도·고효율의 전력을 얻는 것이 가능한 스위칭 레귤레이터가 이용되고 있다. 스위칭 레귤레이터를 이용한 전원 회로는, 입력 전압의 전하를 코일에 충전하고, 코일에 충전한 전하를 방전함으로써 승압을 행한다. 그 때, 코일의 전하의 충전 및 방전 기간은, MOS-FET 등을 이용한 스위칭 소자의 ON/OFF의 시간의 비율(Duty비)에 따라서 제어되고, 그 Duty비에 의해 출력 전압이 결정된다.

이 스위칭 소자를 이용한 전원 회로로서, 일본 특허 공개 제2000-278938호 공보에 기재된 전원 회로가 있다. 그 전원 회로는, 부하에 공급할 목표 전압이 설정되고, 출력 전압과 목표 전압을 비교하여, 고부하 시에서는 축적 수단인 코일에 전력을 축적하는 시간을 길게 함으로써, 원하는 출력 전압을 생성하는 것이다.

액정 패널의 구동에는, 소비 전류가 큰 고부하 기간(예를 들면 데이터 전압 인가 기간)과 소비 전류가 작은 저부하 기간(예를 들면 데이터 전압 유지 기간)이 존재한다. 이 때문에, 일본 특허 공개 제2000-278938호 공보에 기재된 전원 회로에서는, 고부하 기간에서의 Duty비를 저부하 기간을 위한 비율과 마찬가지로 설정한 경우에는, 출력 전압의 전압 강하가 커지게 되어, 코일에의 충전 기간이 길어지게 되어(코일의 기전력이 상승), 전력 효율이 저하되게 된다고 하는 문제가 있다. 한편，이 고부하 기간에서의 전압 강하 억제를 위해서 ON/OFF의 주파수를 높게 하면, 저부하 기간에서, 코일에의 전하의 충전이 과잉으로 되기 때문에, 출력 전압이 상승하게 되고, 그 결과, 전력 효율이 저하되게 된다고 하는 문제가 있다.

본 발명은, 소비 전류가 변동하는 액정 패널에 적용한 경우라도 전력 효율을 향상시키는 것이 가능한 전원 회로 및 표시 장치를 제공하는 것에 있다.

본 발명의 그 밖의 목적에 대해서는, 명세서 전체의 기재로부터 명백하게 된다.

(1) 본 발명에 따른 표시 장치의 전원 회로는 입력 전압을 승압하고, 그 입력 전압보다도 높은 구동 전압을 표시 장치에 공급하는 전원 회로로서, 상기 입력 전압의 전하를 충전하는 코일과, 상기 코일에의 상기 전하의 충전과, 그 충전된 전 하의 방전을 제어하는 스위치 소자와, 상기 코일에의 충전 기간에서 출력 전압의 안정화를 도모하는 용량과, 출력 전압의 기준으로 되는 클럭 신호를 생성하는 발진기와, 상기 클럭 신호와 상기 출력 전압을 비교하는 컴퍼레이터와, 상기 컴퍼레이터의 출력 신호에 따라서 상기 스위치 소자의 제어 신호를 생성하는 펄스 제어 회로와, 상기 표시 장치의 수직 동기 신호와 수평 동기 신호가 입력되고, 그 입력 신호에 기초하여 상기 발진기에서 생성되는 상기 클럭 신호의 주파수를 제어하는 주파수 제어 회로를 갖는다. 상기 주파수 제어 회로는, 상기 수직 동기 신호의 출력에 계속되는 상기 수평 동기 신호의 출력 횟수를 계수한다. 상기 주파수 제어 회로는, 상기 수평 동기 신호의 출력 횟수가 미리 설정된 제1 출력 횟수와 제2 출력 횟수 사이에 있는 제1 상태와, 상기 수평 동기 신호의 출력 횟수가 상기 제1 및 제2 출력 횟수 사이에 없는 제2 상태에서 클럭 신호의 주파수를 절환하고, 상기 제2 상태에서의 상기 클럭 신호의 주파수보다도, 상기 제1 상태에서의 상기 클럭 신호의 주파수가 높아지도록 제어한다.

(2) 본 발명에 따른 표시 장치의 전원 회로는, 입력 전압을 승압하고, 그 입력 전압보다도 높은 구동 전압을 표시 장치에 공급하는 전원 회로로서, 상기 입력 전압의 전하를 충전하는 코일과, 상기 코일에의 상기 전하의 충전과, 그 충전된 전하의 방전을 제어하는 스위치 소자와, 상기 코일에의 충전 기간에서 출력 전압의 안정화를 도모하는 용량과, 출력 전압의 기준으로 되는 클럭 신호를 생성하는 발진기와, 상기 클럭 신호와 상기 출력 전압을 비교하는 컴퍼레이터와, 상기 컴퍼레이터의 출력 신호에 따라서 상기 스위치 소자의 제어 신호를 생성하는 펄스 제어 회 로와, 상기 표시 장치의 화소에 표시 데이터를 기입하는 신호 수평 동기 신호가 입력되고, 그 입력 신호에 기초하여 상기 발진기에서 생성되는 상기 클럭 신호의 주파수를 제어하는 주파수 제어 회로를 갖는다. 상기 주파수 제어 회로는, 1수평 기간 내에서의 R(적)G(녹)B(청)의 각 화소에의 표시 데이터의 기입 기간을 신호 상승 기간과 그 이외의 기간으로 나누고, 상기 신호 상승 기간과 그 이외의 기간에서 클럭 신호의 주파수를 절환하고, 상기 그 이외의 기간에서의 상기 클럭 신호의 주파수보다도, 상기 신호 상승 기간에서의 상기 클럭 신호의 주파수가 높아지도록 제어한다.

(3) 본 발명에 따른 표시 장치의 전원 회로는, 입력 전압을 승압하고, 그 입력 전압보다도 높은 구동 전압을 표시 장치에 공급하는 전원 회로로서, 상기 입력 전압의 전하를 충전하는 코일과, 상기 코일에의 상기 전하의 충전과, 그 충전된 전하의 방전을 제어하는 스위치 소자와, 상기 코일에의 충전 기간에서 출력 전압의 안정화를 도모하는 용량과, 출력 전압의 기준으로 되는 클럭 신호를 생성하는 발진기와, 상기 클럭 신호와 상기 출력 전압을 비교하는 컴퍼레이터와, 상기 컴퍼레이터의 출력 신호에 따라서, 상기 스위치 소자의 제어 신호를 생성하는 펄스 제어 회로를 갖는다. 상기 펄스 제어 회로는, 상기 표시 장치의 수직 동기 신호와 수평 동기 신호에 기초하여, 상기 표시 장치의 부하를 감시하고, 상기 부하가 가벼운 저부하 기간에서는 상기 제어 신호인 펄스 신호를 소정 기간에 1회 출력시키고, 상기 부하가 무거운 고부하 기간에서는 상기 펄스 신호를 상기 소정 시간에 2회 이상 출력시킨다.

(4) 본 발명에 따른 표시 장치는, 전술한（1) 내지 (3) 중 어느 하나에 기재된 전원 회로를 갖는 표시 구동 회로와, 그 표시 구동 회로로부터의 표시 데이터에 따른 화상 표시를 행하는 표시 패널을 구비한다.

(5) 본 발명에 따른 표시 장치의 전원 회로는, 입력 전압을 승압하고, 그 입력 전압보다도 높은 구동 전압을 표시 장치에 공급하는 전원 회로로서, 상기 입력 전압의 전하를 충전하는 컨덴서와, 상기 컨덴서에의 상기 전하의 충전과, 그 충전된 전하의 방전을 제어하는 스위치 소자와, 상기 컨덴서에의 충전 기간에서 출력 전압의 안정화를 도모하는 컨덴서와, 출력 전압의 기준으로 되는 클럭 신호를 생성하는 발진기와, 상기 클럭 신호와 상기 출력 전압을 비교하는 컴퍼레이터와, 상기 컴퍼레이터의 출력 신호에 따라서 상기 스위치 소자의 제어 신호를 생성하는 펄스 제어 회로와, 상기 표시 장치의 수직 동기 신호와 수평 동기 신호가 입력되고, 그 입력 신호에 기초하여 상기 펄스 제어 회로로부터 출력되는 상기 스위치 소자의 제어 신호의 주파수를 제어하는 주파수 제어 회로를 갖는다. 상기 주파수 제어 회로는, 상기 수직 동기 신호의 출력에 계속되는 상기 수평 동기 신호의 출력 횟수를 계수한다. 상기 주파수 제어 회로는, 상기 수평 동기 신호의 출력 횟수가 미리 설정된 제1 출력 횟수와 제2 출력 횟수 사이에 있는 제1 상태와, 상기 수평 동기 신호의 출력 횟수가 상기 제1 및 제2 출력 횟수 사이에 없는 제2 상태에서 제어 신호의 주파수를 절환하고, 상기 제2 상태에서의 상기 제어 신호의 주파수보다도, 상기 제1 상태에서의 상기 제어 신호의 주파수가 높아지도록 제어한다.

(6) 본 발명에 따른 표시 장치의 전원 회로는, 입력 전압을 승압하고, 그 입 력 전압보다도 높은 구동 전압을 표시 장치에 공급하는 전원 회로로서, 상기 입력 전압의 전하를 충전하는 컨덴서와, 상기 컨덴서에의 상기 전하의 충전과, 그 충전된 전하의 방전을 제어하는 스위치 소자와, 상기 컨덴서에의 충전 기간에서 출력 전압의 안정화를 도모하는 컨덴서와, 출력 전압의 기준으로 되는 클럭 신호를 생성하는 발진기와, 상기 클럭 신호와 상기 출력 전압을 비교하는 컴퍼레이터와, 상기 컴퍼레이터의 출력 신호에 따라서 상기 스위치 소자의 제어 신호를 생성하는 펄스 제어 회로와, 상기 표시 장치의 수직 동기 신호와 수평 동기 신호가 입력되고, 그 입력 신호에 기초하여 상기 펄스 제어 회로로부터 출력되는 상기 스위치 소자의 제어 신호의 주파수를 제어하는 주파수 제어 회로를 갖는다. 상기 주파수 제어 회로는, 1수평 기간 내에서의 R(적)G(녹)B(청)의 각 화소에의 표시 데이터의 기입 기간을 신호 상승 기간과 그 이외의 기간으로 나누고, 상기 신호 상승 기간과 그 이외의 기간에서 제어 신호의 주파수를 절환하고, 상기 그 이외의 기간에서의 상기 제어 신호의 주파수보다도, 상기 신호 상승 기간에서의 상기 제어 신호의 주파수가 높아지도록 제어한다.

이하, 본 발명이 적용된 실시 형태에 대하여, 도면을 이용하여 설명한다. 단，이하의 설명에서, 동일 구성 요소에는 동일 부호를 붙이고 반복 설명은 생략한다.

<제1 실시 형태>

도 1은 본 발명의 제1 실시 형태인 표시 장치의 전원 회로의 개략 구성을 설 명하기 위한 도면이다. 도 1에 도시한 바와 같이, 제1 실시 형태의 전원 회로는, 수직 동기 신호 및 수평 동기 신호를 입력받아, 그 수직 동기 신호 및 수평 동기 신호에 기초하여 발진기(101)의 발진 주파수를 제어하는 주파수 제어 회로(102)를 갖는다. 발진기(101)로부터의 클럭 신호와 출력 전압은 컴퍼레이터(103)에 입력되고, 그 컴퍼레이터(103)의 비교 출력에 기초하여, 펄스 제어 회로(104)가 예를 들면 MOS-TFT로 이루어지는 MOS 스위치(스위치 소자)(105)의 ON/OFF를 제어한다. 특히, 제1 실시 형태의 전원 회로에서는, 주파수 제어 회로(102)의 출력에 기초하여 발진기(101)의 발진 주파수가 제어되므로, 펄스 제어 회로(104)는 MOS 스위치(105)의 ON/OFF 시간의 비율인 Duty비와 함께, ON/OFF의 주기 즉 주파수를 제어한다. 또한, 본 실시 형태에 특징적인 주파수 제어 회로(102)의 상세에 대해서는 후술한다.

MOS 스위치(105)의 일단은 코일(106)의 일단, 및 다이오드(107)의 애노드에 접속되고, 그 MOS 스위치(105)의 타단은 접지된다. 코일(106)의 타단에는, 그 전원 회로의 전원인 입력 전압이 공급된다. 그 전원 회로는, 입력 전압의 전하를 그 코일(106)에 충전하고 그 충전된 전하를 방전함으로써 입력 전압의 승압을 행한다. 다이오드(107)의 캐소드에는 예를 들면 주지의 컨덴서를 이용한 용량(108)이 접속된다. 용량(108)은, 코일(106)에서 승압된 전하를 축적하고, 그 전하의 축적에 의해 생기는 단자간 전압을 출력 전압으로서 출력한다.

또한, 본 실시 형태의 주파수 제어 회로(102) 내에는 도시하지 않은 레지스터(기억 수단)가 설치되어 있고, 그 레지스터에는 유효 표시 개시 라인, 유효 표시 종료 라인, 유효 표시 개시 도트, 유효 표시 종료 도트 등의 값이 저장된다. 수직 동기 신호 및 수평 동기 신호 및 레지스터값에 따라서, 주파수 제어 회로(102)는, 고부하 기간 및 저부하 기간을 설정한다. 또한, 그 레지스터의 값은 외부로부터 재기입 가능하다. 또한, 주파수 제어 회로(102)에 1수평 라인마다의 유효 표시 기간을 나타내는 유효 데이터 신호도 입력하고, 주파수 제어 회로(102)가 그 유효 데이터 신호에 기초한 제어를 행하도록 구성하여도 된다.

도 2의 (A) 및 도 2의 (B)는 본 발명의 제1 실시 형태의 전원 회로에서의 코일의 충방전 동작을 설명하기 위한 도면이고, 도 3은 본 발명의 제1 실시 형태의 전원 회로에서의 MOS 스위치의 제어 신호와 출력 전압 및 입력 전류와의 관계를 설명하기 위한 도면이다. 도 2의 (A)는 MOS 스위치가 온일 때의 동작을 설명하기 위한 도면이고, 도 2의 (B)는 MOS 스위치가 오프일 때의 동작을 설명하기 위한 도면이다.

이하, 도 2의 (A), 도 2의 (B) 및 도 3에 기초하여, 도 1에 도시한 제1 실시 형태의 전원 회로의 기본 동작을 설명한다.

도 3에 도시한 바와 같이, 펄스 제어 회로(104)에서 생성되는 MOS 스위치(105)를 위한 제어 신호(303)는, 피드백한 출력 전압값(301)이 발진기(101)에서 생성된 클럭 신호(302)의 전압값보다 작은 기간 t1∼t2에서는 "하이"로 되어, MOS 스위치(105)가 온으로 된다. 이 MOS 스위치(105)가 온일 때에는, 코일(106)과 MOS 스위치(105)를 통하여 입력 전압으로부터의 전류가 접지에 이르는 회로가 형성되어, 도 2의 (A) 중의 화살표로 나타내는 바와 같이, 코일(106)이 충전되게 된다. 이 때의 다이오드(107)의 애노드 전위는 접지 전위로 되고, 다이오드(107)의 작용에 의해 출력 전압은 용량(108)으로부터 공급된다. 단, 기간 t1∼t2에서는, 용량(108)에는 전하가 공급되지 않으므로, 출력 전압(301)은 강하한다.

한편, 출력 전압값(301)이 클럭 신호(302)의 전압값보다 큰 기간 t2∼t4에서는, MOS 스위치(105)의 제어 신호(303)는 "로우"로 되어, MOS 스위치(105)는 오프로 된다. 이 MOS 스위치(105)의 오프 시에는, 코일(106)로부터 다이오드(107)와 용량(108)을 통하여 접지에 이르는 회로가 형성되어, 도 2의 (B) 중의 화살표로 나타내는 바와 같이, 코일(106)에 축적된 전하가 다이오드(107)를 통하여 용량(108)에 충전됨과 함께, 출력 전압(301)으로서 출력된다. 여기서, 기간 t2∼t3에서는 코일(106)에 축적된 전하가 용량(108) 즉 출력 전압(301)에 공급되므로, 도 3에 도시한 바와 같이, 출력 전압(301)은 상승한다. 이에 대하여, 기간 t3∼t4에서는 코일(106)에 충전된 전하의 충전이 종료되게 되므로, 출력 전압(301)은 용량(108)으로부터 공급된다. 이 기간 t3∼t4에서는, 용량(108)에는 전하가 공급되지 않으므로, 그 출력 전압(301)은 강하한다.

기간 t4∼t5는 전술한 기간 t1∼t2와 동일하게 되고, 이후, 기간 t1∼t4의 충방전 동작을 반복함으로써, 전원 회로의 입력 전압보다도 높은 전압값의 출력 전압(301)이 공급된다.

다음으로, 제1 실시 형태의 전원 회로에서의 전력 효율의 향상 동작을 설명한다. 도 4의 (A), 도 4의 (B)는 종래의 전원 회로에서의 저부하 시와 고부하 시에서의 출력 전압과 입력 전류와의 관계를 설명하는 도면이다. 도 4의 (A)는 저부 하 시의 출력 전압(401)과 입력 전류(402)와의 관계를 도시하고, 도 4의 (B)는 고부하 시의 출력 전압(403)과 입력 전류(404)와의 관계를 도시하고 있다. 또한, 도 4에서, 전압 V2>전압 V1이다. 도 5의 (A)∼도 5의 (C)는 본 발명의 제1 실시 형태의 전원 회로와 종래의 전원 회로에서의, MOS 스위치의 제어 신호와 출력 전압 및 입력 전류와의 관계를 설명하기 위한 도면이다. 도 5의 (A)는 종래의 전원 회로에서의 저부하 시에서의 MOS 스위치의 제어 신호(503)와 출력 전압(501) 및 입력 전류(504)와의 관계를 도시하고, 도 5의 (B)는 종래의 전원 회로에서의 고부하 시에서의 MOS 스위치의 제어 신호(506)와 출력 전압(505) 및 입력 전류(507)와의 관계를 도시하고, 도 5의 (C)는 제1 실시 형태의 전원 회로에서의 고부하 시에서의 MOS 스위치의 제어 신호(510)와 출력 전압(508) 및 입력 전류(511)와의 관계를 도시하고 있다.

도 4의 (A), 도 4의 (B)에 도시한 바와 같이, 종래의 전원 회로에서는, 발진기로부터의 클럭 신호의 주파수가 고정이다. 도 4의 (A)에 도시한 저부하 시에서는, 기간 T1∼T3에서의 출력 전압(401)의 전압 강하는 전압 V2까지이고, 이 때 기간 T2∼T3에서 도시하지 않은 MOS 스위치가 온되어, 그 전원 회로의 전원으로부터의 입력 전류(402)가 코일에 흘러, 코일이 충전된다. 다음 기간 T3∼T4에서는, 도시하지 않은 MOS 스위치가 오프되어 코일에 기전력이 발생하고, 이 기전력에 의한 전하가 도시하지 않은 용량에 충전됨과 함께 출력 전압(401)으로서 출력된다. 이 때의 전력 효율은, 방전 기간 시의 전류의 적분값(도면 중 (2a)의 면적)을 충전 기간 시의 전류의 적분값(도면 중 (1a)의 면적)으로 나눈 값((2a)/(1a))이다.

한편, 도 4의 (B)에 도시한 바와 같이, 고부하 시에서는, 코일이 충전되는 시간 즉 도시하지 않은 MOS 스위치의 온 시간이 커지므로, 기간 T5∼T7에서의 출력 전압(403)의 전압 강하는 전압 V1까지 저하된다. 이 때 기간 T6∼T7에서 도시하지 않은 MOS 스위치가 온되어, 도 4의 (A)에 도시한 저부하 시보다도 많은 입력 전류(404)가 코일에 흘러, 코일이 충전된다. 다음 기간 T7∼T8에서는, 도시하지 않은 MOS 스위치가 오프되어, 코일에 저부하 시보다도 큰 기전력이 발생하고, 이 기전력에 의한 전하가 도시하지 않은 용량에 충전됨과 함께 출력 전압(403)으로서 출력된다. 이 때의 입력 전류(404)는 저부하 시보다도 단시간에서 큰 기전력으로 되므로, 그 기울기도 커진다. 이 경우의 전력 효율은, 방전 기간 시의 전류의 적분값(도면 중 (2b)의 면적)을 충전 기간 시의 전류의 적분값(도면 중(1b)의 면적)으로 나눈 값((2b)/(1b))이고, 이 전력 효율은 저부하 시의 값에 비해 크게 저하된다.

따라서, 고부하 기간에서의 전압 강하량을 작게 하면, 전력 효율을 향상시키는 것이 가능하게 된다. 따라서, 본원 발명에서는, 출력 전압(403)의 강하 기간이며, 충전 동작에 기여하지 않는 기간 T5∼T6를 감소시켜, 고부하 기간에서의 충전 기간을 짧게 함으로써, 전력 효율을 향상시키는 구성으로 하였다.

이하, 그 효과를 도 5의 (A)∼도 5의 (C)에 기초하여 설명한다.

도 5의 (A)에 도시한 바와 같이, 저부하 시에서는 출력 전압(501)의 저하가 작으므로, 코일의 충전에 요하는 시간 즉 MOS 스위치의 온 시간인 펄스 폭 제어 출력(503)의 하이 기간(기간 t1∼t2)은 짧아지게 되고, 그 코일에 축적된 전하를 용 량에 충전하는 기간 t2∼t3은 기간 t1∼t2와 동일한 정도의 기간으로 된다. 그 결과, 전술한 도 4의 (A)에서 설명한 바와 같이, 전력 효율이 좋아진다.

그러나, 도 5의 (B)에 도시한 바와 같이, 고부하 시에서 발진기의 출력(502)을 저부하 시와 동일하게 한 경우, 고부하 시에서는 출력 전압(505)의 저하가 커지므로, 코일의 충전에 요하는 시간인 펄스 폭 제어 출력(506)은 PWM 제어에 의해 저부하 시보다도 긴 기간 t5∼t6으로 된다. 그 결과, 저부하 시와 비교하여, 입력 전류(507)는 증가하여 코일에 축적되는 전하가 증가한다. 한편, 펄스 폭 제어 출력(506)이 로우로 되는 기간 t6∼t7, 즉 도시하지 않은 MOS 스위치가 오프되어, 코일에 축적된 전하가 용량에 충전되는 기간은 저부하 시보다도 짧아진다. 그 때문에, 도 4의 (B)에 관하여 설명한 바와 같이, 전력 효율이 저하된다.

이상에 설명한 발진기 출력(502)이 고정되는 종래 방식과 비교하여, 제1 실시 형태의 전원 회로에서는, 고부하 시에는 주파수 제어 회로로부터의 출력에 기초하여, 발진기 출력(509)의 주파수가 높아지므로, 도 5의 (C)에 도시한 바와 같이, 출력 전압(508)의 저하(경사)가 큰 경우라도, 펄스 폭 제어 출력(510)이 하이로 되는 기간 t9∼t10, 즉 도시하지 않은 MOS 스위치가 온하여, 코일이 충전되는 기간이, 종래에 비해 짧아진다. 그 결과, 고부하 시라도 기간 t9∼t10에서 코일에 충전되는 전하량 및 용량으로부터 출력되는 전하량을 작게 하는 것이 가능하게 되고, 코일에 축적된 전하를 용량에 충전하는 기간 t10∼t11도 도 5의 (B)의 경우에 비해 충분히 긴 기간으로 할 수 있다. 즉, 도 5의 (C)에 도시한 고부하 시에는, 클럭 신호의 주파수를 높게 함으로써, 코일의 충전 시간을 짧게 하여, 출력 전압의 전압 강하량을 작게 하는 구성으로 하고 있다. 따라서, 방전 기간 시의 전류의 적분값을 충전 기간 시의 전류의 적분값의 면적으로 나눈 값인 전력 효율을 종래보다도 향상시킬 수 있다.

도 6은 본 발명의 제1 실시 형태의 전원 회로에서의, 고부하 시를 표시 유효 기간으로 한 경우의 동작을 설명하기 위한 도면이고, 도 7은 본 발명의 제1 실시 형태의 전원 회로에서의 주파수 제어 회로의 일례를 설명하기 위한 도면이다.

도 6에 도시한 바와 같이, 본 실시 형태에서의 전원 회로는, 그 전원 회로가 전력을 공급하는 도시하지 않은 표시 패널(예를 들면, 액정 표시 패널)을 구동하기 위한 신호인 수직 동기 신호와 수평 동기 신호에 기초하여, 수직 동기 신호의 1프레임 기간(601)을 표시 유효 기간(603)과 수직 귀선 기간(602)으로 나누고, 이들 표시 유효 기간(603)과 수직 귀선 기간(602)에서 전원 회로의 주파수를 절환한다. 즉, 1프레임 기간(601) 중의 표시 유효 기간(603)에서는 도시하지 않은 표시 패널에의 표시 데이터의 기입 동작이 발생하므로, 수직 귀선 기간(602)에 비해 표시 패널에서 소비되는 전력량이 커진다. 따라서, 제1 실시 형태의 전원 회로에서는, 도 6에 도시한 바와 같이, 수직 귀선 기간(602)에서의 발진기의 클럭 신호 출력(604)의 주파수보다도 표시 유효 기간(603)에서의 발진기의 클럭 신호 출력(605)의 주파수를 높게 함으로써, 전력 효율을 향상시키는 구성으로 하고 있다. 또한, 도 6에 도시한 클럭 신호 출력(604, 605)의 주파수는 모식적으로 나타낸 것이며, 실제의 주파수와는 상이한 것이다.

이 때의 주파수 제어 회로는, 도 7에 도시한 바와 같이, 라인 카운터(701)와 비교 회로(702)로 구성된다. 라인 카운터(701)는 수직 동기 신호 VSYNCV의 하이 레벨에 의해 리세트되어, 수평 동기 신호 HSYNCV의 하이 레벨수를 카운트(카운트값을 1씩 인크리먼트)한다. 그 라인 카운터(701)에서 얻어진 카운트값과, 유효 표시 개시 라인수를 저장하는 레지스터인 START 레지스터의 값과, 유효 표시 종료 라인수를 저장하는 레지스터인 END 레지스터의 값에 기초하여, 비교 회로(702)는 유효 표시 기간 신호로서 주파수 제어 회로의 주파수를 올리기 위한 신호(예를 들면, 하이 레벨 신호)를 주파수 제어 회로에 출력한다. 이 때의 비교 회로(702)는, 라인 카운터(701)의 카운트값을 START 레지스터의 값 및 END 레지스터의 값 각각과 비교하여, 라인 카운터(701)의 카운트값이 START 레지스터의 값보다도 크고, 또한 라인 카운터(701)의 카운트값이 END 레지스터의 값보다도 작은 경우를 유효 표시 기간(603)으로 판정하고, 유효 표시 기간 신호를 나타내는 하이 레벨을 출력한다. 한편, 그 유효 표시 기간(603)으로서 판정되지 않은 기간은 수직 귀선 기간 또는 수직 귀선 기간에 상당하는 기간으로 간주되고, 비교 회로(702)는 로우 레벨을 출력한다. 이 구성에 의해, 표시 데이터의 기입 동작이 발생하는 표시 유효 기간(603)에서는 발진기의 클럭 신호 출력(605)의 주파수를 높은 주파수로 하는 것이 가능하게 되어, 전력 효율을 향상시킬 수 있다.

이상 설명한 바와 같이, 본 발명의 제1 실시 형태의 전원 회로는, 입력 전압의 전하를 충전하는 코일(106)과, 그 코일(106)의 충전·방전을 제어하는 MOS 스위치(105)와, 코일(106)로부터의 전하의 흐름을 정류하는 다이오드(107)와, MOS 스위치(105)의 온 시에서 출력 전압의 안정화를 도모하는 용량(108)과, 코일(106) 및 용량(108)의 충방전 동작의 기준으로 되는 클럭 신호를 생성하는 발진기(101)와, 클럭 신호와 출력 전압을 비교하는 컴퍼레이터(103)와, 그 컴퍼레이터(103)의 출력 신호에 따라서 MOS 스위치(105)의 온·오프를 제어하는 펄스 제어 회로(104)와, 그 전원 회로가 전력을 공급하는 표시 패널의 수직 동기 신호 및 수평 동기 신호를 외부 신호로 하고, 그 외부 신호에 따라서 클럭 신호의 주파수를 동적으로 변화시키는 주파수 제어 회로(102)를 구비하고, 표시 데이터의 기입 동작이 발생하는 표시 유효 기간(603)에서는 발진기의 클럭 신호 출력(605)의 주파수를 높은 주파수로 하는 구성으로 되어 있으므로, 출력 전압의 고부하 시에서의 전력 효율의 저하를 방지할 수 있고, 그 결과, 표시 유효 기간(603) 이외의 기간을 포함시킨 모든 동작 기간 내에서의 전력 효율을 향상시킬 수 있다.

또한, 제1 실시 형태의 표시 장치에서, 컴퍼레이터(103)에서 비교하는 것으로서는 출력 전압과 발진기에서 생성한 클럭 신호로 하였지만, 이에 한정되는 것이 아니라, 미리 기준 전압을 생성하고 그 기준 전압과 출력 전압을 컴퍼레이터에서 비교하는 구성이어도 된다.

<제2 실시 형태>

도 8은 본 발명의 제2 실시 형태인 표시 장치의 전원 회로에서의 주파수 제어 회로의 개략 구성을 설명하기 위한 도면이다. 제2 실시 형태의 전원 회로에서, 주파수 제어 회로를 제외한 다른 구성은 제1 실시 형태와 마찬가지의 구성으로 된다. 따라서, 이하의 설명에서는, 제2 실시 형태의 주파수 제어 회로에 대해서만, 상세하게 설명한다.

도 8에 도시한 바와 같이, 제2 실시 형태의 주파수 제어 회로는, 수직 동기 신호 VSYNCV와 수평 동기 신호 HSYNCV가 입력되는 H 카운터(801), 수직 동기 신호 VSYNCV와 유효 데이터 신호 DTMG가 입력되는 DTMG 카운터(802), H 카운터(801)의 카운트값이 입력되는 비교 회로(803), DTMG 카운터(802)의 카운트값이 입력되는 비교 회로(804), 및 2입력의 AND 회로(805)로 구성된다. 단, 도 8에 도시한 주파수 제어 회로에서, 유효 데이터 신호 DTMG는 1수평 라인마다의 유효 표시 기간을 나타내는 신호이다.

H 카운터(801)는 제1 실시 형태의 라인 카운터(701)와 마찬가지로, 그 H 카운터(801)의 카운트값이 수직 동기 신호 VSYNCV의 하이 레벨에 의해 세트되어, 수평 동기 신호 HSYNCV의 하이 레벨수를 카운트(카운트값을 1씩 인크리먼트)한다. 또한，DTMG 카운터(802)는 수직 동기 신호 VSYNCV의 하이 레벨에 의해 리세트되어, 유효 데이터 신호 DTMG의 하이 레벨수를 카운트(카운트값을 1씩 인크리먼트)한다. 비교 회로(803)는 H 카운터(801)에서 얻어진 카운트값(H 카운터값)과, 유효 표시 개시 라인을 저장하는 레지스터인 START 레지스터의 값에 기초하여, 주파수 제어 회로의 주파수를 올리기 위한 하이 레벨 신호를 AND 회로(805)에 출력한다. 비교 회로(804)는 DTMG 카운터(802)에서 얻어진 카운트값(DTMG 카운터값)과, 유효 표시 개시 라인을 저장하는 레지스터인 START 레지스터의 값에 기초하여, 주파수 제어 회로의 주파수를 올리기 위한 하이 레벨 신호를 AND 회로(805)에 출력한다. 그 결과, AND 회로(805)로부터는 H 카운터(801)와 DTMG 카운터(802)의 출력이 모두 하이 레벨인 경우에만, 유효 표시 기간을 나타내는 하이 레벨(유효 표시 기간 신호)이 출력되고, 그 이외의 기간은 로우 레벨이 출력된다.

이와 같이, 제2 실시 형태의 주파수 제어 회로를 이용함으로써, 표시 데이터의 기입 동작이 발생하는 표시 유효 기간(603)에서는 발진기의 클럭 신호 출력(605)의 주파수를 높은 주파수로 하는 것이 가능하게 되므로, 전술한 제1 실시 형태의 효과를 얻을 수 있다. 특히, 제2 실시 형태의 전원 회로에서는, 수직 동기 신호 VSYNCV와 수평 동기 신호 HSYNCV와 함께, 유효 데이터 신호 DTMG에 기초하여 유효 표시 기간(603)을 판정하는 구성으로 되어 있으므로, 보다 정확하게 표시 유효 기간(603)을 판정하는 것이 가능하게 되어, 제1 실시 형태의 전원 회로보다도 더욱 전력 효율을 향상시킬 수 있다고 하는 각별한 효과를 얻을 수 있다.

<제3 실시 형태>

도 9는 본 발명의 제3 실시 형태인 표시 장치의 전원 회로에서의 고부하 시를 표시 유효 기간으로 한 경우의 동작을 설명하기 위한 도면이고, 도 10은 본 발명의 제3 실시 형태의 전원 회로에서의 주파수 제어 회로의 일례를 설명하기 위한 도면이다. 특히, 도 9는, 1수평 동기 기간(905)을 3분할하고, 분할한 각각의 기간(901)에서 R(적), G(녹), B(청)의 각 부화소에 대응한 R데이터, G데이터, B데이터를 순서대로 인가하는 RGB 시분할 구동 방식에서의 클럭 신호의 주파수를 도시한 도면이다. 또한, 제3 실시 형태의 전원 회로에서, 주파수 제어 회로를 제외한 다른 구성은 제1 실시 형태와 마찬가지의 구성으로 된다. 따라서, 이하의 설명에서는, 제3 실시 형태의 주파수 제어 회로에 대해서만, 상세하게 설명한다.

도 9에 도시한 바와 같이, 제3 실시 형태의 전원 회로는, 그 전원 회로가 전 력을 공급하는 도시하지 않은 표시 패널을 구동하기 위한 신호인 수직 동기 신호와 수평 동기 신호와 도트 클럭에 기초하여, RGB 시분할 구동 방식에서의 특징인 1수평 동기 기간 내에서 3분할된 각 기간 내에서의 발진기의 클럭 신호 주파수를 변화시킨다. RGB의 각 데이터를 출력하기 위한 신호 상승 기간(904), 즉 데이터 전압 인가 기간에서는, 가장 표시 패널의 소비 전류가 커지기 때문에, 클럭 신호 출력(902)의 주파수를 높게 한다. 또한, 신호 상승으로부터 소정 시간 경과 후에 화소의 전위가 데이터 전압에 근접한 경우, 즉 표시 데이터의 유지 기간(데이터 전압 유지 기간)에서는, 표시 패널의 소비 전력은 작아지기 때문에, 전원 회로는 클럭 신호 출력(903)의 주파수를 낮게 한다. 1수평 동기 기간(905) 내에서, 표시 패널의 RGB의 표시 데이터의 기입이 개시되는 신호 상승 기간(904)에서는, 표시 패널의 각 부화소의 접속되는 드레인선에의 표시 데이터의 출력이나 각 화소에의 표시 데이터의 기입 등이 행해지기 때문에 전력 소비량이 증가한다. 따라서, 본 실시 형태의 전원 회로는, 전력 소비량이 증가하는 신호 상승 기간(904)에서, 발진기의 클럭 신호 출력(902)의 주파수를, 신호 상승 기간(904) 이외의 기간(903)의 주파수보다도 높은 주파수로 함으로써, 전력 효율을 향상시킨다. 또한, 도 9에 도시한 클럭 신호 출력(902, 903)의 주파수는 모식적으로 나타낸 것이며, 실제의 주파수와는 상이한 것이다.

도 10에 도시한 바와 같이, 제3 실시 형태의 주파수 제어 회로는, 수직 동기 신호 VSYNCV와 수평 동기 신호 HSYNCV가 입력되는 라인 카운터(1001), 수평 동기 신호 HSYNCV와 도트 클럭 DOTCLK가 입력되는 도트 카운터(1002), 라인 카운 터(1001)의 카운트값(H카운트값)과 유효 표시 개시 라인을 저장하는 레지스터인 수직 라인 START 레지스터의 값과 유효 표시 종료 라인수를 저장하는 레지스터인 수직 라인 END 레지스터의 값이 입력되는 비교 회로(1003), 도트 카운터(1002)의 카운트값(도트 클럭 카운터값)과 유효 표시 개시 도트를 저장하는 레지스터인 수평 라인 START 레지스터의 값과 유효 표시 종료 도트수를 저장하는 레지스터인 수평 라인 END 레지스터의 값이 입력되는 비교 회로(1004), 및 2입력의 AND 회로(1005)로 구성된다.

라인 카운터(1001)는, 제1 실시 형태의 라인 카운터(701)와 마찬가지로, 그 라인 카운터(1001)의 카운트값이 수직 동기 신호 VSYNCV의 하이 레벨에 의해 리세트되어, 수평 동기 신호 HSYNCV의 하이 레벨수를 카운트(카운트값을 1씩 인크리먼트)한다.

도트 카운터(1002)는, 수평 동기 신호 HSYNCV의 하이 레벨에 의해 리세트되어, 도트 클럭수를 카운트(카운트값을 1씩 인크리먼트)한다.

비교 회로(1003)는 라인 카운터(1001)에서 얻어진 카운트값과, 수직 라인 START 레지스터의 값과, 수직 라인 END 레지스터의 값에 기초하여, 주파수 제어 회로의 주파수를 올리기 위한 하이 레벨 신호를 AND 회로(1005)에 출력한다. 비교 회로(1003)는, 제1 실시 형태의 비교 회로(702)와 마찬가지로，라인 카운터(1001)의 카운트값을, 수직 라인 START 레지스터의 값 및 수직 라인 END 레지스터의 값 각각과 비교하여, 라인 카운터(1001)의 카운트값이 수직 라인 START 레지스터의 값보다도 크고, 또한 라인 카운터(1001)의 카운트값이 수직 라인 END 레지스터의 값 보다도 작은 경우를 유효 표시 기간으로 판정하고, 유효 표시 기간 신호를 나타내는 하이 레벨을 출력하고, 그 유효 표시 기간으로서 판정되지 않은 기간은 로우 레벨을 출력한다.

비교 회로(1004)는 도트 카운터(1002)에서 얻어진 카운트값과, 수평 라인 START 레지스터의 값과, 수평 라인 END 레지스터의 값에 기초하여, 주파수 제어 회로의 주파수를 올리기 위한 하이 레벨 신호를 AND 회로(1006)에 출력한다. 비교 회로(1004)는, 도트 카운터(1002)의 카운트값을, 수평 라인 START 레지스터의 값 및 수평 라인 END 레지스터의 값 각각과 비교한다. 이 비교의 결과, 도트 카운터(1002)의 카운트값이 수평 라인 START 레지스터의 값보다도 크고, 또한 도트 카운터(1002)의 카운트값이 수평 라인 END 레지스터의 값보다도 작은 경우를 신호 상승 기간(904)으로 판정하고 하이 레벨을 출력하고, 신호 상승 기간(904)으로서 판정되지 않은 기간은 로우 레벨을 출력한다. 단, 도 10에 도시한 주파수 제어 회로의 구성은, 설명을 간단히 하기 위해서, RGB의 3개의 부화소 중의 1개의 부화소에 대응하는 것이다. 따라서, RGB의 각 색의 부화소에 표시 데이터가 기입될 때에 주파수를 제어하기 위해서는, 적어도 각 색에 대응한 개수분의 비교 회로(1004)가 필요하다.

이와 같이, 제3 실시 형태의 주파수 제어 회로를 이용함으로써, RGB마다의 기입 동작이 발생하는 1수평 기간 내에서의 3회의 신호 상승 기간(904)에서는, 발진기의 클럭 신호 출력(902)의 주파수를, 그 이외의 기간의 클럭 신호 출력(903)의 주파수보다도 높은 주파수로 할 수 있다. 이에 의해, 출력 전압의 고부하 시에서 의 전력 효율의 저하를 방지할 수 있고, 그 결과, 신호 상승 기간(904) 이외의 기간을 포함시킨 모든 동작 기간 내에서, 그 전원 회로의 전력 효율을 향상시킬 수 있다.

<제4 실시 형태>

도 11은 본 발명의 제4 실시 형태인 표시 장치의 전원 회로에서의 주파수 제어 회로의 개략 구성을 설명하기 위한 도면이다. 제4 실시 형태의 전원 회로에서, 주파수 제어 회로를 제외한 다른 구성은 제3 실시 형태의 전원 회로와 마찬가지의 구성으로 된다. 따라서, 이하의 설명에서는, 제4 실시 형태의 주파수 제어 회로에 대해서만, 상세하게 설명한다.

도 11에 도시한 바와 같이, 제4 실시 형태의 주파수 제어 회로는, 수직 동기 신호 VSYNCV와 수평 동기 신호 HSYNCV가 입력되는 H 카운터(801), 수직 동기 신호 VSYNCV와 유효 데이터 신호 DTMG가 입력되는 DTMG 카운터(802), H 카운터(801)의 카운트값이 입력되는 비교 회로(803), DTMG 카운터(802)의 카운트값이 입력되는 비교 회로(804), 2입력의 AND 회로(805), 수평 동기 신호 HSYNCV와 도트 클럭 DOTCLK가 입력되는 도트 카운터(1002), 도트 카운터(1002)의 카운트값과 수평 라인 START 레지스터의 값과 수평 라인 END 레지스터의 값이 입력되는 비교 회로(1004), 및 2입력의 AND 회로(1101)로 구성된다.

도 11로부터 명백해지는 바와 같이, 제4 실시 형태의 주파수 제어 회로는, AND 회로(805)로부터 출력되는 정확하게 판정된 표시 유효 기간을 나타내는 하이 레벨과, 표시 데이터의 기입 동작에서 가장 소비 전력이 큰 신호 상승 기간(904)을 나타내는 하이 레벨이 AND 회로(1101)에 입력된 경우만, 하이 레벨을 출력한다. 또한, 도 10에 도시한 주파수 제어 회로의 구성은, 설명을 간단히 하기 위해서, RGB의 3개의 부화소 중의 1개의 부화소에 대응하는 것이다. 따라서, RGB의 각 색의 부화소에 표시 데이터가 기입될 때에 주파수를 제어하기 위해서는, 적어도 각 색에 대응한 개수분의 비교 회로(1004)가 필요하다.

이와 같이, 제4 실시 형태의 주파수 제어 회로를 이용함으로써, RGB마다의 기입 동작이 발생하는 1수평 기간 내에서의 3회의 신호 상승 기간(904)을 정확하게 특정하고, 그 신호 상승 기간(904)에서는 발진기의 클럭 신호 출력(902)의 주파수를, 그 이외의 기간의 클럭 신호 출력(903)의 주파수보다도 높은 주파수로 할 수 있다. 이에 의해, 출력 전압의 고부하 시에서의 전력 효율의 저하를 방지할 수 있고, 그 결과, 신호 상승 기간(904) 이외의 기간을 포함시킨 모든 동작 기간 내에서, 그 전원 회로의 전력 효율을 향상시킬 수 있다.

<제5 실시 형태>

도 12는 본 발명의 제5 실시 형태인 표시 장치의 전원 회로의 개략 구성을 설명하기 위한 도면이다. 도 12에 도시한 바와 같이, 제5 실시 형태의 전원 회로는, 수직 동기 신호 및 수평 동기 신호가 입력되고, 그 수직 동기 신호 및 수평 동기 신호와 컴퍼레이터(103)의 출력에 기초하여, MOS 스위치(105)를 온·오프시키는 주기를 제어하는 펄스 제어 회로(1201)를 갖는다. 발진기(1202)로부터의 클럭 신호와 출력 전압은 컴퍼레이터(103)에 입력되고, 그 컴퍼레이터(103)의 비교 출력에 기초하여, 제5 실시 형태의 펄스 제어 회로(1201)가 MOS 스위치(105)의 ON/OFF를 제어한다. 또한, 본 실시 형태에 특징적인 펄스 제어 회로(1201)의 상세에 대해서는 후술한다. 또한, 전술한 바와 같이, 본 실시 형태에서는 발진기(1202)로부터 출력되는 클럭 신호의 주파수는, 펄스 제어 회로(1201)에 설정되는 주기, 즉 펄스 폭 제어 출력에 대응한 주파수로 설정된다.

다른 구성은 제1 실시 형태와 마찬가지의 구성으로 되어 있고, MOS 스위치(105)의 일단은 코일(106)의 일단 및 다이오드(107)의 애노드에 접속되고, 그 MOS 스위치(105)의 타단은 접지되어 있다. 코일(106)의 타단에는 그 전원 회로의 전원인 입력 전압이 공급된다. 그 전원 회로는, 입력 전압의 전하를 그 코일(106)에 충전하고 그 충전된 전하를 방전함으로써 입력 전압의 승압을 행한다. 다이오드(107)의 캐소드에는 예를 들면 주지의 컨덴서를 이용한 용량(108)이 접속된다. 용량(108)은, 코일(106)에서 승압된 전하를 축적하고, 그 전하의 축적에 의해 생기는 단자간 전압을 출력 전압으로서 출력한다.

또한, 본 실시 형태의 펄스 제어 회로(1201) 내에는 레지스터가 설치되어 있고, 그 레지스터 내에는 유효 표시 개시 라인, 유효 표시 종료 라인, 유효 표시 개시 도트, 유효 표시 종료 도트 등의 값이 저장된다. 수직 동기 신호 및 수평 동기 신호 및 레지스터값에 따라서, 펄스 제어 회로(1201)는, 고부하 기간 및 저부하 기간을 설정한다. 또한, 그 레지스터의 값은 외부로부터 재기입 가능하다. 또한, 펄스 제어 회로(1201)에 1수평 라인마다의 유효 표시 기간을 나타내는 유효 데이터 신호도 입력하고, 펄스 제어 회로(1201)가 그 유효 데이터 신호에 기초한 제어를 행하도록 구성하여도 된다.

다음으로, 제5 실시 형태의 전원 회로에서의 전력 효율의 향상 동작을 설명한다. 도 13의 (A)∼도 13의 (C)는 본 발명의 제5 실시 형태의 전원 회로와 종래의 전원 회로에서의, MOS 스위치의 제어 신호와 출력 전압 및 입력 전류와의 관계를 설명하기 위한 도면이다. 도 13의 (A)는 종래의 전원 회로에서의 저부하 시에서의 MOS 스위치의 제어 신호(펄스 폭 제어 출력)(1303)와 출력 전압(1301) 및 입력 전류(1304)와의 관계를 도시하고, 도 13의 (B)는 종래의 전원 회로에서의 고부하 시에서의 MOS 스위치의 제어 신호(1307)와 출력 전압(1305) 및 입력 전류(1307)와의 관계를 도시하고, 도 13의 (C)는 제5 실시 형태의 전원 회로에서의 고부하 시에서의 MOS 스위치의 제어 신호(1310)와 출력 전압(1308) 및 입력 전류(1311)와의 관계를 도시하고 있다.

도 13의 (A)에 도시한 바와 같이, 저부하 시에서는 출력 전압(1301)의 저하가 작으므로, 코일의 충전에 요하는 시간 즉 MOS 스위치(105)의 온 시간인 펄스 폭 제어 출력(1303)의 하이 기간(기간 t1∼t2)은 짧아지게 되고, 그 코일에 축적된 전하를 용량에 충전하는 기간 t2∼t3은 기간 t1∼t2와 동일한 정도의 기간으로 된다. 그 결과, 제1 실시 형태에서 설명한 바와 같이, 전력 효율이 좋아진다.

그러나, 도 13의 (B)에 도시한 바와 같이, 고부하 시에서 발진기의 출력(1302)을 저부하 시와 동일하게 한 경우, 고부하 시에서는 출력 전압(1305)의 저하가 커지므로, 코일의 충전에 요하는 시간인 펄스 폭 제어 출력(1306)은 PWM 제어에 의해 저부하 시보다도 긴 기간 t5∼t6으로 된다. 그 결과, 저부하 시와 비교하여, 입력 전류(1307)는 증가하여 그 코일에 축적되는 전하가 증가한다. 한편, 펄 스 폭 제어 출력(1306)이 로우로 되는 기간 t6∼t7, 즉 도시하지 않은 MOS 스위치가 오프되어, 코일에 축적된 전하가 용량에 충전되는 기간은 저부하 시보다도 짧아진다. 그 때문에 제1 실시 형태에서 설명한 바와 같이, 전력 효율이 저하된다.

이상에 설명한 펄스 폭 제어 출력의 주기가 고정되는 종래 방식에 비해, 제5 실시 형태의 전원 회로에서는, 고부하 시에는 펄스 제어 회로(1201)로부터 출력되는 펄스 폭 제어 출력(1310)의 주기가 저부하 시의 주기의 2분의 1로 설정되므로, 발진기 출력(1309)의 주기도 저부하 시의 주기의 2분의 1로 설정된다. 이 경우, 도 13의 (C)에 도시한 바와 같이, 종래의 1주기인 T1 시간 내에 2회의 충방전이 행해지는 구성으로 되므로, 출력 전압(1308)의 저하(경사)가 큰 경우라도 코일의 충전에 요하는 시간인 펄스 폭 제어 출력(1310)의 하이로 되는 기간, 즉 도시하지 않은 MOS 스위치가 온되는 기간 t9∼t10, t11∼t12가 종래에 비해 짧아진다. 그 결과, 고부하 시라도 기간 t9∼t10, t11∼t12에서 코일에 충전되는 전하량 및 용량으로부터 출력되는 전하량을 작게 하는 것이 가능하게 된다. 또한, 코일에 축적된 전하를 용량에 충전하는 기간 t10∼t11, t12∼t13도 2회로 된다. 본 실시 형태에서는, 코일의 충전 시간을 짧게 하여, 출력 전압의 전압 강하량을 작게 하는 것이 가능하게 되어, 방전 기간 시의 전류의 적분값을 충전 기간 시의 전류의 적분값의 면적으로 나눈 값인 전력 효율을 종래보다도 향상시킬 수 있다.

도 14는 본 발명의 제5 실시 형태의 전원 회로에서의 고부하 시를 표시 유효 기간으로 한 경우의 동작을 설명하기 위한 도면이다. 도 14에 도시한 바와 같이, 제5 실시 형태의 전원 회로는, 그 전원 회로가 전력을 공급하는 도시하지 않은 표 시 패널을 구동하기 위한 신호인 수직 동기 신호와 수평 동기 신호에 기초하여, 1프레임 기간(1401)을 표시 유효 기간(1403)과 수직 귀선 기간(1402)을 포함하는 그 이외의 기간으로 나누고, 그 양 기간에서 전원 회로의 충방전에 요하는 주기를 절환한다. 즉, 1프레임(1401) 내의 표시 유효 기간(1403)에서는 도시하지 않은 표시 패널에의 표시 데이터의 기입 동작이 발생하므로, 수직 귀선 기간(1402)을 포함하는 표시 유효 기간(1403) 이외의 기간(이하, 간단히 수직 귀선 기간이라고 기재함)에 비해 표시 패널에서 소비되는 전력량이 커진다. 따라서, 제5 실시 형태의 전원 회로에서는, 도 14에 도시한 바와 같이, 수직 귀선 기간(1402)에서의 펄스 폭 제어 출력의 주기에 대한 표시 유효 기간(1403)에서의 펄스 폭 제어 출력의 주기를 절반으로 함으로써, 전력 효율을 향상시키는 구성으로 하고 있다. 또한, 도 14에 도시한 펄스 폭 제어 출력은 모식적으로 나타낸 것이며, 실제의 주기와는 상이한 것이다.

이 때의 펄스 제어 회로는, 제1 실시 형태의 주파수 제어 회로와 마찬가지의 회로를 구비하고, 그 회로의 출력에 따라서 펄스 폭 제어 출력의 주기를 가변시킨다. 따라서, 이하의 설명에서는, 그 상세한 설명은 생략한다.

이상 설명한 바와 같이, 본 발명의 제5 실시 형태의 전원 회로는, 입력 전압의 전하를 충전하는 코일(106)과, 그 코일(106)의 충전·방전을 제어하는 MOS 스위치(105)와, 코일(106)로부터의 전하의 흐름을 정류하는 다이오드(107)와, MOS 스위치(105)가 온일 때에서 출력 전압의 안정화를 도모하는 용량(108)과, 코일(106) 및 용량(108)의 충방전 동작의 기준으로 되는 클럭 신호를 생성하는 발진기(1202)와, 클럭 신호와 출력 전압을 비교하는 컴퍼레이터(103)와, 그 전원 회로가 전력을 공급하는 표시 패널의 수직 동기 신호 및 수평 동기 신호 등의 외부 신호와 그 컴퍼레이터(103)의 출력 신호에 따라서 MOS 스위치(105)의 온·오프를 제어하는 펄스 폭 제어 출력의 주기를 절반으로 가변시키는 펄스 제어 회로(1201)를 구비하고, 표시 데이터의 기입 동작이 발생하는 표시 유효 기간(1403)에서는 펄스 폭 제어 신호의 주기를 작게 하는 구성으로 되어 있으므로, 출력 전압의 고부하 시에서의 전력 효율의 저하를 방지할 수 있고, 그 결과, 표시 유효 기간(1403) 이외의 기간을 포함시킨 모든 동작 기간 내에서의 전력 효율을 향상시킬 수 있다.

또한, 제5 실시 형태의 전원 회로에서는, 펄스 제어 회로(1201)로부터 출력되는 펄스 폭 제어 출력의 주기를 변경하는 수단으로서, 제1 실시 형태의 주파수 제어 회로와 마찬가지의 회로의 출력을 이용하는 구성으로 하였지만, 이에 한정되는 것이 아니라, 전술하는 제2 실시 형태의 주파수 제어 회로와 마찬가지의 회로를 이용한 경우라도, 전술한 효과를 얻을 수 있다. 또한, 제5 실시 형태에서는, 펄스 폭 제어 신호의 주기를 절반으로 하는 구성으로 하였지만, 이에 한정되는 것이 아니라, 1/n(단，n은 2 이상의 자연수) 이하라도 적용 가능하다.

<제6 실시 형태>

도 15는 본 발명의 제6 실시 형태인 표시 장치의 전원 회로에서의 고부하 시를 표시 유효 기간으로 한 경우의 동작을 설명하기 위한 도면이다. 도 15는 전술한 제3 실시 형태의 전원 회로와 마찬가지로，1수평 동기 기간(1505)을 3분할하고, 분할한 각각의 기간(1501)에서 R(적), G(녹), B(청)의 각 부화소에 대응한 R데이 터, G데이터, B데이터를 순서대로 인가하는 RGB 시분할 구동 방식에서의 펄스 폭 제어 신호를 도시한 도면이다. 또한, 제6 실시 형태의 전원 회로에서, 펄스 제어 회로와 발진기를 제외한 다른 구성은 제1 실시 형태와 마찬가지의 구성으로 된다. 따라서, 이하의 설명에서는, 제6 실시 형태의 펄스 제어 회로와 발진기에 대해서만, 상세하게 설명한다.

도 15에 도시한 바와 같이, 제6 실시 형태의 전원 회로는, 그 전원 회로가 전력을 공급하는 도시하지 않은 표시 패널을 구동하기 위한 신호인 수직 동기 신호와 수평 동기 신호와 도트 클럭에 기초하여, RGB 시분할 구동 방식에서의 특징인 1수평 동기 기간(1401) 내에서 3분할된 각 기간 내에서의 펄스 폭 제어 신호의 주기를 변화시킨다. 즉, RGB의 각 데이터를 출력하기 위한 신호 상승 기간(1504)에서는, 가장 표시 패널의 소비 전류가 커지기 때문에, 펄스 폭 제어 신호(1502)의 주기를 2분의 1로 한다. 또한, 신호 상승으로부터 소정 시간 경과 후에 화소의 전위가 데이터 전압에 근접한 경우에는, 표시 패널의 소비 전력은 작아지기 때문에, 전원 회로는 펄스 폭 제어 신호(1503)의 주기를 원래의 주기로 되돌린다. 이와 같이, 1수평 동기 기간(1505) 동안 내에서, 표시 패널의 RGB의 표시 데이터의 기입이 개시되는 신호 상승 기간(1504)에서는, 표시 패널의 각 부화소의 접속되는 드레인선에의 표시 데이터의 출력 등이 행해지기 때문에 전력 소비량이 증가한다. 따라서, 본 실시 형태의 전원 회로는, 신호 상승 기간(1504)에서, 펄스 폭 제어 신호의 주기를, 신호 상승 기간(1504) 이외의 기간(1503)에서의 주기의 2분의 1로 함으로써, 전력 효율을 향상시킨다. 또한, 도 15에 도시한 펄스 폭 제어 신호의 주기는 모식적으로 나타낸 것이며, 실제의 주기와는 상이한 것이다.

제6 실시 형태의 펄스 제어 회로는, 전술한 제3 실시 형태의 주파수 제어 회로를 갖고 있고, 그 주파수 제어 회로로부터는 신호 상승 기간(1504)에는 하이 레벨이 출력되고, 신호 상승 기간(1504)으로서 판정되지 않은 기간은 로우 레벨이 출력된다.

따라서, 그 주파수 제어 회로를 구비하는 제6 실시 형태의 펄스 제어 회로는, RGB마다의 기입 동작이 발생하는 1수평 동기 기간(1505) 내에서의 3회의 신호 상승 기간(1504)에서는 펄스 폭 제어 출력의 주기를 2분의 1로 하고, 그 이외의 기간은 원래의 주기로 할 수 있으므로, 출력 전압의 고부하 시에서의 전력 효율의 저하를 방지할 수 있고, 그 결과, 신호 상승 기간(1504) 이외의 기간을 포함시킨 모든 동작 기간 내에서의 전력 효율을 향상시킬 수 있다.

또한, 제6 실시 형태의 전원 회로에서는, 펄스 제어 회로로부터 출력되는 펄스 폭 제어 출력의 주기를 변경하는 수단으로서, 제3 실시 형태의 주파수 제어 회로의 출력을 이용하는 구성으로 하였지만, 이에 한정되지 않고, 전술한 제4 실시 형태의 주파수 제어 회로를 이용한 경우라도, 전술한 효과를 얻을 수 있다. 또한, 제6 실시 형태에서는, 펄스 폭 제어 신호의 주기를 절반으로 하는 구성으로 하였지만, 이에 한정되는 것이 아니라, 1/n(단，n은 2 이상의 자연수) 이하라도 적용 가능하다.

<제7 실시 형태>

도 16은 본 발명의 제7 실시 형태의 액정 표시 장치의 개략 구성을 설명하기 위한 도면이다. 도 16으로부터 명백해지는 바와 같이, 제7 실시 형태의 액정 표시 장치는 승압 회로(1601), 액정 드라이버(1602), 액정 패널(1603), 및 그 액정 패널(1603)과 액정 드라이버(1602)를 전기적으로 접속하는 플렉시블 프린트 기판(1604)으로 구성된다. 또한, 도시하고 있지 않지만, 액정 패널(1603)은, 주지의 백라이트 장치 등을 구비한다.

본 실시 형태의 액정 표시 장치에서는, 액정 드라이버(1602)가 전술한 제1 실시 형태∼제6 실시 형태의 전원 회로를 구비한다. 즉, 제1 실시 형태∼제6 실시 형태의 전원 회로의 구성에 관계되는 발진기(101), 주파수 제어 회로(102), 컴퍼레이터(103), 및 펄스 제어 회로(104) 등의 반도체 회로부는 액정 드라이버(1602)에 설치된다. 또한, 코일, 다이오드, MOS 스위치, 및 용량 등은 승압 회로(1601)에 설치된다. 이들 액정 드라이버(1602)가 구비하는 도시하지 않은 반도체 회로부와 승압 회로(1601)에 의해, 전원 회로는 형성된다.

이 제1 실시 형태∼제6 실시 형태의 전원 회로를 구비하는 액정 표시 장치에서는, 액정 드라이버(1602)에 입력되는 입력 전압이 승압 회로(1601)에 출력되고, 승압 회로(1601)는 액정 패널(1603)의 구동에 필요한 구동 전압을 출력한다. 액정 표시 장치는, 승압 회로(1601)의 출력 전압을 이용하여, 액정 패널(1603)에 형성되는 도시하지 않은 화소를 구동함으로써, 표시 데이터에 대응한 화상 표시를 행한다.

이 때, 제1 실시 형태∼제6 실시 형태의 전원 회로를 이용하여 입력 전압의 승압 동작을 행하는 구성으로 되어 있으므로, 본 실시 형태의 액정 표시 장치의 전 력 효율도 향상 가능하다.

<제8 실시 형태>

도 17은 본 발명의 제8 실시 형태인 표시 장치의 차지 펌프식 전원 회로의 구성을 설명하기 위한 도면이다. 도 17은 차지 펌프식 승압 회로(1702) 및 제어 회로(1701)의 구성을 도시하는 개략도이다. 차지 펌프식 승압 회로란, 도 17의 차지 펌프식 승압 회로(1702)에 구비된 4개의 스위칭 소자 SW1(1707), SW2(1708), SW3(1709), SW4(1710)를 제어하여, 회로에 구비된 펌프용 컨덴서 Cpump(1711)에 충전하고, 그 전하를, 출력용 컨덴서 Cout(1712)에 방전하는 동작을 반복함으로써, 승압된 전압을 출력하는 회로이다. 제어 회로(1701)로부터 입력되는 제어 신호에 기초하여, 차지 펌프식 승압 회로(1702)의 스위칭 소자 SW1 및 SW2와 스위칭 소자 SW3 및 SW4를 교대로 ON한다. 여기서, 스위칭 소자란, TFT 등의 트랜지스터이고, 특히, 제8 실시 형태에서는, 제3 실시 형태의 MOS 스위치와 마찬가지로, 그 트랜지스터의 게이트 전압에 하이의 전압을 인가함으로써, 스위칭 소자는 ON되고, 게이트 전압에 로우의 전압을 인가함으로써, 스위칭 소자는 OFF된다.

도 18의 (A), 도 18의 (B)는, 도 17에 도시한 구성으로부터, 스위칭 소자가 OFF됨으로써, 전류의 흐름에 기여하지 않는 부분을 제외한 부분을 도시하고 있다.

도 18의 (A)는, 제어 회로(1701)가 스위칭 소자 SW1 및 SW2가 ON하고, 스위칭 소자 SW3 및 SW4를 OFF한 경우의 전류의 흐름을 설명하는 모식도이다. 도 18의 (A)에서는, OFF되어 있는 스위칭 소자 SW3 및 SW4측의 부분이 생략되어 있다. 이 상태에서는, 입력 전압으로부터 펌프용 컨덴서 Cpump에 전류가 흘러, 펌프용 컨덴 서 Cpump는 충전된다. 도면에는 전류의 흐름을 화살표로 나타내고 있다. 펌프용 컨덴서 Cpump의 부극은 접지되어 있기 때문에, 펌프용 컨덴서 Cpump의 충전이 완료된 후의 펌프용 컨덴서 Cpump의 정극의 전위는, 입력의 전위와 동일하게 되어 있다.

다음으로, 제어 회로(1701)는, 스위칭 소자 SW1 및 SW2를 OFF하고, 스위칭 소자 SW3 및 SW4을 ON한다. 도 18의 (B)는, 이 경우의 전류의 흐름을 설명하는 모식도이다. 도 18의 (B)에서는, OFF되어 있는 스위칭 소자 SW1 및 SW2측의 부분이 생략되어 있다. 도 18의 (B)에는 도 18의 (A)와 마찬가지로, 이 경우의 전류의 흐름을 화살표로 나타내고 있다. 이 상태에서는, 펌프용 컨덴서 Cpump로부터 출력용 컨덴서 Cout로 전류가 흘러, 출력용 컨덴서 Cout의 정극의 전위는, 입력 전압의 전위보다도 높아진다. 이 경우의 동작을 더욱 상세하게 설명한다. 펌프용 컨덴서 Cpump가 충전된 상태에서, 스위칭 소자 SW1과 SW2를 OFF한 후에, SW4를 ON하면, 펌프용 컨덴서 Cpump의 부극이, 입력 전압에 접속된다. 이에 의해, 펌프용 컨덴서 Cpump의 정극의 전위는, 입력 전압의 전위보다도 높아진다. 그리고, SW3을 ON함으로써, 고전위로 된 펌프용 컨덴서 Cpump의 정극으로부터, 출력용 컨덴서 Cout로 전류가 흘러, 펌프용 컨덴서 Cpump는 방전되고, 출력용 컨덴서 Cout는 충전된다. 이 스위칭 소자의 상태가 유지되면, 출력용 컨덴서 Cout는 방전되므로, 시간과 함께, 출력용 컨덴서 Cout의 정극의 전위는 저하되어 간다. 그러나, 제어 회로(1701)가, 스위칭 소자 SW1 및 SW2, 스위칭 소자 SW3 및 SW4를, 교대로 반복하여 ON함으로써, 펌프용 컨덴서 Cpump는 충전과 방전을 반복한다. 이에 의해, 출력용 컨덴서 Cout 의 정극의 전위는, 일정한 전위 이상으로 유지되게 되고, 출력 전압도, 마찬가지로, 일정한 전위 이상으로 유지되게 된다.

다음으로, 제어 회로(1701)에 관하여 설명한다. 차지 펌프식 승압 회로(1702)에 입력되는 제어 신호는, 상기 제어 회로(1701)에서 생성된다. 제8 실시 형태의 전원 회로는 수직 동기 신호 및 수평 동기 신호를 입력받고, 그 수직 동기 신호 및 수평 동기 신호와 컴퍼레이터(103)의 출력에 기초하여, 스위칭 소자 SW1∼SW4를 온·오프시키는 주기를 제어하는 펄스 제어 회로(1706)를 구비한다. 발진기(1202)로부터의 클럭 신호와 출력 전압은 컴퍼레이터(103)에 입력되고, 그 컴퍼레이터(103)의 비교 출력에 기초하여, 제8 실시 형태의 펄스 제어 회로(1706)가 스위칭 소자 SW1∼SW4의 온·오프를 제어한다. 또한, 본 실시 형태에서의 펄스 제어 회로(1706)의 상세에 대해서는, 본 발명의 제5 실시 형태(도 13의 (A)∼도 13의 (C))에서 설명한 스위칭 레귤레이터 회로의 제어 방법과 동일하다.

즉, 제8 실시 형태의 제어 회로(1701)에서는, 스위칭 소자 SW1, SW2를 ON/OFF 제어하는 제1 제어 신호와, 제1 제어 신호와 역상인 제어 신호로서 스위칭 소자 SW3, SW4를 ON/OFF 제어하는 제2 제어 신호를 생성하여 출력하는 펄스 제어 회로(1706)가, 주파수 제어 회로(1703)와는 독립된 블록으로 구성된다. 따라서, 제8 실시 형태에서는, 수직 동기 신호 및 수평 동기 신호에 기초하여 주파수 제어 회로(1703)가 제어 주기를 선택하는 신호를 출력하고, 이 선택 신호에 기초하여 펄스 제어 회로(1706)가 그 출력의 주기를 가변시키는 구성으로 되어 있다. 또한, 제8 실시 형태에서는, 주파수 제어 회로(1703)와 펄스 제어 회로(1706)를 각각의 블록 구성으로 하는 경우에 대하여 설명하였지만, 제5 실시 형태와 마찬가지로, 주파수 제어 회로를 펄스 제어 회로(1706) 내에 설치하는 구성이어도 된다. 또한, 제8 실시 형태의 주파수 제어 회로(1703)에서도, 제5 실시 형태의 펄스 제어 회로 내에 형성되는 주파수 제어 회로와 마찬가지로, 제2 실시 형태의 주파수 제어 회로와 마찬가지의 구성이어도 된다.

여기서, 차지 펌프식 전원 회로에서의 효율은, 스위칭 소자의 저항에서의 열소비분의 영향을 크게 받는다고 생각된다. 여기서, 차지 펌프용 컨덴서의 전압 변동이 크면 차지하는 전류량이 증가하므로 열저항에서의 소비는 커진다. 또한, 출력 전압의 전압 변동이 크면 차지 펌프용 컨덴서로부터의 방전량도 마찬가지로 증가하므로, 마찬가지로 차지 펌프의 효율은 저하된다.

이에 대하여, 본 발명의 제8 실시 형태에서는, 제5 실시 형태의 도 13의 (C)와 같은 제어를 실시함으로써, 차지 펌프용 컨덴서 Cpump의 충전 동작을, 출력 전압이 크게 강압하고, 출력용 컨덴서 Cout의 전하가 크게 방전하는 타이밍보다도 전으로 앞당김으로써 강압을 억제하는 것이 가능하게 된다. 그 결과, 전력 효율을 향상시킬 수 있다.

또한, 제8 실시 형태의 표시 장치에서, 컴퍼레이터(103)에서 비교하는 것으로서는 출력 전압과 발진기에서 생성한 클럭 신호로 하였지만, 이에 한정되는 것이 아니라, 미리 기준 전압을 생성하고 그 기준 전압과 출력 전압을 컴퍼레이터에서 비교하는 구성이어도 된다. 또한, 제3 실시 형태의 도 9나 제6 실시 형태의 도 15에서 설명한 바와 같이, 1수평 동기 기간을 3분할하고, 분할한 각각의 기간(901)에 서 R(적), G(녹), B(청)의 각 부화소에 대응한 R데이터, G데이터, B데이터를 순서대로 인가하는 RGB 시분할 구동 방식에서도, 제3 실시 형태나 제6 실시 형태와 마찬가지의 제어에 의해, 적용하는 것이 가능하다.

이상, 본 발명자에 의해 이루어진 발명을, 상기 발명의 실시 형태에 기초하여 구체적으로 설명하였다. 본 발명에 따르면, 전술한 각 실시 형태에서 설명한 바와 같이, 표시 장치의 고부하 기간, 즉 표시 장치(액정 패널)에서의 소비 전류가 가장 커지는 데이터 전압 인가 기간에서, 클럭 신호의 주파수를 높게 하고, 액정 패널에서의 전류의 방전 시간을 짧게 함으로써, 출력 전압의 전압 강하량이 작아지게 되고(리플 저감), 이에 의해 전력 효율을 향상시킬 수 있다.

또한, 표시 장치의 저부하 기간, 즉 표시 장치에서의 소비 전류가 가장 작아지는 데이터 전압 유지 기간에서는, 출력 전압의 전압 강하량이 원래 작기 때문에, 클럭 신호의 주파수를 낮게 함으로써, 출력 전압의 전압 상승량이 작아지게 되고(리플 저감), 이에 의해 전력 효율을 향상시킬 수 있다.

또한, 고부하 기간에서의 MOS-FET의 제어 신호 펄스 주기를, 저부하 기간에서의 제어 신호 펄스 주기의 절반으로 하여, 액정 패널에서의 전류의 방전 시간을 짧게 함으로써, 출력 전압의 전압 강하량도 작게(리플 저감) 되고, 이에 의해 전력 효율을 향상시킬 수 있다.

금회 개시된 실시예는 모든 점에서 예시이고 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아니라 특허 청구의 범위에 의해 나타나며, 특허 청구 범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것 이 의도된다.

도 1은 본 발명의 제1 실시 형태의 패턴 형성 방법을 설명하기 위한 프로세스 플로우를 도시한 도면.

도 2의 (A), 도 2의 (B)는 본 발명의 제1 실시 형태의 전원 회로에서의 코일에의 충방전 동작을 설명하기 위한 도면.

도 3은 본 발명의 제1 실시 형태의 전원 회로에서의 MOS 스위치의 제어 신호와 출력 전압 및 입력 전류와의 관계를 설명하기 위한 도면.

도 4의 (A)는 종래의 전원 회로에서의 저부하 시에서의 출력 전압과 입력 전류와의 관계를 설명하는 도면.

도 4의 (B)는 종래의 전원 회로에서의 고부하 시에서의 출력 전압과 입력 전류와의 관계를 설명하는 도면.

도 5의 (A)는 본 발명의 제1 실시 형태의 전원 회로와 종래의 전원 회로에서의, 저부하 시에서의 MOS 스위치의 제어 신호와 출력 전압 및 입력 전류와의 관계를 설명하기 위한 도면.

도 5의 (B)는 종래의 전원 회로에서의, 고부하 시에서의 MOS 스위치의 제어 신호와 출력 전압 및 입력 전류와의 관계를 설명하기 위한 도면.

도 5의 (C)는 본 발명의 제1 실시 형태의 전원 회로에서의, 고부하 시에서의 MOS 스위치의 제어 신호와 출력 전압 및 입력 전류와의 관계를 설명하기 위한 도면.

도 6은 본 발명의 제1 실시 형태의 전원 회로에서의, 고부하 시를 표시 유효 기간으로 한 경우의 동작을 설명하기 위한 도면.

도 7은 본 발명의 제1 실시 형태의 전원 회로에서의 주파수 제어 회로의 일례를 설명하기 위한 도면.

도 8은 본 발명의 제2 실시 형태의 전원 회로에서의 주파수 제어 회로의 개략 구성을 설명하기 위한 도면.

도 9는 본 발명의 제3 실시 형태의 전원 회로에서의, 고부하 시를 표시 유효 기간으로 한 경우의 동작을 설명하기 위한 도면.

도 10은 본 발명의 제3 실시 형태의 전원 회로에서의 주파수 제어 회로의 일례를 설명하기 위한 도면.

도 11은 본 발명의 제4 실시 형태의 전원 회로에서의 주파수 제어 회로의 개략 구성을 설명하기 위한 도면.

도 12는 본 발명의 제5 실시 형태의 전원 회로의 개략 구성을 설명하기 위한 도면.

도 13의 (A)는 본 발명의 제5 실시 형태의 전원 회로와 종래의 전원 회로에서의, 저부하 시에서의 MOS 스위치의 제어 신호와 출력 전압 및 입력 전류와의 관계를 설명하기 위한 도면.

도 13의 (B)는 종래의 전원 회로에서의, 고부하 시에서의 MOS 스위치의 제어 신호와 출력 전압 및 입력 전류와의 관계를 설명하기 위한 도면.

도 13의 (C)는 본 발명의 제5 실시 형태의 전원 회로에서의, 고부하 시에서의 MOS 스위치의 제어 신호와 출력 전압 및 입력 전류와의 관계를 설명하기 위한 도면.

도 14는 본 발명의 제5 실시 형태의 전원 회로에서의, 고부하 시를 표시 유효 기간으로 한 경우의 동작을 설명하기 위한 도면.

도 15는 본 발명의 제6 실시 형태의 전원 회로에서의, 고부하 시를 표시 유효 기간으로 한 경우의 동작을 설명하기 위한 도면.

도 16은 본 발명의 제7 실시 형태의 액정 표시 장치의 개략 구성을 설명하기 위한 도면.

도 17은 본 발명의 제8 실시 형태의 차지 펌프식 전원 회로의 개략 구성을 설명하기 위한 도면.

도 18의 (A), 도 18의 (B)는 본 발명의 제8 실시 형태의 차지 펌프식 전원 회로에서의 컨덴서에의 충방전 동작을 설명하기 위한 도면.

<도면의 주요 부분에 대한 부호의 설명>

101 : 발진기

102 : 주파수 제어 회로

103 : 컴퍼레이터

104 : 펄스 제어 회로

105 : MOS 스위치

106 : 코일

107 : 다이오드

Claims

입력 전압을 승압하고, 그 입력 전압보다도 높은 구동 전압을 표시 장치에 공급하는 표시 장치의 전원 회로로서,

상기 입력 전압의 전하를 충전하는 코일과,

상기 코일에의 상기 전하의 충전, 및 그 충전된 전하의 방전을 제어하는 스위치 소자와,

상기 코일에의 충전 기간에서 출력 전압의 안정화를 도모하는 용량과,

출력 전압의 기준으로 되는 클럭 신호를 생성하는 발진기와,

상기 클럭 신호와 상기 출력 전압을 비교하는 컴퍼레이터와,

상기 컴퍼레이터의 출력 신호에 따라서 상기 스위치 소자의 제어 신호를 생성하는 펄스 제어 회로와,

상기 표시 장치의 수직 동기 신호와 수평 동기 신호가 입력되고, 그 입력 신호에 기초하여 상기 발진기에서 생성하는 상기 클럭 신호의 주파수를 제어하는 주파수 제어 회로를 갖고,

상기 주파수 제어 회로는, 상기 수직 동기 신호의 출력에 계속되는 상기 수평 동기 신호의 출력 횟수를 계수(計數)하고,

상기 주파수 제어 회로는, 상기 수평 동기 신호의 출력 횟수가 미리 설정된 제1 출력 횟수와 제2 출력 횟수 사이에 있는 제1 상태와, 상기 수평 동기 신호의 출력 횟수가 상기 제1 및 제2 출력 횟수 사이에 없는 제2 상태에서 서로 다른 주파 수의 클럭 신호로 제어하고,

상기 제2 상태에서의 상기 클럭 신호의 주파수보다도, 상기 제1 상태에서의 상기 클럭 신호의 주파수가 높은 것을 특징으로 하는 표시 장치의 전원 회로.
제1항에 있어서,

상기 주파수 제어 회로는 불휘발성의 기억 수단을 구비하고, 그 기억 수단에 상기 제1 및 제2 출력 횟수가 유지되는 것을 특징으로 하는 표시 장치의 전원 회로.
제1항에 있어서,

상기 제1 및 제2 출력 횟수를 설정하는 수단을 갖는 것을 특징으로 하는 표시 장치의 전원 회로.
제1항에 있어서,

상기 주파수 제어 회로는, 상기 표시 장치의 수평 유효 표시 기간을 나타내는 유효 데이터 신호와 상기 수평 동기 신호의 출력 횟수에 기초하여, 상기 제1 상태와 상기 제2 상태로 변위 가능한 것을 특징으로 하는 표시 장치의 전원 회로.
제1항에 있어서,

상기 주파수 제어 회로는, 1수평 기간 내에서의 R(적) G(녹) B(청)의 각 화 소에의 표시 데이터의 기입 기간을 신호 상승 기간과 그 이외의 기간으로 나누고, 상기 신호 상승 기간과 그 이외의 기간에서 서로 다른 주파수의 클럭 신호로 제어하고,

상기 그 이외의 기간에서의 상기 클럭 신호의 주파수보다도, 상기 신호 상승 기간에서의 상기 클럭 신호의 주파수가 높아지도록 제어하는 것을 특징으로 하는 표시 장치의 전원 회로.
제5항에 있어서,

상기 주파수 제어 회로는, 상기 수평 동기 신호의 출력에 계속되는 상기 화소에의 상기 표시 데이터의 기입 신호에 동기한 도트 신호를 계수하고,

상기 주파수 제어 회로는, RGB의 각 화소마다 상기 도트 신호수가 미리 설정된 제1 신호수와 제2 신호수 사이에 있는 기간을 상기 신호 상승 기간으로 하는 것을 특징으로 하는 표시 장치의 전원 회로.
제6항에 있어서,

상기 주파수 제어 회로는 불휘발성의 기억 수단을 구비하고, 그 기억 수단에 상기 제1 및 제2 신호수가 유지되는 것을 특징으로 하는 표시 장치의 전원 회로.
제6항에 있어서,

상기 제1 및 제2 신호수를 설정하는 수단을 갖는 것을 특징으로 하는 표시 장치의 전원 회로.
제6항에 있어서,

상기 주파수 제어 회로는, 상기 표시 장치의 수평 유효 표시 기간을 나타내는 유효 데이터 신호와 상기 도트 신호수에 기초하여, 상기 신호 상승 기간과 그 이외의 기간으로 변위 가능한 것을 특징으로 하는 표시 장치의 전원 회로.
입력 전압을 승압하고, 그 입력 전압보다도 높은 구동 전압을 표시 장치에 공급하는 표시 장치의 전원 회로로서,

상기 입력 전압의 전하를 충전하는 코일과,

상기 코일에의 상기 전하의 충전, 및 그 충전된 전하의 방전을 제어하는 스위치 소자와,

상기 코일에의 충전 기간에서 출력 전압의 안정화를 도모하는 용량과,

출력 전압의 기준으로 되는 클럭 신호를 생성하는 발진기와,

상기 클럭 신호와 상기 출력 전압을 비교하는 컴퍼레이터와,

상기 컴퍼레이터의 출력 신호에 따라서, 상기 스위치 소자의 제어 신호를 생성하는 펄스 제어 회로를 갖고,

상기 펄스 제어 회로는, 상기 표시 장치의 수직 동기 신호와 수평 동기 신호에 기초하여, 상기 표시 장치의 부하를 감시하고,

상기 부하가 가벼운 저부하 기간에서는 상기 제어 신호를 상기 컴퍼레이터 출력의 하이와 로우를 반복하는 1주기 기간에 1회 출력시키고,

상기 부하가 무거운 고부하 기간에서는 상기 제어 신호를 상기 컴퍼레이터 출력의 하이와 로우를 반복하는 1주기 기간에 2회 이상 출력시키는 것을 특징으로 하는 표시 장치의 전원 회로.
제10항에 있어서,

상기 펄스 제어 회로는, 상기 표시 장치의 수직 동기 신호의 출력에 계속되는 상기 표시 장치의 수평 동기 신호의 출력 횟수를 계수하고,

상기 펄스 제어 회로는, 상기 표시 장치의 수평 동기 신호의 출력 횟수가 미리 설정된 제1 출력 횟수와 제2 출력 횟수 사이에 있는 기간을 상기 고부하 기간으로 하고,

상기 수평 동기 신호의 출력 횟수가 상기 미리 설정된 제1 및 제2 출력 횟수 사이에 없는 기간을 상기 저부하 기간으로 하는 것을 특징으로 하는 표시 장치의 전원 회로.
제10항에 있어서,

상기 펄스 제어 회로는, 1수평 기간 내에서의 R(적) G(녹) B(청)의 각 화소에의 표시 데이터의 기입 기간을 고부하 기간과 저부하 기간으로 나눈 것을 특징으로 하는 표시 장치의 전원 회로.
제1항의 전원 회로를 갖는 표시 구동 회로와, 그 표시 구동 회로로부터의 표 시 데이터에 따른 화상 표시를 행하는 표시 패널을 구비하는 것을 특징으로 하는 표시 장치.
입력 전압을 승압하고, 그 입력 전압보다도 높은 구동 전압을 표시 장치에 공급하는 표시 장치의 전원 회로로서,

상기 입력 전압의 전하를 충전하는 컨덴서와,

상기 컨덴서에의 상기 전하의 충전, 및 그 충전된 전하의 방전을 제어하는 스위치 소자와,

상기 컨덴서에의 충전 기간에서 출력 전압의 안정화를 도모하는 컨덴서와,

출력 전압의 기준으로 되는 클럭 신호를 생성하는 발진기와,

상기 클럭 신호와 상기 출력 전압을 비교하는 컴퍼레이터와,

상기 컴퍼레이터의 출력 신호에 따라서 상기 스위치 소자의 제어 신호를 생성하는 펄스 제어 회로와,

상기 표시 장치의 수직 동기 신호와 수평 동기 신호가 입력되고, 그 입력 신호에 기초하여 상기 펄스 제어 회로로부터 출력하는 상기 스위치 소자의 제어 신호의 주파수를 제어하는 주파수 제어 회로를 갖고,

상기 주파수 제어 회로는, 상기 수직 동기 신호의 출력에 계속되는 상기 수평 동기 신호의 출력 횟수를 계수하고,

상기 주파수 제어 회로는, 상기 수평 동기 신호의 출력 횟수가 미리 설정된 제1 출력 횟수와 제2 출력 횟수 사이에 있는 제1 상태와, 상기 수평 동기 신호의 출력 횟수가 상기 제1 및 제2 출력 횟수 사이에 없는 제2 상태에서 서로 다른 제어 신호의 주파수로 제어하고,

상기 제2 상태에서의 상기 제어 신호의 주파수보다도, 상기 제1 상태에서의 상기 제어 신호의 주파수가 높은 것을 특징으로 하는 표시 장치의 전원 회로.
제14항에 있어서,

상기 주파수 제어 회로는 불휘발성의 기억 수단을 구비하고, 그 기억 수단에 상기 제1 및 제2 출력 횟수가 유지되는 것을 특징으로 하는 표시 장치의 전원 회로.
제14항에 있어서,

상기 제1 및 제2 출력 횟수를 설정하는 수단을 갖는 것을 특징으로 하는 표시 장치의 전원 회로.
제14항에 있어서,

상기 주파수 제어 회로는, 상기 표시 장치의 수평 유효 표시 기간을 나타내는 유효 데이터 신호와 상기 수평 동기 신호의 출력 횟수에 기초하여, 상기 제1 상태와 상기 제2 상태로 변위 가능한 것을 특징으로 하는 표시 장치의 전원 회로.
제14항에 있어서,

상기 주파수 제어 회로는, 1수평 기간 내에서의 R(적) G(녹) B(청)의 각 화소에의 표시 데이터의 기입 기간을 신호 상승 기간과 그 이외의 기간으로 나누고, 상기 신호 상승 기간과 그 이외의 기간에서 서로 다른 주파수의 제어 신호로 제어하고,

상기 그 이외의 기간에서의 상기 제어 신호의 주파수보다도, 상기 신호 상승 기간에서의 상기 제어 신호의 주파수가 높아지도록 제어하는 것을 특징으로 하는 표시 장치의 전원 회로.
제18항에 있어서,

상기 주파수 제어 회로는, 상기 수평 동기 신호의 출력에 계속되는 상기 화소에의 상기 표시 데이터의 기입 신호에 동기한 도트 신호를 계수하고,

상기 주파수 제어 회로는, RGB의 각 화소마다 상기 도트 신호수가 미리 설정된 제1 신호수와 제2 신호수 사이에 있는 기간을 상기 신호 상승 기간으로 하는 것을 특징으로 하는 표시 장치의 전원 회로.
제19항에 있어서,

상기 주파수 제어 회로는 불휘발성의 기억 수단을 구비하고, 그 기억 수단에 상기 제1 및 제2 신호수가 유지되는 것을 특징으로 하는 표시 장치의 전원 회로.