KR101077336B1 - Fabricating Method of Printed Circuit Board - Google Patents

Fabricating Method of Printed Circuit Board Download PDF

Info

Publication number
KR101077336B1
KR101077336B1 KR1020090085007A KR20090085007A KR101077336B1 KR 101077336 B1 KR101077336 B1 KR 101077336B1 KR 1020090085007 A KR1020090085007 A KR 1020090085007A KR 20090085007 A KR20090085007 A KR 20090085007A KR 101077336 B1 KR101077336 B1 KR 101077336B1
Authority
KR
South Korea
Prior art keywords
via hole
copper
insulating layer
circuit board
printed circuit
Prior art date
Application number
KR1020090085007A
Other languages
Korean (ko)
Other versions
KR20110027078A (en
Inventor
문경돈
이종진
박종은
이경복
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090085007A priority Critical patent/KR101077336B1/en
Publication of KR20110027078A publication Critical patent/KR20110027078A/en
Application granted granted Critical
Publication of KR101077336B1 publication Critical patent/KR101077336B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, (a) 절연층의 양면에 동박이 적층 된 동박적층판을 준비하는 단계; (b) 상기 동박적층판의 상면에서 상기 절연층의 중심부까지 제 1 비아홀을 형성하는 단계; (c) 상기 절연층의 중심부에서 상기 제 1 비아홀과 일부 연결되도록 상기 동박적층판의 하면에서 상기 절연층의 중심부까지 제 2 비아홀을 형성하는 단계; (d) 상기 제 1 비아홀 및 제 2 비아홀의 내벽과 상기 동박의 상면에 무전해 동도금층을 형성하는 단계; 및 (e) 상기 무전해 동도금층 위에 전해 동도금층을 형성하여 상기 제 1 비아홀 및 제 2 비아홀을 충진하는 단계를 포함하도록 구성되기 때문에 비아홀 중심부의 크기를 작게 형성할 수 있어 필 도금 시간을 줄이고, 도금 두께를 낮게 할 수 있으며, 미세회로패턴을 구현할 수 있고, 인쇄회로기판의 제조시간을 줄일 수 있다.The present invention relates to a method for manufacturing a printed circuit board, comprising the steps of: (a) preparing a copper clad laminate in which copper foil is laminated on both sides of an insulating layer; (b) forming a first via hole from an upper surface of the copper-clad laminate to a central portion of the insulating layer; (c) forming a second via hole from a lower surface of the copper-clad laminate to a central portion of the insulating layer so as to be partially connected to the first via hole at the central portion of the insulating layer; (d) forming an electroless copper plating layer on inner walls of the first via hole and the second via hole and on an upper surface of the copper foil; And (e) forming an electrolytic copper plating layer on the electroless copper plating layer to fill the first via hole and the second via hole so that the size of the center of the via hole can be made small, thereby reducing the peel plating time. The plating thickness can be lowered, the micro circuit pattern can be realized, and the manufacturing time of the printed circuit board can be reduced.

필 도금, 홀 크기 Peel Plating, Hole Size

Description

인쇄회로기판의 제조방법{Fabricating Method of Printed Circuit Board}Fabrication Method of Printed Circuit Board

본 발명은 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board.

인쇄회로기판(Printed Circuit Board; PCB)은 전자부품 상호 간의 전기배선을 회로설계에 기초하여 절연기판 위에 배선패턴을 형성하는 프린트 배선판으로 PCB 기판, 프린트 회로판 또는 인쇄배선기판(Printed Wiring Board)이라고 한다.Printed Circuit Board (PCB) is a printed wiring board that forms a wiring pattern on an insulating board based on a circuit design. The electrical wiring between electronic components is called a PCB board, a printed circuit board, or a printed wiring board. .

이러한, 인쇄회로기판은 일반적으로 페놀수지 절연판 또는 에폭시 수지 절연판 등의 표면에 구리 박판을 부착시킨 후 회로의 배선 패턴에 따라 에칭하여 필요한 회로를 구성하고 그 위에 IC, 콘덴서, 저항 등의 여러 가지 전자 부품을 조밀하게 탑재할 수 있게 하는 절연 평판이다.In general, a printed circuit board is formed by attaching a copper thin plate to a surface of a phenol resin insulator plate or an epoxy resin insulator plate, and then etching it according to the wiring pattern of the circuit to form a necessary circuit, and various electronics such as an IC, a capacitor, and a resistor thereon. It is an insulating flat plate that allows compact mounting of parts.

즉, 각 전자 부품 상호 간을 연결하는 회로를 절연판의 표면에 배선모양으로 형성시킨 것이다.That is, the circuit which connects each electronic component mutually was formed in the form of wiring on the surface of the insulating plate.

이러한, 인쇄회로기판은 배선 회로판의 면수에 따라 단면기판, 양면기판, 다층기판 등으로 분류되고 있으며, 층수가 많을수록 전자 부품의 실장력이 우수하고 고정밀 제품에 사용된다.Such printed circuit boards are classified into single-sided boards, double-sided boards, and multi-layered boards according to the number of planes of the wiring circuit board. The more layers, the better the mounting force of the electronic component and the high-precision product.

이와 같은 인쇄회로기판은 드릴(Drill) 또는 CO2 레이저를 이용하여 홀을 가공하는 홀 가공 공정, 가공된 홀에 전도성을 부여하는 동도금 공정 및 회로를 형성하는 회로 형성 공정으로 나누어진다.Such a printed circuit board is divided into a hole processing process for processing holes using a drill or a CO 2 laser, a copper plating process for imparting conductivity to the processed holes, and a circuit formation process for forming a circuit.

도 1a 내지 도 1f는 종래 기술에 따른 인쇄회로기판의 제조방법을 나타내는 공정 흐름도이다.1A to 1F are process flowcharts illustrating a method of manufacturing a printed circuit board according to the prior art.

도 1a 내지 도 1f에 도시된 바와 같이, 종래 기술에 따른 인쇄회로기판의 제조방법은 먼저, 도 1a에 도시된 바와 같이 절연층(102)의 양면에 동박(104a, 104b)이 개재된 동박적층판(Copper Clad Laminate; CCL)인 원판(100)을 준비한 후 드릴 또는 CO2 레이저를 이용하여 도 1b 및 1c에 도시된 바와 같이 원판(100)에 원판(100)을 관통하는 비아홀(108)을 형성한다.As shown in FIG. 1A to FIG. 1F, a method of manufacturing a printed circuit board according to the prior art, first, as shown in FIG. 1A, a copper foil laminated plate having copper foils 104a and 104b interposed on both surfaces of an insulating layer 102. After preparing the disc 100 (Copper Clad Laminate; CCL) using a drill or a CO 2 laser to form a via hole 108 penetrating the disc 100 in the disc 100 as shown in Figure 1b and 1c. do.

이때, CO2 레이저로 비아홀(108)을 형성할 경우에는 도 1b에 도시된 바와 같이 비아홀(108)을 형성할 부위의 동박(104a, 104b)을 제거하여 윈도우(106)를 형성한 후 상기 윈도우(106)에 비아홀(108)을 형성한다.In this case, when the via hole 108 is formed by using a CO 2 laser, as shown in FIG. 1B, the copper foils 104a and 104b of the portion to form the via hole 108 are removed to form the window 106, and then the window. Via hole 108 is formed in 106.

한편, 상기 비아홀(108)은 드릴에 의해 형성될 경우 비아홀(108) 내부가 일자 형태로 형성되나, CO2 레이저에 의해 형성될 경우에는 도 1c에 도시된 바와 같이 절연층(102)의 중간 부분이 돌출되도록 형성된다.Meanwhile, when the via hole 108 is formed by a drill, the inside of the via hole 108 is formed in a straight shape, but when the via hole 108 is formed by a CO 2 laser, an intermediate portion of the insulating layer 102 is illustrated in FIG. 1C. It is formed to protrude.

이와 같이, 비아홀(108)을 형성한 무전해 동도금 공정을 이용하여 도 1d에 도시된 바와 같이 비아홀(108) 내벽 및 동박(104a, 104b) 위에 무전해 동도금 층(110)을 형성한다.As described above, the electroless copper plating layer 110 is formed on the inner wall of the via hole 108 and the copper foils 104a and 104b using the electroless copper plating process in which the via hole 108 is formed.

이후, 전해 동도금 공정을 통해 도 1e에 도시된 바와 같이 무전해 동도금층(110) 위에 전해 동도금층(112)을 형성한 후 도 1f에 도시된 바와 같이 전해 동도금층(112)이 비아홀(108) 내부에 완전히 채워질 때까지 필(fill) 도금을 진행한다.Thereafter, the electrolytic copper plating layer 112 is formed on the electroless copper plating layer 110 as shown in FIG. 1E through the electrolytic copper plating process, and then the electrolytic copper plating layer 112 is the via hole 108 as shown in FIG. 1F. Fill plating is performed until the inside is completely filled.

이와 같은 필 도금 공정 후에는 회로 형성 공정을 통해 상기 동도금층(즉, 전해 동도금층 및 무전해 동도금층)과 동박(104a, 104b)을 에칭하여 절연층(102)의 양면에 회로패턴을 형성한다.After the peel plating process, the copper plating layers (ie, the electrolytic copper plating layer and the electroless copper plating layer) and the copper foils 104a and 104b are etched through a circuit forming process to form circuit patterns on both surfaces of the insulating layer 102. .

한편, 상술한 바와 같이 필 도금을 통해 비아홀(108) 내부를 충진할 경우 상기 비아홀(108)의 크기가 커질수록 필 도금 시간은 길어지게 되고, 비아홀(108)의 크기가 클수록 필 도금 능력 또한 떨어지게 된다.On the other hand, as described above, when filling the inside of the via hole 108 through peel plating, the larger the size of the via hole 108, the longer the plating time becomes, and the larger the size of the via hole 108, the lower the peel plating capability. do.

그러나, 종래 기술에 따른 인쇄회로기판의 제조방법은 비아홀(108)이 드릴에 의해 일자 형태로 형성되거나, CO2 레이저에 의해 도 1c와 같은 형태로 비아홀(108)이 형성되기 때문에 비아홀(108)의 크기가 클수록 필 도금 능력이 저하되고, 필 도금 시간이 길어져 인쇄회로기판의 제조시간이 증가하는 문제가 있다.However, in the method of manufacturing a printed circuit board according to the related art, since the via hole 108 is formed in a straight shape by a drill or the via hole 108 is formed in a shape as shown in FIG. 1C by a CO 2 laser, the via hole 108 is formed. The larger the size of P, the lower the peel plating capability, the longer the plating time, and thus, the manufacturing time of the printed circuit board increases.

따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로, 비아홀의 상부와 하부의 크기에 관계없이 필 도금을 구현하고, 비아홀 내부의 필 도금 신뢰성을 향상시키며, 비아홀의 중앙 크기를 최소화시켜 필 도금 시간을 단축시킴으로써 인쇄회로기판의 제조시간을 줄일 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.Accordingly, the present invention is to solve the above-described problems, implements peel plating regardless of the size of the top and bottom of the via hole, improve the fill plating reliability in the via hole, and minimize the center size of the via hole to fill the plating time It is an object of the present invention to provide a method for manufacturing a printed circuit board which can shorten the manufacturing time of the printed circuit board by shortening the time.

본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 (a) 절연층의 양면에 동박이 적층 된 동박적층판을 준비하는 단계; (b) 상기 동박적층판의 상면에서 상기 절연층의 중심부까지 제 1 비아홀을 형성하는 단계; (c) 상기 절연층의 중심부에서 상기 제 1 비아홀과 일부 연결되도록 상기 동박적층판의 하면에서 상기 절연층의 중심부까지 제 2 비아홀을 형성하는 단계; (d) 상기 제 1 비아홀 및 제 2 비아홀의 내벽과 상기 동박의 상면에 무전해 동도금층을 형성하는 단계; 및 (e) 상기 무전해 동도금층 위에 전해 동도금층을 형성하여 상기 제 1 비아홀 및 제 2 비아홀을 충진하는 단계를 포함하며, 상기 제 1 비아홀의 중심부와 상기 제 2 비아홀의 중심부는 서로 위치가 다르다.Method of manufacturing a printed circuit board according to an embodiment of the present invention comprises the steps of: (a) preparing a copper foil laminated plate laminated copper foil on both sides of the insulating layer; (b) forming a first via hole from an upper surface of the copper-clad laminate to a central portion of the insulating layer; (c) forming a second via hole from a lower surface of the copper-clad laminate to a central portion of the insulating layer so as to be partially connected to the first via hole at the central portion of the insulating layer; (d) forming an electroless copper plating layer on inner walls of the first via hole and the second via hole and on an upper surface of the copper foil; And (e) forming an electrolytic copper plating layer on the electroless copper plating layer to fill the first via hole and the second via hole, wherein the center of the first via hole and the center of the second via hole are different from each other. .

삭제delete

본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 상기 (e) 단계 이후, 회로 형성 공정을 통해 상기 절연층의 양면에 회로패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.The method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention may further include forming circuit patterns on both surfaces of the insulating layer through a circuit forming process after the step (e).

본 발명은 동박적층판의 상면에서 절연층의 중심부까지 형성되는 제 1 비아홀과 상기 제 1 비아홀의 중심부와 다른 위치에 중심부가 형성된 제 2 비아홀을 상기 동박적층판의 하면에서 상기 절연층의 중심부까지 형성하여 상기 제 1 비아홀과 제 2 비아홀을 연결하여 절연층을 관통하는 비아홀의 중심부 크기를 줄이고, 비아홀 내부 체적을 줄일 수 있어 비아홀 내부부터 도금 성장이 가능하게 되므로 비아홀 내부의 도금 신뢰성을 확보할 수 있을 뿐 아니라 비아홀의 필 도금 시간을 줄일 수 있다.The present invention forms a first via hole formed from an upper surface of the copper foil laminated plate to a central portion of the insulating layer and a second via hole formed at a position different from the central portion of the first via hole from a lower surface of the copper foil laminated plate to a central portion of the insulating layer. By connecting the first via hole and the second via hole, the center size of the via hole penetrating through the insulating layer can be reduced, and the volume of the via hole can be reduced, so that plating growth can be performed from the inside of the via hole, thereby ensuring the plating reliability inside the via hole. In addition, the fill time of via holes can be reduced.

또한, 본 발명은 동박적층판의 상면에서 절연층의 중심부까지 형성되는 제 1 비아홀과 상기 동박적층판의 하면에서 상기 절연층의 중심부까지 형성되는 제 2 비아홀의 중심부가 서로 다르기 때문에 비아홀의 상부 크기와 비아홀의 하부 크기를 크게 형성할 수 있다.In addition, since the first via hole formed from the upper surface of the copper-clad laminate to the center of the insulating layer and the center of the second via hole formed from the lower surface of the copper foil laminated plate to the center of the insulating layer are different from each other, the upper size of the via hole and the via hole are different from each other. The lower size of can be formed large.

그리고, 본 발명은 비아홀의 중심부의 크기를 작게 형성하기 때문에 낮은 도금 두께의 필 도금이 가능하므로 드라이 필름의 선택이 용이하게 되어 미세 회로의 구현이 가능하다.In addition, since the present invention forms a small size of the center portion of the via hole, since a low plating thickness may be peeled, selection of a dry film may be facilitated, thereby enabling the implementation of a fine circuit.

이하, 첨부된 도면을 이용하여 본 발명의 바람직한 실시 예에 따른 인쇄회로기판의 제조방법을 상세히 설명하기로 한다.Hereinafter, a manufacturing method of a printed circuit board according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2f는 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 도면이다.2A to 2F are views illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

도 2a 내지 도 2f에 도시된 바와 같이, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 먼저, 도 2a에 도시된 바와 같이 절연층(12)의 양면에 동박(14a, 14b)이 개재된 동박적층판을 준비한다.As shown in FIGS. 2A to 2F, a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention may include interposing copper foils 14a and 14b on both surfaces of an insulating layer 12, as shown in FIG. 2A. The prepared copper-clad laminates.

여기서, 동박적층판이라 함은 일반적으로 인쇄회로기판의 제조되는 원판으로서 절연층(12)에 얇게 구리(copper)(즉, 동박)를 입힌 얇은 적층판을 말한다. Here, the copper clad laminate refers to a thin laminated board in which copper (ie, copper foil) is thinly coated on the insulating layer 12 as an original plate manufactured of a printed circuit board.

이러한, 동박적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 PCB 및 다층 PCB 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.There are various kinds of copper clad laminates such as glass / epoxy copper clad laminates, heat-resistant resin copper clad laminates, paper / phenolic copper clad laminates, high frequency copper clad laminates, flexible copper clad laminates (polyimide films) and composite copper clad laminates. However, glass / epoxy copper clad laminates are mainly used for double-sided PCB and multilayer PCB manufacturing.

한편, 유리/에폭시 동박적층판은 유리 섬유에 에폭시 수지(Epoxy Resin:수지와 경화제의 배합물)을 침투시킨 보강기재와 동박으로 만들어진다.On the other hand, glass / epoxy copper clad laminates are made of a reinforcing base material and copper foil in which an epoxy resin (a combination of a resin and a hardener) is impregnated into glass fibers.

또한, 유리/에폭시 동박적층판은 보강기재에 따라 구분되는데, 일반적으로 FR-1 내지 FR-5와 같이 NEMA(National Electrical Manufacturers Association: 국제전기공업협회)에서 정한 규격에 의해 보강기재와 내열성에 따른 등급이 정해져 있다.In addition, glass / epoxy copper clad laminates are classified according to the reinforcement base. Generally, grades according to the reinforcement base and heat resistance according to the standards set by the National Electrical Manufacturers Association (NEMA), such as FR-1 to FR-5. Is fixed.

이들 등급 중에서, FR-4가 가장 많이 사용되고 있으나, 최근에는 수지의 Tg(유리전이 온도) 특성 등을 향상시킨 FR-5의 수요도 증가하고 있다.Among these grades, FR-4 is most commonly used, but in recent years, the demand for FR-5, which has improved the Tg (glass transition temperature) characteristics of resins, has also increased.

이와 같이, 동박적층판을 준비한 이후에는 도 2b 및 도 2c에 도시된 바와 같이 동박적층판의 양면에 CO2 레이저를 이용하여 비아홀(16)을 형성한다.As such, after preparing the copper-clad laminate, via holes 16 are formed on both surfaces of the copper-clad laminate using CO 2 laser as shown in FIGS. 2B and 2C.

이러한, 비아홀(16)은 동박적층판의 상면(즉, 제 1 동박(14a)이 개재된 절연층(12)의 상부)에서 절연층(12)의 중심부까지 형성된 제 1 비아홀(16a)과 상기 동박적층판의 하면(즉, 제 2 동박(14b)이 개재된 절연층(12)의 하부)에서 절연층(12)의 중심부까지 형성된 제 2 비아홀(16b)로 구성된다.The via hole 16 includes the first via hole 16a and the copper foil formed from the upper surface of the copper foil laminated plate (that is, the upper portion of the insulating layer 12 with the first copper foil 14a interposed therebetween) to the center of the insulating layer 12. It consists of the 2nd via hole 16b formed from the lower surface of the laminated board (namely, the lower part of the insulating layer 12 with the 2nd copper foil 14b interposed) to the center part of the insulating layer 12. As shown in FIG.

이때, 비아홀(16)은 절연층(12)을 관통하도록 형성되나, 제 1 비아홀(16a)의 중심부와 제 2 비아홀(16b)의 중심부는 서로 다른 위치에 형성된다.In this case, the via hole 16 is formed to penetrate the insulating layer 12, but the center of the first via hole 16a and the center of the second via hole 16b are formed at different positions.

다시 말해, 도 2c에 도시된 바와 같이 제 1 비아홀(16a)이 형성되는 위치와 제 2 비아홀(16b)이 형성되는 위치는 서로 다르나 상기 제 1 비아홀(16a)과 제 2 비아홀(16b)은 절연층(12)의 중심부에서 서로 연결되도록 형성된다.In other words, as shown in FIG. 2C, the position at which the first via hole 16a is formed and the position at which the second via hole 16b is formed are different from each other, but the first via hole 16a and the second via hole 16b are insulated from each other. It is formed to be connected to each other at the center of the layer (12).

이때, 비아홀(16)의 중심부(B)는 종래기술의 인쇄회로기판의 제조방법에서 CO2 레이저에 의해 형성된 비아홀의 중심부(A)보다 작은 크기를 갖도록 형성된다.At this time, the center portion B of the via hole 16 is formed to have a size smaller than the center portion A of the via hole formed by the CO 2 laser in the manufacturing method of the conventional printed circuit board.

이에 따라, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 비아홀(16)의 내부 체적을 최소화할 수 있게 된다.Accordingly, the method of manufacturing the printed circuit board according to the embodiment of the present invention can minimize the internal volume of the via hole 16.

이와 같이, 비아홀(16)을 형성한 후에는 무전해 동도금 공정을 통해 도 2d에 도시된 바와 같이 비아홀(16)의 내벽(즉, 제 1 비아홀(16a)의 내벽과 제 2 비아 홀(16b)의 내벽)과 동박(14a, 14b) 위에 무전해 동도금층(18)을 형성한다.As described above, after the via hole 16 is formed, the inner wall of the via hole 16 (that is, the inner wall of the first via hole 16a and the second via hole 16b as shown in FIG. 2D through the electroless copper plating process). The electroless copper plating layer 18 is formed on the inner wall) and the copper foils 14a and 14b.

무전해 동도금층(18)을 형성한 후에는 전해 동도금 공정을 통해 도 2e 및 도 2f에 도시된 바와 같이 무전해 동도금층(18) 위에 전해 동도금층(20)을 형성한 후 상기 전해 동도금층(20)이 상기 비아홀(16) 내부를 충진하도록 필 도금을 진행한다.After the electroless copper plating layer 18 is formed, an electrolytic copper plating layer 20 is formed on the electroless copper plating layer 18 through the electrolytic copper plating process, and then the electrolytic copper plating layer ( Peel plating is performed so that 20) fills the inside of the via hole 16.

이에 따라, 상기 비아홀(16) 내부는 도 2f에 도시된 바와 같이 전해 동도금층(20)으로 충진된다.Accordingly, the inside of the via hole 16 is filled with the electrolytic copper plating layer 20 as shown in FIG. 2F.

한편, 필 도금을 진행한 후 즉, 비아홀(16) 내부를 전해 동도금층(20)으로 충진한 후에는 회로 형성 공정을 통해 상기 절연층(12)의 양면에 회로패턴(도시하지 않음)을 형성한다.On the other hand, after the peel plating is performed, that is, after filling the via hole 16 with the electrolytic copper plating layer 20, circuit patterns (not shown) are formed on both surfaces of the insulating layer 12 through a circuit forming process. do.

이와 같이 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 동박적층판의 상면에서 절연층(12)의 중심부까지 형성되는 제 1 비아홀(16a)과 상기 제 1 비아홀(16a)의 중심부와 다른 위치에 중심부가 형성된 제 2 비아홀(16b)을 상기 동박적층판의 하면에서 상기 절연층(12)의 중심부까지 형성하여 상기 제 1 비아홀(16a)과 제 2 비아홀(16b)을 연결하기 때문에 비아홀(16)의 중심부 크기를 작게 형성할 수 있고, 비아홀(16) 내부 체적을 최소화할 수 있어 비아홀(16)의 필 도금 시간을 줄일 수 있게 된다.As described above, the method of manufacturing the printed circuit board according to the embodiment of the present invention is different from the center of the first via hole 16a and the first via hole 16a formed from the upper surface of the copper-clad laminate to the center of the insulating layer 12. The second via hole 16b having a central portion formed therein is formed from the lower surface of the copper-clad laminate to the central portion of the insulating layer 12 to connect the first via hole 16a and the second via hole 16b. The central size of the via hole 16 can be formed small, and the volume of the via hole 16 can be minimized, thereby reducing the fill plating time of the via hole 16.

또한, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 동박적층판의 상면에서 절연층(12)의 중심부까지 형성되는 제 1 비아홀(16a)과 상기 동박적층판의 하면에서 상기 절연층(12)의 중심부까지 형성되는 제 2 비아홀(16b)의 중심부가 서로 다르기 때문에 비아홀(16)의 상부(즉, 절연층의 상면)와 하부(즉, 절연층의 하면)의 크기를 크게 형성할 수 있게 된다.In addition, a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention includes a first via hole 16a formed from an upper surface of a copper foil laminated plate to a central portion of the insulating layer 12 and the insulating layer 12 at a lower surface of the copper foil laminated plate. Since the centers of the second via holes 16b formed up to the centers of the second via holes 16b are different from each other, the size of the upper portion (ie, the upper surface of the insulating layer) and the lower portion (ie, the lower surface of the insulating layer) of the via hole 16 can be large. .

그리고, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 상기 비아홀(16)의 중심부의 크기를 작게 형성할 수 있기 때문에 비아홀(16) 내부부터 도금 성장이 가능하게 되므로 비아홀(16) 내부의 도금 신뢰성(즉, 비아홀 내부의 보이드(Void) 형성 방지)을 확보할 수 있게 된다.In the method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention, since the center portion of the via hole 16 can be made small, plating growth is possible from the inside of the via hole 16. It is possible to secure the plating reliability (that is, preventing the formation of voids in the via holes).

또한, 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 비아홀(16)의 중심부의 크기를 작게 형성할 수 있어 낮은 도금 두께의 필 도금이 가능하므로 드라이 필름(Dry Film)의 선택이 용이하게 되어 미세 회로의 구현이 가능하게 된다.In addition, in the method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention, since the size of the center portion of the via hole 16 may be formed small, a fill plating of a low plating thickness may be performed, so that a dry film may be easily selected. Thus, it is possible to implement a fine circuit.

한편, 본 발명은 기재된 실시 예에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위에서 다양하게 수정 및 변형을 할 수 있음을 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형 예 또는 수정 예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.On the other hand, the present invention is not limited to the described embodiments, it will be apparent to those of ordinary skill in the art that various modifications and variations can be made without departing from the technical spirit of the present invention. Therefore, such modifications or variations will have to belong to the claims of the present invention.

도 1a 내지 도 1f는 종래기술에 따른 인쇄회로기판의 제조방법을 나타내는 도면이다.1A to 1F are views illustrating a method of manufacturing a printed circuit board according to the prior art.

도 2a 내지 도 2f는 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 도면이다.2A to 2F are views illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

12, 102 : 절연층 14a, 14b, 104a, 104b : 동박12, 102: insulation layer 14a, 14b, 104a, 104b: copper foil

16, 16a, 16b, 108 : 비아홀 18, 110 : 무전해 동도금층16, 16a, 16b, 108: Via hole 18, 110: Electroless copper plating layer

20, 112 : 전해 동도금층20, 112 electrolytic copper plating layer

Claims (3)

(a) 절연층의 양면에 동박이 적층 된 동박적층판을 준비하는 단계;(a) preparing a copper clad laminate in which copper foil is laminated on both sides of the insulating layer; (b) 상기 동박적층판의 상면에서 상기 절연층의 중심부까지 제 1 비아홀을 형성하는 단계;(b) forming a first via hole from an upper surface of the copper-clad laminate to a central portion of the insulating layer; (c) 상기 절연층의 중심부에서 상기 제 1 비아홀과 일부 연결되도록 상기 동박적층판의 하면에서 상기 절연층의 중심부까지 제 2 비아홀을 형성하는 단계;(c) forming a second via hole from a lower surface of the copper-clad laminate to a central portion of the insulating layer so as to be partially connected to the first via hole at the central portion of the insulating layer; (d) 상기 제 1 비아홀 및 제 2 비아홀의 내벽과 상기 동박의 상면에 무전해 동도금층을 형성하는 단계; 및(d) forming an electroless copper plating layer on inner walls of the first via hole and the second via hole and on an upper surface of the copper foil; And (e) 상기 무전해 동도금층 위에 전해 동도금층을 형성하여 상기 제 1 비아홀 및 제 2 비아홀을 충진하는 단계를 포함하는 것을 특징으로 하며, (e) forming an electrolytic copper plating layer on the electroless copper plating layer to fill the first via hole and the second via hole; 상기 제 1 비아홀의 중심부와 상기 제 2 비아홀의 중심부는 서로 위치가 다른 것을 특징으로 하는 인쇄회로기판의 제조방법.And a center of the first via hole and a center of the second via hole are different from each other. 삭제delete 청구항 1에 있어서,The method according to claim 1, 상기 (e) 단계 이후,After the step (e), 회로 형성 공정을 통해 상기 절연층의 양면에 회로패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.The method of manufacturing a printed circuit board, further comprising the step of forming a circuit pattern on both sides of the insulating layer through a circuit forming process.
KR1020090085007A 2009-09-09 2009-09-09 Fabricating Method of Printed Circuit Board KR101077336B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090085007A KR101077336B1 (en) 2009-09-09 2009-09-09 Fabricating Method of Printed Circuit Board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090085007A KR101077336B1 (en) 2009-09-09 2009-09-09 Fabricating Method of Printed Circuit Board

Publications (2)

Publication Number Publication Date
KR20110027078A KR20110027078A (en) 2011-03-16
KR101077336B1 true KR101077336B1 (en) 2011-10-26

Family

ID=43933949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090085007A KR101077336B1 (en) 2009-09-09 2009-09-09 Fabricating Method of Printed Circuit Board

Country Status (1)

Country Link
KR (1) KR101077336B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168281A (en) 1997-12-02 1999-06-22 Hitachi Aic Inc Manufacture of thin multilayer printed wiring board
JP2003318501A (en) 2002-04-26 2003-11-07 Nec Kansai Ltd Wiring board
JP2003347700A (en) * 2002-05-29 2003-12-05 Nec Kansai Ltd Wiring board
WO2007069510A1 (en) 2005-12-12 2007-06-21 Matsushita Electric Industrial Co., Ltd. Intermediate material for manufacturing circuit board and method for manufacturing circuit board using such intermediate material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168281A (en) 1997-12-02 1999-06-22 Hitachi Aic Inc Manufacture of thin multilayer printed wiring board
JP2003318501A (en) 2002-04-26 2003-11-07 Nec Kansai Ltd Wiring board
JP2003347700A (en) * 2002-05-29 2003-12-05 Nec Kansai Ltd Wiring board
WO2007069510A1 (en) 2005-12-12 2007-06-21 Matsushita Electric Industrial Co., Ltd. Intermediate material for manufacturing circuit board and method for manufacturing circuit board using such intermediate material

Also Published As

Publication number Publication date
KR20110027078A (en) 2011-03-16

Similar Documents

Publication Publication Date Title
US9351396B2 (en) Printed wiring board
KR100843368B1 (en) Fabricating method of multi layer printed circuit board
KR100820633B1 (en) Printed circuit board having embedded electronic component and manufacturing method thereof
WO2008004382A1 (en) Method for manufacturing multilayer printed wiring board
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
US6599617B2 (en) Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof
KR101332079B1 (en) Method of manufacturing a multi-layer printed circuit board and a multi-layer printed circuit board manufactured by the same
KR100965341B1 (en) Method of Fabricating Printed Circuit Board
US20150257268A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR20140108164A (en) Wiring substrate and method of manufacturing the same
JP6643956B2 (en) Printed wiring board and manufacturing method thereof
KR100704920B1 (en) Pcb and it&#39;s manufacturing method used bump board
US9907157B2 (en) Noise blocking printed circuit board and manufacturing method thereof
JP6674016B2 (en) Printed wiring board and manufacturing method thereof
JP3674662B2 (en) Wiring board manufacturing method
JP2020057767A (en) Printed wiring board
KR101077336B1 (en) Fabricating Method of Printed Circuit Board
JP2004342871A (en) Multilayer printed wiring board and its manufacturing method
KR100975927B1 (en) Method of manufacturing package board
KR101089923B1 (en) Manufacturing method of printed circuit board
KR100797669B1 (en) Printed Circuit Board and Fabricating Method of the same
KR101108816B1 (en) Multilayer printed circuit substrate and method of manufacturing the same
US11122674B1 (en) PCB with coin and dielectric layer
JP2010205809A (en) Multilayer printed wiring board and method of manufacturing the same
KR100658437B1 (en) Pcb and it&#39;s manufacturing method used bump board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee