KR101073007B1 - Oeld - Google Patents

Oeld Download PDF

Info

Publication number
KR101073007B1
KR101073007B1 KR1020040030539A KR20040030539A KR101073007B1 KR 101073007 B1 KR101073007 B1 KR 101073007B1 KR 1020040030539 A KR1020040030539 A KR 1020040030539A KR 20040030539 A KR20040030539 A KR 20040030539A KR 101073007 B1 KR101073007 B1 KR 101073007B1
Authority
KR
South Korea
Prior art keywords
voltage
gate
source
drain
driving transistor
Prior art date
Application number
KR1020040030539A
Other languages
Korean (ko)
Other versions
KR20050105534A (en
Inventor
김정민
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040030539A priority Critical patent/KR101073007B1/en
Publication of KR20050105534A publication Critical patent/KR20050105534A/en
Application granted granted Critical
Publication of KR101073007B1 publication Critical patent/KR101073007B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65DCONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D81/00Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents
    • B65D81/34Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents for packaging foodstuffs or other articles intended to be cooked or heated within the package
    • B65D81/3446Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents for packaging foodstuffs or other articles intended to be cooked or heated within the package specially adapted to be heated by microwaves
    • B65D81/3453Rigid containers, e.g. trays, bottles, boxes, cups
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65DCONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D77/00Packages formed by enclosing articles or materials in preformed containers, e.g. boxes, cartons, sacks or bags
    • B65D77/04Articles or materials enclosed in two or more containers disposed one within another
    • B65D77/0413Articles or materials enclosed in two or more containers disposed one within another the inner and outer containers being rigid or semi-rigid and the outer container being of polygonal cross-section formed by folding or erecting one or more blanks, e.g. carton
    • B65D77/0433Articles or materials enclosed in two or more containers disposed one within another the inner and outer containers being rigid or semi-rigid and the outer container being of polygonal cross-section formed by folding or erecting one or more blanks, e.g. carton the inner container being a tray or like shallow container, not formed by folding or erecting one or more blanks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65DCONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D2581/00Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents
    • B65D2581/34Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents for packaging foodstuffs or other articles intended to be cooked or heated within
    • B65D2581/3401Cooking or heating method specially adapted to the contents of the package
    • B65D2581/3402Cooking or heating method specially adapted to the contents of the package characterised by the type of product to be heated or cooked

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Food Science & Technology (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 문턱전압과 이동도편차를 보상하고 개구율을 향상시킬 수 있는 유기전계 발광표시장치에 관한 것이다.The present invention relates to an organic light emitting display device capable of compensating threshold voltage and mobility deviation and improving aperture ratio.

본 발명의 유기전계 발광표시장치는 다수의 화소가 매트릭스 형태로 배열되는 유기전계 발광표시장치에 있어서, 각 화소는 게이트에 스캔신호가 제공되고 소오스에 데이터신호가 제공되는 제1스위칭 트랜지스터; 상기 제1스위칭 트랜지스터의 드레인에 게이트가 연결되고 소오스에 소정의 제1전압이 제공되는 구동 트랜지스터; 상기 구동 트랜지스터의 게이트와 소오스간에 연결되는 스토리지 캐패시터와; 상기 구동 트랜지스터의 게이트와 드레인에 드레인과 소오스가 연결되고 게이트에 제어신호가 제공되는 제2스위칭 트랜지스터; 및 상기 구동 트랜지스터의 드레인에 애노드전극이 연결되며 캐소드전극에 소정의 제2전압이 제공되는 EL소자를 구비한다.
An organic light emitting display device according to an embodiment of the present invention includes a plurality of pixels arranged in a matrix form, each pixel comprising: a first switching transistor configured to provide a scan signal to a gate and a data signal to a source; A driving transistor having a gate connected to a drain of the first switching transistor and a predetermined first voltage provided to a source; A storage capacitor connected between the gate and the source of the driving transistor; A second switching transistor having a drain and a source connected to the gate and the drain of the driving transistor and a control signal provided to the gate; And an EL element having an anode electrode connected to the drain of the driving transistor and a predetermined second voltage supplied to the cathode electrode.

액티브, 매트릭스, 유기전계, 발광표시장치Active, Matrix, Organic Field, Light Emitting Display

Description

유기전계 발광표시장치{OELD} Organic light emitting display device {OELD}             

도 1은 본 발명의 실시예에 따른 액티브 매트릭스 유기전계 발광표시장치에 있어서, 문턱전압 보상수단을 구비한 화소의 구조도,1 is a structural diagram of a pixel including threshold voltage compensation means in an active matrix organic light emitting display device according to an embodiment of the present invention;

도 2는 본 발명의 유기전계 발광표시장치에 있어서, 공통전압 드라이버의 상세구성도,2 is a detailed configuration diagram of a common voltage driver in an organic light emitting display device according to the present invention;

도 3은 본 발명의 유기전계 발광표시장치의 구성도,3 is a configuration diagram of an organic light emitting display device of the present invention;

도 4는 본 발명의 유기전계 발광표시장치에 있어서, 전류싱크시 구동 트랜지스터의 동작상태를 나타낸 도면,4 is a view showing an operating state of a driving transistor during current sinking in the organic light emitting display device of the present invention;

도 5는 본 발명의 유기전계 발광표시장치에 있어서, 하나의 화소와 소오스 드라이버의 구성도,5 is a configuration diagram of one pixel and a source driver in the organic light emitting display device of the present invention;

도 6은 본 발명의 유기전계 발광표시장치의 동작파형도,6 is an operational waveform diagram of an organic light emitting display device of the present invention;

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100 : 화소부 200 : 공통전압 드라이버회로100: pixel portion 200: common voltage driver circuit

300 : 스캔드라이버회로 400 : 소오스 드라이버회로300: scan driver circuit 400: source driver circuit

11, 12 : 스위칭 트랜지스터 13 : 스토리지지 캐패시터11, 12: switching transistor 13: storage capacitor

14 : 구동 트랜지스터14: driving transistor

본 발명은 액티브 매트릭스 유기전계 발광표시장치에 관한 것으로서, 보다 구체적으로는 문턱전압의 편차를 보상하고 개구율을 증가시킬 수 있는 액티브 매트릭스 유기전계 발광표시장치(AMOLED)에 관한 것이다.The present invention relates to an active matrix organic light emitting display device, and more particularly, to an active matrix organic light emitting display device (AMOLED) capable of compensating for variation in threshold voltage and increasing aperture ratio.

통상적으로, 유기전계 발광표시장치는 각 화소가 매트릭스형태로 배열되어 2개의 박막 트랜지스터와 하나의 캐패시터로 구성되어 있다. 각 화소의 구동 박막 트랜지스터는 공정변수로 인하여 문턱전압(Vth)의 편차가 발생하였다. 종래에는 구동 트랜지스터에 문턱전압보상용 박막 트랜지스터를 연결구성하여 문턱전압의 편차를 보상하였다. 이와 같이 문턱전압을 보상하기 위해서는, 각 화소가 4개이상의 박막 트랜지스터와 하나이상의 캐패시터가 요구되고, 박막 트랜지스터를 스위칭하기 위한 선택신호를 제공하기 위한 다수의 신호라인이 요구되기 때문에 개구율이 감소하는 문제점이 있었다.In general, in the organic light emitting display device, each pixel is arranged in a matrix and consists of two thin film transistors and one capacitor. In the driving thin film transistor of each pixel, the variation of the threshold voltage Vth occurred due to a process variable. In the related art, a threshold voltage compensation thin film transistor is connected to a driving transistor to compensate for variations in threshold voltages. In order to compensate for the threshold voltage, the aperture ratio is reduced because each pixel requires four or more thin film transistors and one or more capacitors, and a plurality of signal lines for providing a selection signal for switching the thin film transistors. There was this.

유기전계 발광표시장치를 구동하는 방법으로는 전압 프로그래밍방식과 전류 프로그래밍방식이 있다. 전압 프로그래밍방식의 유기전계 발광표시장치에서는, 구동 트랜지스터의 문턱전압을 보상하기 위하여, 구동 박막 트랜지스터에 문턱전압보상용 박막 트랜지스터를 연결하여 데이터전압을 Vdata-Vth 의 형태로 만들어 주었다. 따라서, EL소자를 통해서 흐르는 전류는 수학식1과 같이 표현된다.A method of driving an organic light emitting display device includes a voltage programming method and a current programming method. In the voltage programming type organic light emitting display device, in order to compensate the threshold voltage of the driving transistor, the threshold voltage compensation thin film transistor is connected to the driving thin film transistor to form the data voltage in the form of Vdata-Vth. Therefore, the current flowing through the EL element is expressed as in Equation (1).

ID = 1/2*β(VSG-VTH)2 = 1/2*β(VDD-Vdata+VTH-VTH)2 = 1/2*β(VDD-Vdata)2 ID = 1/2 * β (VSG-VTH) 2 = 1/2 * β (VDD-Vdata + VTH-VTH) 2 = 1/2 * β (VDD-Vdata) 2

그러므로, EL소자를 구동하는 구동 트랜지스터를 통해 EL소자로 흐르는 전류(ID)는 수학식1로부터 구동트랜지스터의 문턱전압(Vth)에 관계하지 않으므로, 각 화소마다 공정변수에 의한 문턱전압의 편차를 보상할 수 있었다. 그러나, 종래의 전압 프로그래밍방식은 구동트랜지스터의 문턱전압의 편차는 보상할 수 있었으나, 이동도의 편차는 보상할 수 없는 문제점이 있었다.Therefore, since the current ID flowing through the driving transistor for driving the EL element to the EL element does not relate to the threshold voltage Vth of the driving transistor from Equation 1, the deviation of the threshold voltage due to the process variable is compensated for each pixel. Could. However, in the conventional voltage programming method, the deviation of the threshold voltage of the driving transistor can be compensated for, but there is a problem that the deviation of mobility cannot be compensated.

한편, 전류프로그램방식의 경우 전류 소오스로부터 구동전류를 구동 트랜지스터로 제공하고, 구동 트랜지스터를 통해 흐르는 전류에 대한 구동트랜지스터의 게이트-소오스간의 전압(Vgs)을 스토리지 캐패시터에 제공하여 문턱전압과 이동도의 편차를 보상하였다. 그러나, 전류프로그램방식의 경우 저전류를 사용하는 경우에는 스토리지 캐패시터에 충전하는 데 많은 시간이 소요되는 문제점이 있었다.On the other hand, in the case of the current program method, the drive current is provided from the current source to the drive transistor, and the gate-source voltage (Vgs) of the drive transistor for the current flowing through the drive transistor is provided to the storage capacitor. The deviation was compensated for. However, in the case of the current program method, when a low current is used, it takes a long time to charge the storage capacitor.

상기한 바와같이 유기전계 발광표시장치에서는 적은 수의 박막 트랜지스터를 사용하여 개구율을 향상시키고, 문턱전압 뿐만 아니라 이동도의 편차를 보상하여야 하며, 문턱전압과 이동도의 편차보상이 동작시간동안 이루어져야 하는 것이 요구되었다.
As described above, in the organic light emitting display device, a small number of thin film transistors are used to improve the aperture ratio, compensate not only the threshold voltage but also the mobility variation, and the compensation of the deviation of the threshold voltage and mobility during the operation time. Was required.

본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 문턱전압과 이동도의 편차를 보상하고 개구율과 동작속도를 개선시킬 수 있는 유기 전계 발광표시장치를 제공하는 데 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art as described above, and an object thereof is to provide an organic electroluminescent display device that can compensate for variations in threshold voltage and mobility and improve aperture ratio and operation speed.

이와 같은 목적을 달성하기 위한 본 발명은 다수의 화소가 매트릭스 형태로 배열되는 유기전계 발광표시장치에 있어서, 각 화소는 게이트에 스캔신호가 제공되고 소오스에 데이터신호가 제공되는 제1스위칭 트랜지스터; 상기 제1스위칭 트랜지스터의 드레인에 게이트가 연결되고 소오스에 소정의 제1전압이 제공되는 구동 트랜지스터; 상기 구동 트랜지스터의 게이트와 소오스간에 연결되는 스토리지 캐패시터; 상기 구동 트랜지스터의 게이트와 드레인에 드레인과 소오스가 연결되고 게이트에 제어신호가 제공되는 제2스위칭 트랜지스터; 상기 구동 트랜지스터의 드레인에 애노드전극이 연결되며 캐소드전극에 소정의 제2전압이 제공되는 EL소자를 구비하는 유기전계 발광표시장치를 제공하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an organic light emitting display device in which a plurality of pixels are arranged in a matrix form, each pixel including: a first switching transistor provided with a scan signal at a gate and a data signal at a source; A driving transistor having a gate connected to a drain of the first switching transistor and a predetermined first voltage provided to a source; A storage capacitor connected between the gate and the source of the driving transistor; A second switching transistor having a drain and a source connected to the gate and the drain of the driving transistor and a control signal provided to the gate; An organic light emitting display device comprising an EL element having an anode electrode connected to a drain of the driving transistor and provided with a predetermined second voltage to the cathode electrode, is provided.

본 발명의 실시예에 있어서, 상기 EL소자의 캐소드전극은 스캐닝구간에는 접지레벨이 되고, 비스캐닝구간에는 제1전압과 동일한 레벨의 공통전압이 제공된다.In the embodiment of the present invention, the cathode electrode of the EL element becomes a ground level in the scanning section, and a common voltage of the same level as the first voltage is provided in the non-scanning section.

본 발명의 실시예에 있어서, 상기 다수의 화소중 동일한 스캔라인에 연결된 화소의 EL소자의 캐소드전극에는 스캐닝구간동안 제1전압과 동일한 레벨의 공통전압이 인가되고, 비스캐닝구간동안에는 접지레벨의 전압이 인가되어 동일한 스캔라인에 연결된 화소는 모두 동일한 전류가 흐르도록 한다.In the exemplary embodiment of the present invention, a common voltage having the same level as the first voltage is applied to the cathode electrode of the EL element of the pixel connected to the same scan line among the plurality of pixels, and the voltage of the ground level during the non-scanning period. The same current is applied to all pixels connected to the same scan line.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예를 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to describe the present invention in more detail.                     

도 1은 본 발명의 실시예에 따른 액티브 매트릭스 유기전계 발광표시장치의 구성도를 도시한 것으로서, 하나의 화소에 대하여 도시한 것이다.1 is a block diagram of an active matrix organic light emitting display device according to an exemplary embodiment of the present invention, and illustrates one pixel.

도 1을 참조하면, 본 발명의 실시예에 따른 액티브 매트릭스 유기전계 발광 표시장치에 있어서, 각 화소(10)는 2개의 스위칭 트랜지스터(11), (12)와 하나의 구동 트랜지스터(14), 하나의 캐패시터(13)와 하나의 EL소자(15)를 구비한다. 제1스위칭 트랜지스터(11)는 게이트에 스캔신호(SCAN)가 인가되고, 소오스에 데이터전압(Vdata)가 제공되며, 드레인이 구동 트랜지스터(14)의 게이트에 제공된다. 제2스위칭 트랜지스터(12)는 게이트에 제어신호(A1)가 제공되며 드레인과 소오스가 구동 트랜지스터(14)의 게이트와 드레인에 연결된다.Referring to FIG. 1, in an active matrix organic light emitting display device according to an exemplary embodiment of the present invention, each pixel 10 includes two switching transistors 11, 12, one driving transistor 14, and one pixel. A capacitor 13 and one EL element 15 are provided. In the first switching transistor 11, a scan signal SCAN is applied to a gate, a data voltage Vdata is provided to a source, and a drain is provided to a gate of the driving transistor 14. The second switching transistor 12 is provided with a control signal A1 at a gate thereof, and a drain and a source thereof are connected to the gate and the drain of the driving transistor 14.

스토리지 캐패시터(13)는 구동 트랜지스터(14)의 게이트와 소오스사이에 연결된다. 구동 트랜지스터(14)는 소오스에 전압(VOUT)이 제공되고, 게이트에 제1스위칭 트랜지스터(11)를 통해 데이터신호(Vdata)가 제공되며, 드레인에 EL소자(15)의 애노드가 연결된다. EL소자(15)의 캐소드전극에는 공통전압(Vcom)이 제공된다.The storage capacitor 13 is connected between the gate and the source of the driving transistor 14. The driving transistor 14 is provided with a voltage VOUT at the source, a data signal Vdata is provided at the gate through the first switching transistor 11, and an anode of the EL element 15 is connected to the drain. The common voltage Vcom is provided to the cathode of the EL element 15.

도 2는 도 1의 각 화소에 공통전압(Vcom)을 제공하기 위한 공통전압 드라이버의 상세도를 도시한 것이다.FIG. 2 is a detailed view of a common voltage driver for providing a common voltage Vcom to each pixel of FIG. 1.

도 2를 참조하면, 공통전압 드라이버(20)는 비반전단자에 전압(VOUT)이 제공되고 반전단자에 출력단이 연결되어 전압(VOUT)을 출력신호로 제공하는 연산증폭기(21)와, 게이트에 제공되는 스캔신호(SCAN)에 따라서 연산증폭기(21)의 출력(VOUT)을 출력단(Vcom)으로 스위칭하기 위한 NMOS 트랜지스터(22)와, 스캔신호(SCAN)에 따라서 출력단(Vcom)을 접지레벨로 만들어 주기위한 스위치(23) 를 구비한다. Referring to FIG. 2, the common voltage driver 20 includes an operational amplifier 21 for providing a voltage VOUT to a non-inverting terminal and an output terminal connected to an inverting terminal to provide a voltage VOUT as an output signal. The NMOS transistor 22 for switching the output VOUT of the operational amplifier 21 to the output terminal Vcom according to the provided scan signal SCAN, and the output terminal Vcom to ground level in accordance with the scan signal SCAN. And a switch 23 for making it.

상기한 바와같은 구성을 갖는 화소(10)의 동작을 도 1 또는 도 2를 참조하여 설명하면 다음과 같다. The operation of the pixel 10 having the above-described configuration will be described with reference to FIG. 1 or FIG. 2.

스캔신호(SCAN)가 하이레벨로 되어 스캔닝구간이 아닌 경우에는, NMOS 트랜지스터(22)가 온되고 스위치(23)되므로 공통전압 드라이버(20)의 연산증폭기(21)를 통해 제공되는 전압(VOUT)이 NMOS 트랜지스터(22)를 통해 출력단(Vcom)으로 제공된다. 따라서, 공통전압 드라이버(20)는 화소(10)로 공통전압(Vcom)을 제공한다.When the scan signal SCAN is at a high level and is not a scanning section, the voltage VOUT provided through the operational amplifier 21 of the common voltage driver 20 is turned on and the switch 23 is turned on. ) Is provided to the output terminal Vcom through the NMOS transistor 22. Therefore, the common voltage driver 20 provides the common voltage Vcom to the pixel 10.

이때, 화소(10)의 제1스위칭 트랜지스터(11)가 오프되고 제어신호(A1)에 의해 제2스위칭 트랜지스터(12)도 턴오프되며, EL소자(15)의 캐소드전극으로 공통전압 즉 VOUT 전압이 제공되므로, EL소자(15)를 통해 전류가 흐르지 않게 된다.At this time, the first switching transistor 11 of the pixel 10 is turned off and the second switching transistor 12 is also turned off by the control signal A1, and the common voltage, that is, the VOUT voltage, is used as the cathode of the EL element 15. Since this is provided, no current flows through the EL element 15.

한편, 스캔신호(SCAN)가 로우레벨로 되는 스캐닝구간에서는, NMOS 트랜지스터(22)는 턴오프되고 스위치(23)가 턴온되므로 공통전압 드라이버(20)는 출력단(Vcom)을 접지레벨로 만들어준다. 따라서, EL소자(15)의 캐소드전극은 접지레벨로 된다.On the other hand, in the scanning section in which the scan signal SCAN becomes low level, since the NMOS transistor 22 is turned off and the switch 23 is turned on, the common voltage driver 20 brings the output terminal Vcom to the ground level. Thus, the cathode electrode of the EL element 15 is at ground level.

이때, 스캔신호(SCAN)에 의해 제1스위칭트랜지스터(11)가 턴온되고 스캐닝구간동안 제어신호(A1)가 로우레벨로 될 때 제2스위칭 트랜지스터(12)가 턴온되므로 구동 트랜지스터(14)를 통해 데이터신호(Vdata)에 대응하는 전류가 EL소자(15)로 흐르게 된다. 따라서, 도 4에 도시된 바와같이 하나의 공통라인에 연결된 화소(P1-P4)는 모두 동일한 전류가 흐르게 된다.At this time, when the first switching transistor 11 is turned on by the scan signal SCAN and the control signal A1 is turned low during the scanning period, the second switching transistor 12 is turned on, and thus the driving transistor 14 is turned on. A current corresponding to the data signal Vdata flows to the EL element 15. Therefore, as illustrated in FIG. 4, all of the pixels P1-P4 connected to one common line flow the same current.

도 3은 본 발명의 실시예에 따른 유기전계 발광표시장치의 구성도를 도시한 것이다.3 is a block diagram of an organic light emitting display device according to an exemplary embodiment of the present invention.

도 3을 참조하면, 본 발명의 유기전계 발광표시장치는 화소부(100), 상기 화소부(100)에 공통전압(Vcom)을 제공하기 위한 공통전압 드라이버회로(200), 상기 화소부(100)에 스캔신호(S1, S2, S3, ...)을 제공하기 위한 스캔드라이버회로(300), 상기 화소부(100)로 데이터신호(Vdata)를 제공하기 위한 소오스 드라이버회로(400)를 구비한다.Referring to FIG. 3, the organic light emitting display device of the present invention includes a pixel unit 100, a common voltage driver circuit 200 for providing a common voltage Vcom to the pixel unit 100, and the pixel unit 100. Scan driver circuit 300 for providing scan signals S1, S2, S3, ..., and a source driver circuit 400 for providing a data signal Vdata to the pixel unit 100. do.

화소부(100)는 다수의 화소(P1, P2, P3, ...)가 매트릭스 형태로 배열되고, 각 화소(P1, P2, P3, ...)는 도 1에 도시된 바와같이 구성된다. 각 화소(P1, P2, P3, ...)에는 스캔드라이버회로(300)로부터 스캔신호(S1, S2, S3, ...)가 제공되고, 공통전압 드라이버회로(200)로부터 공통전압(Vcom)이 제공되고, 소오스 드라이버회로(400)로부터 데이터신호(Vdata)가 제공된다. 공통전압 드라이버회로(200)는 공통전압라인에 도 2에 도시된 바와같은 공통전압 드라이버(20)가 각각 배열되어 각 공통전압라인으로 공통전압(Vcom)을 제공한다. 따라서, 하나의 공통라인에 연결된 다수의 화소는 스캐닝구간동안 모두 동일한 전류가 흐르게 된다.In the pixel unit 100, a plurality of pixels P1, P2, P3,... Are arranged in a matrix form, and each pixel P1, P2, P3,... Is configured as shown in FIG. 1. . Each pixel P1, P2, P3,... Is provided with scan signals S1, S2, S3, ... from the scan driver circuit 300, and the common voltage Vcom from the common voltage driver circuit 200. Is provided, and the data signal Vdata is provided from the source driver circuit 400. In the common voltage driver circuit 200, the common voltage driver 20 as shown in FIG. 2 is arranged on the common voltage line to provide a common voltage Vcom to each common voltage line. Therefore, the same current flows in the plurality of pixels connected to one common line during the scanning period.

도 5는 본 발명의 실시예에 따른 유기전계 발광표시장치에 있어서, 하나의 화소와 상기 화소에 데이터신호를 제공하는 소오스 드라이버회로를 도시한 것이다.5 illustrates a pixel and a source driver circuit for providing a data signal to the pixel in the organic light emitting display device according to the exemplary embodiment of the present invention.

도 5를 참조하면, 소오스 드라이버회로는 제1스위칭 트랜지스터(11)의 소오스와 접지사이에 연결되는 NMOS 트랜지스터(NM1), (NM2)와, 전원전압(VEE)와 접지사이에 직렬연결된 PMOS 트랜지스터(P1M1-PM4)와, 노드(Vx2)의 전위를 출력버퍼(OB)의 비반전입력으로 전달하기 위한 전달게이트(TR1)과, 데이터신호(Vdata)를 전달하기 위한 제2전달게이트(TR2)와, 상기 제2전달게이트(TR2)를 통해 전달되는 데이터신호(Vdata)를 저장하기 위한 캐패시터(C1)와, 상기 캐패시터(C1)와 접지사이에 연결된 NMOS 트랜지스터(NM3)와, 상기 출력버퍼(OB)의 출력을 상기 노드(Vx1)으로 전달하기 위한 제3전달게이트(TR3)를 구비한다.Referring to FIG. 5, the source driver circuit includes NMOS transistors NM1 and NM2 connected between a source of the first switching transistor 11 and a ground, and a PMOS transistor connected in series between a power supply voltage VEE and ground. P1M1-PM4, the transfer gate TR1 for transferring the potential of the node Vx2 to the non-inverting input of the output buffer OB, the second transfer gate TR2 for transferring the data signal Vdata, and A capacitor C1 for storing the data signal Vdata transmitted through the second transfer gate TR2, an NMOS transistor NM3 connected between the capacitor C1 and ground, and the output buffer OB. And a third transfer gate TR3 for delivering the output of the node to the node Vx1.

상기한 바와같은 구성을 갖는 유기전계 발광표시장치의 동작을 도 6의 동작파형도를 참조하여 설명하면 다음과 같다. The operation of the organic light emitting display device having the above configuration will be described with reference to the operation waveform diagram of FIG. 6.

스캐닝구간동안 제어신호(A1)에 의해 문턱전압 보상을 위한 제2스위칭 트랜지스터(12)가 턴온되고 공통전압 드라이버(20)에 의해 EL소자(15)의 캐소드전극이 으로 접지레벨로 되면, 도 4에 도시된 바와같이 구동전류가 흐르는데, 이때의 전류는 NMOS 트랜지스터(NM2)의 게이트에 제공되는 바이어스신호(biasn)에 의해 결정되며, 최대전류(Imax)와 동일하게 되도록 한다. When the second switching transistor 12 for threshold voltage compensation is turned on by the control signal A1 during the scanning period and the cathode electrode of the EL element 15 is brought to ground level by the common voltage driver 20, FIG. 4. As shown in Fig. 1, the driving current flows, and the current is determined by the bias signal bias provided to the gate of the NMOS transistor NM2, and is made equal to the maximum current Imax.

구동 트랜지스터(14)를 통해 흐르는 전류는 노드(Vx1)의 전압을 결정하는데, 상기 전압 Vx1은 구동 트랜지스터의 이동도와 문턱전압에 대한 정보를 갖는다. 전압(Vx1)은 PMOS 트랜지스터(PM1)의 게이트로 제공되어 소오스 팔로우(source follow)형태로 캐패시터(C1)에 충전된다. 이때, PMOS 트랜지스터(PM2), (PM3) 그리고 NMOS 트랜지스터(NM3)는 제어신호(Ch2, Ch2b)에 의해 온된다. The current flowing through the driving transistor 14 determines the voltage of the node Vx1, which has information about the mobility and threshold voltage of the driving transistor. The voltage Vx1 is provided to the gate of the PMOS transistor PM1 and charged to the capacitor C1 in the form of a source follow. At this time, the PMOS transistors PM2 and PM3 and the NMOS transistor NM3 are turned on by the control signals Ch2 and Ch2b.

캐패시터(C1)의 충전동작이 완료되면, PMOS 트랜지스터(PM2), (PM3)과 NMOS 트랜지스터(NM3)는 오프되고, 제어신호(ch4, ch4b)에 의해 전달게이트(TR2)를 통해 데이터신호(Vdata)가 전달된다. 이후, NMOS트랜지스터(NM1)와 제1스위칭 트랜지스 터(11)가 턴오프되고, 출력버퍼(OB)의 출력신호는 제어신호(ch5, ch5b)에 의해 전달게이트(TR5)를 통해 화소(P1)로 제공된다.When the charging operation of the capacitor C1 is completed, the PMOS transistors PM2 and PM3 and the NMOS transistor NM3 are turned off, and the data signal Vdata is transmitted through the transfer gate TR2 by the control signals ch4 and ch4b. ) Is passed. Thereafter, the NMOS transistor NM1 and the first switching transistor 11 are turned off, and the output signal of the output buffer OB is transferred to the pixel P1 through the transfer gate TR5 by the control signals ch5 and ch5b. Is provided.

이때, 데이터 보상에 대한 동작을 수식으로 표현하면 하기와 같다.At this time, the operation for the data compensation is expressed as a formula.

최대전류(Imax)는 아래 수학식2와 같다The maximum current Imax is as shown in Equation 2 below.

Figure 112004018420553-pat00001
Figure 112004018420553-pat00001

검출된 최대전압(Vmax)는 아래 수학식3과 같다.The detected maximum voltage Vmax is shown in Equation 3 below.

Figure 112004018420553-pat00002
Figure 112004018420553-pat00002

검출된 최대전압과 데이터신호(Vdata) 입력시 각 화소의 전류(Ipixel)은 아래 수학식4와 같다. When the detected maximum voltage and the data signal Vdata are input, the current Ipixel of each pixel is expressed by Equation 4 below.

Figure 112004018420553-pat00003
Figure 112004018420553-pat00003

이때, Vdata 는 만들고자 하는 데이터전압으로, n에 따라 그레이레벨이 변화된다.At this time, Vdata is a data voltage to be made, and the gray level is changed according to n.

본 발명의 실시예에서, 출력버퍼(OB)는 오프셋이 보정된 상태이고, Vdata 는 패널의 평균값의 beta 값을 넣어주면 된다. 상기한 바와같이 전압구동방식으로 데이터충전에 따른 속도향상 및 정확도를 향상시킬 수 있다. 스위칭라인의 수가 감소하므로 기생적으로 생기는 파라미터들을 감소시킬 수 있다. In an embodiment of the present invention, the output buffer OB is offset-corrected, and Vdata is a beta value of the average value of the panel. As described above, the voltage driving method can improve the speed and accuracy of data charging. As the number of switching lines is reduced, parasitic parameters can be reduced.

하기의 (표)는 본원 발명에서와 같이 데이터신호(Vdata)를 인가하는 경우 이동도 편차가 있는 경우와 없는 경우의 전류편차를 나타낸 것이다. 하기의 (표)로부터 이동도가 변화하는 경우에도 전류의 편차가 작음을 알 수 있다. 그러므로, 구동전류를 수㎶가 아닌 ㎷정도로 인가가 가능하다.The following table shows current deviations with and without mobility deviation when data signal Vdata is applied as in the present invention. It can be seen from the table below that even when the mobility changes, the variation in current is small. Therefore, it is possible to apply the driving current to the degree of power rather than several times.

(표 1)(Table 1)

nn 전류편차조정(8비트)Current deviation adjustment (8 bits) 편차Deviation 이동도 편차가
있는 경우( β+0)
Mobility deviation
If present (β + 0)
197.9894197.9894 197.9848*10nA/256
=7.7339nA
197.9848 * 10nA / 256
= 7.7339nA
0%0%
이동도 편차가
없는 경우(β+Δβ)
Mobility deviation
Without (β + Δβ)
197.40398197.40398 197.40398*10nA/256
=7.7111nA
197.40398 * 10nA / 256
= 7.7111nA
100-(7.7111nA/7.7338nA)*100=293.52E-3%100- (7.7111nA / 7.7338nA) * 100 = 293.52E-3%

상기 (표)에서 n은 수열로 나열하여 구한 것이며, 데이터신호 인가시의 기준은 8비트 그레이기준으로 최대전류는 2㎂이고, 한 그레이당 전류편차가 10㎁이다.
In the above table, n is obtained by arranging a sequence of data signals. The standard for applying a data signal is an 8-bit gray reference, with a maximum current of 2 mA, and a current deviation per gray of 10 mA.

상기한 바와같은 본 발명의 유기전계 발광표시장치에 따르면, 적은수의 박막 트랜지스터의 사용에 따라 개구율을 증가시키고 이동도와 문턱전압의 편차를 보정할 수 있며, 전압구동방식에 따라 충전시간을 감소시킬 수 있다.According to the organic light emitting display device of the present invention as described above, according to the use of a small number of thin film transistors, the aperture ratio can be increased, the mobility and the deviation of the threshold voltage can be corrected, and the charging time can be reduced according to the voltage driving method. Can be.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (3)

다수의 화소가 매트릭스 형태로 배열되는 유기전계 발광표시장치에 있어서,In an organic light emitting display device in which a plurality of pixels are arranged in a matrix form, 각 화소는 게이트에 스캔신호가 제공되고 소오스에 데이터신호가 제공되는 제1스위칭 트랜지스터;Each pixel includes: a first switching transistor configured to provide a scan signal at a gate thereof and a data signal at a source thereof; 상기 제1스위칭 트랜지스터의 드레인에 게이트가 연결되고 소오스에 소정의 제1전압이 제공되는 구동 트랜지스터;A driving transistor having a gate connected to a drain of the first switching transistor and a predetermined first voltage provided to a source; 상기 구동 트랜지스터의 게이트와 소오스간에 연결되는 스토리지 캐패시터;A storage capacitor connected between the gate and the source of the driving transistor; 상기 구동 트랜지스터의 게이트와 드레인에 드레인과 소오스가 연결되고 게이트에 제어신호가 제공되는 제2스위칭 트랜지스터; 및A second switching transistor having a drain and a source connected to the gate and the drain of the driving transistor and a control signal provided to the gate; And 상기 구동 트랜지스터의 드레인에 애노드전극이 연결되며 캐소드전극에 소정의 제2전압이 제공되는 EL소자를 포함하며,An EL device connected to the drain of the driving transistor and provided with a predetermined second voltage to the cathode; 상기 다수의 화소중 동일한 스캔라인에 연결된 화소의 EL소자의 캐소드전극에는 스캐닝신호가 하이레벨(high level)인 동안에는 상기 제1전압과 동일한 레벨의 전압이 인가되고, 상기 스캐닝신호가 로우레벨(low level)인 동안에는 접지레벨의 전압이 인가되어 동일한 스캔라인에 연결된 화소는 모두 동일한 전류가 흐르도록 하는 것을 특징으로 하는 유기전계 발광표시장치.The voltage at the same level as the first voltage is applied to the cathode electrode of the EL element of the pixel connected to the same scan line among the plurality of pixels while the scanning signal is at a high level, and the scanning signal is at a low level. level), a voltage of ground level is applied to all pixels connected to the same scan line so that the same current flows. 제 1 항에 있어서, The method of claim 1, 상기 EL소자의 캐소드전극은 스캐닝구간에는 접지레벨이 되고, 비스캐닝구간에는 상기 제1전압과 동일한 레벨의 공통전압이 제공되는 것을 특징으로 하는 유기전계 발광표시장치.And the cathode electrode of the EL element has a ground level in the scanning section and a common voltage at the same level as the first voltage in the non-scanning section. 제 1 항에 있어서, The method of claim 1, 상기 다수의 화소중 동일한 스캔라인에 연결된 화소의 EL소자의 캐소드전극에는 비스캐닝구간동안 상기 제1전압과 동일한 레벨의 전압이 인가되고, 스캐닝구간동안에는 접지레벨의 전압이 인가되어 동일한 스캔라인에 연결된 화소는 모두 동일한 전류가 흐르도록 하는 것을 특징으로 하는 유기전계 발광표시장치.The voltage of the same level as the first voltage is applied to the cathode electrode of the EL element of the pixel connected to the same scan line among the plurality of pixels, and the voltage of the ground level is applied to the same scan line during the scanning period. An organic light emitting display device, characterized in that the pixels all flow the same current.
KR1020040030539A 2004-04-30 2004-04-30 Oeld KR101073007B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040030539A KR101073007B1 (en) 2004-04-30 2004-04-30 Oeld

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030539A KR101073007B1 (en) 2004-04-30 2004-04-30 Oeld

Publications (2)

Publication Number Publication Date
KR20050105534A KR20050105534A (en) 2005-11-04
KR101073007B1 true KR101073007B1 (en) 2011-10-12

Family

ID=37282701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030539A KR101073007B1 (en) 2004-04-30 2004-04-30 Oeld

Country Status (1)

Country Link
KR (1) KR101073007B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761130B1 (en) * 2006-03-20 2007-09-21 엘지전자 주식회사 Light emitting diode and method for driving light emitting diode and the same
KR100936883B1 (en) 2008-06-17 2010-01-14 삼성모바일디스플레이주식회사 Pixel and Organic Light Emitting Display
KR101525807B1 (en) 2009-02-05 2015-06-05 삼성디스플레이 주식회사 Display device and driving method thereof
KR20120062251A (en) 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 Pixel and organic light emitting display device using the pixel

Also Published As

Publication number Publication date
KR20050105534A (en) 2005-11-04

Similar Documents

Publication Publication Date Title
US7236149B2 (en) Pixel circuit, display device, and driving method of pixel circuit
JP4062179B2 (en) Pixel circuit, display device, and driving method of pixel circuit
US8847939B2 (en) Method of driving and a driver for a display device including an electric current driving element
JP4203772B2 (en) Display device and driving method thereof
US7508361B2 (en) Display device and method including electtro-optical features
US8242985B2 (en) Display device and method for manufacturing the same
KR20170024187A (en) Pixel and organic light emitting display device having the same
US8059066B2 (en) Current-driven pixel circuit
WO2005045797A1 (en) Pixel circuit, display apparatus, and method for driving pixel circuit
JP4590831B2 (en) Display device and pixel circuit driving method
JP4049085B2 (en) Pixel circuit driving method, pixel circuit, and electronic device
KR20170060214A (en) Pixel circuit and organic light emitting display including the same
WO2019186827A1 (en) Display device and method for driving same
US7586468B2 (en) Display device using current driving pixels
KR100502926B1 (en) Light emitting display device and display panel and driving method thereof
JP4826870B2 (en) Pixel circuit, driving method thereof, active matrix device, and display device
JP5121124B2 (en) Organic EL pixel circuit
KR101073007B1 (en) Oeld
US7573442B2 (en) Display, active matrix substrate, and driving method
WO2020194647A1 (en) Display device and driving method thereof
EP1580719A1 (en) Display, active matrix substrate and driving method
JP4502603B2 (en) Display device
JP2010113101A (en) Image display and light emission control method
JP4502602B2 (en) Display device
JP4581337B2 (en) Pixel circuit, display device, and driving method of pixel circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 8