KR101071979B1 - 광원 구동기 - Google Patents

광원 구동기 Download PDF

Info

Publication number
KR101071979B1
KR101071979B1 KR1020090062587A KR20090062587A KR101071979B1 KR 101071979 B1 KR101071979 B1 KR 101071979B1 KR 1020090062587 A KR1020090062587 A KR 1020090062587A KR 20090062587 A KR20090062587 A KR 20090062587A KR 101071979 B1 KR101071979 B1 KR 101071979B1
Authority
KR
South Korea
Prior art keywords
current
transistor
transistor array
light source
light emitting
Prior art date
Application number
KR1020090062587A
Other languages
English (en)
Other versions
KR20110005069A (ko
Inventor
박성민
서미경
한정원
Original Assignee
이화여자대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이화여자대학교 산학협력단 filed Critical 이화여자대학교 산학협력단
Priority to KR1020090062587A priority Critical patent/KR101071979B1/ko
Publication of KR20110005069A publication Critical patent/KR20110005069A/ko
Application granted granted Critical
Publication of KR101071979B1 publication Critical patent/KR101071979B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix

Landscapes

  • Semiconductor Lasers (AREA)
  • Optical Communication System (AREA)

Abstract

광원 구동기 및 광송신기가 개시된다. 본 발명에 따른 광원 구동기는 일정한 크기의 전류를 출력하는 전류원; 및 트랜지스터 어레이를 이용하여 상기 전류원에서 출력되는 전류를 조절하여 발광소자에 공급하는 조절부;를 포함한다. 그리하여 펄스 폭 왜곡 문제를 완화시킨다.
광원 구동기, 광송신기, VCSEL

Description

광원 구동기{THE APPARATUS FOR DRIVING LIGHT SOURCE}
본 발명의 광원 구동기 및 송신기에 관한 것으로, 보다 구체적으로 펄스폭 왜곡 문제가 완화되는 광원 구동기 및 광원 구동기를 포함하는 송신기에 관한 것이다.
최근 들어 데이터 사용량이 늘어남에 따라 많은 양의 데이터를 빠르고 정확하게 전송할 수 있는 광통신 시스템에 대한 관심이 매우 높아지고 있다. 광통신에 사용되는 광케이블은 외부에 의한 간섭이 거의 없어 중계기가 없이도 장거리 통신이 가능하기 때문에 구리선에 비해 훨씬 경제적이다. 따라서 광케이블을 이용한 광통신 시스템은 고속으로 많은 양의 데이터를 전송하기에 아주 적합하다.
뿐만 아니라, 최근, 수직 공진기 면발광 레이저(Vertical Cavity Surface Emitting Laser: VCSEL)가 제조되게 되었으며, 레이저다이오드, 발광다이오드 대신 VCSEL을 사용한 광전송이 실시되게 되었다. VCSEL은 신뢰성이 높고, 고속구동, 대규모 배열화가 가능하면서 대량생산이 가능하므로, 저원가화가 가능한 발광소자(170)의 하나이다.
이러한, VCSEL 다이오드를 이용하기 위해 광통신 시스템의 송신기는 VCSEL 광원 구동기가 필요하며, VCSEL 광원 구동기는 바이어스 전류와 모듈레이션 전류를 흘려주어 VCSEL 다이오드를 구동시킴으로써 출력으로 광파워를 내보낸다. 이렇게 VCSEL 다이오드를 통해 전송된 광파워는 수신기의 PD(Photodiode)를 통해 수신된다. 따라서 수신기에서 BER(Bit Error Rate)를 증가시키지 않고 수신된 신호의 ‘0’과 ‘1’을 잘 판단할 수 있도록 하기 위해서는, VCSEL 광원 구동기(130)에서 최대의 광파워를 출력해주어야 한다. 이때 모듈레이션 전류만이 VCSEL 다이오드의 광파워를 결정하기 때문에, 모듈레이션 전류에 따라 출력 광파워의 크기(peak-to-peak)가 결정된다.
종래의 VCSEL 광원 구동기에서 모듈레이션 전류는 VCSEL광원 구동기의 테일(tail) 전류에 의해 조절이 되므로, 최대의 모듈레이션 전류를 얻기 위해서는 매우 큰 사이즈의 트랜지스터 사용이 불가피하였다.
따라서 입력 버퍼단을 통과한 신호를 바로 VCSEL 광원 구동기로 넘겨줄 경우 갑자기 큰 부하가 걸리게 되어 대역폭이 갑자기 줄어들게 되고 이는 VCSEL 광원 구동기가 원하는 속도에서 동작할 수 없게 되는 문제점이 있다. 또한, 사이즈가 큰 트랜지스터의 사용은 낮은 공급 전압에서 모듈레이션 전류를 변화시킬 때 펄스폭 왜곡(Pulse Width Distortion, PWD)문제를 발생시키게 된다.
특히 모듈레이션 전류가 작을수록 펄스폭 왜곡은 더욱 심각하게 발생하게 된다. 펄스폭 왜곡이란 아이 다이어그램(eye-diagram)에서 아이(eye)의 수직방향 교차점이 중심점에서 벗어나 위나 아래에 위치하는 것을 말한다. 이러한 펄스 폭 왜 곡은 타이밍 지터(timing jitter)를 유발하게 된다. 타이밍 지터는 수신기로 전송되는 신호의 잡음이므로, 타이밍 지터가 심해지게 되면 신호의 잡음지수 또한 나빠지게 되고, 이는 수신기의 BER(Bit Error Rate)을 증가시키게 되는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위해 펄스 폭 왜곡 문제를 완화시키기 위해 테일 전류를 일정하게 유지하면서 모듈레이션 전류를 조절하는 광원 구동기 및 상기한 광원 구동기를 포함하는 송신기를 제공한다.
상기 목적을 달성하기 위한 본 발명에 따른, 본 광원 구동기는, 일정한 크기의 전류를 출력하는 전류원; 및 트랜지스터 어레이를 이용하여 상기 전류원에서 출력되는 전류를 조절하여 발광소자에 공급하는 조절부;를 포함한다.
그리고, 상기 조절부는,병렬로 연결된 복수 개의 피모스(PMOS) 트랜지스터를 포함하는 제1 트랜지스터 어레이; 상기 제1 트랜지스터 어레이와 동일한 개수의 피모스 트랜지스터를 포함하면서, 상기 제1 트랜지스터 어레이와 대칭적 구조를 갖는 제2 트랜지스터 어레이; 및 상기 제1 및 제2 트랜지스터 어레이의 저항값을 제어하는 제어부;를 포함하는 것이 바람직하다.
또한, 상기 제어부는, 상기 제1 및 제2 트랜지스터 어레이에 포함되어 있는 피모스 트랜지스터 각각을 온 또는 오프시킴으로써 상기 제1 및 제2 트랜지스터 어레이의 저항값을 조절하는 것이 바람직하다.
그리고, 차동 입력신호를 기초로 상기 전류원에서 출력되는 전류를 스위칭하는 스위칭부;를 더 포함하는 것이 바람직하다.
또한, 상기 제1 트랜지스터 어레이는 상기 피모스 트랜지스터의 각 게이트는 상기 제어부와 연결되고, 각 소스는 VDD 전압단과 연결되어 있으며, 각 드레인은 상기 발광소자 및 상기 스위칭부와 연결되어 있는 것이 바람직하다.
그리고, 입력되는 전류를 모두 열로 소모시키는 더미 로드;를 더 포함하고, 상기 제2 트랜지스터 어레이는 상기 피모스 트랜지스터의 각 게이트는 상기 제어부와 연결되고, 각 소스는 VDD 전압단과 연결되어 있으며, 각 드레인은 상기 발광소자 및 상기 더미 로드와 연결되어 있는 것이 바람직하다.
또한, 상기 스위칭부는 두 개의 엔모스 트랜지스터를 포함하고, 상기 두 개의 엔모스 트랜지스터의 각 소스는 서로 결합되어 상기 전류원과 연결되고, 각 드레인은 상기 조절부와 연결되며, 각 게이트에는 차동 입력신호가 입력되는 것이 바람직하다.
한편, 상기 목적을 달성하기 위한 본 발명에 따른, 본 송신기는, 프리앰프단, 광원 구동기 및 발광소자를 포함하는 광송신기에 있어서, 상기 프리앰프단은 이득을 얻는 이득단; 및 대역폭을 얻는 네거티브 커패시턴스 회로;를 포함하고, 상기 광원 구동기는, 일정한 크기의 전류를 출력하는 전류원; 및 트랜지스터 어레이를 이용하여 상기 전류원에서 출력되는 전류를 조절하여 발광소자에 공급하는 조절부;를 포함한다.
그리고, 상기 조절부는, 병렬로 연결된 복수 개의 피모스(PMOS) 트랜지스터를 포함하는 제1 트랜지스터 어레이; 상기 제1 트랜지스터 어레이와 동일한 개수의 피모스 트랜지스터를 포함하면서, 상기 제1 트랜지스터 어레이와 대칭적 구조를 갖 는 제2 트랜지스터 어레이; 및 상기 제1 및 제2 트랜지스터 어레이의 저항 값을 제어하는 제어부;를 포함하는 것이 바람직하다.
본 발명에 의하면, 복수개의 피모스 트랜지스터를 사용하여 테일 전류를 일정하게 유지하면서 모듈레이션 전류를 조절하기 때문에 펄스 폭 왜곡 문제를 완화시킬 수 있는 효과가 있다.
또한, 광통신 시스템의 송신기가 펄스 폭 왜곡 문제가 완화된 신호를 수신기로 전송하기 때문에 수신기는 보다 깨끗한 신호를 수신받을 수 있다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 광통신 시스템에 적용된 AC-coupled 송신기의 개략적인 블록도이다. 도 1에 도시된 바와 같이, 송신기는 입력 버퍼단(110), 프리앰프단(120), 광원 구동기(130), 제1 커패시터(140), 제2 커패시터(150), 더미 로드(160), 발광소자(170), 바이어스 전류원(180)을 포함한다.
입력 버퍼단(110)은 기가비트급의 초고속 동작을 할 수 있도록 온-칩(on-chip) 입력 터미네이션(termination)을 갖는 CML(current-mode-logic) 구조로 설계된다.
프리앰프단(120)으로, 광원 구동기(130)가 원하는 속도와 넓은 입력신호범위에서 동작할 수 있도록 하기 위해 필요한 소자이다. 따라서 프리앰프단(120)은 충분한 이득과 대역폭을 가져야 하므로, 충분한 이득을 얻는 3단의 이득단(gain stage)과 넓은 대역폭을 얻는 네거티브 커패시턴스(negative capacitance) 회로를 포함한다.
광원 구동기(130)는 발광소자(170)와 연결되어 모듈레이션 전류를 이용하여 발광소자(170)를 구동시킨다. 광원 구동기(130)가 모듈레이션 전류를 조절하는 방법은 후술하기로 한다.
제1 커패시터(140) 및 제2 커패시터(150)는 인가되는 DC 전류를 제하고, AC 전류만 통과시킨다.
더미 로드(160)(dummy load)는 임피던스 매칭을 위해 추가된 것으로 입력되는 신호를 반사시키지 않고 열로 다 소모시키는 소자이다.
발광소자(170)는 광원 구동기(130)로부터 모듈레이션 전류를 입력으로 받아 광파워를 출력으로 내보낸다. 이때 모듈레이션 전류에 따라 출력 광파워의 크기가 결정된다. 발광소자(170)은 VCSEL인 것이 바람직하나, 이에 한정되지 않는다.
도 2는 본 발명의 일 실시예에 따른 광원 구동기(130)의 보다 상세한 구조가 포함된 광통신 시스템의 블록도이다. 도 2에 도시된 바와 같이, 광원 구동기(130)는 제1 및 제2 트랜지스터 어레이(230, 240)의 저항을 조절하는 제어부(220), 로드 전류를 조절하는 제1 및 제2 트랜지스터 어레이(230, 240), 테일 전류를 스위칭하는 스위칭부(250) 및 테일 전류를 공급하는 테일 전류원(260)을 포함한다. 그리고, 제어부(220), 제1 및 제2 트랜지스터 어레이(230, 240)는 발광소자(170)에 입력되는 전류인 모듈레이션 전류의 크기를 조절하므로 조절부(210)라고 칭할 수 있다.
제어부(220)는 제1 및 제2 트랜지스터 어레이(230, 240)에 인가되는 전압을 달리함으로써, 제1 및 제2 트랜지스터 어레이(230, 240)의 저항을 조절한다. 제어부(220)가 제1 및 제2 트랜지스터 어레이(230, 240)를 제어하는 구체적인 방법은 후술한다.
제1 및 제2 트랜지스터 어레이(230, 240) 각각은 병렬로 연결된 피모스(PMOS) 트랜지스터 어레이를 포함하며, 제1 트랜지스터 어레이(230) 및 제2 트랜지스터 어레이(240)의 피모스 트랜지스터 어레이는 서로 대칭인 것이 바람직하다. 본 실시예에서는 설명의 편의를 도모하기 위해 제1 및 제2 트랜지스터 어레이(230, 240) 각각은 4개의 피모스 트랜지스터로 구성되어 있다고 가정한다.
제1 및 제2 트랜지스터 어레이(230, 240)에 마련되어 있는 피모스(PMOS) 트랜지스터의 각 게이트는 제어부(220)와 연결되어 있고, 각 소스는 VDD 전압단과 연결되어 있다. 그리고, 제1 트랜지스터 어레이(230)에 마련되어 있는 각 피모스 트랜지스터의 드레인은 제1 커패시터(140) 및 스위칭부(250)와 연결되어 있고, 제2 트랜지스터 어레이(240)에 마련되어 있는 각 피모스 트랜지스터의 드레인은 제2 커패시터(150) 및 스위칭부(250)와 연결되어 있다.
제어부(220)는 제1 및 제2 트랜지스터 어레이(230, 240)에 마련되어 있는 각 피모스 트랜지스터를 온 및 오프시킴으로써, 광원 구동기(130)의 로드 저항값을 다르게 제어한다. 그리하여, 후술하는 테일 전류가 일정하다 하더라도, 발광소자(170)에 공급되는 모듈레이션 전류는 다르게 된다.
스위칭부(250)는 차동 입력신호에 기초하여 테일 전류를 스위칭하기위해 제1 엔모스(NMOS) 트랜지스터 및 제2 엔모스 트랜지스터를 포함한다. 제1 엔모스 트랜지스터의 소스와 제2 엔모스 트랜지스터의 소스는 서로 결합되어 테일 전류원(260)에 연결되어 있다. 제1 엔모스 트랜지스터의 드레인은 제1 트랜지스터 어레이(230) 및 제1 커패시터(140)와 연결되어 있고, 제2 엔모스 트랜지스터의 드레인은 제2 트랜지스터 어레이(240) 및 제2 커패시터(150)와 연결되어 있다. 또한 두 개의 엔모스 트랜지스터 각각의 게이트에는 차동 입력신호(IN+, IN-)가 입력된다.
구체적으로, 스위칭부(250)에 마련되어 있는 두 개의 엔모스 트랜지스터 중 하나의 엔모스 트랜지스터가 온되면 다른 하나의 엔모스 트랜지스터는 오프된다. 따라서 테일 전류는 온된 엔모스 트랜지스터로만 흐르게 된다. 그리하여, 테일 전류는 제2 엔모스 트랜지스터가 온된 경우에만 발광소자(170)에 영향을 준다.
다음은 로드 전류를 변경시킴으로써 모듈레이션 전류를 변경시키는 방법에 대해 구체적으로 설명한다.
기 설명된 바와 같이 모듈레이션 전류를 변화시키기 위해 테일 전류를 변화시키게 되면 펄스 폭 왜곡 문제가 발생하게 된다. 그러나, 본 발명은 테일 전류를 최대 모듈레이션 전류값으로 일정하게 유지하면서 제1 및 제2 트랜지스터 어레이(230, 240)에 마련된 피모스 트랜지스터의 온 및 오프를 조절함으로써 모듈레이션 전류가 조절된다.
도 2에 도시된 바와 같이, 테일 전류는 로드 전류와 모듈레이션 전류로 나누어져 흐르게 되며, 로드 전류와 모듈레이션 전류의 비율은 제2 트랜지스터 어레이(240)의 저항값과 발광소자(170)의 저항값에 의해 결정된다.
구체적으로, 광원 구동기(130)의 테일 전류가 20mA이고, 발광소자(170)가 갖는 저항값이 50Ω이며, 제2 트랜지스터 어레이의 각 피모스 트랜지스터가 갖는 저항값이 200Ω이라고 가정한다.
그러면, 제2 트랜지스터 어레이(240)에 마련된 피모스 트랜지스터 1개만이 온되면 로드 저항값은 200Ω이 되고, 피모스 트랜지스터 2개가 온되면 로드 저항값은 100Ω이 되며, 피모스 트랜지스터 3개가 온되면 로드 저항값은 67Ω된다. 그리고, 피모스 트랜지스터 4개가 온되면 로드 저항값은 50Ω이 된다.
예를 들어, 제2 트랜지스터 어레이(240)의 피모스 트랜지스터 1개가 온되면, 로드 전류(Iload)와 모듈레이션 전류(Imod)의 비율이 1대 4가 되므로 제2 트랜지스터 어레이(240)에 인가되는 전류는 4mA가 되고 발광소자(170)에 인가되는 모듈레이션 전류는 16mA가 된다. 또한 제2 트랜지스터 어레이(240)의 피모스 트랜지스터 4개가 온되면, 로드 전류(Iload)와 모듈레이션 전류(Imod)의 비율이 1대 1이 되므로 제2 트랜지스터 어레이(240)에 인가되는 로드 전류는 10mA가 되고 발광소자(170)에 인가되는 모듈레이션 전류는 10mA가 된다.
이와 같이 테일 전류값이 일정하다 하더라도 로드 전류가 다르게 설정되어 발광소자(170)에 입력되는 모듈레이션 전류가 다름을 확인할 수 있다.
본 실시예에서 피모스 트랜지스터의 개수를 4개 설명하였으나, 피모스 트랜지스터의 개수는 필요에 따라 변경될 수 있으며, 피모스 트랜지스터 자체가 갖는 저항값 또한 변경될 수 있음도 물론이다.
결국, 제2 트랜지스터 어레이(240)에 마련되어 있는 피모스 트랜지스터의 개수와 자체 저항 값을 변경시킴으로써 광원 구동기(130)의 로드 저항값이 조절되고, 로드 저항값에 따른 로드 전류가 변경되기 때문에 발광소자(170)에 입력되는 모듈레이션 전류도 변경될 수 있음을 확인할 수 있다. 이와 같이, 테일 전류를 일정하게 유지하기 때문에 기존의 펄스폭 왜곡 문제가 완화된다.
도 3은 본 발명의 광원 구동기(130)를 이용하여 측정한 아이 다이어그램(eye diagram)에 대한 그래프이다. 도 3의 a 내지 d는 발광소자(170)에 인가되는 모듈레이션 전류가 각각 5mA, 8mA, 12mA 및 15mA일 때 측정된 아이 다이어그램에 대한 그래프인 것으로, 펄스폭 왜곡문제가 완화되었음을 확인할 수 있다.
도 4는 본 발명의 일 실시예에 따른 신호의 충분한 이득과 대역폭을 갖는 프리앰프단(120)의 세부 블록도이다.
도 4에 도시된 바와 같이, 프리앰프단(120)은 충분한 이득을 얻기 위한 이득단(320), 이득단(320)과 연결되고 넓은 대역폭을 얻기 위한 네거티브 커패시턴스 회로(340)를 포함한다.
구체적으로, 이득단(320)은 제1 저항, 제2 저항, 제3 엔모스 트랜지스터(M3), 제4 엔모스 트랜지스터(M4) 및 제1 전류원(I1)을 포함한다.
제3 엔모스 트랜지터는 그 드레인이 제1 저항 및 출력단과 연결되고, 게이트가 입력단과 연결되며, 소스는 제1 전류원(I1) 및 제4 피모스 트랜지스터의 소스와 연결된다. 또한, 제4 엔모스 트랜지스터(M4) 역시 그 드레인이 제2 저항 및 출력단과 연결되고, 게이트가 입력단과 연결되며, 소스가 제1 전류원(I1) 및 제3 엔모스 트랜지스터(M3)와 연결된다.
네거티브 커패시턴스 회로(340)는 제5 엔모스 트랜지스터(M5), 제6 엔모스 트랜지스터(M6), 제3 커패시터(C3), 제2 전류원(I2) 및 제3 전류원(I3)을 포함한다.
제5 엔모스 트랜지스터(M5)는 그 드레인이 제1 저항, 출력단 및 제6 엔모스 트랜지스터(M6)의 게이트와 연결되고, 게이트가 제6 엔모스 트랜지스터(M6)의 드레인과 연결되며, 소스는 제2 전류원(I2) 및 제3 커패시터(C3)와 연결된다. 또한, 제6 엔모스 트랜지스터(M6)는 그 드레인이 제2 저항, 제5 엔모스 트랜지스터(M5)의 게이트 및 출력단과 연결되고, 게이트는 제5 엔모스 트랜지스터(M5)의 드레인과 연결되며, 소스는 제3 커패시터(C3) 및 제4 전류원과 연결된다. 본 실시예에 따른 네거티브 커패시턴스 회로(340)는 음의 커패시턴스 값을 제공하며, 출력 노드의 기생 커패시터(360)의 커패시턴스를 상쇄시킴으로써 이득단(320)의 대역폭을 증가시킨다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
도 1은 본 발명의 일 실시예에 따른 광통신 시스템에 적용된 AC-coupled 송신기의 개략적인 블록도
도 2는 본 발명의 일 실시예에 따른 광원 구동기의 보다 상세한 구조가 포함된 광통신 시스템의 블록도,
도 3은 본 발명의 광원 구동기를 이용하여 측정한 아이 다이어그램에 대한 그래프, 그리고,
도 4는 본 발명의 일 실시예에 따른 신호의 충분한 이득과 대역폭을 갖는 프리앰프단의 세부 블록도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110:입력 버퍼단 120: 프리앰프단
130: 광원 구동기 160: 더미 로드
170: 발광소자 180: 바이어스 전류원
210: 조절부 220: 제어부
230: 제1 트랜지스터 어레이 240: 제2 트랜지스터 어레이
250: 제2 트랜지스터 어레이 260:테일 전류원
320: 이득단 330: 네거티브 커패시터

Claims (9)

  1. 일정한 크기의 전류를 출력하는 전류원;
    입력되는 전류를 열로 소모시키는 더미 로드;
    차동 입력신호를 기초로 상기 전류원에서 출력되는 전류를 스위칭하는 스위칭부; 및
    트랜지스터 어레이를 이용하여 상기 전류원에서 출력되는 전류를 조절하여 발광소자에 공급하는 조절부;를 포함하고,
    상기 조절부는, 병렬로 연결된 복수 개의 피모스(PMOS) 트랜지스터를 포함하는 제1 트랜지스터 어레이와, 상기 제1 트랜지스터 어레이와 대칭적 구조를 갖는 복수 개의 피모스 트랜지스터를 포함하는 제2 트랜지스터 어레이와, 상기 제1 및 제2 트랜지스터 어레이의 저항 값을 제어하는 제어부;를 포함하며,
    상기 제2 트랜지스터 어레이는, 상기 피모스 트랜지스터의 각 게이트는 상기 제어부와 연결되고, 각 소스는 VDD 전압단과 연결되어 있으며, 각 드레인은 상기 발광소자 및 상기 더미 로드와 연결되어 있는 것을 특징으로 하는 광원 구동기.
  2. 삭제
  3. 제1항에 있어서,
    상기 제어부는,
    상기 제1 및 제2 트랜지스터 어레이에 포함되어 있는 피모스 트랜지스터 각각을 온 또는 오프시킴으로써 상기 제1 및 제2 트랜지스터 어레이의 저항 값을 조절하는 것을 특징으로 하는 광원 구동기.
  4. 삭제
  5. 제 1항에 있어서,
    상기 제1 트랜지스터 어레이는
    상기 피모스 트랜지스터의 각 게이트는 상기 제어부와 연결되고, 각 소스는 VDD 전압단과 연결되어 있으며, 각 드레인은 상기 발광소자 및 상기 스위칭부와 연결되어 있는 것을 특징으로 하는 광원구동기.
  6. 삭제
  7. 제 1항에 있어서,
    상기 스위칭부는 두 개의 엔모스 트랜지스터를 포함하고,
    상기 두 개의 엔모스 트랜지스터의 각 소스는 서로 결합되어 상기 전류원과 연결되고, 각 드레인은 상기 조절부와 연결되며, 각 게이트에는 차동 입력신호가 입력되는 것을 특징으로 하는 광원 구동기.
  8. 삭제
  9. 삭제
KR1020090062587A 2009-07-09 2009-07-09 광원 구동기 KR101071979B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090062587A KR101071979B1 (ko) 2009-07-09 2009-07-09 광원 구동기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090062587A KR101071979B1 (ko) 2009-07-09 2009-07-09 광원 구동기

Publications (2)

Publication Number Publication Date
KR20110005069A KR20110005069A (ko) 2011-01-17
KR101071979B1 true KR101071979B1 (ko) 2011-10-10

Family

ID=43612363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090062587A KR101071979B1 (ko) 2009-07-09 2009-07-09 광원 구동기

Country Status (1)

Country Link
KR (1) KR101071979B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810328B1 (ko) * 2006-09-21 2008-03-04 삼성전자주식회사 전류 구동형 광원 구동 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810328B1 (ko) * 2006-09-21 2008-03-04 삼성전자주식회사 전류 구동형 광원 구동 회로

Also Published As

Publication number Publication date
KR20110005069A (ko) 2011-01-17

Similar Documents

Publication Publication Date Title
US10033412B2 (en) Impedance and swing control for voltage-mode driver
US6847232B2 (en) Interchangeable CML/LVDS data transmission circuit
KR100396724B1 (ko) 발광다이오드 구동회로 및 광송신모듈
JP6413265B2 (ja) 光変調器駆動回路
US6738401B2 (en) High speed switching driver
US10263573B2 (en) Driver with distributed architecture
US9746864B1 (en) Fast transient low drop-out voltage regulator for a voltage-mode driver
WO2014038239A1 (ja) 光通信モジュール、宅側装置および発光素子の制御方法
Yazaki et al. 25-Gbps× 4 optical transmitter with adjustable asymmetric pre-emphasis in 65-nm CMOS
CN104426614B (zh) 电流电压转换电路、光接收装置和光传输系统
JP2015144326A (ja) 光伝送回路
KR102346718B1 (ko) 광 송수신기
US10367583B2 (en) Driver circuit, optical transmission module and optical transmission device
JP2012243891A (ja) 半導体レーザー駆動回路及び半導体レーザー装置
US20140376582A1 (en) Power-efficient high-speed driver for a vertical-cavity surface-emitting laser
JP2015076581A (ja) 光送信回路、光送信装置、および、光伝送システム
US8358172B2 (en) Peaking circuit, method for adjusting peaking circuit, differential amplifier installing peaking circuit, laser diode driving circuit installing peaking circuit, and data processing unit installing peaking circuit
JP6852302B2 (ja) 周波数特性調整回路、これを用いた光送信器、及び光トランシーバ
US20170373651A1 (en) Trans-impedance amplifier arrangement and control module
WO2006009242A1 (ja) Ｌｅｄ駆動回路
US9143241B2 (en) Emphasis signal generating circuit
WO2016194091A1 (ja) 光通信モジュールおよびそれを備える光通信装置
KR101071979B1 (ko) 광원 구동기
WO2015107729A1 (ja) 駆動回路および宅側装置
JP2007503119A (ja) レーザドライバ回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090709

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101026

Patent event code: PE09021S01D

PG1501 Laying open of application
AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20110830

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20101026

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20110830

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20110322

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20110930

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20110927

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20110830

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20110322

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111004

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111004

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140924

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151002

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170714