KR101070628B1 - 영상처리장치 및 그 제어방법 - Google Patents

영상처리장치 및 그 제어방법 Download PDF

Info

Publication number
KR101070628B1
KR101070628B1 KR1020070049239A KR20070049239A KR101070628B1 KR 101070628 B1 KR101070628 B1 KR 101070628B1 KR 1020070049239 A KR1020070049239 A KR 1020070049239A KR 20070049239 A KR20070049239 A KR 20070049239A KR 101070628 B1 KR101070628 B1 KR 101070628B1
Authority
KR
South Korea
Prior art keywords
value
input
unit
seed value
input value
Prior art date
Application number
KR1020070049239A
Other languages
English (en)
Other versions
KR20080102602A (ko
Inventor
박지용
임상균
최규열
조명진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070049239A priority Critical patent/KR101070628B1/ko
Priority to US11/960,780 priority patent/US8305643B2/en
Publication of KR20080102602A publication Critical patent/KR20080102602A/ko
Application granted granted Critical
Publication of KR101070628B1 publication Critical patent/KR101070628B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/20Circuitry for controlling amplitude response
    • H04N5/205Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2044Display of intermediate tones using dithering
    • G09G3/2048Display of intermediate tones using dithering with addition of random noise to an image signal or to a gradation threshold
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 영상처리장치 및 그 제어방법에 관한 것이다. 본 발명에 따른 입력되는 영상에 디더링을 수행하는 영상처리장치에 있어서, 영상을 이루는 복수의 픽셀 중 단위영역 내의 픽셀 중 어느 하나의 픽셀에 대한 마스크의 시드값 산출을 위한 입력값이 저장되는 입력값저장부와; 상기 단위영역 내의 픽셀 중 다른 라인의 픽셀에 대하여 상기 입력값저장부에 저장된 상기 입력값에 기초하여 상기 복수의 마스크 중 당해 픽셀에 대응하는 마스크의 시드값을 산출하는 시드값생성부를 포함한다. 이에 의해, 영상의 디더링을 처리하기 위한 마스크 시드값의 생성 시, 마스크 시드값을 저장하기 위한 라인버퍼와 프레임버퍼 없이 단위영역 내에서 동일한 마스크의 시드값을 생성할 수 있다.

Description

영상처리장치 및 그 제어방법{IMAGE PROCESSING APPARATUS AND CONTROM METHOD THEREOF}
도 1은 종래의 영상처리장치의 제어블록도이며,
도 2는 종래의 영상처리장치에서 생성된 마스크 시드값이 라인버퍼와 프레임버퍼에 저장되는 것을 도시한 도면이며,
도 3은 본 실시예에 따른 영상처리장치의 제어블록도이며,
도 4는 본 실시예에 따른 시드값생성부를 도시한 도면이며,
도 5는 본 실시예에 따른 마스크 시드값을 생성하는 방법을 도시한 도면이며,
도 6a는 종래의 영상처리장치에서 단위영역 별로 생성된 마스크 시드값을 적용한 것을 도시한 도면이며,
도 6b는 본 실시예에 따른 영상처리장치에서 단위영역 별로 생성된 마스크 시드값을 적용한 것을 도시한 도면이며,
도 7 및 도 8은 본 실시예에 따른 영상처리장치의 제어방법을 도시한 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 신호입력부 20 : 신호처리부
21 : 시드값생성부 23 : 계수부
25 : 입력값저장부 27 : 디더링처리부
30 : 디스플레이부
본 발명은 영상처리장치 및 그 제어방법에 관한 것으로서, 보다 상세하게는 출력되는 영상의 고화질 출력을 위해 디더링(dithering)을 수행하는 영상처리장치 및 그 제어방법에 관한 것이다.
일반적으로, PDP(Plasma Display Panel)과 같은 영상처리장치는 방송신호 등의 영상신호를 처리하여 화면에 표시한다. 이때, 영상처리장치는 R, G, B 컬러의 영상신호를 처리하는데 있어, 휘도의 특성을 높이기 위하여 영상신호에 대해 역감마(de-gamma) 보정을 수행하게 된다.
그런데, 이러한 역감마 보정을 수행하게 되면, 저 계조 영역에서 노이즈가 발생하여 화질이 저하되게 된다. 이에, 화질 저하를 방지하기 위해 디더링을 수행하게 된다. 디더링은 표시하고자 하는 영상의 계조에 적당한 노이즈를 부가하여 의사 윤곽(false contour)을 억제하는 것이다.
이하, 도 1 및 도 2를 참조하여 종래의 영상처리장치의 디더링을 하는 방법을 살펴보기로 한다. 도 1은 종래의 영상처리장치의 제어블록도이며, 영상처리장치는 신호입력부(1)와, 랜덤생성부(2)와, 라인버퍼(3)와, 프레임버퍼(4)와, 디더링처 리부(5)와, 디스플레이부(6)를 포함한다.
랜덤생성부(2)는 신호입력부(1)를 통해 입력되는 영상의 각 프레임에 대한 마스크 시드값(seed value)을 결정하기 위한 랜덤값을 생성한다. 이때, 랜덤생성부(1)는 영상이 표시되는 픽셀의 위치정보를 이용하여, 각 픽셀의 M*N 위치마다 랜덤값을 생성하고, 이를 이용하여 마스크 시드값을 생성한다.
여기서, 마스크 시드값은 후술될 디더링처리부(5)가 디더링을 수행하기 위해 사용되는 값으로, 각 픽셀의 위치에서 해당 마스크 시드값에 대응하는 마스크 매트릭스(Mask Matrix)를 결정하기 위한 값이다.
종래의 영상처리장치에서는 한 주기 동안 동일한 마스크 시드값을 사용해야 하므로, 랜덤생성부에서 생성된 마스크 시드값을 한 주기동안 저장한다. 여기서, 한 주기는 하나 이상의 라인과 하나 이상의 프레임을 포함한다.
즉, 도 2에 도시된 바와 같이, 라인 별 마스크 시드값은 라인버퍼(3)에 저장되고, 하나의 프레임을 이루는 복수개의 라인별 마스크 시드값은 프레임버퍼(4)에 저장되어야 한다. 그리고, 주기가 변할 때마다 랜덤생성부(2)에서는 새로운 랜덤한 시드값이 생성되고, 새로 생성된 마스크 시드값도 라인버퍼(3) 및/또는 프레임버퍼(4)에 저장된다.
디더링처리부(5)는 라인버퍼(3) 및 프레임버퍼(4)에 저장된 시드값을 이용하여 픽셀의 위치에 대응하는 마스크 매트릭스를 결정하고, 마스크 매트릭스를 이용하여 디더링을 수행한다. 즉, 입력된 영상(r, g, b)과 결정된 마스크 매트릭스의 값을 더한 후, 해당 출력에 맞게 비트를 조정하여 화질이 개선된 영상(r', g', b') 를 출력하여, 화질이 개선된 영상이 디스플레이부(6)에 표시되도록 한다.
그러나, 종래의 영상처리장치가 디더링을 수행하기 위해서는, 랜덤생성부(2)에서 생성된 마스크 시드값이 라인버퍼(3)와 프레임버퍼(4)에 저장되어야 한다. 이는, 영상처리장치 내에 라인버퍼(3)와 프레임버퍼(4)를 필요로 하게 되는데, 영상처리장치에 라인버퍼(3)와 프레임버퍼(4)를 하드웨어적으로 구현하려면 많은 비용이 요구된다는 문제점이 있다.
따라서, 본 발명의 목적은, 입력된 영상을 디더링 처리 시, 마스크 시드값을 저장하지 않고 디더링을 처리할 수 있는 영상처리장치 및 그 제어방법을 제공하는 것이다.
또한, 본 발명의 목적은, 마스크 시드값을 저장하기 위한 메모리인 라인버퍼 및 프레임버퍼를 마련하지 않고 디더링을 처리할 수 있어 디더링 처리 속도를 향상시킬 수 있는 영상처리장치 및 그 제어방법을 제공하는 것이다.
뿐만 아니라, 본 발명의 목적은, 라인별 생성된 마스크 시드값을 라인버퍼에 저장하는 동작과, 프레임별 생성된 마스크 시드값을 프레임버퍼에 저장하는 동작이 없어, 소비전력을 감소시킬 수 있는 영상처리장치 및 그 제어방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 입력되는 영상에 디더링을 수행하는 영상처리장치에 있어서, 영상을 이루는 복수의 픽셀 중 인접한 2이상의 픽셀이 포함된 단 위영역 내의 복수의 픽셀 중 어느 하나의 픽셀에 대한 마스크의 시드값 산출을 위한 입력값이 저장되는 입력값저장부와; 상기 단위영역 내의 복수의 픽셀 중 다른 라인의 적어도 하나의 픽셀에 대하여 상기 입력값저장부에 저장된 상기 입력값에 기초하여 상기 복수의 마스크 중 당해 픽셀에 대응하는 마스크의 시드값을 산출하는 시드값생성부를 포함하는 것을 특징으로 하는 영상처리장치에 의해 달성된다.
여기서, 상기 시드값생성부는 선형 피드백 시프트 레지스터(Linear Feedback Shift Register: LFSR)를 포함하는 것이 바람직하다.
또한, 상기 시드값생성부는 인접한 단위영역은 상이한 마스크의 시드값이 산출되도록 할 수 있다.
뿐만 아니라, 상기 시드값생성부는 상기 입력값저장부에 저장된 입력값을 업데이트 하여, 마스크의 시드값을 변경하여 산출하는 것이 바람직하다.
그리고, 입력되는 영상의 픽셀수를 카운트하는 픽셀계수부를 포함하고; 상기 시드값생성부는 상기 픽셀계수부를 통해 카운트 된 픽셀수를 상기 단위영역에 포함된 라인 당 픽셀수로 나누고, 나머지가 0이 아닌 경우 상기 입력값을 업데이트 할 수 있다.
그리고, 입력되는 영상의 라인수를 카운트하는 라인계수부를 더 포함하고; 상기 시드값생성부는 상기 라인계수부를 통해 카운트 된 라인 수를 상기 단위영역에 포함된 라인수로 나누고, 나머지가 0이 아닌 경우 상기 입력값을 업데이트 할 수 있다.
또한, 상기 시드값생성부를 통해 산출된 마스크의 시드값을 이용하여 디더링 을 처리하는 디더링 처리부를 더 포함하는 것이 바람직하다.
그리고, 상기 디더링처리부를 통해 디더링 처리된 영상신호가 표시되는 디스플레이부를 더 포함할 수 있다.
한편, 상기 목적은, 본 발명에 따라, 입력되는 영상에 디더링을 수행하는 영상처리방법에 있어서, 영상을 이루는 복수의 픽셀 중 인접한 2이상의 픽셀이 포함된 단위영역 내의 복수의 픽셀 중 어느 하나의 픽셀에 대한 마스크의 시드값 산출을 위한 입력값을 저장하는 단계와; 상기 단위영역 내의 복수의 픽셀 중 다른 라인의 적어도 하나의 픽셀에 대하여 상기 입력값에 기초하여 상기 복수의 마스크 중 당해 픽셀에 대응하는 마스크의 시드값을 산출하는 단계를 포함하는 것을 특징으로 하는 영상처리방법에 의해 달성될 수 있다.
여기서, 상기 마스크의 시드값을 산출하는 단계는, 선형 피드백 시프트 레지스터(Linear Feedback Shift Register: LFSR)를 통해 산출하는 것이 바람직하다.
그리고, 상기 마스크의 시드값을 산출하는 단계는, 인접한 단위영역은 상이한 마스크의 시드값이 산출되도록 할 수 있다.
또한, 상기 마스크의 시드값을 산출하는 단계는, 상기 입력값을 업데이트 하여, 마스크의 시드값을 변경하여 산출하는 것이 바람직하다.
그리고, 입력되는 영상의 픽셀수를 카운트하는 단계를 더 포함하고; 상기 마스크의 시드값을 산출하는 단계는, 상기 카운트 된 픽셀수를 상기 단위영역에 포함된 라인 당 픽셀수로 나누는 단계와; 나머지가 0이 아닌 경우 상기 입력값을 업데이트 하는 단계를 포함할 수 있다.
그리고, 입력되는 영상의 라인수를 카운트하는 단계를 더 포함하고; 상기 마스크의 시드값을 산출하는 단계는, 상기 카운트 된 라인 수를 상기 단위영역에 포함된 라인수로 나누는 단계와; 나머지가 0이 아닌 경우 상기 입력값을 업데이트 하는 단계를 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3은 본 발명에 따른 영상처리장치의 제어블록도이다. 본 발명에 따른 영상처리장치는 도 3에 도시된 바와 같이, 신호입력부(10)와, 신호처리부(20)와, 디스플레이부(30)를 포함한다.
본 발명에 따른 신호입력부(10)는 영상신호를 입력받는 것으로, 방송신호를 수신하는 튜너(미도시)와 외부기기로부터 영상신호를 입력받기 위한 외부접속단자(미도시)를 포함할 수 있다.
여기서, 외부접속단자(미도시)는 다양한 포맷의 영상신호가 입력 가능하도록 다양한 형태의 커넥터를 포함하는 것이 바람직하다. 예컨대, 신호입력부(10)는 영상신호를 입력받기 위한 D-Sub 커넥터, CVBS(Composite Video Broadcast Signal) 커넥터, S-비디오 커넥터나 컴포넌트 커넥터 중 적어도 어느 하나를 포함할 수 있다.
신호처리부(20)는 입력된 영상신호를 처리하는 것으로, 본 발명에 따른 신호처리부(20)는 도 3에 도시된 바와 같이, 시드값생성부(21)와, 계수부(23)와, 입력값저장부(25)와, 디더링처리부(27)를 포함한다.
입력값저장부(25)는 마스크 시드값(seed value)의 생성을 위해 후술할 시드 값생성부(21)에 입력되는 입력값을 저장하는 것으로, 레지스터(register) 등으로 구현될 수 있다. 그리고, 입력값저장부(25)에 저장된 입력값은 사용자에 의해 설정될 수 있으며, 0이 아니라면 어떠한 수라도 입력값으로 저장될 수 있다.
계수부(23)는 입력되는 영상이 표시되는 픽셀, 라인 및 프레임의 위치를 확인하기 위해 픽셀수와 라인수 및 프레임수를 카운트하는 것으로, 픽셀수를 카운트하는 픽셀계수부와, 라인수를 카운트하는 라인계수부 및 프레임수를 카운트하는 프레임계수부를 포함할 수 있다.
여기서, 계수부(23)는 신호입력부(10)를 통해 입력되는 동기신호를 이용하여 픽셀수, 라인수 및 프레임수를 카운트할 수 있다. 수직동기신호를 카운트하여 프레임수를 카운트할 수 있으며, 수평동기신호를 카운트하여 라인수를 카운트할 수 있다. 그리고, 수평동기신호 내의 클럭신호를 카운트하여 픽셀수를 카운트할 수 있다.
시드값생성부(21)는 입력값저장부(25)에 저장된 입력값에 기초하여 마스크 시드값을 생성하며, 소정의 주기마다 생성할 수 있다. 여기서, 마스크 시드값은 M*N 크기를 갖는 마스크 매트릭스(matrix)의 식별번호로, 생성된 마스크 시드값은 후술할 디더링처리부(27)에 제공된다.
본 발명에 따른 시드값생성부(21)는 도 4에 도시된 바와 같이, 선형 피드백 시프트 레지스터(Linear Feedback Shift Register: 이하, 'LFSR'이라 칭함) 회로와, 시드값출력부(203)를 포함할 수 있다. LFSR 회로(201)는 소정의 입력값이 입력되면, LFSR을 수행하여 랜덤값을 생성하며, 시드값출력부(203)는 생성된 랜덤값을 이용하여 생성된 마스크 시드값을 출력한다.
이때, LFSR 회로는 다음의 수학식을 만족하는 비트수를 갖는 입력값으로 LFSR을 수행하여야 노이즈 패턴(noise pattern) 없는 랜덤값을 생성할 수 있다.
<수학식 1>
Figure 112007037120262-pat00001
(여기서, LFSR_BIT는 LFSR에 입력되는 입력값의 비트수이며, H_SIZE는 영상의 수평 크기이며, V_SIZE는 영상의 수직 크기이다.)
그리고, 입력값저장부(25)에 저장된 입력값 중 소정 개수 비트의 값만이 함수 f에 입력되어, 랜덤값이 생성된다. 함수 f는 XOR(exclusive OR)를 나타낸다.
또한, 시드값생성부(21)는 계수부(23)를 통해 카운트 된 프레임수와, 라인수 및 픽셀수를 이용하여 새로운 단위영역의 주기가 시작되었는지 여부를 판단한다. 여기서, 단위영역은 영상을 이루는 복수의 픽셀 중 인접하는 2 이상의 픽셀을 칭하며, 단위영역은 마스크 매트릭스와 동일한 크기(M*N)를 갖는다. 이때, 시드값생성부(21)는 프레임, 라인, 픽셀의 순으로 새로운 단위영역이 시작되었는지 여부를 확인한다.
그리고, 새로운 단위영역의 주기가 시작되었는지 여부에 기초하여 LFSR을 수행하고 마스크 시드값을 생성한다. 여기서, 시드값생성부(21)는 계수부(23)를 통해 카운트된 픽셀수와 라인수를 이용하여 픽셀의 위치를 확인하고, 새로운 단위영역(a)의 주기가 시작되었는지 여부를 확인할 수 있다. 라인의 경우, 시드값생성부(21)는 계수부(23)를 통해 카운트 된 라인수를 단위영역(a)에 포함된 라인수(N) 로 나누어, 나머지가 0이면 새로운 단위영역(a)의 라인주기가 시작된 것으로 판단한다.
예컨대, 픽셀의 위치가 (12, 0)에서 카운트 된 라인수가 12이므로, 12를 단위영역에 포함된 라인수인 4로 나눈 나머지는 0(12%4=0)이므로, 새로운 단위영역(a)의 라인주기가 시작된 것으로 판단한다.
그리고, 시드값생성부(21)는 새로운 단위영역(a)의 주기가 시작된 것으로 판단되면, 입력값저장부(25)에 저장된 입력값을 업데이트 하고, 업데이트 된 입력값을 입력하여 LFSR을 수행해 새로운 마스크 시드값을 생성한다.
이하, 시드값생성부(21)가 마스크 시드값을 산출하는 과정을 도 5를 참조하여 좀 더 상세히 설명하기로 한다. 본 실시예에 따른 단위영역(a)의 주기는 프레임(T)은 2이고, 라인(N)은 4이고, 픽셀(M)은 4라 가정하자. 그리고, 영상은 한 라인 내에서는 왼쪽에서 오른쪽으로 표시되는 것을 일예로 한다.
하나의 프레임 내에서 마스크 시드값이 생성되는 과정은 다음과 같다.
우선, 영상신호가 입력되면, 계수부(23)는 프레임수와, 라인수와, 픽셀수를 카운트하기 시작한다. 그리고, 시드값생성부(21)는 입력값저장부(25)에 저장된 입력값을 확인한다. 그리고, 확인한 입력값과 동일한 값을 갖도록 프레임입력값과, 라인입력값과, 픽셀입력값을 입력값저장부(25)에 저장한다. 여기서, 프레임입력값과, 라인입력값과, 픽셀입력값은 시드값생성부(21)에 의해 업데이트가 가능하다.
영상이 표시되는 위치(이하, '픽셀위치'라고 칭함)가 (0, 0)이면, 계수부(23)에 의해 카운트된 라인수 및 픽셀수는 0이며, 시드값생성부(21)는 새로운 단 위영역(a)에 시작된 것으로 판단할 수 있다. 이에, 입력값저장부(25)에 저장된 라인입력값을 LFSR 회로(201)에 입력하여, 마스크 시드값을 생성한다.
여기서, 시드값생성부(21)는 프레임수가 변경되면 프레임입력값을 이용하여 LFSR을, 라인수가 변경되면 라인입력값을, 픽셀수가 변경되면 픽셀입력값을 LFSR 회로(201)에 입력한다.
그리고, 픽셀의 단위영역 주기는 4이므로, 픽셀위치가 (0, 1)에서 (0, 3)까지는 (0, 0)과 동일한 단위영역(a)이다. 이에, 시드값생성부(21)는 LFSR을 수행하지 않고, (0, 0)에서 생성된 마스크 시드값을 이용한다. 여기서, 픽셀위치 (0, 0)에서 입력된 라인입력값을 LFSR에 입력하여, 픽셀위치 (0, 1) ~ (0, 3)동안 (0, 0)과 동일한 마스크 시드값을 생성할 수 있음은 물론이다.
이를 통해, 입력값을 이용하여 하나의 단위영역(a) 내에서는 동일한 마스크 시드값이 생성되도록 할 수 있다.
한편, 픽셀위치가 (0,4)가 되면, 새로운 단위영역(a)의 주기가 시작된 것으로 판단하고, 픽셀의 위치가 (0, 0)에서 (0, 3)까지에 입력된 입력값과 상이한 입력값을 LFSR에 입력하여 새로운 마스크 시드값이 생성되도록 한다. 이때, LFSR 회로(201)는 이전 단위영역(a)의 마지막 픽셀인 (0, 3)에서 LFSR을 수행하여 생성된 랜덤값을 피드백하여 픽셀입력값으로 업데이트 하고, 업데이트 된 픽셀입력값을 이용하여 마스크 시드값을 생성한다.
이와 동일한 과정을 반복하여, 첫 번째 라인인 픽셀위치가 (0, 0)에서부터 (0, H_SIZE-1)에 이르기까지 픽셀별로 동일한 단위영역(a)의 주기 동안에는 동일한 마스크 시드값을 생성하고, 이웃한 단위영역(a)끼리는 연관성이 없는 랜덤한 마스크 시드값을 생성한다.
그리고, 두 번째 라인인 픽셀위치가 (1, 0)이면, 시드값생성부(21)는 계수부(23)를 통해 카운트 된 프레임수와, 라인수 및 픽셀수를 이용하여 새로운 단위영역(a)의 주기가 시작되었는지 여부를 판단한다.
카운트된 라인수는 1, 픽셀수는 0으로, 새로운 단위영역(a)의 주기가 시작되지 않았으나 라인수가 변경되었으므로, 입력값저장부(25)에 설정된 라인입력값을 입력값으로 하여 LFSR을 수행한다. 이는, 픽셀위치 (0, 0)에서의 입력값과 동일한 값이므로, 동일한 단위영역(a)인 (0, 0)과 (1, 0)에서 동일한 마스크 시드값이 생성될 수 있다.
그리고, 픽셀위치가 (1, 1)에서 (1, 3)까지는 동일한 단위영역(a)의 주기에 포함되며, LFSR을 수행하지 않고 (1, 0)에서 생성된 마스크 시드값을 이용한다. 전술한 과정을 통해 두 번째 라인인 픽셀위치가 (1, 0)에서부터 (1, H_SIZE-1)동안 마스크 시드값을 산출하면, 라인별 및 픽셀별로 동일한 단위영역(a) 내에서는 동일한 마스크 시드값이 산출된다. 이는, 단위영역(a)의 라인주기인 네 번째 라인까지도 마찬가지이다.
그리고, 다섯 번째 라인이 시작되는 픽셀의 위치인 (4, 0)이 되면, 새로운 단위영역(a)의 라인주기가 시작되고, 시드값생성부(21)는 새로운 단위영역(a)의 주기가 시작되었으므로, LFSR에 입력되는 입력값을 업데이트한다.
이때, 시드값생성부(21)는 전술한 바와 같이, 이전 주기의 마지막 픽셀인 (4, H_SIZE-1) 위치에서 LFSR을 수행하여 출력된 랜덤값으로 라인입력값을 업데이트 한다. 그리고, 업데이트 된 라인입력값을 이용하여 LFSR을 수행하여 이전 단위영역(a)인 첫 번째 라인 내지 네 번째 라인에서의 마스크 시드값과 연관성이 없는 랜덤한 마스크 시드값이 생성된다.
이제, 두 번째 프레임이 입력된 경우를 살펴보자. 프레임의 단위영역(a) 주기(T)는 2이다. 따라서, 두 번째 프레임이 입력되고 픽셀의 위치가 (0, 0)이 되면, 1%2=1 이므로, 새로운 단위영역(a)의 프레임 주기가 시작되지 않은 것으로 판단할 수 있다.
이에, 첫 번째 프레임의 픽셀위치 (0, 0)에서의 입력값과 동일한 값으로 설정되어 있는 프레임입력값이 LFSR의 입력값으로 입력된다. 그리고, 동일한 값이 LFSR에 입력되어 마스트 시드값이 생성되므로, 첫 번째 프레임의 픽셀위치 (0, 0)에서의 마스크 시드값과 두 번째 프레임의 픽셀위치 (0, 0)에서의 마스크 시드값이 동일하게 생성된다. 두 번째 프레임 동안 마스크 시드값을 생성하는 것은, 첫 번째 프레임 동안 마스크 시드값을 생성하는 것과 동일한 방법으로 생성된다.
마지막으로, 세 번째 프레임의 픽셀위치 (0, 0)의 경우를 살펴보자. 카운트 된 프레임수는 2이며, 프레임의 단위영역(a) 주기(T)가 2이므로, 2%2=0이 된다. 시드값생부는 새로운 단위영역(a)의 주기가 시작된 것으로 판단할 수 있다.
따라서, 시드값생성부(21)는 이전 단위영역(a)의 마지막 픽셀인 두 번째 프레임의 픽셀위치 (V_SIZE-1, H_SIZE-1)에 LFSR을 수행하여 출력된 랜덤값을 프레임입력값으로 업데이트한다. 그리고, 업데이트 된 프레임입력값을 이용하여 LFSR을 수행하여 이전 프레임의 픽셀위치 (0, 0)에서 생성된 마스크 시드값과 현재 프레임의 픽셀위치 (0, 0)에서 생성된 마스크 시드값이 랜덤하게 된다.
디더링처리부(27)는 시드값생성부(21)를 통해 산출된 마스크 시드값에 대응하는 마스크 매트릭스를 확인한다. 마스크 매트릭스에 포함된 각 픽셀은 소정의 값이 설정되어 있으며, 디더링처리부(27)는 마스크 매트릭스를 이용하여 입력된 영상을 디더링 처리한다. 또한, 디더링처리부(27)는 각 단위영역(a) 별로 디더링이 처리된 영상이 디스플레이부(30)에 표시되도록 디스플레이부(30)에 제공한다.
도 6a 및 6b는 단위영역(a) 별로 생성된 마스크 시드값을 적용한 것을 도시한 도면이다. 도 6a는 종래의 프레임버퍼 및 라인버퍼를 이용하여 생성된 마스크 시드값이며, 도 6b는 본 발명에 따라 프레임버퍼 및 라인버퍼를 이용하지 않고 생성된 마스크 시드값을 도시한 도면이다.
도 6b에 도시된 바와 같이, 본 발명을 적용하면 프레임버퍼와 라인버퍼를 사용하지 않고도, 종래와 동일하게 마스크 시드값이 생성되는 것을 확인할 수 있다.
이를 통해, 영상의 디더링을 처리하기 위한 마스크 시드값을 생성 시, 라인별 프레임별로 생성된 마스크 시드값을 저장하지 않고, 입력값만을 저장하여 마스크시드값을 생성할 수 있다.
또한, 입력값만을 이용하여 단위영역(a)별로는 랜덤하고, 동일한 단위영역(a) 내에서는 동일한 마스크 시드값이 생성되도록 할 수 있다.
뿐만 아니라, 프레임버퍼 및 라인버퍼 없이 마스크 시드값을 생성할 수 있어, 하드웨어적으로 비용이 절감되고, 처리속도도 빨라질 수 있다.
전술한 본 발명의 실시예에 따른 영상처리장치의 제어방법을 도 7 및 도 8의 흐름도를 이용하여 설명한다.
도 7 및 도 8에 도시된 바와 같이, 입력값저장부(25)에 입력값을 저장한다(S1). 여기서, 입력값저장부(25)에 저장된 입력값은 마스크 시드값(seed value)의 생성을 위해 시드값생성부(21)에 입력된다.
그리고, 시드값생성부(21)의 LFSR 회로(201)에 입력될 입력값의 비트수와, 단위영역에 포함되는 프레임수(T)와, 라인수(N) 및 픽셀수(M)를 설정한다(S3).
그리고, 영상이 입력되면(S5), 입력값저장부(25)에 저장된 입력값과 동일한 값으로 픽셀입력값과, 라인입력값과, 프레임입력값을 설정한다(S5).
그리고, 계수부(23)가 프레임수와, 라인수와, 픽셀수를 카운트하여(S9), 영상이 표시되는 픽셀의 위치를 확인한다. 전술한 바와 같이, 계수부(23)는 신호입력부(10)를 통해 영상과 함께 입력되는 동기신호를 이용하여 프레임수와, 라인수 및 픽셀수를 카운트할 수 있다. 시드값생성부(21)는 계수부(23)를 통해 카운팅된 값을 이용하여 새로운 단위영역(a)의 주기가 시작되었는지 여부를 판단한다.
그리고, 시드값생성부(21)는 카운트 된 프레임수를 단위영역(a)에 포함된 프레임수(T)로 나누어, 나머지가 0인지 여부를 판단한다(S11).
단계 S11에서의 판단 결과, 나머지가 0이면, 새로운 단위영역의 주기가 시작된 것으로 판단한다(S13).
그리고, 이전 단위영역의 마지막 픽셀에서 LFSR을 수행하여 생성된 랜덤값을 프레임입력값을 업데이트 하고(S15), LFSR을 수행하여 마스크 시드값을 생성한 다(S29).
그리고, 디더링처리부(27)는 생성된 마스크 시드값을 이용하여 디더링을 수행한다(S31).
단계 S11에서의 판단 결과, 나머지가 0이 아니면, 카운트 된 라인수를 단위영역(a)에 포함된 라인수(N)로 나누어, 나머지가 0인지 여부를 판단한다(S17).
단계 S17에서의 판단 결과, 나머지가 0이면, 새로운 단위영역의 주기가 시작된 것으로 판단한다(S19).
그리고, 이전 단위영역의 마지막 픽셀에서 LFSR을 수행하여 생성된 랜덤값을 라인입력값을 업데이트 하고(S21), LFSR을 수행하여 마스크 시드값을 생성한다(S29).
그리고, 디더링처리부(27)는 생성된 마스크 시드값을 이용하여 디더링을 수행한다(S31).
단계 S17에서의 판단 결과, 나머지가 0이 아니면, 카운트 된 픽셀수를 단위영역(a)에 포함된 라인당 픽셀수(M)로 나누어, 나머지가 0인지 여부를 판단한다(S23).
단계 S23에서의 판단 결과, 나머지가 0이면, 새로운 단위영역의 주기가 시작된 것으로 판단한다(S25).
그리고, 이전 단위영역의 마지막 픽셀에서 LFSR을 수행하여 생성된 랜덤값을 픽셀입력값을 업데이트 하고(S27), LFSR을 수행하여 마스크 시드값을 생성한다(S29).
그리고, 디더링처리부(27)는 생성된 마스크 시드값을 이용하여 디더링을 수행한다(S31).
단계 S23에서의 판단 결과, 나머지가 0이 아니면, 새로운 단위영역의 주기가 시작되지 않은 것으로 판단하고, LFSR을 수행하여 마스크 시드값을 생성한다(S29).
그리고, 디더링처리부(27)는 생성된 마스크 시드값을 이용하여 디더링을 수행한다(S31).
이를 통해, 영상의 디더링을 처리하기 위한 마스크 시드값을 생성 시, 라인별 프레임별로 생성된 마스크 시드값을 저장하지 않고, 입력값만을 저장하여 마스크시드값을 생성할 수 있다.
또한, 입력값만을 이용하여 단위영역(a)별로는 랜덤하고, 동일한 단위영역(a) 내에서는 동일한 마스크 시드값이 생성되도록 할 수 있다.
뿐만 아니라, 프레임버퍼 및 라인버퍼 없이 마스크 시드값을 생성할 수 있어, 하드웨어적으로 비용이 절감되고, 처리속도도 빨라질 수 있다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 영상의 디더링을 처리하기 위한 마스크 시드값을 생성 시, 입력값만을 저장하여 라인별 프레임별로 생성된 마스크 시드값을 저장하지 않고 마스크시드값을 생성할 수 있는 영상처리장치 및 그 제어방법이 제공된다.
또한, 라인버퍼와 프레임버퍼 없이 단위영역별로는 랜덤하고, 동일한 단위영역 내에서는 동일한 마스크 시드값이 생성되는 영상처리장치 및 그 제어방법이 제공된다.
뿐만 아니라, 프레임버퍼 및 라인버퍼 없이 마스크 시드값을 생성할 수 있어, 하드웨어적으로 비용이 절감되고, 처리속도도 빨라질 수 있는 영상처리장치 및 그 제어방법이 제공된다.

Claims (21)

  1. 입력되는 영상에 디더링을 수행하는 영상처리장치에 있어서,
    영상을 이루는 복수의 픽셀 중 단위영역 내의 픽셀 중 어느 하나의 픽셀에 대한 마스크의 시드값 산출을 위한 입력값이 저장되는 입력값저장부와;
    상기 단위영역 내의 픽셀 중 다른 라인의 픽셀에 대하여 상기 입력값저장부에 저장된 상기 입력값에 기초하여 복수의 마스크 중 당해 픽셀에 대응하는 마스크의 시드값을 산출하는 시드값생성부를 포함하는 것을 특징으로 하는 영상처리장치.
  2. 제1항에 있어서,
    상기 시드값생성부는 선형 피드백 시프트 레지스터(Linear Feedback Shift Register: LFSR)를 포함하는 것을 특징으로 하는 영상처리장치.
  3. 제2항에 있어서,
    상기 시드값생성부는 상기 입력값에 기초하여 상기 선형 피드백 시프트 레지스터를 수행하고, 상기 선형 피드백 시프트 레지스터를 수행하여 출력된 출력값에 기초하여 상기 마스크의 시드값을 생성하는 것을 특징으로 하는 영상처리장치.
  4. 제3항에 있어서,
    상기 시드값생성부는 인접한 단위영역과 랜덤한 마스크의 시드값이 산출되도 록 이전 단위영역의 출력값을 피드백 받는 것을 특징으로 하는 영상처리장치.
  5. 제4항에 있어서,
    상기 입력값저장부에 저장된 입력값은 프레임입력값과, 라인입력값과, 픽셀입력값 중 적어도 하나를 포함하며,
    상기 시드값생성부는 상기 입력값저장부에 저장된 프레임입력값과, 라인입력값과, 픽셀입력값 중 어느 하나를 이전 단위영역의 출력값으로 업데이트 하여, 마스크의 시드값을 변경하여 산출하는 것을 특징으로 하는 영상처리장치.
  6. 제5항에 있어서,
    입력되는 영상의 픽셀수를 카운트하는 픽셀계수부를 포함하고;
    상기 시드값생성부는 상기 픽셀계수부를 통해 카운트 된 픽셀수에 기초하여 상기 단위영역의 주기에 포함되었는지 여부를 판단하고, 새로운 단위영역인 경우 상기 픽셀입력값을 업데이트 하는 것을 특징으로 하는 영상처리장치.
  7. 제5항에 있어서,
    입력되는 영상의 라인수를 카운트하는 라인계수부를 더 포함하고;
    상기 시드값생성부는 상기 라인계수부를 통해 카운트 된 라인수에 기초하여 상기 단위영역의 주기에 포함되었는지 여부를 판단하고, 새로운 단위영역인 경우 상기 라인입력값을 업데이트 하는 것을 특징으로 하는 영상처리장치.
  8. 제5항에 있어서,
    입력되는 영상의 프레임수를 카운트하는 프레임계수부를 더 포함하고;
    상기 시드값생성부는 상기 프레임계수부를 통해 카운트 된 프레임수에 기초하여 상기 단위영역의 주기에 포함되었는지 여부를 판단하고, 새로운 단위영역인 경우 상기 프레임입력값을 업데이트 하는 것을 특징으로 하는 영상처리장치.
  9. 제1항에 있어서,
    상기 입력값저장부에 저장된 입력값은 사용자가 설정하는 것을 특징으로 하는 영상처리장치.
  10. 제1항에 있어서,
    상기 시드값생성부를 통해 산출된 마스크의 시드값을 이용하여 디더링을 처리하는 디더링 처리부를 더 포함하는 것을 특징으로 하는 영상처리장치.
  11. 제10항에 있어서,
    상기 디더링처리부를 통해 디더링 처리된 영상신호가 표시되는 디스플레이부를 더 포함하는 것을 특징으로 하는 영상처리장치.
  12. 입력되는 영상에 디더링을 수행하는 영상처리장치에 있어서,
    영상을 이루는 복수의 픽셀 중 단위영역 내의 픽셀 중 어느 하나의 픽셀에 대한 마스크의 시드값 산출을 위한 입력값이 저장되는 입력값저장부와;
    상기 단위영역 내의 픽셀 중 다른 프레임의 픽셀에 대하여 상기 입력값저장부에 저장된 상기 입력값에 기초하여 복수의 마스크 중 당해 픽셀에 대응하는 마스크의 시드값을 산출하는 시드값생성부를 포함하는 것을 특징으로 하는 영상처리장치.
  13. 입력되는 영상에 디더링을 수행하는 영상처리장치의 제어방법에 있어서,
    영상을 이루는 복수의 픽셀 중 단위영역 내의 픽셀 중 어느 하나의 픽셀에 대한 마스크의 시드값 산출을 위한 입력값을 저장하는 단계와;
    상기 단위영역 내의 픽셀 중 다른 라인의 픽셀에 대하여 상기 저장된 입력값에 기초하여 복수의 마스크 중 당해 픽셀에 대응하는 마스크의 시드값을 산출하는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
  14. 제13항에 있어서,
    상기 시드값을 산출하는 단계는,
    선형 피드백 시프트 레지스터(Linear Feedback Shift Register: LFSR)를 이용하여 산출되는 것을 특징으로 하는 영상처리장치의 제어방법
  15. 제14항에 있어서,
    상기 시드값을 산출하는 단계는,
    상기 입력값에 기초하여 상기 선형 피드백 시프트 레지스터를 수행하는 단계와,
    상기 선형 피드백 시프트 레지스터를 수행하여 출력된 출력값에 기초하여 상기 마스크의 시드값을 생성하는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
  16. 제15항에 있어서,
    상기 시드값을 산출하는 단계는,
    인접한 단위영역과 랜덤한 마스크의 시드값이 산출되도록 이전 단위영역의 출력값을 피드백 받는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
  17. 제16항에 있어서,
    상기 입력값은 프레임입력값과, 라인입력값과, 픽셀입력값 중 적어도 하나를 포함하며,
    상기 시드값을 산출하는 단계는,
    상기 저장된 프레임입력값과, 라인입력값과, 픽셀입력값 중 어느 하나를 이전 단위영역의 출력값으로 업데이트 하여, 마스크의 시드값을 변경하여 산출하는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
  18. 제17항에 있어서,
    입력되는 영상의 픽셀수를 카운트하는 단계를 포함하고;
    상기 시드값을 산출하는 단계는,
    상기 카운트 된 픽셀수에 기초하여 상기 단위영역의 주기에 포함되었는지 여부를 판단하는 단계와;
    새로운 단위영역인 경우 상기 픽셀입력값을 업데이트 하는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
  19. 제17항에 있어서,
    입력되는 영상의 라인수를 카운트하는 단계를 더 포함하고;
    상기 시드값을 산출하는 단계는,
    상기 카운트 된 라인수에 기초하여 상기 단위영역의 주기에 포함되었는지 여부를 판단하는 단계와;
    새로운 단위영역인 경우 상기 라인입력값을 업데이트 하는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
  20. 제17항에 있어서,
    입력되는 영상의 프레임수를 카운트하는 단계를 더 포함하고;
    상기 시드값을 산출하는 단계는,
    상기 카운트 된 프레임수에 기초하여 상기 단위영역의 주기에 포함되었는지 여부를 판단하는 단계와;
    새로운 단위영역인 경우 상기 프레임입력값을 업데이트 하는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
  21. 입력되는 영상에 디더링을 수행하는 영상처리장치의 제어방법에 있어서,
    영상을 이루는 복수의 픽셀 중 단위영역 내의 픽셀 중 어느 하나의 픽셀에 대한 마스크의 시드값 산출을 위한 입력값을 저장하는 단계와;
    상기 단위영역 내의 픽셀 중 다른 프레임의 픽셀에 대하여 상기 저장된 입력값에 기초하여 복수의 마스크 중 당해 픽셀에 대응하는 마스크의 시드값을 산출하는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
KR1020070049239A 2007-05-21 2007-05-21 영상처리장치 및 그 제어방법 KR101070628B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070049239A KR101070628B1 (ko) 2007-05-21 2007-05-21 영상처리장치 및 그 제어방법
US11/960,780 US8305643B2 (en) 2007-05-21 2007-12-20 Image processing apparatus and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070049239A KR101070628B1 (ko) 2007-05-21 2007-05-21 영상처리장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20080102602A KR20080102602A (ko) 2008-11-26
KR101070628B1 true KR101070628B1 (ko) 2011-10-07

Family

ID=40072453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070049239A KR101070628B1 (ko) 2007-05-21 2007-05-21 영상처리장치 및 그 제어방법

Country Status (2)

Country Link
US (1) US8305643B2 (ko)
KR (1) KR101070628B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410078B2 (en) * 2019-03-11 2022-08-09 Nxp B.V. Method and data processing system for making machine learning model more resistent to adversarial examples

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000293149A (ja) * 1999-04-02 2000-10-20 Toshiba Corp 中間階調制御装置
KR20030086854A (ko) * 2002-05-07 2003-11-12 주식회사 대우일렉트로닉스 랜덤한 디더 패턴을 이용한 디더링 장치
KR20050032847A (ko) * 2003-10-02 2005-04-08 엘지전자 주식회사 계조 처리 방법
KR20050101442A (ko) * 2004-04-19 2005-10-24 엘지전자 주식회사 플라즈마 디스플레이 패널의 화상 처리 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795085B1 (en) * 1997-03-14 2004-09-21 Texas Instruments Incorporated Contouring reduction in SLM-based display
US6028677A (en) * 1997-09-16 2000-02-22 Hewlett-Packard Co. Method and apparatus for converting a gray level pixel image to a binary level pixel image
US6008794A (en) * 1998-02-10 1999-12-28 S3 Incorporated Flat-panel display controller with improved dithering and frame rate control
US6219838B1 (en) * 1998-08-24 2001-04-17 Sharewave, Inc. Dithering logic for the display of video information
US7046098B2 (en) * 2001-11-27 2006-05-16 Texas Instruments Incorporated All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
JP4052480B2 (ja) * 2002-10-07 2008-02-27 小林 朗 疑似乱数発生方法、疑似乱数発生器、及び疑似乱数発生プログラム
EP1580715B1 (en) * 2004-03-18 2008-11-12 LG Electronics Inc. Plasma display apparatus and image processing method suitable thereto
US8284217B2 (en) * 2006-01-27 2012-10-09 Au Optronics Corp. Method for generating a dynamic index
US7580157B2 (en) * 2006-08-30 2009-08-25 Ati Technologies Ulc High-pass dither generator and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000293149A (ja) * 1999-04-02 2000-10-20 Toshiba Corp 中間階調制御装置
KR20030086854A (ko) * 2002-05-07 2003-11-12 주식회사 대우일렉트로닉스 랜덤한 디더 패턴을 이용한 디더링 장치
KR20050032847A (ko) * 2003-10-02 2005-04-08 엘지전자 주식회사 계조 처리 방법
KR20050101442A (ko) * 2004-04-19 2005-10-24 엘지전자 주식회사 플라즈마 디스플레이 패널의 화상 처리 장치

Also Published As

Publication number Publication date
US20080292203A1 (en) 2008-11-27
US8305643B2 (en) 2012-11-06
KR20080102602A (ko) 2008-11-26

Similar Documents

Publication Publication Date Title
KR100889429B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
JP2005024717A (ja) ディスプレイ装置およびディスプレイの駆動方法
US7580044B2 (en) Method and apparatus for non-linear dithering of images
JP2004126591A (ja) プラズマディスプレイパネルの駆動方法および駆動装置
JP2009109694A (ja) 表示装置
WO2011086877A1 (ja) 映像処理装置及び映像表示装置
KR101070628B1 (ko) 영상처리장치 및 그 제어방법
JP3473454B2 (ja) マトリクス型表示装置の映像信号処理回路及び映像信号処理方法
US20130235061A1 (en) Video processing apparatus and system for correcting video signal
US8125436B2 (en) Pixel dithering driving method and timing controller using the same
US7710358B2 (en) Image display apparatus for correcting dynamic false contours
JPH09274467A (ja) ディスプレイ装置の動画補正用動き量検出回路
WO2006022264A1 (ja) 画像表示装置およびその駆動方法
KR100403698B1 (ko) 다계조 화상 표시 방법 및 그 장치
KR100848093B1 (ko) 액정 표시 장치의 디더링 장치 및 디더링 방법
KR20070074127A (ko) 플라즈마 디스플레이 장치 및 그 화상처리 방법
KR20010064125A (ko) 의사 윤곽 보상 장치
US20060214887A1 (en) Image display method and image display apparatus
JP2013088745A (ja) 液晶表示装置
JP2012095035A (ja) 画像処理装置及びその制御方法
JP2820036B2 (ja) ディスプレイ装置の階調補正回路
JPH117266A (ja) ディスプレイパネルの映像表示方式およびその装置
JP2008020574A (ja) 液晶2画面表示装置
JP3234422B2 (ja) 疑似階調処理装置
KR20060088671A (ko) 플라즈마 디스플레이 패널의 비디오 데이터 처리장치 및방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160830

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 9