KR101070628B1 - 영상처리장치 및 그 제어방법 - Google Patents
영상처리장치 및 그 제어방법 Download PDFInfo
- Publication number
- KR101070628B1 KR101070628B1 KR1020070049239A KR20070049239A KR101070628B1 KR 101070628 B1 KR101070628 B1 KR 101070628B1 KR 1020070049239 A KR1020070049239 A KR 1020070049239A KR 20070049239 A KR20070049239 A KR 20070049239A KR 101070628 B1 KR101070628 B1 KR 101070628B1
- Authority
- KR
- South Korea
- Prior art keywords
- value
- input
- unit
- seed value
- input value
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2048—Display of intermediate tones using dithering with addition of random noise to an image signal or to a gradation threshold
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
Claims (21)
- 입력되는 영상에 디더링을 수행하는 영상처리장치에 있어서,영상을 이루는 복수의 픽셀 중 단위영역 내의 픽셀 중 어느 하나의 픽셀에 대한 마스크의 시드값 산출을 위한 입력값이 저장되는 입력값저장부와;상기 단위영역 내의 픽셀 중 다른 라인의 픽셀에 대하여 상기 입력값저장부에 저장된 상기 입력값에 기초하여 복수의 마스크 중 당해 픽셀에 대응하는 마스크의 시드값을 산출하는 시드값생성부를 포함하는 것을 특징으로 하는 영상처리장치.
- 제1항에 있어서,상기 시드값생성부는 선형 피드백 시프트 레지스터(Linear Feedback Shift Register: LFSR)를 포함하는 것을 특징으로 하는 영상처리장치.
- 제2항에 있어서,상기 시드값생성부는 상기 입력값에 기초하여 상기 선형 피드백 시프트 레지스터를 수행하고, 상기 선형 피드백 시프트 레지스터를 수행하여 출력된 출력값에 기초하여 상기 마스크의 시드값을 생성하는 것을 특징으로 하는 영상처리장치.
- 제3항에 있어서,상기 시드값생성부는 인접한 단위영역과 랜덤한 마스크의 시드값이 산출되도 록 이전 단위영역의 출력값을 피드백 받는 것을 특징으로 하는 영상처리장치.
- 제4항에 있어서,상기 입력값저장부에 저장된 입력값은 프레임입력값과, 라인입력값과, 픽셀입력값 중 적어도 하나를 포함하며,상기 시드값생성부는 상기 입력값저장부에 저장된 프레임입력값과, 라인입력값과, 픽셀입력값 중 어느 하나를 이전 단위영역의 출력값으로 업데이트 하여, 마스크의 시드값을 변경하여 산출하는 것을 특징으로 하는 영상처리장치.
- 제5항에 있어서,입력되는 영상의 픽셀수를 카운트하는 픽셀계수부를 포함하고;상기 시드값생성부는 상기 픽셀계수부를 통해 카운트 된 픽셀수에 기초하여 상기 단위영역의 주기에 포함되었는지 여부를 판단하고, 새로운 단위영역인 경우 상기 픽셀입력값을 업데이트 하는 것을 특징으로 하는 영상처리장치.
- 제5항에 있어서,입력되는 영상의 라인수를 카운트하는 라인계수부를 더 포함하고;상기 시드값생성부는 상기 라인계수부를 통해 카운트 된 라인수에 기초하여 상기 단위영역의 주기에 포함되었는지 여부를 판단하고, 새로운 단위영역인 경우 상기 라인입력값을 업데이트 하는 것을 특징으로 하는 영상처리장치.
- 제5항에 있어서,입력되는 영상의 프레임수를 카운트하는 프레임계수부를 더 포함하고;상기 시드값생성부는 상기 프레임계수부를 통해 카운트 된 프레임수에 기초하여 상기 단위영역의 주기에 포함되었는지 여부를 판단하고, 새로운 단위영역인 경우 상기 프레임입력값을 업데이트 하는 것을 특징으로 하는 영상처리장치.
- 제1항에 있어서,상기 입력값저장부에 저장된 입력값은 사용자가 설정하는 것을 특징으로 하는 영상처리장치.
- 제1항에 있어서,상기 시드값생성부를 통해 산출된 마스크의 시드값을 이용하여 디더링을 처리하는 디더링 처리부를 더 포함하는 것을 특징으로 하는 영상처리장치.
- 제10항에 있어서,상기 디더링처리부를 통해 디더링 처리된 영상신호가 표시되는 디스플레이부를 더 포함하는 것을 특징으로 하는 영상처리장치.
- 입력되는 영상에 디더링을 수행하는 영상처리장치에 있어서,영상을 이루는 복수의 픽셀 중 단위영역 내의 픽셀 중 어느 하나의 픽셀에 대한 마스크의 시드값 산출을 위한 입력값이 저장되는 입력값저장부와;상기 단위영역 내의 픽셀 중 다른 프레임의 픽셀에 대하여 상기 입력값저장부에 저장된 상기 입력값에 기초하여 복수의 마스크 중 당해 픽셀에 대응하는 마스크의 시드값을 산출하는 시드값생성부를 포함하는 것을 특징으로 하는 영상처리장치.
- 입력되는 영상에 디더링을 수행하는 영상처리장치의 제어방법에 있어서,영상을 이루는 복수의 픽셀 중 단위영역 내의 픽셀 중 어느 하나의 픽셀에 대한 마스크의 시드값 산출을 위한 입력값을 저장하는 단계와;상기 단위영역 내의 픽셀 중 다른 라인의 픽셀에 대하여 상기 저장된 입력값에 기초하여 복수의 마스크 중 당해 픽셀에 대응하는 마스크의 시드값을 산출하는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
- 제13항에 있어서,상기 시드값을 산출하는 단계는,선형 피드백 시프트 레지스터(Linear Feedback Shift Register: LFSR)를 이용하여 산출되는 것을 특징으로 하는 영상처리장치의 제어방법
- 제14항에 있어서,상기 시드값을 산출하는 단계는,상기 입력값에 기초하여 상기 선형 피드백 시프트 레지스터를 수행하는 단계와,상기 선형 피드백 시프트 레지스터를 수행하여 출력된 출력값에 기초하여 상기 마스크의 시드값을 생성하는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
- 제15항에 있어서,상기 시드값을 산출하는 단계는,인접한 단위영역과 랜덤한 마스크의 시드값이 산출되도록 이전 단위영역의 출력값을 피드백 받는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
- 제16항에 있어서,상기 입력값은 프레임입력값과, 라인입력값과, 픽셀입력값 중 적어도 하나를 포함하며,상기 시드값을 산출하는 단계는,상기 저장된 프레임입력값과, 라인입력값과, 픽셀입력값 중 어느 하나를 이전 단위영역의 출력값으로 업데이트 하여, 마스크의 시드값을 변경하여 산출하는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
- 제17항에 있어서,입력되는 영상의 픽셀수를 카운트하는 단계를 포함하고;상기 시드값을 산출하는 단계는,상기 카운트 된 픽셀수에 기초하여 상기 단위영역의 주기에 포함되었는지 여부를 판단하는 단계와;새로운 단위영역인 경우 상기 픽셀입력값을 업데이트 하는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
- 제17항에 있어서,입력되는 영상의 라인수를 카운트하는 단계를 더 포함하고;상기 시드값을 산출하는 단계는,상기 카운트 된 라인수에 기초하여 상기 단위영역의 주기에 포함되었는지 여부를 판단하는 단계와;새로운 단위영역인 경우 상기 라인입력값을 업데이트 하는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
- 제17항에 있어서,입력되는 영상의 프레임수를 카운트하는 단계를 더 포함하고;상기 시드값을 산출하는 단계는,상기 카운트 된 프레임수에 기초하여 상기 단위영역의 주기에 포함되었는지 여부를 판단하는 단계와;새로운 단위영역인 경우 상기 프레임입력값을 업데이트 하는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
- 입력되는 영상에 디더링을 수행하는 영상처리장치의 제어방법에 있어서,영상을 이루는 복수의 픽셀 중 단위영역 내의 픽셀 중 어느 하나의 픽셀에 대한 마스크의 시드값 산출을 위한 입력값을 저장하는 단계와;상기 단위영역 내의 픽셀 중 다른 프레임의 픽셀에 대하여 상기 저장된 입력값에 기초하여 복수의 마스크 중 당해 픽셀에 대응하는 마스크의 시드값을 산출하는 단계를 포함하는 것을 특징으로 하는 영상처리장치의 제어방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070049239A KR101070628B1 (ko) | 2007-05-21 | 2007-05-21 | 영상처리장치 및 그 제어방법 |
US11/960,780 US8305643B2 (en) | 2007-05-21 | 2007-12-20 | Image processing apparatus and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070049239A KR101070628B1 (ko) | 2007-05-21 | 2007-05-21 | 영상처리장치 및 그 제어방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080102602A KR20080102602A (ko) | 2008-11-26 |
KR101070628B1 true KR101070628B1 (ko) | 2011-10-07 |
Family
ID=40072453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070049239A KR101070628B1 (ko) | 2007-05-21 | 2007-05-21 | 영상처리장치 및 그 제어방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8305643B2 (ko) |
KR (1) | KR101070628B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11410078B2 (en) * | 2019-03-11 | 2022-08-09 | Nxp B.V. | Method and data processing system for making machine learning model more resistent to adversarial examples |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000293149A (ja) * | 1999-04-02 | 2000-10-20 | Toshiba Corp | 中間階調制御装置 |
KR20030086854A (ko) * | 2002-05-07 | 2003-11-12 | 주식회사 대우일렉트로닉스 | 랜덤한 디더 패턴을 이용한 디더링 장치 |
KR20050032847A (ko) * | 2003-10-02 | 2005-04-08 | 엘지전자 주식회사 | 계조 처리 방법 |
KR20050101442A (ko) * | 2004-04-19 | 2005-10-24 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 화상 처리 장치 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6795085B1 (en) * | 1997-03-14 | 2004-09-21 | Texas Instruments Incorporated | Contouring reduction in SLM-based display |
US6028677A (en) * | 1997-09-16 | 2000-02-22 | Hewlett-Packard Co. | Method and apparatus for converting a gray level pixel image to a binary level pixel image |
US6008794A (en) * | 1998-02-10 | 1999-12-28 | S3 Incorporated | Flat-panel display controller with improved dithering and frame rate control |
US6219838B1 (en) * | 1998-08-24 | 2001-04-17 | Sharewave, Inc. | Dithering logic for the display of video information |
US7046098B2 (en) * | 2001-11-27 | 2006-05-16 | Texas Instruments Incorporated | All-digital frequency synthesis with capacitive re-introduction of dithered tuning information |
JP4052480B2 (ja) * | 2002-10-07 | 2008-02-27 | 小林 朗 | 疑似乱数発生方法、疑似乱数発生器、及び疑似乱数発生プログラム |
EP1580715B1 (en) * | 2004-03-18 | 2008-11-12 | LG Electronics Inc. | Plasma display apparatus and image processing method suitable thereto |
US8284217B2 (en) * | 2006-01-27 | 2012-10-09 | Au Optronics Corp. | Method for generating a dynamic index |
US7580157B2 (en) * | 2006-08-30 | 2009-08-25 | Ati Technologies Ulc | High-pass dither generator and method |
-
2007
- 2007-05-21 KR KR1020070049239A patent/KR101070628B1/ko active IP Right Grant
- 2007-12-20 US US11/960,780 patent/US8305643B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000293149A (ja) * | 1999-04-02 | 2000-10-20 | Toshiba Corp | 中間階調制御装置 |
KR20030086854A (ko) * | 2002-05-07 | 2003-11-12 | 주식회사 대우일렉트로닉스 | 랜덤한 디더 패턴을 이용한 디더링 장치 |
KR20050032847A (ko) * | 2003-10-02 | 2005-04-08 | 엘지전자 주식회사 | 계조 처리 방법 |
KR20050101442A (ko) * | 2004-04-19 | 2005-10-24 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 화상 처리 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20080292203A1 (en) | 2008-11-27 |
US8305643B2 (en) | 2012-11-06 |
KR20080102602A (ko) | 2008-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100889429B1 (ko) | 플라즈마 디스플레이 장치 및 그 구동 방법 | |
JP2005024717A (ja) | ディスプレイ装置およびディスプレイの駆動方法 | |
US7580044B2 (en) | Method and apparatus for non-linear dithering of images | |
JP2004126591A (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
JP2009109694A (ja) | 表示装置 | |
WO2011086877A1 (ja) | 映像処理装置及び映像表示装置 | |
KR101070628B1 (ko) | 영상처리장치 및 그 제어방법 | |
JP3473454B2 (ja) | マトリクス型表示装置の映像信号処理回路及び映像信号処理方法 | |
US20130235061A1 (en) | Video processing apparatus and system for correcting video signal | |
US8125436B2 (en) | Pixel dithering driving method and timing controller using the same | |
US7710358B2 (en) | Image display apparatus for correcting dynamic false contours | |
JPH09274467A (ja) | ディスプレイ装置の動画補正用動き量検出回路 | |
WO2006022264A1 (ja) | 画像表示装置およびその駆動方法 | |
KR100403698B1 (ko) | 다계조 화상 표시 방법 및 그 장치 | |
KR100848093B1 (ko) | 액정 표시 장치의 디더링 장치 및 디더링 방법 | |
KR20070074127A (ko) | 플라즈마 디스플레이 장치 및 그 화상처리 방법 | |
KR20010064125A (ko) | 의사 윤곽 보상 장치 | |
US20060214887A1 (en) | Image display method and image display apparatus | |
JP2013088745A (ja) | 液晶表示装置 | |
JP2012095035A (ja) | 画像処理装置及びその制御方法 | |
JP2820036B2 (ja) | ディスプレイ装置の階調補正回路 | |
JPH117266A (ja) | ディスプレイパネルの映像表示方式およびその装置 | |
JP2008020574A (ja) | 液晶2画面表示装置 | |
JP3234422B2 (ja) | 疑似階調処理装置 | |
KR20060088671A (ko) | 플라즈마 디스플레이 패널의 비디오 데이터 처리장치 및방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140828 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150828 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160830 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170830 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180830 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190829 Year of fee payment: 9 |