KR101070124B1 - 능동 매트릭스 디스플레이 및 그의 제조 방법 - Google Patents

능동 매트릭스 디스플레이 및 그의 제조 방법 Download PDF

Info

Publication number
KR101070124B1
KR101070124B1 KR1020067000808A KR20067000808A KR101070124B1 KR 101070124 B1 KR101070124 B1 KR 101070124B1 KR 1020067000808 A KR1020067000808 A KR 1020067000808A KR 20067000808 A KR20067000808 A KR 20067000808A KR 101070124 B1 KR101070124 B1 KR 101070124B1
Authority
KR
South Korea
Prior art keywords
display
active matrix
driver circuit
conductor line
matrix display
Prior art date
Application number
KR1020067000808A
Other languages
English (en)
Other versions
KR20060058677A (ko
Inventor
스티븐 씨 디안
Original Assignee
치메이 이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 치메이 이노럭스 코포레이션 filed Critical 치메이 이노럭스 코포레이션
Publication of KR20060058677A publication Critical patent/KR20060058677A/ko
Application granted granted Critical
Publication of KR101070124B1 publication Critical patent/KR101070124B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/14—Solving problems related to the presentation of information to be displayed

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

능동 매트릭스 디스플레이는 디스플레이 기판위 및 디스플레이 영역(63)의 외곽에서 디스플레이의 에지를 따라 연장되는 컨덕터 라인(62a,62b,62c)을 구비한다. 이들 컨덕터 라인은 픽셀 어레이를 정의하는 박막층에 추가되는 적어도 하나의 층(90)을 포함한다. 로우 드라이버 회로 및/또는 컬럼 드라이버 회로는 디스플레 영역의 외곽의 공통 기판상에 제공되고, 컨덕터 라인과 접속되는 부분(40,50)을 포함한다. 저 저항 라인을 형성하기 위해 컨덕터 라인을 위한 전용 프로세스가 이용될 수 있다. 이들은 공통 기판상에 로우 또는 컬럼 드라이버 회로를 집적화하거나 실장하는데 도움을 준다.

Description

능동 매트릭스 디스플레이 및 그의 제조 방법{ACTIVE MATRIX DISPLAY}
본 발명은 능동 매트릭스 디스플레이에 관한 것이다.
능동 매트릭스 액정 디스플레이(Active Matrix Liquid Crystal Display ; AMLCD)는 잘 알려진 예시적인 능동 매트릭스 디스플레이이다. 그러한 디스플레이에 서는, 능동 평판과 수동 평판 사이에 액정이 샌드위치된다. 능동 평판은 액정에 전장을 인가하기 위한 다수의 전극을 포함하며, 그 전극들은 전반적으로 어레이로 배열된다. 로우 및 컬럼 전극은 픽셀 전극의 로우 및 컬럼을 따라 연장되며, 각각의 픽셀 전극을 구동하는 박막 드라이브 트랜지스터에 의해 픽셀에 데이터 신호를 제공하는데 이용된다.
드라이브 트랜지스터에 추가하여, 또한 각 픽셀은 픽셀상의 대전을 유지시키는 커패시터를 포함한다.
한가지 어려운점은 입력 신호를 디코딩하고 로우 및 컬럼 전극을 구동하는 필수적인 회로를 제공하는데 있다. 일반적으로, 그러한 드라이버 회로는 픽셀 어레이의 외곽 주변에 배열된다. 이에 따라, 픽셀 어레이는 유리 기판상에 형성될 수 있게 되며, 집적 회로를 이용하여 로우 및 컬럼 드라이버 회로가 전용 프린트 회로 보드 또는 예를 들어 다른 캐리어-호일(carrier-foil)상에 형성될 수 있게 된다.
최근에, AMLCD의 유리상에 드라이버 IC의 일부 기능들을 집적화시키는데 있어서 저온 폴리실리콘(Low Temperature Polysilicon : LTPS) 또는 마이크로결정 실리콘을 이용하는 것에 대해 대단한 관심이 집중되고 있다. 집적화는 IC 원가를 어느정도 절감하는데 도움을 주며, 디스플레이를 보다 소형으로 할 수 있게 한다. 예를 들어, 컬럼 드라이버 회로 및 로우 드라이버 회로에서 이용되는 디지털-아날로그 변환기(Digital to Analogue converter : DAC)를 기판상에 집적화하는 것이 고려되었다.
대안적으로, 디스플레이의 에지상에 로우 드라이버 칩을 실장함으로서, 집적 회로를 유지시키되 개별적 PCB 또는 호일 캐리어에 대한 필요성을 제거하는 것이 제안된다.
그러나, 이러한 방식은 전용 로우 드라이버 PCB에 대한 필요성을 없애는 반면, PCB 상의 접속에 비해 저항성 접속(유리 기판상의 금속 트랙)의 증가를 초래한다. 이러한 증가된 저항은 가시적으로 인지할 수 있는 아티팩트(artifact)를 발생할 수 있다.
본 발명에 따르면, 공통 기판상에 제공되는 픽셀 어레이 - 각 픽셀은 디스플레이 소자와 스위칭 장치를 포함하고, 픽셀 어레이는 디스플레이 영역을 정의하며, 픽셀들은 다수의 박막층으로 형성됨 - 와, 픽셀에 디스플레이 소자를 구동하기 위한 신호를 제공하는 컬럼 드라이버와, 픽셀에 그 픽셀의 스위칭 장치를 제어하는 신호를 제공하는 로우 드라이버 회로를 포함하되, 디스플레이는 공통 기판상의 디스플레이의 에지를 따라 연장되고 디스플레이 영역의 외곽에 위치한 적어도 하나의 컨덕터 라인을 더 포함하고, 적어도 하나의 컨덕터 라인은 픽셀 어레이를 정의하는 다수의 박막 필름층에 부가되는 적어도 하나의 층을 포함하고, 로우 드라이버 회로와 컬럼 드라이버 회로중 적어도 하나는 디스플레이 영역 외곽의 공통 기판상에 제공되고 적어도 하나의 컨덕터 라인에 접속된 부분을 포함하는 능동 매트릭스 디스플레이를 제공한다.
이 장치에 있어서, 추가적인 컨덕터 라인은 픽셀 어레이의 형성후에 형성된다. 이것이 의미하는 것은, 저 저항 라인을 형성하기 위해 및 저 저항 접속이 이루어질 수 있도록 하는데 전용 프로세스를 이용할 수 있다는 것이다. 이들은 공통 기판상에 로우 또는 컬럼 드라이버 회로를 집적화하거나 실장하는 것을 보조한다.
로우 드라이버 회로 및/또는 컬럼 드라이버 회로는 기판상에 실장되어 저 저항 라인 또는 라인들에 접속되는 집적 회로(칩)를 가질 수 있다.
하나 이상의 컨덕터 라인들은 디스플레이의 측부 에지와 평행하게 될 수 있고, 로우 드라이버 회로는 이러한 라인 또는 라인들에 접속될 수 있다. 부가적으로 또는 그 대신에, 하나 이상의 컨덕터 라인이 디스플레이의 상부/하부 에지와 평행하게 될 수 있고, 컬럼 드라이버 회로가 이 라인 또는 라인들에 접속될 수 있다.
컬럼 드라이버 회로는 기판상에 실장된 컬럼 드라이버 집적 회로에 접속된 컬럼 드라이버 인쇄 회로 보드를 더 포함한다. 컬럼 드라이버 PCB는 다른 디스플레이 전자 장치에 기판의 인터페이스를 제공하고, 개별적 로우 드라이버 PCB가 방지될 수 있다.
적어도 하나의 컨덕터 라인은 다수의 박막 층 중 하나 이상의 층 또는 인쇄 라인에 의해 정의된 지지부상에 형성되는 도금 라인(plate line)일 수 있다.
저 저항 라인은, 예를 들어, 전원 공급 라인 전압 또는 클럭 신호 라인을 유지하는데 이용될 수 있다. 또한, 각 픽셀이 디스플레이 소자와 공통 저장 커패시터 라인 사이에 접속된 저장 커패시터를 가지고 있는 구조에서는, 저 저항 라인이 저장 커패시터 라인 전압을 유지시킬 수 있다.
본 발명은, 기판의 디스플레이 영역내의 공통 전극상에 픽셀 어레이 - 각 픽셀은 디스플레이 소자 및 스위칭 장치를 포함함 - 를 형성하는 단계와, 그 다음에, 디스플레이의 에지를 따라 연장되는 적어도 하나의 컨덕터를 공통 전극위 및 디스플레이 영역의 외곽에 형성하는 단계, 및 로우 드라이버 회로 또는 컬럼 드라이버 회로를 적어도 하나의 컨덕터 라인에 연결하는 단계를 포함하는, 능동 매트릭스 디스플레이의 제조 방법을 제공한다.
본 발명에 대한 보다 나은 이해를 위해 첨부 도면을 참조하여 실시예를 예시적으로 설명할 것이다.
도 1은 알려진 액정 픽셀 회로를 도시한 도면,
도 2는 액정 디스플레이의 전반적 구성을 도시한 도면,
도 3은 종래 구성의 로우 및 컬럼 드라이버 회로를 도시한 도면,
도 4는 본 발명에 따른 로우 및 컬럼 드라이버 회로의 구성을 도시한 도면,
도 5는 본 발명의 디스플레이에 이용되는 박막층을 예시적으로 도시한 도면,
도 6은 능동 매트릭스 어레이에 이용되는 층의 단면을 예시적으로 도시한 도면,
도 7은 본 발명을 구현하는데 도 6의 층이 어떻게 이용될 수 있는 지를 나타낸 도면.
도면은 축척으로 도시된 것은 아니다. 서로 다른 도면내의 유사하거나 대응하는 부품은 동일한 참조 번호가 부여된다.
도 1은 능동 매트릭스 액정 디스플레이에 대한 종래의 픽셀 구조를 도시한 도면이다. 디스플레이는 로우 및 컬럼의 픽셀 어레이로서 배열된다. 각 픽셀 로우는 공통 로우 컨덕터(10)를 공유하고, 각 픽셀 컬럼은 공통 컬럼 컨덕터(12)를 공유한다. 각 픽셀은 공통 컨덕터(12)와 공통 전극(18) 사이에 직렬 배열된 박막 트랜지스터(14)와 액정 셀(16)을 포함한다. 트랜지스터(14)는 로우 컨덕터(10)상에 제공된 신호에 의해 스위칭 온 및 스위칭 오프된다. 로우 컨덕터(10)는 관련된 픽셀 로우의 각 트랜지스터(14)의 게이트(14a)에 접속된다. 또한, 각 픽셀은 다음 로우 전극, 이전 로우 전극 또는 개별 커패시터 전극에 대한 일측 단부(22)에 접속된 저장 커패시터(20)를 포함한다. 이 커패시터(20)는 드라이드 전압을 저장하며, 그에 따라 트랜지스터(14)가 턴오프된 후에도, 액정 셀(16)의 양단에 소정 신호가 유지된다.
액정 셀(16)을 원하는 전압으로 구동하여 필요한 그레이 레벨을 얻기 위해, 적절한 아날로그 신호가 컬럼 컨덕터(12)상에 제공되고, 그와 동시에 로우 컨덕터(10)상에 로우 어드레스 펄스가 제공된다. 이러한 로우 어드레스 펄스는 박막 트랜지스터(14)를 턴온시키고, 그에 의해 컬럼 컨덕터(12)는 액정셀(16)에 원하는 전압을 대전시키고, 저장 커패시터(20)에 동일한 전압을 대전시킨다. 로우 어드레스 펄스의 종단에서 트랜지스터(14)는 턴 오프되고, 다른 로우가 어드레스되고 있는 중에, 저장 커패시터(20)는 셀(16) 양단에 소정 전압을 유지시킨다. 저장 커패시터(20)는 액정 누설 효과를 감소시키고, 액정셀 커패시턴스의 전압 의존성에 기인한 픽셀 커패시턴스의 확률이 높은 변동을 감소시킨다.
로우는 연속적으로 어드레스되고, 그에 따라, 모든 로우는 하나의 프레임 기간내에 어드레스되고, 후속하는 프레임 기간내에 리프레쉬(refresh)된다.
도 2에 도시된 바와 같이, 디스플레이 픽셀의 어레이(34)에 대한 로우 어드레스 신호는 로우 드라이버 회로(30)에 의해 제공되고, 픽셀 드라이브 신호는 컬럼 어드레스 회로(32)에 의해 제공된다. 로우 어드레스 회로는 타이밍 회로를 필수적으로 포함하고, 컬럼 어드레스 회로는 디지털-아날로그 변환기(Digital to Analogue converter : DAC)를 필수적으로 포함하며, 디지털-아날로그 변환기는 디지털 제어 신호, 예를 들어, 6비트 제어 신호를, DAC와 관련된 컬럼 컨덕터(12)를 구동하는 적절한 아날로그 레벨로 변환한다.
도 3은 종래 구성의 로우 및 컬럼 드라이버 회로를 도시한 도면이다. 로우 드라이버 회로는 다수의 로우 드라이버 칩(40)을 포함하며, 각 칩은, 구리 도전성 트랙을 지탱하는 가요성 호일일 수 있는 그들 자신의 지지부(42)상에 실장된다. 가요성 호일은 구부러질 수 있으며, 그에 따라 부품들은 디스플레이 기판의 에지를 따라 배치되며, 그러므로, 디스플레이 모듈의 풋프린트(footprint)를 크게 증가시키지 못한다. 호일(42)은 디스플레이 기판(44)(특히, 로우 컨덕터)에 접속되고, 다른 부품을 지지하는 로우 인쇄 회로 보드(46)에 접속되는 접속 포인트 어레이를 가진다. 유사하게, 컬럼 드라이버 회로는 다수의 컬럼 드라이버 칩(50)을 포함하며,각 칩은 그들 자신의 가요성 호일(52)상에 실장된다. 호일(52)은 디스플레이 기판(44)(특히 컬럼 컨덕터)에 접속되고, 다른 부품을 지지하는 컬럼 인쇄 회로 보드(56)에 접속되는 접속 포인트 어레이를 가진다. 물론, 칩(40,50)은 디스플레이 기판과 PCB(46,56) 사이의 (가요성) 커넥터 뱅크를 가진 PCB 상에 실장된다.
가요성 호일상의 구리 트랙은 로우 및 컬럼 드라이버 칩과 디스플레이 기판 사이, 및 로우 및 컬럼 드라이버 칩과 PCB 사이에 양호한 접속을 제공한다.
로우 및/또는 컬럼 드라이버 회로의 적어도 일부가 픽셀 어레이와 동일한 기판상에 형성될 수 있게 하는 다양하게 제안된 아키텍쳐들이 있다. 이에 따라, 로우 및/또는 컬럼에 대한 개별적 PCB에 대한 필요성이 제거될 수 있다.
한가지 가능한 경우는 픽셀 어레이를 형성하는데 이용된 것과 동일한 박막 기술을 이용하여 유리 기판상에 집적 회로를 만드는 것이다. 다른 가능한 경우는, 디스플레이의 에지상에 로우 드라이버 칩을 실장하는 것이다. 그러나, 유리 기판상의 금속 트랙의 높은 저항은 특히 대형 디스플레이에 대해 한계가 있다.
도 4는 본 발명에 따른 로우 및 컬럼 드라이버 회로의 구조를 도시한 도면이다. 로우 및 컬럼 드라이버 칩(40,50)은 디스플레이 기판(44)상에 실장된다. 이에 따라 로우 드라이버 PCB에 대한 필요성이 완벽하게 제거될 수 있다. 도 4에 도시된 바와 같이, 컬럼 드라이버는 디스플레이 기판(44)에 대한 커넥터(60)를 가진 단순화된 컬럼 드라이버 PCB(58)를 이용한다.
유리 기판상의 고 저항성 접속 문제를 극복하기 위하여, 공통 기판의 위 및 디스플레이 영역의 외곽에 하나 이상의 디스플레이 에지를 따라 연장되는 하나 이상의 컨덕터 라인(62a, 62b)이 제공된다.
도시된 예시에서, 2개의 컨덕터 라인(62a,62b)은 로우 드라이버 칩(40)에 인접한 디스플레이의 일측 측부 에지에 도시되고, 하나의 컨덕터 라인(62c)이 컬럼 드라이버 칩(50)에 인접한 디스플레이의 상부 측부 에지에 도시된다. 이러한 컨덕터는 저 저항 상호 접속을 제공하고, 박막 제조 프로세스 이후에 도금(plating) 또는 인쇄 기술에 의해 추가되며, 그에 따라 그들은 복잡하지 않으며, 어레이 제조 프로세스의 원가를 상승시키지 않는다.
이러한 방식에 있어서, 이들 추가적인 컨덕터 라인은, 픽셀 어레이를 정의하는 다수의 박막층에 추가되는 인쇄되거나 도금 층을 가진다. 그러나, 하나 이상의 박막층이 인쇄되거나 도금된 층과 조합되어, 저 저항 추가 컨덕터 라인을 정의한다. 추가적인 컨덕터 라인 또는 라인들은 픽셀 어레이의 형성후에 형성된다. 이것은, 저 저항 라인을 형성하고, 저 저항 접속이 이루어질 수 있도록 하는데 전용 프로세스가 이용될 수 있음을 의미한다. 이들은 공통 기판상에 로우 또는 컬럼 드라이버 회로를 집적화시키는데 도움을 준다.
저 저항 컨덕터 라인 또는 라인들은 픽셀 어레이의 박막층중 적절하게 패터닝된 층위에 도금될 수 있으며, 또는 인쇄될 수 있다.
예를 들어, 저 저항 라인은 전원 공급 라인 전압과, 클럭 신호 라인 및/또는 공통 저장 커패시터 라인을 유지하는데 이용될 수 있다(도 1의 참조번호 22).
본 발명은 많은 다른 유형의 액정 디스플레이에 적용될 수 있다. 필드 차폐형 픽셀 고안에 대해 이하에서 단지 예시적으로 설명할 것이다. 이러한 유형의 픽셀 구조에 있어서, 픽셀 전극은 로우 및 컬럼 컨덕터(10,12)와 오버랩되며, 그에 따라 로우 및 컬럼 컨덕터와 픽셀 전극간에는 갭(gap)이 존재하지 않게 되는데, 그렇지 않을 경우에는 차폐가 필요하게 된다. 이에 따라 높은 개구의 픽셀이 생성된다.
도 5에는 FSP 패널의 TFT(14)를 통한 단면이 도시되는데, 이때, 능동 매트릭스 스위칭 장치로서 백 채널 에치(Back Channel Etch : BCE) 하부 게이트 TFT가 이용된다.
픽셀 전극(70)은 도 5에 도시된 바와 같이 로우 컨덕터와 오버랩되며, 또한 컬럼 컨덕터(12)와 오버랩된다(도 5에 도시되지 않음). 금속 로우 및 컬럼 컨덕터 (10,20)는 광 통로를 차단한다. 픽셀 전극(70)은 폴리머층(72)상에 제공되어 폴리머층(72)내의 비아(76)를 통해 TFT(14)의 드레인(74)과 접촉한다.
도 5에 도시된 하부 게이트 TFT(14)는 로우 컨덕터(10)와 통합된 금속 게이트를 포함한다. 게이트 유전층(11)은 게이트위에 위치하며, 그의 상부에는 실리콘(비정질 또는 폴리결정질) 트랜지스터 몸체(78)가 형성된다. 소오스 및 드레인(80,74)은 컬럼 컨덕터(12)와 통합된 상부 금속층에 의해 정의된다.
많은 다른 픽셀 고안이 있으며, 보다 세부적인 것에 대해서는 본 출원에서는 언급하지 않을 것이다. 예를 들어, 도 6에는 도금을 이용하여 디스플레이 외곽에 저 저항 라인이 형성될 수 있도록 하기 위해 도 5의 박막층을 패터닝할 수 있는 방법이 도시된다.
저 저항 라인(62a)은 로우/게이트 전극층(10)으로 하향 연장되는 ITO 픽셀 전극층(70)의 소정 영역상에 형성된다. 이러한 기판 영역에서는 다른 TFT층이 형성되지 않는다.
또한, 저 저항 라인(62b)은 ITO 픽셀 전극층(70)의 소정 영역상에 형성되고, 금속 드레인/소오스 및 컬럼 전극층(74,80)으로 하향 연장된다. 기판의 이 영역에 있어서, 드레인 소오스층이 게이트 전극(11)상에 직접 형성될 수 있지만, TFT 층의 프로세싱에서는 (추가적인 마스크 단계를 도입하지 않고는) 이러한 것이 허용되지 않으며, 다른 트랜지스터 층이 층(74,80) 아래에 잔류할 수 있다.
2가지 경우 모두에 있어서, ITO 웰(well)은 도금 전극으로서 작용하며, 그에 따라 대형 저 저항 도금 영역(90)이 형성될 수 있다. ITO 패드의 상부 폭은 저 저 항 라인의 원하는 폭을 정의하도록 선택되며, 그 깊이는 도금 프로세스에 의해 제어된다. 칩 패드는 도금된 영역상에 직접 접착될 수 잇다. 도금 금속은 전형적으로 구리일 수 있다.
도 6의 저 저항 라인(62b)으로 인해 로우 컨덕터는 하부를 통과할 수 있게 되며(도 6에 도시되지 않음), 그에 따라 로우 칩은, 종래의 방식으로 일련의 비아를 통해 로우 컨덕터와 접촉을 이룰 수 있게 된다.
도 6에 도시된 바와 같이 비아로의 도금은 하부 로우 또는 컬럼 컨덕터에 대한 접속이 이루어질 수 있게 한다. 이것이 필요치 않으면, 예를 들어, 저 저항 라인이 로우 또는 컬럼 드라이버 칩으로의 전력 공급을 위한 것이면, ITO 라인은 폴리머층(72)의 상부상에 형성될 수 있으며, 비아는 필요치 않게 된다. 이러한 ITO 라인은 도 6에 도시된 바와 동일한 방식으로 도금된다.
폴리머층(72)의 에칭은, 금속층에 도달하면 중지시키는 에칭제를 이용하여 양 라인에 대해 단일의 단계로 형성될 수 있다. 물론, 이것은 ITO 픽셀 전극을 TFT 드레인에 접속시키는데 이용되는 웰(76)의 형성을 위해 이용되는 것과 동일한 프로세스일 수 있다. 따라서, TFT 어레이의 제조를 위해 필요한 통상적인 TFT 프로세스를 이용하여 도금 동작을 위한 지지부가 형성될 수 있다.
저 저항 라인은, 전형적으로, 로우 신호를 유지시키기 위한 것이 아니라 그 대신에 전력 공급 라인, 클럭 신호 또는 공통 전극 접속을 유지시키기 위한 것이다.
도 7에는 2개의 로우 드라이버 칩(40)의 단순화된 구조가 도시된다. 예를 들어, 각 칩(40)은 라인(62a)으로 부터 그의 접속 패드중 한 패드로의 클럭 신호와 라인(62b)로 부터의 전력 공급을 수신할 수 있다. 칩은 라인(62a, 62b)으로 부터의 스퍼(spur)위에 직접 실장된다. 로우 컨덕터는 (도 6에 도시된 바와 같이) 라인(62b) 아래를 통과하며, 종래의 호일이 로우 컨덕터와 접속되는 것과 동일한 방식으로 칩과 접속된다.
저 저항 라인(62c)과의 접속을 위해 동일한 원리가 이용될 수 있으며, 이에 대해서는 더 이상 설명하지 않겠다.
인쇄를 이용하면, 상술한 바와 같이, 도금시에 필요한 금속 지지부에 대한 필요성이 제거된다. 그러므로, 이러한 인쇄는 층(72) 위에 직접 실행된다.
상술한 예시에 있어서, 로우 및 컬럼 드라이버 칩은 디스플레이 기판상에 실장되는 것으로 도시된다. 그러나, 본 발명은, 로우 또는 컬럼 드라이버 회로의 일부가 픽셀 어레이의 박막층으로 부터 형성되는 경우에 이용될 수 있다. 그 다음 추가적인 컨덕터가 이 회로위에 위치함으로서 저 저항 상호 접속이 제공된다. 따라서, 본 발명에 따르면, 전반적으로, 로우 및/또는 컬럼 드라이버 회로의 적어도 일부가 디스플레이 영역 외곽의 공통 전극상에 제공되어 저 저항 컨덕터 라인과 접속되고, 이 부분은, 예를 들어, 집적 회로(칩) 및/또는 다른 부품일 수 있다.
저 저항 라인 또는 라인들은, 능동 매트릭스 기판이 형성되고 난 후 및 셀 제조전, 또는 셀 제조 후 (즉, 액정 층이 샌드위치되어 있는 상부 및 하부 기판의 어셈블링후)에 형성될 수 있다. 셀 제조후에 라인들이 추가되는 경우, 셀 제조 프로세스와의 호환성이 필요치 않기 때문에 프로세스의 넓은 범위가 이용될 수 있다.
상술한 바와 같이, 저 저항 라인은 도금 또는 인쇄에 의해 형성될 수 있지만, 다른 프로세스도 이용될 수 있다. 적절한 도금 프로세스는, 능동 도금의 에지상의 금속 지지 구조상에 추가 금속을 전기 증착 또는 무전기(electroless) 증착하는 것일 수 있다. 상술한 바와 같이, 이러한 지지 구조는 로우 컨덕터 및/또는 컬럼 컨덕터의 금속층을 이용할 수 있다. 로우 컨덕터는, 전형적으로, 약 300nm의 두께를 가지며, 구리 도금 욕조내에 완성된 셀의 에지를 담금에 의해 5-20미크론 두께의 구리층과 함께 도금될 수 있다. 구리가 기존의 컨덕터상에 선택적으로 도금됨으로서, 추가적인 패터닝 프로세스가 필요치 않게 된다. 또한, 도금 프로세스는 배치(batch) 프로세스에서 한번에 많은 도금을 위해 실행될 수 있다.
수동층이 저 저항 라인상에 제공되어, 금속의 후속하는 부식을 방지할 수 있으며, 이것은 IC 칩이 유리 기판상에 실장된 후에 적용될 수 있다.
인쇄 프로세스는, 후속하는 가열 처리에 의해 도전 필름으로 변환되는, 용제내의 금속 나노입자와 같은 금속 선구체의 잉크젯 인쇄일 수 있다. 대안적으로, 용융된 금속은 잉크젯 인쇄되어 기판과 접촉시에 응고될 수 있다.
능동 매트릭스를 형성하는데 이용되는 박막 증착 프로세스와는 무관하게 추가 라인을 형성하기 위한 많은 다른 방식이 있으며, 이들은 당업자에게 명백할 것이다.
다른 예시도 역시 당업자에게는 명백할 것이다.

Claims (17)

  1. 공통 기판(44)상에 제공되는 픽셀들의 어레이(34) - 각 픽셀은 디스플레이 소자(16)와 스위칭 장치(14)를 포함하고, 상기 픽셀들의 어레이는 디스플레이 영역(63)을 정의하며, 상기 픽셀들은 다수의 박막 층(10,11,78,74,80)으로부터 형성됨 - 와;
    상기 픽셀들에게 상기 디스플레이 소자를 구동하는 신호를 제공하는 컬럼 드라이버 회로(32)와;
    상기 픽셀들에게 상기 픽셀들의 스위칭 장치를 제어하는 신호를 제공하는 로우(row) 드라이버 회로(30)를 포함하되,
    상기 디스플레이는 상기 공통 기판(44)의 위 및 상기 디스플레이 영역(63)의 외곽에 상기 디스플레이의 에지를 따라 연장되는 적어도 하나의 컨덕터 라인(62a, 62b,62c)을 더 포함하고,
    상기 적어도 하나의 컨덕터 라인은 상기 픽셀들의 어레이를 정의하는 다수의 박막층 외에 추가적인 적어도 하나의 층(90)을 포함하며,
    상기 로우 드라이버 회로(30)와 상기 컬럼 드라이버 회로(32)는 상기 디스플레이 영역(63) 외곽의 상기 공통 기판(44)상에 제공되며, 상기 로우 드라이버 회로 및 상기 컬럼 드라이버 회로의 적어도 하나의 부분(40, 50)은 상기 적어도 하나의 컨덕터 라인(62a, 62b,62c)으로부터 연장되는 스퍼(spurs)를 통해 상기 적어도 하나의 컨덕터 라인에 접속되고,
    상기 적어도 하나의 컨덕터 라인은 상기 적어도 하나의 부분과 상기 디스플레이 영역 사이에서 연장되는
    능동 매트릭스 디스플레이.
  2. 제 1 항에 있어서,
    상기 로우 드라이버 회로와 상기 컬럼 드라이버 회로중 적어도 하나의 상기 부분(40,50)은 상기 디스플레이 영역 외곽의, 상기 공통 기판상에 제공된 집적 회로를 포함하는
    능동 매트릭스 디스플레이.
  3. 제 2 항에 있어서,
    상기 로우 드라이버 회로(30)는 상기 공통 기판(44) 상에 실장된 적어도 하나의 로우 드라이버 집적 회로(40)를 포함하고, 상기 적어도 하나의 컨덕터 라인(62a,62b)은 상기 디스플레이의 측부 에지와 평행한
    능동 매트릭스 디스플레이.
  4. 제 3 항에 있어서,
    상기 적어도 하나의 컨덕터 라인은 상기 디스플레이의 상기 측부 에지와 평행한 복수의 라인(62a,62b)을 포함하는
    능동 매트릭스 디스플레이.
  5. 제 2 항에 있어서,
    상기 컬럼 드라이버 회로(32)는 공통 기판(44) 상에 실장된 적어도 하나의 컬럼 드라이버 집적 회로(50)를 포함하고, 상기 적어도 하나의 컨덕터 라인(62c)은 상기 디스플레이의 상부 에지와 평행한
    능동 매트릭스 디스플레이.
  6. 제 5 항에 있어서,
    상기 적어도 하나의 컨덕터 라인(62c)은 상기 디스플레이의 상기 상부 에지와 평행한 복수의 라인을 포함하는
    능동 매트릭스 디스플레이.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 컬럼 드라이버 회로는, 상기 적어도 하나의 컬럼 드라이버 집적 회로(50)에 접속되는 컬럼 드라이버 인쇄 회로 보드(58)를 더 포함하는
    능동 매트릭스 디스플레이.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 컨덕터 라인(62a,62b,62c)은 상기 다수의 박막 층중 하나 이상의 층에 의해 정의된 지지부 위에 형성된 도금된 라인을 포함하는
    능동 매트릭스 디스플레이.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 컨덕터 라인(62a,62b,62c)은 인쇄된 라인을 포함하는
    능동 매트릭스 디스플레이.
  10. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 컨덕터 라인(62a,62b,62c)은 전력 공급 라인을 포함하는
    능동 매트릭스 디스플레이.
  11. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 각 픽셀은 상기 디스플레이 소자(16)와 공통 저장 커패시터 라인(22) 사이에 접속된 저장 커패시터(20)를 더 포함하고,
    상기 적어도 하나의 컨덕터 라인(62a,62b,62c)은 저장 커패시터 라인을 포함하는
    능동 매트릭스 디스플레이.
  12. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 컨덕터 라인(62a,62b,62c)은 클록 신호 라인을 포함하는
    능동 매트릭스 디스플레이.
  13. 능동 매트릭스 디스플레이를 제조하는 방법으로서,
    기판의 디스플레이 영역내의 공통 기판(44) 상에 픽셀들의 어레이를 형성하는 단계- 상기 각 픽셀은 디스플레이 소자(16)와 스위칭 장치(14)를 포함함 - 와;
    상기 픽셀들의 어레이를 정의하는 복수의 박막층 외에 추가적인 적어도 하나의 층(90)을 포함하며 상기 공통 기판(44)의 위 및 상기 디스플레이 영역(63)의 외곽에 상기 디스플레이의 에지를 따라 연장되는 적어도 하나의 컨덕터 라인(62a,62b,62c)을 후속적으로 형성하는 단계와;
    상기 적어도 하나의 컨덕터 라인에 로우 드라이버 회로 또는 컬럼 드라이버 회로를 접속시키는 단계를 포함하되,
    상기 적어도 하나의 컨덕터 라인은 상기 로우 드라이버 회로 및 상기 컬럼 드라이버 회로의 적어도 한 부분 및 상기 디스플레이 영역 사이에서 연장되는
    능동 매트릭스 디스플레이 제조 방법.
  14. 제 13 항에 있어서,
    상기 로우 드라이버 회로 또는 상기 컬럼 드라이버 회로는 집적 회로(40,50)를 포함하고,
    상기 접속 단계는 상기 기판상에 상기 집적 회로를 실장하는 단계와, 상기 적어도 하나의 컨덕터 라인에 전기적 접속을 제공하는 단계를 포함하는
    능동 매트릭스 디스플레이 제조 방법.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 적어도 하나의 컨덕터 라인은 상기 픽셀 어레이를 형성하는 층들 중 한 층을 도금함으로서 형성되는
    능동 매트릭스 디스플레이 제조 방법.
  16. 제 15 항에 있어서,
    상기 도금은 상기 픽셀 어레이에 로우 컨덕터를 형성하는데 이용되는 박막 금속층(10) 위에 수행되는
    능동 매트릭스 디스플레이 제조 방법.
  17. 제 13 항 또는 제 14 항에 있어서,
    상기 적어도 하나의 컨덕터 라인은 인쇄에 의해 형성되는
    능동 매트릭스 디스플레이 제조 방법.
KR1020067000808A 2003-07-15 2004-07-07 능동 매트릭스 디스플레이 및 그의 제조 방법 KR101070124B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0316481.1A GB0316481D0 (en) 2003-07-15 2003-07-15 Active matrix display
GB0316481.1 2003-07-15

Publications (2)

Publication Number Publication Date
KR20060058677A KR20060058677A (ko) 2006-05-30
KR101070124B1 true KR101070124B1 (ko) 2011-10-05

Family

ID=27763811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067000808A KR101070124B1 (ko) 2003-07-15 2004-07-07 능동 매트릭스 디스플레이 및 그의 제조 방법

Country Status (7)

Country Link
US (1) US7522247B2 (ko)
EP (1) EP1646995A1 (ko)
JP (1) JP2007516463A (ko)
KR (1) KR101070124B1 (ko)
CN (1) CN1823357B (ko)
GB (1) GB0316481D0 (ko)
WO (1) WO2005006287A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666317B1 (ko) * 1999-12-15 2007-01-09 삼성전자주식회사 구동 신호 인가시점 결정모듈, 이를 포함한 액정표시패널어셈블리 및 액정표시패널 어셈블리의 구동 방법
JP3938367B2 (ja) * 2002-09-03 2007-06-27 シャープ株式会社 電子モジュールおよびそれに用いる駆動回路基板
DE102006005677B4 (de) * 2006-01-30 2015-12-31 E.G.O. Elektro-Gerätebau GmbH Kochfeld
TWI378285B (en) * 2008-03-28 2012-12-01 Au Optronics Corp Display device for disposing driving chip with different sizes
GB0819449D0 (en) * 2008-10-23 2008-12-03 Cambridge Display Tech Ltd Display drivers
TWI383735B (zh) * 2009-11-23 2013-01-21 Chimei Innolux Corp 液晶顯示裝置
CN102332455B (zh) * 2011-09-19 2013-01-23 福建华映显示科技有限公司 主动组件数组基板及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241827A (ja) * 1999-02-16 2000-09-08 Internatl Business Mach Corp <Ibm> Ｃｏｇ構造の液晶表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467210A (en) * 1993-02-16 1995-11-14 Casio Computer Co., Ltd. Arrangement of bonding IC chip to liquid crystal display device
US5889568A (en) * 1995-12-12 1999-03-30 Rainbow Displays Inc. Tiled flat panel displays
KR100271092B1 (ko) * 1997-07-23 2000-11-01 윤종용 서로 다른 공통 전압을 가지는 액정 표시 장치
KR100326880B1 (ko) * 1999-09-21 2002-03-13 구본준, 론 위라하디락사 액정표시소자
GB2371910A (en) * 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
GB0125019D0 (en) * 2001-10-18 2001-12-12 Koninkl Philips Electronics Nv Active matrix display device
KR100831303B1 (ko) * 2001-12-26 2008-05-22 엘지디스플레이 주식회사 액정표시장치
GB0212566D0 (en) * 2002-05-31 2002-07-10 Koninkl Philips Electronics Nv Display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241827A (ja) * 1999-02-16 2000-09-08 Internatl Business Mach Corp <Ibm> Ｃｏｇ構造の液晶表示装置

Also Published As

Publication number Publication date
WO2005006287A1 (en) 2005-01-20
EP1646995A1 (en) 2006-04-19
US20060176436A1 (en) 2006-08-10
CN1823357B (zh) 2010-12-08
KR20060058677A (ko) 2006-05-30
JP2007516463A (ja) 2007-06-21
CN1823357A (zh) 2006-08-23
US7522247B2 (en) 2009-04-21
GB0316481D0 (en) 2003-08-20

Similar Documents

Publication Publication Date Title
US20210191203A1 (en) Display device
EP1715374B1 (en) Active matrix circuit, active matrix display and method for manufacturing the same
EP0177247B1 (en) Active matrix display device
US8373836B2 (en) Gate driver-on-array and method of making the same
US20030206331A1 (en) Matrix driven electrophoretic display with multilayer back plane
KR102540180B1 (ko) 표시 장치
KR101070124B1 (ko) 능동 매트릭스 디스플레이 및 그의 제조 방법
KR101136298B1 (ko) 액정 표시 장치 및 그 제조 방법
US7968887B2 (en) Active matrix circuit substrate, method of manufacturing the same, and active matrix display including the active matrix circuit substrate
US7012667B2 (en) Liquid crystal display device
KR20040050524A (ko) 라인 온 글래스형 액정표시패널 및 그 제조방법
US7405148B2 (en) Semiconductor device having a low-resistance bus interconnect, method of manufacturing same, and display apparatus employing same
KR102081129B1 (ko) 액정표시장치
KR20010079729A (ko) 액티브 매트릭스 방식의 액정표시장치 및 그 제조방법
KR20140028461A (ko) 액정표시장치
US6274886B1 (en) Thin-film-transistor-array substrate and liquid-crystal display device
JP2006509231A (ja) アクティブ・マトリックス表示装置
JP2019008106A (ja) アレイ基板およびアレイ基板を備える表示パネル

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150908

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160909

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170913

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee