KR101069286B1 - 반도체 패키지 제조용 테이프 및 이를 이용한 반도체 패키지 - Google Patents

반도체 패키지 제조용 테이프 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR101069286B1
KR101069286B1 KR1020080137344A KR20080137344A KR101069286B1 KR 101069286 B1 KR101069286 B1 KR 101069286B1 KR 1020080137344 A KR1020080137344 A KR 1020080137344A KR 20080137344 A KR20080137344 A KR 20080137344A KR 101069286 B1 KR101069286 B1 KR 101069286B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
tape
manufacturing
semiconductor
semiconductor chip
Prior art date
Application number
KR1020080137344A
Other languages
English (en)
Other versions
KR20100078951A (ko
Inventor
조범상
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080137344A priority Critical patent/KR101069286B1/ko
Publication of KR20100078951A publication Critical patent/KR20100078951A/ko
Application granted granted Critical
Publication of KR101069286B1 publication Critical patent/KR101069286B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명에 따른 반도체 패키지 제조용 테이프 및 이를 이용한 반도체 패키지는, 반도체 패키지 제조용 테이프로서, 접착층 및 상기 접착층의 일면 및 상기 일면과 대향하는 타면 각각에 배치되며 각각 산 이무수물(Acid Dianhydride)과 다이아민(Diamine)의 축합물인 폴리이미드(Polyimide)로 이루어진 폴리이미드 필름을 포함한다.

Description

반도체 패키지 제조용 테이프 및 이를 이용한 반도체 패키지{TAPE FOR FABRICATING SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR PACKAGE USING THE SAME}
본 발명은 반도체 패키지 제조용 테이프 및 이를 이용한 반도체 패키지에 관한 것으로, 보다 자세하게는, 전체 두께를 감소시킴과 아울러 접착력을 향상시킬 수 있는 반도체 패키지 제조용 테이프 및 이를 이용한 반도체 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장 후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
또한, 전기·전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있으며, 이러한, 고용량의 반도체 모듈을 제공하기 위한 방법으로서 스택(Stack) 기술이 제안되었다.
상기와 같은 스택기술은 스택 된 2개의 칩을 하나의 패키지 내에 내장시키는 방법과 패키징 된 2개의 단품의 패키지를 스택하는 방법이 있다. 그러나, 상기와 같이 2개의 단품의 패키지를 스택하는 방법은 전기·전자 제품의 소형화되는 추세와 더불어 그에 따른 반도체 패키지의 높이의 한계가 있다.
따라서, 하나의 패키지의 2∼3개의 반도체 칩들을 탑재시키는 적층 패키지(Stack Package) 또는 멀티 칩 패키지(Multi Chip Package)에 대한 연구가 최근 들어 활발하게 진행되고 있다.
한편, 최근의 패키지 소형화 추세와 더불어 웨이퍼 칩 크기의 감소를 통한 넷 다이(Net Die) 증가 목적으로, 점차 듀얼(Dual) 본딩패드 타입의 반도체 칩에서 원 사이드(One Side) 본딩패드 타입의 반도체 칩을 적용한 스택 패키지 또는 멀티 칩 패키지가 개발되고 있는 추세이다.
이러한 원 사이드 패드 타입의 반도체 칩을 적용하여 반도체 패키지 제작시에는 상기 반도체 칩의 본딩패드가 한 쪽 방향으로 배열되어 있기 때문에, 반도체 칩 실장 영역인 다이 패들이 구현되어 있는 종래의 리드프레임과 달리, 다이 패들 없이 반도체 칩의 본딩패드를 향하여 다수 개의 인너리드들 만이 배치된 구조의 리드프레임이 사용된다.
또한, 이러한 리드프레임의 경우에는 반도체 칩 부착 공정시, 상기 리드프레임이 하부로 쳐지거나, 또는, 리드프레임의 손실을 방지하기 위한 목적으로 상기 리드프레임 하부에 리드 락(Lead Lock) 테이프를 부착하여 반도체 칩과 리드프레임 간을 물리적으로 지지해 주고 있다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 전술한 종래의 리드 락 테이프의 경우에는 반도체 칩과 리드프레임 간을 물리적으로 지지하기 위해 최소 약 50㎛ 이상의 두께로 형성되어야 하기 때문에, 얇은 두께의 반도체 패키지를 형성하기가 다소 어렵다.
또한, 상기와 같은 리드 락 테이프는 전술한 바와 같이 리드프레임의 하부에 부착하기 때문에, 상기 리드 락 테이프가 부착되지 않는 리드프레임의 각 인너리드 사이의 빈 공간에 의해 인너리드 간의 계면 분리(De-Lamination) 현상이 발생하게 된다.
본 발명은 얇은 두께의 반도체 패키지를 구현한 반도체 패키지 제조용 테이프 및 이를 이용한 반도체 패키지를 제공한다.
또한, 본 발명은 인너리드 간의 계면 분리 현상의 발생을 방지한 반도체 패키지 제조용 필름 및 이를 이용한 반도체 패키지를 제공한다.
게다가, 본 발명은 상기와 같이 얇은 두께 및 인너리드 간의 계면 분리 현상의 발생을 방지하면서 전체 용량을 향상시킨 반도체 패키지 제조용 테이프 및 이를 이용한 반도체 패키지를 제공한다.
본 발명에 따른 반도체 패키지 제조용 테이프는, 반도체 패키지 제조용 테이프로서, 접착층; 및 상기 접착층의 일면 및 상기 일면과 대향하는 타면 각각에 배치되며, 각각 산 이무수물(Acid Dianhydride)과 다이아민(Diamine)의 축합물인 폴리이미드(Polyimide)로 이루어진 폴리이미드 필름;을 포함한다.
상기 접착층은 아크릴(Acrylic) 수지, 에폭시 레진(Epoxy Resin), 경화제 및 경화촉진제 중 적어도 어느 하나 이상의 물질을 포함한다.
상기 아크릴(Acrylic) 수지는 BA-EA-AN(Buthy Acrylate - Ethyl Acrylate - Acrylo Nitryl) 혼성 중합체를 포함한다.
상기 에폭시 레진(Epoxy Resin)은 페놀노볼락 에폭시(Phenolnovolac Epoxy)를 포함한다.
상기 경화제는 페놀노볼락 레진(Phenolnovolac Resin)을 포함한다.
상기 경화촉진제는 이미다졸(Imidazole)을 포함한다.
상기 각각의 폴리이미드 필름은 각각 일면에 배치된 추가 접착층을 더 포함한다.
또한, 본 발명에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지는, 각 서로 이격된 한 쌍의 반도체 칩 실장 영역과 상기 반도체 칩 실장 영역 사이에 배치된 다수의 인너리드 및 상기 인너리드의 외측으로 배치된 다수의 아우터리드를 포함하는 리드프레임; 상기 반도체 칩 실장 영역 및 인너리드의 상면에 스택된 적어도 하나 이상의 제1반도체 칩; 상기 반도체 칩 실장 영역 및 인너리드의 하면에 스택된 적어도 하나 이상의 제2반도체 칩; 상기 반도체 칩 실장 영역과 인너리드 사이의 공간 및 상기 각 인너리드들 사이 공간에 형성되며, 접착층 및 상기 접착층의 일면 및 상기 일면과 대향하는 타면 각각에 배치되며 각각 산 이무수물(Acid Dianhydride)과 다이아민(Diamine)의 축합물인 폴리이미드(Polyimide)로 이루어진 폴리이미드 필름을 포함하는 반도체 패키지 제조용 테이프; 및 상기 리드프레임의 인너리드와 상기 제1 및 제2반도체 칩 간을 전기적으로 연결시키는 접속 부재;를 포함한다.
게다가, 본 발명에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지는, 기판; 상기 기판 상에 배치되며, 접착층 및 상기 접착층의 일면 및 상기 일면과 대향하는 타면 각각에 배치되며 각각 산 이무수물(Acid Dianhydride)과 다이아민(Diamine)의 축합물인 폴리이미드(Polyimide)로 이루어진 폴리이미드 필름을 포함하는 반도체 패키지 제조용 테이프; 상기 반도체 패키지 제조용 테이프 상에 배치된 제1반도체 칩; 상기 제1반도체 칩 상에 배치된 적어도 하나 이상의 제2반도체 칩; 및 상기 제1 및 제2반도체 칩과 상기 기판 간을 각각 전기적으로 연결시키는 접속 부재;를 포함한다.
상기 제1반도체 칩과 제2반도체 칩 사이에 개재된 스페이서를 더 포함한다.
상기 스페이서는 상기 반도체 패키지 제조용 테이프와 동일한 테이프로 이루어진 것을 특징으로 한다.
본 발명은 반도체 패키지 형성시 접착층 및 폴리이미드 필름으로 이루어진 반도체 패키지 제조용 테이프가 사용됨으로써, 종래의 리드 락 테이프를 적용한 반도체 패키지에 비해 전체 두께를 감소시킬 수 있다.
또한, 본 발명은 인너리드 사이의 빈 공간에 접착층 및 폴리이미드 필름으로 이루어진 반도체 패키지 제조용 테이프가 배치되어, 인너리드의 상면 및 하면에 업/다운 방식으로 반도체 칩이 스택될 수 있으므로, 전체 두께를 감소시킴과 아울러, 패키지의 전체 용량을 향상시킬 수 있다.
게다가, 본 발명은 상기와 같이 인너리드 사이의 빈 공간에 접착층 및 폴리이미드 필름으로 이루어진 반도체 패키지 제조용 테이프가 배치됨으로써, 인너리드 사이의 빈 공간에서 발생하는 계면 분리 현상을 방지할 수 있다.
아울러, 본 발명은 기판 또는 인너리드 상에 반도체 칩 부착시, 상기와 같은 접착층 및 폴리이미드 필름으로 이루어진 반도체 패키지 제조용 테이프만이 사용됨으로써, 종래의 반도체 칩을 기판 또는 인너리드와 부착하기 위한 접착 부재가 사용되지 않아도 되므로, 그의 접착력을 종래 보다 향상시킬 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프를 설명하기 위해 도시한 단면도이고, 도 2는 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프를 설명하기 위해 도시한 화학식으로서, 이를 설명하면 다음과 같다.
도 1 및 도 2에 도시된 바와 같이 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프(100)는, 원 사이드 패드(One Side Pad) 타입의 반도체 칩을 이용한 반도체 패키지 형성시, 각 인너리드들 사이에 배치되어 상기 각 인너리드들 간의 계면 분리(De-Lamination) 현상을 방지함과 아울러, 전체 두께를 감소시키기 위해 사용하는 반도체 패키지 제조용 테이프(100)로서, 예컨대 3층의 구조를 갖는다.
즉, 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프(100)는 접착층(104) 및 폴리이미드 필름(102a, 102b)을 포함한다.
접착층(104)은 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프(100) 내부, 즉 중간층에 배치된다.
이러한 접착층(104)은 아크릴(Acrylic) 수지, 에폭시 레진(Epoxy Resin), 경화제 및 경화촉진제 중 적어도 어느 하나 이상의 물질을 포함한다.
이때, 아크릴(Acrylic) 수지는 예를 들면 BA-EA-AN(Buthy Acrylate - Ethyl Acrylate - Acrylo Nitryl) 혼성 중합체를 포함하며, 에폭시 레진(Epoxy Resin)은 예를 들면 페놀노볼락 에폭시(Phenolnovolac Epoxy)를 포함한다.
또한, 경화제는 예를 들면 페놀노볼락 레진(Phenolnovolac Resin)을 포함하며, 경화촉진제는 예를 들면 이미다졸(Imidazole)을 포함한다.
그리도, 이러한 접착층(104)은 경도(Hardness)를 갖도록 액상 에폭시 및 러버(Rubber) 에폭시로 이루어질 수 있다.
폴리이미드 필름(102a, 102b)은 중간층에 배치되는 접착층(104)의 일면 및 일면과 대향하는 타면 각각에 배치된다.
여기서, 이러한 접착층(104)의 일면 및 일면과 대향하는 타면 각각에 배치된 폴리이미드 필름(102a, 102b)은 각각 산 이무수물(Acid Dianhydride)과 다이아민(Diamine)의 축합물인 폴리이미드(Polyimide)로 이루어진다.
게다가, 이러한 산 이무수물(Acid Dianhydride)과 다이아민(Diamine)의 축합물인 폴리이미드와 같은 절연체들로 이루어진 폴리이미드 필름(102a, 102b)은 전술한 바와 같이 전체 부분이 절연체로 이루어져 있기 때문에, 반도체 패키지 제조 공정 중 받게되는 열에 의한 스트레스를 견딜 수 있게 하여 이러한 각 폴리이미드 필름(102a, 102b) 사이에 개재된 접착층(104)에 가해지는 손실(Damage)을 최소화시킬 수 있다.
이때, 이러한 폴리이미드 필름(102a, 102b)을 구성하는 산 이무수물(Acid Dianhydride)과 다이아민(Diamine), 그리고, 이들의 축합물인 폴리이미드는 각각 도 2에 도시된 바와 같은 화학식을 갖는다.
한편, 이러한 폴리이미드 필름(102a, 102b)은 도 3에 도시된 본 발명의 다른 실시예에 따른 반도체 패키지 제조용 테이프(150)와 같이, 각각의 폴리이미드 필름(102a, 102b)의 일면에 배치된 추가 접착층(105a, 105b)을 더 포함할 수 있다.
도 4는 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지를 설명하기 위해 도시한 평면도이고, 도 5는 도 4의 A-A' 절단선에 대응하는 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지를 설명하기 위해 도시한 단면도이다.
또한, 도 6은 도 4의 B-B' 절단선에 대응하는 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지를 설명하기 위해 도시한 단면도이고, 도 7은 도 4의 C-C' 절단선에 대응하는 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지를 설명하기 위해 도시한 단면도이다.
도 4 내지 도 7에 도시된 바와 같이 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지(250)는, 리드프레임(206), 제1반도체 칩(208a), 제2반도체 칩(208b), 반도체 패키지 제조용 테이프(200), 접속 부 재(212a, 212b) 및 봉지 부재(214)를 포함한다.
리드프레임(206)은 각각 서로 이격된 한 쌍의 반도체 칩 실장 영역인 리드프레임 패들(206a)을 포함하고, 각각 서로 이격된 한 쌍의 리드프레임 패들(206a) 사이에 배치된 다수의 인너리드(206b) 및 이러한 다수의 인너리드(206b)의 양 외측으로 배치된 다수의 아우터 리드(206c)를 포함한다.
이때, 이러한 리드프레임(206)은 예를 들면, 원 사이드 본딩패드 타입의 반도체 칩들을 전기적으로 연결하기 위해 리드프레임 패들(206a) 중간 부분에 반도체 칩들의 본딩패드가 형성되지 않은 방향부터 반도체 칩들의 본딩패드가 형성된 방향 부분을 향해 인너리드(206b)가 길게 연결되도록 연장된 형상을 갖는 것이 바람직하다.
제1반도체 칩(208a)은 이러한 리드프레임(206)의 반도체 칩 실장 영역인 리드프레임 패들(206a) 및 인너리드(206b) 상면에 적어도 하나 이상 스택되며, 가장자리에 배치된 제1본딩패드(210a)를 갖는다.
이때, 이러한 리드프레임(206)의 반도체 칩 실장 영역인 리드프레임 패들(206a) 및 인너리드(206b) 상면에 적어도 하나 이상 스택된 제1반도체 칩(208a)은 각 반도체 칩(208a)의 가장자리에 배치된 제1본딩패드(210a)가 노출되도록 계단형으로 스택된다.
제2반도체 칩(208b)은 이러한 리드프레임(206)의 반도체 칩 실장 영역인 리드프레임 패들(206b) 및 인너리드(206b) 하면에 적어도 하나 이상 스택되며, 가장자리에 배치된 제2본딩패드(210b)를 갖는다.
이때, 이러한 리드프레임(206b)의 반도체 칩 실장 영역인 리드프레임 패들(206a) 및 인너리드(206b) 하면에 적어도 하나 이상 스택된 제2반도체 칩(208b)은 각 반도체 칩(208b)의 가장자리에 배치된 제2본딩패드(210b)가 노출되도록 계단형으로 스택된다.
반도체 패키지 제조용 필름(200)은 이러한 반도체 칩 실장 영역인 리드프레임 패들(206a)과, 인너리드(206b) 사이의 공간 및 각 인너리드(206b) 사이 공간에 배치된다.
또한, 이러한 반도체 패키지 제조용 필름(200)은 접착층(204) 및 폴리이미드 필름(202a, 202b)을 포함한다.
접착층(204)은 반도체 패키지 제조용 테이프(200) 내부, 즉 중간층에 배치된다.
이러한 접착층(204)은 아크릴(Acrylic) 수지, 에폭시 레진(Epoxy Resin), 경화제 및 경화촉진제 중 적어도 어느 하나 이상의 물질을 포함한다.
이때, 아크릴(Acrylic) 수지는 예를 들면 BA-EA-AN 혼성 중합체를 포함하며, 에폭시 레진(Epoxy Resin)은 예를 들면 페놀노볼락 에폭시(Phenolnovolac Epoxy)를 포함한다.
또한, 경화제는 예를 들면 페놀노볼락 레진(Phenolnovolac Resin)을 포함하며, 경화촉진제는 예를 들면 이미다졸(Imidazole)을 포함한다.
그리도, 이러한 접착층(204)은 경도(Hardness)를 갖도록 액상 에폭시 및 러버(Rubber) 에폭시로 이루어질 수 있다.
폴리이미드 필름(202a, 202b)은 접착층(204)의 일면 및 일면과 대향하는 타면 각각에 배치된다.
또한, 이러한 접착층(204)의 일면 및 일면과 대향하는 타면 각각에 배치된 폴리이미드 필름(202a, 202b)은 각각 산 이무수물(Acid Dianhydride)과 다이아민(Diamine)의 축합물인 폴리이미드(Polyimide)로 이루어진다.
접속 부재(212a, 212b)는 리드프레임(206)의 인너리드(206b)와 제1 및 제2반도체 칩(208a, 208b) 간을 전기적으로 연결시키며, 예를 들면 와이어를 포함한다.
봉지 부재(214)는 이러한 접속 부재(212a, 212b)와 제1 및 제2반도체 칩(208a, 208b)을 포함하는 공간적 영역을 밀봉하도록 형성되며, 이때, 봉지 부재(214)는 리드프레임(206)의 아우터 리드(206c)는 외부로 인출되어 밀봉되도록 형성된다.
또한, 봉지 부재(214)는 예를 들면 EMC(Epoxy Molding Compound) 물질을 포함한다.
도 8은 본 발명의 다른 실시예에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지를 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지(350)는, 기판(316), 반도체 패키지 제조용 테이프(300), 제1반도체 칩(308a), 제2반도체 칩(308b) 및 접속 부재(322a, 322b)를 포함한다.
기판(316)은 상면에 배치된 다수의 본드핑거(318)를 갖는다.
반도체 패키지 제조용 테이프(300)는 이러한 기판(316) 상면에 본드핑거(318)를 노출시키도록 배치된다.
또한, 반도체 패키지 제조용 테이프(300)는 접착층(304) 및 폴리이미드 필름(302a, 302b)을 포함한다.
접착층(304)은 반도체 패키지 제조용 테이프(300) 내부, 즉 중간층에 배치된다.
이러한 접착층(304)은 아크릴(Acrylic) 수지, 에폭시 레진(Epoxy Resin), 경화제 및 경화촉진제 중 적어도 어느 하나 이상의 물질을 포함한다.
이때, 아크릴(Acrylic) 수지는 예를 들면 BA-EA-AN 혼성 중합체를 포함하며, 에폭시 레진(Epoxy Resin)은 예를 들면 페놀노볼락 에폭시(Phenolnovolac Epoxy)를 포함한다.
또한, 경화제는 예를 들면 페놀노볼락 레진(Phenolnovolac Resin)을 포함하며, 경화촉진제는 예를 들면 이미다졸(Imidazole)을 포함한다.
그리도, 이러한 접착층(304)은 경도(Hardness)를 갖도록 액상 에폭시 및 러버(Rubber) 에폭시로 이루어질 수 있다.
폴리이미드 필름(302a, 302b)은 접착층(304)의 일면 및 일면과 대향하는 타면 각각에 배치된다.
또한, 이러한 접착층(304)의 일면 및 일면과 대향하는 타면 각각에 배치된 폴리이미드 필름(302a, 302b)은 각각 산 이무수물(Acid Dianhydride)과 다이아민(Diamine)의 축합물인 폴리이미드(Polyimide)로 이루어진다.
제1반도체 칩(308a)은 이러한 반도체 패키지 제조용 테이프(300) 상에 배치되며, 이러한 반도체 패키지 제조용 테이프(300) 상에 배치된 제1반도체 칩(308a)은 상면에 배치된 다수의 제1본딩패드(310a)를 갖는다.
제2반도체 칩(308b)은 이러한 제1반도체 칩(308a) 상에 적어도 하나 이상 배치되며, 이러한 제1반도체 칩(308a) 상에 적어도 하나 이상 배치된 제2반도체 칩(308b)은 상면에 배치된 다수의 제2본딩패드(310b)를 갖는다.
이때, 제1반도체 칩(308a)과 제2반도체 칩(308b) 사이에는 제1반도체 칩(308a)과 제2반도체 칩(308b) 간의 전기적 연결 공간을 확보하기 위한 스페이서(320)가 형성된다.
이러한 스페이서(320)는 전술한 반도체 패키지 제조용 테이프(300)와 동일한 테이프로 형성될 수 있으며, 이 경우, 제1반도체 칩(308a)과 제2반도체 칩(308b) 간은 접착 부재 없이 이러한 반도체 패키지 제조용 테이프(300)와 동일한 특성을 갖는 스페이서(320)만으로 상호 부착될 수 있다.
접속 부재(322a, 322b)는 이러한 각 제1 및 제2반도체 칩(308a, 308b)의 제1 및 제2본딩패드(310a, 310b)와 기판(316)의 본드핑거(318)를 전기적으로 연결한다.
이러한 접속 부재(322a, 322b)는 예를 들면 와이어를 포함한다.
또한, 본 발명의 다른 실시예에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지(350)는, 제1 및 제2반도체 칩(308a, 308b)을 외부의 스트레스로부터 보호하기 위해, 이러한 제1 및 제2반도체 칩(308a, 308b)과, 접속 부재(322a, 322b)를 포함하는 기판(316)의 상면을 밀봉하는 봉지 부재(314)를 더 포함할 수 있으며, 이러한 봉지 부재(314)는 예를 들면 EMC를 포함한다.
게다가, 본 발명의 다른 실시예에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지(350)는, 기판(316) 하면에 실장 수단으로서 부착된 다수의 외부 접속 단자(324)를 더 포함하며, 이러한 외부 접속 단자(324)는 예를 들면 솔더 볼을 포함한다.
전술한 바와 같이 본 발명은, 접착층 및 폴리이미드 필름으로 이루어진 반도체 패키지 제조용 테이프가 사용되어 반도체 패키지가 형성됨으로써, 종래의 다소 두꺼운 두께를 가지며, 리드프레임의 하부에 부착되는 리드 락 테이프를 적용한 반도체 패키지에 비해 전체 두께를 감소시킬 수 있다.
또한, 상기와 같이 인너리드 사이의 빈 공간에 접착층 및 폴리이미드 필름으로 이루어진 반도체 패키지 제조용 테이프가 배치되어, 인너리드의 상면 및 하면에 업/다운 방식으로 반도체 칩이 스택될 수 있으므로, 전체 두께를 감소시키면서도 패키지의 전체 용량을 향상시킬 수 있다.
게다가, 상기와 같이 인너리드 사이의 빈 공간에 접착층 및 폴리이미드 필름으로 이루어진 반도체 패키지 제조용 테이프가 배치됨으로써, 인너리드 사이의 빈 공간에서 발생하는 계면 분리 현상을 방지할 수 있다.
아울러, 상기와 같이 접착층 및 폴리이미드 필름으로 이루어진 반도체 패키지 제조용 테이프만이 사용되어 반도체 칩이 기판 또는 인너리드 상에 반도체 칩 부착됨으로써, 종래의 반도체 칩을 기판 또는 인너리드와 부착하기 위한 접착 부재가 사용되지 않아도 되므로, 그의 접착력을 종래 보다 향상시킬 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프를 설명하기 위해 도시한 단면도.
도 2는 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프를 설명하기 위해 도시한 화학식.
도 3은 본 발명의 다른 실시예에 따른 반도체 패키지 제조용 테이프를 설명하기 위해 도시한 단면도.
도 4는 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지를 설명하기 위해 도시한 평면도.
도 5는 도 3의 A-A' 절단선에 대응하는 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지를 설명하기 위해 도시한 단면도.
도 6은 도 3의 B-B' 절단선에 대응하는 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지를 설명하기 위해 도시한 단면도.
도 7은 도 3의 C-C' 절단선에 대응하는 본 발명의 실시예에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지를 설명하기 위해 도시한 단면도.
도 8은 본 발명의 다른 실시예에 따른 반도체 패키지 제조용 테이프를 이용한 반도체 패키지를 설명하기 위해 도시한 단면도.

Claims (11)

  1. 반도체 패키지 제조용 테이프로서,
    접착층; 및
    상기 접착층의 일면 및 상기 일면과 대향하는 타면 각각에 배치되며, 각각 산 이무수물(Acid Dianhydride)과 다이아민(Diamine)의 축합물인 폴리이미드(Polyimide)로 이루어진 폴리이미드 필름;
    을 포함하는 것을 특징으로 하는 반도체 패키지 제조용 테이프.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 접착층은 아크릴(Acrylic) 수지, 에폭시 레진(Epoxy Resin), 경화제 및 경화촉진제 중 적어도 어느 하나 이상의 물질을 포함하는 것을 특징으로 하는 반도체 패키지 제조용 테이프.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 아크릴(Acrylic) 수지는 BA-EA-AN(Buthy Acrylate - Ethyl Acrylate - Acrylo Nitryl) 혼성 중합체를 포함하는 것을 특징으로 하는 반도체 패키지 제조용 테이프.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 에폭시 레진(Epoxy Resin)은 페놀노볼락 에폭시(Phenolnovolac Epoxy) 를 포함하는 것을 특징으로 하는 반도체 패키지 제조용 테이프.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 경화제는 페놀노볼락 레진(Phenolnovolac Resin)을 포함하는 것을 특징으로 하는 반도체 패키지 제조용 테이프.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 경화촉진제는 이미다졸(Imidazole)을 포함하는 것을 특징으로 하는 반도체 패키지 제조용 테이프.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 각각의 폴리이미드 필름은 각각 일면에 배치된 추가 접착층을 더 포함하는 것을 특징으로 하는 반도체 패키지 제조용 테이프.
  8. 각 서로 이격된 한 쌍의 반도체 칩 실장 영역과 상기 반도체 칩 실장 영역 사이에 배치된 다수의 인너리드 및 상기 인너리드의 외측으로 배치된 다수의 아우터리드를 포함하는 리드프레임;
    상기 반도체 칩 실장 영역 및 인너리드의 상면에 스택된 적어도 하나 이상의 제1반도체 칩;
    상기 반도체 칩 실장 영역 및 인너리드의 하면에 스택된 적어도 하나 이상의 제2반도체 칩;
    상기 반도체 칩 실장 영역과 인너리드 사이의 공간 및 상기 각 인너리드들 사이 공간에 형성되며, 접착층 및 상기 접착층의 일면 및 상기 일면과 대향하는 타면 각각에 배치되며 각각 산 이무수물(Acid Dianhydride)과 다이아민(Diamine)의 축합물인 폴리이미드(Polyimide)로 이루어진 폴리이미드 필름을 포함하는 반도체 패키지 제조용 테이프; 및
    상기 리드프레임의 인너리드와 상기 제1 및 제2반도체 칩 간을 전기적으로 연결시키는 접속 부재;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 기판;
    상기 기판 상에 배치되며, 접착층 및 상기 접착층의 일면 및 상기 일면과 대향하는 타면 각각에 배치되며 각각 산 이무수물(Acid Dianhydride)과 다이아민(Diamine)의 축합물인 폴리이미드(Polyimide)로 이루어진 폴리이미드 필름을 포함하는 반도체 패키지 제조용 테이프;
    상기 반도체 패키지 제조용 테이프 상에 배치된 제1반도체 칩;
    상기 제1반도체 칩 상에 배치된 적어도 하나 이상의 제2반도체 칩; 및
    상기 제1 및 제2반도체 칩과 상기 기판 간을 각각 전기적으로 연결시키는 접속 부재;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항에 있어서,
    상기 제1반도체 칩과 제2반도체 칩 사이에 개재된 스페이서를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 스페이서는 상기 반도체 패키지 제조용 테이프와 동일한 테이프로 이루어진 것을 특징으로 하는 반도체 패키지.
KR1020080137344A 2008-12-30 2008-12-30 반도체 패키지 제조용 테이프 및 이를 이용한 반도체 패키지 KR101069286B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080137344A KR101069286B1 (ko) 2008-12-30 2008-12-30 반도체 패키지 제조용 테이프 및 이를 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080137344A KR101069286B1 (ko) 2008-12-30 2008-12-30 반도체 패키지 제조용 테이프 및 이를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20100078951A KR20100078951A (ko) 2010-07-08
KR101069286B1 true KR101069286B1 (ko) 2011-10-04

Family

ID=42640114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080137344A KR101069286B1 (ko) 2008-12-30 2008-12-30 반도체 패키지 제조용 테이프 및 이를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101069286B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124141A (ja) 2006-11-09 2008-05-29 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着フィルム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124141A (ja) 2006-11-09 2008-05-29 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着フィルム

Also Published As

Publication number Publication date
KR20100078951A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
US7705468B2 (en) Stacked semiconductor package that prevents damage to semiconductor chip when wire-bonding and method for manufacturing the same
US8564141B2 (en) Chip unit and stack package having the same
KR100750764B1 (ko) 반도체 장치
JP4998268B2 (ja) 半導体装置及びその製造方法
US11894358B2 (en) Semiconductor device and manufacturing method thereof
US20060292743A1 (en) Stacked die in die BGA package
US20090127680A1 (en) Integrated circuit package-in-package system with wire-in-film encapsulant
US20130099393A1 (en) Stacked Semiconductor Package
KR20020072145A (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
CN103201833A (zh) 密封管芯、包含该密封管芯的微电子封装以及制造所述微电子封装的方法
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
US7659620B2 (en) Integrated circuit package employing a flexible substrate
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
US20020180021A1 (en) Three-dimension multi-chip stack package technology
US20070085184A1 (en) Stacked die packaging system
US6787393B2 (en) Semiconductor package including a double-faced semiconductor chip having integrated circuitry on both sides thereof and a method of fabricating the semiconductor package
KR101069286B1 (ko) 반도체 패키지 제조용 테이프 및 이를 이용한 반도체 패키지
KR20090043945A (ko) 스택 패키지
KR100601761B1 (ko) 이중 성형된 반도체 패키지 제조 방법
US8129826B2 (en) Semiconductor package apparatus having redistribution layer
CN213071106U (zh) 半导体封装结构
KR20080016124A (ko) 반도체 패키지 및 그 제조방법
TW202339159A (zh) 半導體裝置及半導體裝置之製造方法
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
KR20060131191A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee