KR101067265B1 - Ｍ-ｄｐｓｋ 채널들에 대한 타이밍 동기화 - Google Patents

Ｍ-ｄｐｓｋ 채널들에 대한 타이밍 동기화 Download PDF

Info

Publication number
KR101067265B1
KR101067265B1 KR1020057017460A KR20057017460A KR101067265B1 KR 101067265 B1 KR101067265 B1 KR 101067265B1 KR 1020057017460 A KR1020057017460 A KR 1020057017460A KR 20057017460 A KR20057017460 A KR 20057017460A KR 101067265 B1 KR101067265 B1 KR 101067265B1
Authority
KR
South Korea
Prior art keywords
signal
module
sample
correlation
differential
Prior art date
Application number
KR1020057017460A
Other languages
English (en)
Other versions
KR20050118285A (ko
Inventor
웨이즈홍 첸
리오 데너
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20050118285A publication Critical patent/KR20050118285A/ko
Application granted granted Critical
Publication of KR101067265B1 publication Critical patent/KR101067265B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 차동 위상 쉬프트 키잉(DPSK) 변조를 사용하여 통신 채널, 특히 RF 무선 통신 채널 상의 수신기에서 전송된 데이터 패킷들과의 타이밍 동기화의 개선된 방법을 개시한다. 본 발명은 회로의 복잡도, 특히 디지털 신호 처리하는데 필요로 되는 승산기들의 복잡도를 감소시킨다. 본 발명은 또한 이전 공지된 방법들과 비교하여 수행성능을 향상시킨다.
Figure R1020057017460
복조기, A-D 샘플링, 동기 검출 모듈, 승산기, 차동 위상 쉬프트 키잉

Description

Ｍ-ＤＰＳＫ 채널들에 대한 타이밍 동기화{Timing synchronization for M-DPSK channels}
본 발명은 무선 디지털 통신 시스템들에 관한 것이며, 특히 차동 위상 쉬프트 신호들을 사용하는 디지털 동기화에 관한 것이다.
디지털 통신들에서, 2진 정보는 심볼들의 시퀀스를 통해서 송신기로부터 수신기로 통신되고 각 심볼은 상태들의 세트를 갖는다. 이들 심볼들의 상이한 상태들은 송신될 이 정보 비트들을 표시하도록 사용된다. 각 심볼은 하나 이상의 비트들을 표시할 수 있다.
무선 디지털 통신들에서, 전송될 신호는 자신의 주파수 중심을 캐리어 주파수라 칭하는 특정 주파수로 쉬프트함으로써 변조된다. 한 가지 특정 변조 방법은 심볼 주기라 칭하는 특정 주기의 지속기간 동안 캐리어 주파수의 위상을 변경시키는데, 여기서 심볼의 위상은 디지털 정보를 표시한다. 이 변조 방법을 위상 쉬프트 키잉(PSK)라 칭한다.
수신기에서 PSK 변조된 심볼들의 검출은 송신기 국부 발진기 주파수 및 수신기 국부 발진기 주파수 간을 정확하게 정합하는 것을 필요로 한다. 2 주파수들의 어떤 오정합이 수신기에서 정보 비트 스트림을 복구하는 성능을 저하시킬 것이다. 2개의 발진기들 간의 주파수 차이를 수신기에서의 캐리어 주파수 에러라 칭한다. 수신기 신뢰성에 대한 주파수 에러의 영향은 차동 위상 쉬프트 키잉(DPSK) 변조를 사용함으로써 최소화될 수 있는데, 여기서 이 정보 비트들은 현재 심볼 및 이전 심볼 간의 위상 차로 인코딩된다. 위상 차가 M개의 상태들을 가지면, DPSK 변조를 M-DPSK 변조라 칭한다.
2-DPSK라 칭하는 가장 간단한 버전의 DPSK에서, 임의의 인접 심볼들 간의 2개의 가능한 위상차, 전형적으로 제로 및 180도(π라디안)가 존재한다. 따라서, 각 심볼은 1비트를 표시한다. 2개 이상의 위상 상태들을 사용함으로써, 다수의 비트들은 각 심볼로 표시될 수 있다. 예를 들어, 4-DPSK는 심볼 당 4개의 가능한 위상 차를 필요로 하는 2개의 비트들을 표시한다. 일반적으로, 이 종류의 변조 방법들은 M-DPSK로 지정되는데, 여기서 M은 가능한 위상 변화들의 정수, 전형적으로 2의 거듭제곱이고 각 심볼은 log2(M) 비트들을 표시한다.
다수의 송신기들이 통신 채널을 공유하는 디지털 통신들에서, 단일 전송에 포함되는 전송된 심볼들의 시퀀스는 특정 포맷을 지닌 패킷으로 구성된다. 패킷은 전형적으로 AGC(자동 이득 제어)를 위한 프리앰블 필드, 수신기가 타이밍 및 캐리어 주파수 면에서 송신기를 동기화시키도록 하는 동기화 필드, 메시지 ID 필드, 에러 정정 필드와 같은 여러 필드들뿐만 아니라 데이터 페이로드를 포함한다. 패킷을 수신하기 위하여, 수신기는 송신기와의 자신의 로컬 주파수 및 패킷 도달 타이밍을 동기화시켜야만 한다. 이와 같은 특정 디지털 통신 구현 표준의 한 가지 예는 일반 적으로 블루투쓰 하이 레이트로 칭한다.
수신기 및 송신기 간의 타이밍 동기화를 수행하기 위한 광범위하게 사용되는 접근법은 미리 결정된 동기화 패턴 신호와 인입하는 수신된 신호의 상관을 계산하는 것이다. 상관 동작에서, 수신기는 미리 결정된 동기 패턴 신호를 표시하는 값들의 시퀀스를 수신된 신호값들의 시퀀스와 승산하고 이들 승산 결과들의 합하여, 상관을 제공한다. 이 상관 결과가 특정 임계값을 넘을 때, 수신기는 패킷 도달이 검출되었다라고 결정하고 이 도달 시간은 상술된 각 필드의 위치를 표시하도록 사용된다. 이 공정을 타이밍 동기화라 칭한다. 각 상관 계산을 위하여, 승산들 및 가산들의 시퀀스는 계산될 필요가 있고, 각 승산은 2개의 다수-비트 값들의 승산이다. 이 상관은 각 샘플이 수신될 때 계산될 필요가 있다. 이 상관을 정규화하여 인입하는 수신된 신호의 미지의 전력 레벨들을 보상하기 위하여, 부가적인 회로가 필요로 된다. 이 정규화 동작은 상관을 위한 차수와 동일한 차수의 계산이 필요하므로, 전력 및 비용이 비효율적인 종래 동기화 방식으로 된다.
그러므로, 패킷 도달들을 검출하기 위하여 전력 및 비용 효율적인 타이밍 동기화를 용이하게 하는 무선 통신 시스템의 방법 및 장치가 필요로 된다.
도1은 본 발명을 사용한 심볼 및 패킷 동기화에 관련되는 무선 DPSK 수신기의 일부를 도시한 블록도.
도2는 본 발명을 따른 동기 검출 모듈의 블록도.
도3은 본 발명의 동기 검출 모듈에 포함된 위상 차동 검출 모듈 및 비트 상관 모듈의 상세한 블록도.
도4는 본 발명의 동기 검출 모듈에 포함되는 신호 상관 모듈의 상세한 블록도.
도5는 본 발명의 동기 검출 모듈에 포함되는 타이밍 검출 논리 모듈의 상세한 블록도.
2-DPSK 채널 상에 전송되는 패킷들의 타이밍 동기화에 적용되는 본 발명의 바람직한 실시예가 후술된다. 임의의 다른 M-DPSK 시스템들로의 방법들의 확장은 당업자에 의해 손쉽게 이루어질 수 있다.
도1에서, 복조기(10)는 캐리어 주파수가 2-DPSK를 사용하여 변조되는 전송된 신호(5)를 수신한다. 전형적으로, 전송된 신호는 블루투쓰 하이 레이트 또는 미디엄 레이트, 컴플라이언트 표준 신호 또는 802.11(b) 컴플라이언트 표준과 같은 무선 신호일 것이다. 복조기(10)는 2-DPSK 기저대역 신호(15)를 생성하도록 캐리어 주파수를 제거한다. 이 신호(15)는 복소값의 신호이며, 신호(15)의 실수부는 동위상 신호(I)이고 이 신호의 허수부는 직교 신호(Q)라 칭한다.
아날로그-대-디지털(A/D) 샘플링 모듈(20)은 복소값의 IQ 신호(15)로부터 디지털 샘플 값들의 2개의 시퀀스들을 생성한다. 뷰(view;26)는 2개의 심볼의 표현으로 샘플링된 신호(25)를 도시한다. 2개의 심볼들 각각의 중심이 표시된다. 심볼 당 4개의 샘플들에서 이 도시된 샘플링 레이트는 전형적인 샘플링 레이트이지만, 다른 샘플링 레이트들이 사용될 수 있다.
동기 검출 모듈(30)은 샘플링된 2-DPSK 기저대역 신호(25)FFM 사용하여 심볼 센터 샘플 인덱스 및 샘플 구간 프랙션(45) 값을 발생시켜 패킷 도달 타이밍 또는 패킷의 시작을 표시한다. 특히, 심볼 센터 샘플 인덱스(35) 및 샘플 구간 프랙션(45)은 패킷에서 특정 심볼 센터의 위치, 전형적으로 동기 패턴의 제1 심볼을 식별한다. 이 검출된 타이밍은 패킷의 나머지 필드들의 타이밍을 도출하도록 사용될 것이다. 심볼 센터 샘플 인덱스(35)는 동기화 패턴 신호의 일부를 표시하는 뷰(38)와 관련하여 심볼 센터에 앞서 샘플을 나타낸다. 샘플 n+2는 인덱스되거나 식별된 샘플이다. 샘플 구간 프랙션(45)은 심볼 센터 샘플 인덱스(35)로부터 심볼 센터의 미세 시간 추정을 제공한다. 샘플 구간 프랙션(45)의 값은 단지 하나의 인덱스에 의해 얻어진 분해능보다 양호한 타이밍 분해능을 특정 샘플에 제공하도록 사용되는 샘플 주기의 일부를 표시한다.
도2에서, 위상 차동 검출 모듈(110)은 위상 차동 샘플들(115)을 생성하도록 복소값의 샘플링된 2-DPSK 기저대역 신호(25)를 사용하고, 이는 심볼 분리를 갖는 2개의 신호 값들 간의 위상차를 표시하는 복소값들이다. 심볼 분리는 중첩 부분을 포함하지 않는 심볼 당 샘플들의 수로 이해된다. 예를 들어, 본원에 도시된 바와 같은 심볼 스페이싱을 갖는 2개의 부호의 샘플들은 (26)에서 샘플들 n+1 및 n+5가 된다.
비트 상관 모듈(120) 내부에서, 비트 복구 모듈(122)은 후보 비트 스트림(127)을 생성하도록 위상 차동 샘플들(115)을 사용하고 2진 상관 모듈(126)은 비트 상관 값들(125)을 생성하도록 후보 비트 스트림(127)을 미리 결정된 동기 비트 패턴(124)과 상관시킨다. 미리 결정된 동기화 비트 패턴의 값들(124)은 특정 동기화 패턴이 생성되는 단일 비트 값들의 예측된 시퀀스를 표시하는 단일 비트들의 시퀀스이다. 비트 상관 모듈의 동작은 도3과 관련하여 더욱 상세하게 후술된다.
신호 상관 모듈(130) 내부에서, 샘플 상관 모듈(132)은 신호 상관 값들(135)을 생성하도록 위상 차동 샘플(115)을 미리 결정된 동기 심볼 패턴(134)과 상관시킨다. 심볼 센터들에서 신호 값들이 크기 면에서 동일하지만 자신들의 편파들이 상이하게 되기 때문에, 미리 결정된 동기화 심볼 패턴(134)은 자신의 심볼 센터들에서 동기 패턴 신호의 신호 값들을 표시하는 비트들의 시퀀스로 표시될 수 있다. 이를 행함으로써, 상관 동작에서 승산 및 가산/감산은 단지 가산/감산으로 정리되어, 따라서 비용 및 전력을 크게 감소시킨다. 일 실시예에서, 미리 결정된 동기화 심볼 패턴(134)은 미리 결정된 동기화 비트 패턴(124)과 연관되는데, 이들은 미리 결정된 동기화 비트 패턴(124)과 동일하게 될 수 있기 때문이다. 신호 상관 값들(135)은 매 4번째 샘플을 사용하여 샘플 레이트에서 상관 값을 표시한다. 효율적인 계산을 얻기 위하여, 신호 상관 값(135)은 심볼의 중심으로 추정되는 심볼 당 단지 하나의 샘플로 계산된다. 도4를 참조하면, 이 효율적인 방식으로 인해, 미리 결정된 동기 심볼 패턴(134)은 +1 또는 -1로 표현되는 심볼 값들의 시퀀스로 감소되어, 승산이 가산들 및 감산들로 정리된다.
타이밍 검출 논리 모듈(140) 내의 데이터 패킷 검출 모듈(142)은 피크 도달 표시자를 발생시키도록 비트 상관 값들(125)을 사용한다. 피크 결정 모듈(144)은 심볼 센터 샘플 인덱스(35) 및 샘플 구간 프랙션(45)을 발생시키도록 피크 도달 표시자 및 신호 상관 값들(135)을 사용한다.
도3에서, 위상 차동 검출 모듈(110)에 의한 복소값의 샘플링된 2-DPSK 기저대역 신호(25)로부터의 복소값의 위상 차동 샘플들(115)이 도시되어 있다. 신호(25)로부터 각 복소 샘플 x(n)은 이른 하나의 시볼 시간을 나타내는 공액 복소 샘플과 승산된다. 공액 복소 계산은 2개의 샘들의 위상 차(xd(n))를 생성한다.
비트 복구 모듈(122)에서, 위상 차동 샘플들(115)의 실수부들은 위상 차동 샘플들(115)로부터 후보 비트 스트림(127)을 발생시키도록 제로 임계값과 비교되고, 여기서 후보 비트 스트림(127)의 각 비트는 +1 또는 -1중 어느 한 값을 갖도록 취해진다. 위상 차동 샘플들(115)의 허수부들은 이 실시예에서 무시되는데, 그 이유는 미리 결정된 동기 비트 패턴(124)이 위상 차 0°로서 1 및 위상차 180°로서 0으로 인코딩된다. 2진 상관 모듈(126)에서, +1 또는 -1중 어느 한 값을 각각 갖는 K 비트들(S'l-S'K)을 갖는 미리 결정된 동기 비트 패턴(124)은 1-비트 쉬프트 레지스터에 저장되는 후보 비트 스트림으로부터의 비트들과 샘플 레이트에서 상관되어, 비트 상관 값들(125)을 발생시킨다. 이 실시예는 4개의 샘플들의 심볼 분리를 갖는다. 이 상관의 결과들, 즉 매 샘플 시간마다 하나의 다수 비트 디지털 값은 비트 상관값들(125)을 구성한다. 모듈(126)에서 상관이 표준 신호 상관에 사용되는 다수-비트 디지털 값들 훨씬 비용이 드는 승산이 아니라 오히려 단일 비트 값들의 간단한 승산을 사용하기 때문에, 효율성이 실현된다는 점에 유의하라.
도4는 신호 상관 모듈(130)의 특정 구현방식을 도시한 것이다. +1 또는 -1의 값을 각각 갖는 K 단일-비트 값들(Sl *-SK *)을 지닌 미리 결정된 동기 심볼 패턴(134)은 샘플 상관 모듈(132)에 의해 심볼 분리(매 4번째 비트마다)에서 위상 차동 샘플들과 상관된다. 이 결과들은 선입 선출 레지스터 스택에 저장되어, 다수 비트 값들을 저장한다. 이 상관의 결과들, 즉 매 샘플 시간마다 하나의 다수-비트 디지털 값은 신호 상관 값들(135)을 구성한다. 상관 모듈(132)에 사용되는 샘플들의 값이 심볼 분리되고 미리 결정된 동기 심볼들(134)이 +1s 또는 -1s의 시퀀스이기 때문에, 샘플 상관 모듈(132)에서 승산은 가산들 또는 감산들로 간단하게 되는 점에 유의하라.
도5는 타이밍 검출 논리 모듈(140)의 특정 실시예를 도시한 것이다. 데이터 패킷 검출 모듈(142)에서 레지스터들 R2(4) 및 R2(5)는 비트 상관 값들(125)의 2개의 연속적인 값들을 연속적으로 저장한다. R2(4)에서 값이 임계값(P)(패킷 포맷에 사용되는 특정 동기 패턴에 적합함)보다 크고 R2(5)에서 값이 R2(4)에서 값보다 적을 때, 동기 패턴 또는 패킷은 검출되고 피크 도달 표시자는 단언(assert)되는데, 이는 피크 결정 모듈(144)을 활성화시킨다.
피크 결정 모듈(144)은 연속적으로 5개의 연속적인 신호 상관 값들(135)을 저장한다. 이들 값들은 레지스터들(R1(5) 내지 R1(5))에 저장된다. 신호 정정 값(R1(4)) 및 비트 상관 값(R2(4))은 동일한 샘플 시간에 대응하며, 또한 R1(5) 내지 R2(5)도 마찬가지이다. 피크 도달 표시자가 설정될 때, 레지스터들(R1(5) 내지 R2(5))은 피크 도달 표시자에 바로 앞서있는 심볼 시간을 스패닝하는 신호 상관 값들이다. 모듈(144)에서 피크 튜닝 알고리즘은 최대값을 갖는 레지스터들(R1(5) 내지 R2(5))를 심볼 센터 샘플 인덱스(35)로서 선택한다. 최대값 및 이의 2개의 인접한 값들은 다항식 추정에 사용되어 쿼드러틱(quadratic)(제2-도(second-degree)) 다항식 커브 피크를 발견한다. 심볼 상관 값들에 정합되는 비선형 다항식을 토대로 한 이 피크는 더 높은 분해능으로 실제 피크 도달 시간을 표시한다. 심볼 센터 샘플 인덱스(35)는 실제 피크 전 샘플 인덱스이고 샘플 구간 프랙션(45)은 심볼 센터 샘플 인덱스(35)로부터 추정된 실제 피크까지의 프랙션 샘플 구간을 표시한다.
본 출원에서 각종 기능들 및 구성요소들은 데이터 처리기 또는 다수의 처리 장치들과 같은 정보 처리 기계를 사용하여 구현될 수 있다. 이와 같은 데이터 프로세서는 마이크로프로세서, 마이크로제어기, 마이크로컴퓨터, 디지털 신호 처리기, 상태 기계, 논리 회로, 및/또는 동작 명령을 토대로 또는 미리 정의된 방식으로 디지털 정보를 조정하는 임의의 장치일 수 있다. 일반적으로, 각종 기능들 및 블록도로 표현되는 시스템들은 본원에 리스트된 구현방식 기술들 중 하나 이상을 사용하여 당업자에 의해 손쉽게 구현될 수 있다. 이와 같은 메모리는 단일 메모리 장치 또는 다수의 메모리 장치들일 수 있다. 이와 같은 메모리 장치는 판독 전용 메모리 장치, 랜덤 액세스 메모리 장치, 자기 테이프 메모리, 플로피 디스크 메모리, 하드 드라이브 메모리, 외부 테이프 및/또는 디지털 정보를 저장하는 임의의 장치일 수 있다. 데이터 프로세서가 상태 기계 또는 논리 회로를 통해서 이의 기능들 중 하나 이상을 구현할 때, 대응하는 명령들을 저장하는 메모리는 상태 기계 및/또는 논리 회로를 포함하는 회로 내에 임베딩될 수 있거나, 이 기능이 조합 논리를 사용하여 수행되기 때문에 불필요할 수 있다. 이와 같은 정보 처리 기계는 시스템 또는 컴퓨터, 개인 휴대 정보 단말기(PDA), 휴대용 계산 장치, 케이블 셋-톱 박스, 인터넷 케이블 장치, 셀룰러 전화 등과 같은 시스템의 일부일 수 있다.
상기 상세한 설명에서, 상세한 설명의 일부를 형성하는 첨부 도면들에 대해 참조가 이루어졌고 본 발명을 실시할 수 있는 특정 실시예들이 예로서 도시되었다. 이들 실시예들은 본 발명을 당업자가 실시할 정도로 충분히 상세하게 설명되었고, 다른 실시예들이 사용될 수 있다는 것을 이해할 수 있을 것이며, 논리적, 기계적, 화학적 및 전기적 변경들이 본 발명의 원리 또는 범위를 벗어남이 없이 이루어질 수 있다. 당업자가 본 발명을 실시하는데 불필요한 설명을 피하기 위하여, 이 설명은 당업자에게 공지된 어떤 정보에 대해선 생략할 수 있다. 게다가, 본 발명의 지침에 포함되는 많은 다른 변화된 실시예들은 당업자에 의해 손쉽게 이해될 수 있다. 따라서, 본 발명은 본원에 서술된 특정 형태로 제한되는 것이 아니라, 본 발명의 범위 내에 포함될 수 있는 이와 같은 대안들, 수정들 및 등가물들을 커버한다.

Claims (12)

  1. 차동 위상 쉬프트 신호 수신기에 있어서,
    차동 위상 쉬프트 신호(5)를 수신하기 위한 제1 입력 수단 및 차동 위상 쉬프트 기저대역 신호(15)를 제공하기 위한 출력을 포함하는 복조기(10);
    상기 복조기의 출력에 결합된 입력 수단 및 샘플링된 차동 위상 쉬프트 기저대역 신호(25)를 제공하기 위한 출력을 포함하는 아날로그 대 디지털 샘플링 모듈(20); 및
    상기 복조기의 출력에 결합된 입력 수단, 수신된 심볼의 센터와 미리 정의된 관계를 갖는 샘플링된 차동 위상 쉬프트 기저대역 신호의 샘플을 식별하는 심볼 센터 샘플 인덱스(35)를 제공하기 위한 제1 출력, 및 상기 심볼 센터 샘플 인덱스에 의해 식별된 샘플로부터 상기 수신된 심볼의 추정된 센터까지의 샘플 기간의 프랙션 부분(fractional portion)을 식별하는 샘플 구간 프랙션(sample interval fraction)(45)을 제공하기 위한 제2 출력을 포함하는 동기화 검출 모듈(30)을 포함하는, 차동 위상 쉬프트 신호 수신기.
  2. 제1항에 있어서, 상기 수신된 심볼의 상기 센터에 대한 상기 샘플의 미리 정의된 관계는 상기 수신된 심볼의 센터 바로 앞의 샘플을 식별하는, 차동 위상 쉬프트 신호 수신기.
  3. 삭제
  4. 제2항에 있어서, 상기 동기화 검출 모듈은:
    상기 샘플링된 차동 위상 쉬프트 기저대역 신호를 수신하고, 위상 차동 샘플들(15)의 시퀀스를 생성하기 위한 위상 차동 검출 모듈(110);
    상기 위상 차동 검출 모듈에 응답하는 신호 상관 모듈(130)로서, 샘플 상관 모듈(132)을 포함하며, 상기 샘플 상관 모듈은 위상 차동 샘플들의 시퀀스를 수신하기 위한 제1 입력 수단 및 미리 결정된 동기화 심볼 패턴(134)을 수신하기 위한 제2 입력 수단을 가지며, 상기 미리 결정된 동기화 심볼 패턴은 상기 미리 결정된 동기화 비트 패턴과 연관되며, 상기 샘플 상관 모듈은 심볼 상관 값들을 생성하는, 상기 신호 상관 모듈(130); 및
    상기 심볼 센터 샘플 인덱스 및 상기 샘플 구간 프랙션을 발생시키도록 상기 신호 상관 모듈에 응답하는 타이밍 검출 모듈(140)을 포함하는, 차동 위상 쉬프트 신호 수신기.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 차동 위상 쉬프트 신호 수신기에 있어서,
    차동 위상 쉬프트 키잉 신호를 수신하고, 위상 차동 샘플들(115)의 시퀀스를 생성하기 위한 위상 차동 검출 모듈(110);
    상기 위상 차동 검출 모듈에 응답하는 비트 상관 모듈(120)로서, 위상 차동 샘플들의 시퀀스에 응답하는 비트 복구 모듈(122)을 포함하고 복구된 후보 비트 스트림(127)을 생성하며, 상기 비트 상관 모듈은 2진 상관 모듈(126)을 포함하며, 상기 2진 상관 모듈은 상기 복구된 후보 비트 스트림을 수신하기 위한 제1 입력 수단 및 미리 결정된 동기화 비트 패턴(124)을 수신하기 위한 제2 입력 수단을 가지며, 상기 2진 상관 모듈은 비트 상관 값들(125)을 생성하는, 상기 비트 상관 모듈(120);
    상기 위상 차동 검출 모듈에 응답하는 신호 상관 모듈(130)로서, 샘플 상관 모듈(132)을 포함하며, 상기 샘플 상관 모듈은 위상 차동 샘플들의 시퀀스를 수신하기 위한 제1 입력 수단 및 미리 결정된 동기화 심볼 패턴(134)을 수신하기 위한 제2 입력 수단을 가지며, 상기 샘플 상관 모듈은 상기 위상 차동 샘플들의 선택된 서브셋에 대해 상관을 수행하며, 상기 신호 상관 모듈은 신호 상관 값들(135)을 생성하는, 상기 신호 상관 모듈(130); 및
    상기 비트 상관 모듈에 응답하고 상기 신호 상관 모듈에 응답하는 타이밍 검출 논리 모듈(140)로서, 상기 비트 상관 값들 및 상기 신호 상관 값들에 기초하여 동기화 표시자를 발생시키는, 상기 타이밍 검출 논리 모듈(140)을 포함하는, 차동 위상 쉬프트 신호 수신기.
  9. 수신된 차동 위상 쉬프트 신호를 동기화하는 방법에 있어서,
    차동 위상 쉬프트 키잉 신호(5)를 수신하는 단계;
    기저대역 차동 위상 쉬프트 키잉 신호(15)를 생성하도록 상기 차동 위상 쉬프트 키잉 신호를 복조하는 단계;
    상기 기저대역 차동 위상 쉬프트 키잉 신호로부터 도출되는 위상 차동 샘플들(115)의 시퀀스를 결정하는 단계;
    상기 위상 차동 샘플들의 시퀀스로부터 후보 비트 스트림(127)을 복구하는 단계;
    비트 스트림 상관 값들(125)을 생성하도록 상기 후보 비트 스트림을 미리 결정된 동기화 비트 패턴과 상관시키는 단계;
    신호 상관 값들(135)을 생성하도록 심볼 분리에서의 상기 위상 차동 샘플의 시퀀스를 미리 결정된 동기화 심볼 패턴과 상관시키는 단계;
    데이터 패킷을 검출하기 위하여 상기 비트 스트림 상관 값들을 임계값과 비교하는 단계;
    상기 신호 상관 값들에 기초하여 샘플 구간 프랙션을 결정하기 위하여 상기 검출된 데이터 패킷의 피크 튜닝을 수행하는 단계; 및
    상기 검출된 데이터 패킷 및 상기 샘플 구간 프랙션에 기초하여 상기 검출된 데이터 패킷의 시작 시간에 대해서 동기화 타이밍을 결정하는 단계를 포함하는, 수신된 차동 위상 쉬프트 신호 동기화 방법.
  10. 삭제
  11. 삭제
  12. 삭제
KR1020057017460A 2003-03-19 2004-02-04 Ｍ-ｄｐｓｋ 채널들에 대한 타이밍 동기화 KR101067265B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/391,978 2003-03-19
US10/391,978 US6973142B2 (en) 2003-03-19 2003-03-19 Timing synchronization for M-DPSK channels

Publications (2)

Publication Number Publication Date
KR20050118285A KR20050118285A (ko) 2005-12-16
KR101067265B1 true KR101067265B1 (ko) 2011-09-26

Family

ID=32987804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057017460A KR101067265B1 (ko) 2003-03-19 2004-02-04 Ｍ-ｄｐｓｋ 채널들에 대한 타이밍 동기화

Country Status (6)

Country Link
US (1) US6973142B2 (ko)
EP (1) EP1606874A4 (ko)
JP (1) JP4383445B2 (ko)
KR (1) KR101067265B1 (ko)
TW (1) TWI335165B (ko)
WO (1) WO2004095720A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050062025A (ko) * 2003-12-19 2005-06-23 삼성전자주식회사 Ｉｐ 패킷의 다중 필드 에러에 대한 ｉｃｍｐ 패킷 생성시스템 및 방법
KR100867319B1 (ko) * 2005-08-08 2008-11-06 삼성전자주식회사 무선통신시스템에서 비동기 송신 검출 장치 및 방법
JP2010503256A (ja) * 2006-08-29 2010-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 高速ｌｖｄｓ通信の同期のための方法及びシステム
KR100826248B1 (ko) * 2006-11-22 2008-04-29 삼성전자주식회사 위상 검출을 이용한 복조 방법 및 그 장치
KR101421406B1 (ko) * 2008-02-01 2014-07-23 성균관대학교산학협력단 광대역 무선접속 통신 시스템에서 주파수 동기를 위한 상관장치 및 방법
JP5214990B2 (ja) * 2008-02-06 2013-06-19 ローム株式会社 差動位相偏移変調（ＤｉｆｆｅｒｅｎｔｉａｌＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）された信号の復調回路、それを利用した無線機器
US9071470B2 (en) * 2008-04-04 2015-06-30 Maxlinear, Inc. Low-complexity digital radio interface
US8391228B2 (en) * 2009-04-14 2013-03-05 Texas Instruments Incorporated PHY layer PPDU construction for body area network (BAN) devices
KR101824399B1 (ko) * 2015-12-30 2018-02-01 어보브반도체 주식회사 개선된 패킷 검출 및 심볼 타이밍 포착 기법을 사용하는 블루투스 수신 방법 및 장치
KR101828790B1 (ko) 2015-12-30 2018-03-29 어보브반도체 주식회사 주파수 편이 변조 신호의 수신 방법 및 장치
KR101790960B1 (ko) 2015-12-30 2017-11-20 어보브반도체 주식회사 개선된 자동 이득 제어를 사용하는 블루투스 스마트 수신 방법 및 장치
KR101906149B1 (ko) 2015-12-30 2018-10-10 어보브반도체 주식회사 개선된 심볼 타이밍 오프셋 보상을 사용하는 블루투스 수신 방법 및 장치
KR101817544B1 (ko) * 2015-12-30 2018-01-11 어보브반도체 주식회사 개선된 반송파 주파수 오프셋 보상을 사용하는 블루투스 수신 방법 및 장치
US10129014B2 (en) * 2017-01-25 2018-11-13 Samsung Electronics Co., Ltd. System and method of performing initial timing synchronization of receivers of modulated signals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535252A (en) 1993-03-29 1996-07-09 Kabushiki Kaisha Toshiba Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type
US5812207A (en) 1996-12-20 1998-09-22 Intel Corporation Method and apparatus for supporting variable oversampling ratios when decoding vertical blanking interval data
US5854808A (en) 1993-09-14 1998-12-29 Pacific Communication Sciences Methods and apparatus for detecting the presence of a prescribed signal in a channel of a communications system
US20040017864A1 (en) 2002-07-29 2004-01-29 Weizhong Chen Symbol timing tracking and method therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3414558B2 (ja) * 1995-08-25 2003-06-09 沖電気工業株式会社 最大相関値タイミング推定回路及び受信装置
JP2850949B2 (ja) * 1995-12-15 1999-01-27 日本電気株式会社 デジタルｐｌｌ装置
US6134286A (en) * 1997-10-14 2000-10-17 Ericsson Inc. Synchronization techniques and systems for radiocommunication
US6587500B1 (en) * 1999-12-17 2003-07-01 Telefonaktiebolaget Lm Ericsson (Publ) Symbol sampling time settlement of a hard decision radio receiver
US6643336B1 (en) 2000-04-18 2003-11-04 Widcomm, Inc. DC offset and bit timing system and method for use with a wireless transceiver
US6424673B1 (en) 2000-11-10 2002-07-23 Motorola, Inc. Method and apparatus in a wireless communication system for facilitating detection of, and synchronization with, a predetermined synchronization signal
US6738437B2 (en) * 2001-03-15 2004-05-18 Qualcomm Incorporated Symbol recovery from an oversampled hard-decision binary stream

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535252A (en) 1993-03-29 1996-07-09 Kabushiki Kaisha Toshiba Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type
US5854808A (en) 1993-09-14 1998-12-29 Pacific Communication Sciences Methods and apparatus for detecting the presence of a prescribed signal in a channel of a communications system
US5812207A (en) 1996-12-20 1998-09-22 Intel Corporation Method and apparatus for supporting variable oversampling ratios when decoding vertical blanking interval data
US20040017864A1 (en) 2002-07-29 2004-01-29 Weizhong Chen Symbol timing tracking and method therefor

Also Published As

Publication number Publication date
JP4383445B2 (ja) 2009-12-16
US6973142B2 (en) 2005-12-06
JP2006523420A (ja) 2006-10-12
KR20050118285A (ko) 2005-12-16
US20040184564A1 (en) 2004-09-23
WO2004095720A3 (en) 2005-02-24
EP1606874A4 (en) 2008-06-04
WO2004095720A2 (en) 2004-11-04
TW200428840A (en) 2004-12-16
TWI335165B (en) 2010-12-21
EP1606874A2 (en) 2005-12-21

Similar Documents

Publication Publication Date Title
US5787123A (en) Receiver for orthogonal frequency division multiplexed signals
KR101067265B1 (ko) Ｍ-ｄｐｓｋ 채널들에 대한 타이밍 동기화
US9991930B2 (en) Configurable correlator for joint timing and frequency synchronization and demodulation
US5535252A (en) Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type
EP2235871B1 (en) Arrangement for determining a characteristic form of an input signal
EP0702475A1 (en) Multi-threshold detection for 0.3-GMSK
WO1998023070A9 (en) Passband dqpsk detector for a digital communications receiver
US20130013660A1 (en) Correlation Device
KR100359596B1 (ko) 수신희망신호의수신을인식할수있는신호통신시스템
US7415078B2 (en) Demodulation for phase modulation
US7039132B1 (en) Differential detection of GFSK signal using decision feedback and preamble for carrier, clock and frame synchronization
JP5213580B2 (ja) キャリアオフセットの検出回路および検出方法、情報通信機器
JP2000201131A (ja) Ｏｆｄｍ通信装置
KR19980080541A (ko) π/ｎ 시프트 위상시프트 키잉 복조기
CN112671684B (zh) 一种短时突发bpsk信号的自适应解调方法
JPH11154925A (ja) ディジタル伝送装置
JP3973332B2 (ja) ディジタル変復調の同期方式
JPH06232930A (ja) クロック再生回路
KR20000014912A (ko) 결정-지향 반송파 복원 장치
US20050187996A1 (en) Multiplierless correlators for HIPERLAN/2 and IEEE 802.11A wireless local area networks
JPH08186606A (ja) 受信装置
JP3688260B2 (ja) Ｏｆｄｍ信号復調装置の搬送波周波数同期方法および搬送波周波数同期回路
JP4803079B2 (ja) 復調装置
JP2001313629A (ja) Ｏｆｄｍ通信装置
JP2000244598A (ja) 制御装置、周波数オフセット補償装置、及びそれを用いた復調装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 8