KR101064872B1 - 정전척 - Google Patents

정전척 Download PDF

Info

Publication number
KR101064872B1
KR101064872B1 KR1020040050224A KR20040050224A KR101064872B1 KR 101064872 B1 KR101064872 B1 KR 101064872B1 KR 1020040050224 A KR1020040050224 A KR 1020040050224A KR 20040050224 A KR20040050224 A KR 20040050224A KR 101064872 B1 KR101064872 B1 KR 101064872B1
Authority
KR
South Korea
Prior art keywords
electrostatic chuck
cooling
electrode
wafer
flow path
Prior art date
Application number
KR1020040050224A
Other languages
English (en)
Other versions
KR20060001172A (ko
Inventor
김철식
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020040050224A priority Critical patent/KR101064872B1/ko
Publication of KR20060001172A publication Critical patent/KR20060001172A/ko
Application granted granted Critical
Publication of KR101064872B1 publication Critical patent/KR101064872B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 제조 장치의 웨이퍼 고정용 정전척에 관한 것으로, 냉각 유로가 형성된 정전척에 상기 냉각 유로에 따라 소정의 관통부를 갖는 내부 전극을 포함하되, 상기 냉각 유로의 일부가 상기 관통부를 관통하여 형성된 정전척에 관한 것이다. 이로써, 관통영역을 갖는 전극을 통해 전극과 정전척 표면의 거리 제한에 상관없이 충분히 깊은 냉각 유로를 형성할 수 있어, 냉각 유로의 단면적을 크게 할 수 있고, 냉각용 가스의 압력차를 줄일 수 있고, 이로인해 웨이퍼의 온도 균일도를 향상시켜 냉각효율을 높일 수 있다. 또한, 하나의 냉각 유입구만을 가지고도 웨이퍼 온도 균일도가 우수한 고저항의 정전척을 구현할 수 있다.
정전척, 냉각 유로, 내부 전극, 냉각 가스, 방사상 형태

Description

정전척{Electrode static chuck}
도 1a는 종래 기술에 따른 정전척의 평면도이고, 도 1b는 종래 기술에 따른 전극의 평면도이다. 도 2는 종래 기술에 따른 정전척의 유로깊이를 설명하기 위한 도 1a의 Ⅱ-Ⅱ'의 단면 개념도이다.
도 3a 및 도 3b는 본 발명에 따른 정전척의 기술적 원리 및 저항의 양태를 설명하기 위한 개념도들이다.
도 4a 및 도 4b는 본 발명에 따른 내부 전극의 평면도이고, 도 4c는 냉각 유로가 형성된 정전척의 평면도이고, 도 4d는 내부 전극과 냉각유로를 나타낸 정전척의 개념도이다. 또한, 도 5는 도 4d의 Ⅴ-Ⅴ'의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 100 : 정전척 14, 114 : 유로
20, 200 : 전극 30, 130 : 리프트 핀 홀
40, 140 : 온도 모니터링용 홀 112 : 세라믹 판
210 : 관통부
본 발명은 반도체 소자의 제조 장치에 관한 것으로서, 특히, 반도체 소자의 제조에서 사용되는 웨이퍼 고정용 정전척(electrode static chuck : ESC)에 관한 것이다.
일반적으로, 반도체 소자는 웨이퍼 상에 소정의 물질들을 증착하는 공정과 이를 식각하는 공정을 포함하는 다수의 공정을 통해 형성된다. 이러한 각각의 공정은 각기 고유한 작업환경을 가지는 밀폐형 용기인 챔버 내에서 수행된다. 챔버의 내부에는 통상적으로 웨이퍼를 고정하기 위한 수단인 척이 설치되어 있어 챔버 내부로 로딩된 웨이퍼를 지지하게 된다.
상기의 척은 웨이퍼를 고정하는 방법에 따라 기계식 척, 진공척 및 정전척등으로 구분한다. 기계식 척은 지지표면 상에 안착되는 웨이퍼를 고정하기 위한 암(Arm), 또는 클램프(Clamp)등의 물리적인 파지력을 가진 고정수단을 사용하는 척을 지칭한다. 이러한, 기계식 척은 웨이퍼에 대한 파지력이 불균일하여 웨이퍼와 척 가이에 불균등 접촉이 이루어져 웨이퍼의 변형을 야기하는 단점있다. 또한, 진공척은 웨이퍼와 척 사이의 공간의 압력을 챔버 내부이 압력보다 낮게 하여 웨이퍼가 파지되도록 하는 척을 지칭한다. 하지만, 반도체이 제조 공정이 진행되는 동안 챔버 내부의 압력이 불균일하여 상황에 따라 적절한 파지력을 발휘하지 못하는 단점이 있다.
이에, 웨이퍼와 지지대간의 균일한 파지력을 유지하기 위해 개발된 것이 정전척이다. 정전척은 웨이퍼와 척 내부에 설치된 전극의 전압차를 이용하여 웨이퍼 를 고정, 지지하는 방법을 사용한다. 이러한 정전척은 기상증착 장치 또는 에칭을 위한 챔버 장치 내에서 웨이퍼를 지지하기 위해 널리 사용되고 있다.
도 1a는 종래 기술에 따른 정전척의 평면도이고, 도 1b는 종래 기술에 따른 전극의 평면도이다. 도 2는 종래 기술에 따른 정전척의 유로깊이를 설명하기 위한 도 1a의 Ⅱ-Ⅱ'의 단면 개념도이다.
도 1a, 도 1b 및 도 2를 참조하면, 종래의 정전척(10)은 정전척(10)의 냉각을 위해 형성된 다수의 방사상 유로(14a)와, 방사상 유로(14a)간을 연결하기 위한 순환 유로(14b)와, 방사상 유로(14a)와 순환 유로(14b) 하부에 형성된 전극(20)을 포함한다. 또한, 정전척(10)은 정전척(10)의 온도를 모니터링 하기 위한 온도 모니터링용 홀(40)과, 웨이퍼의 이송을 위해 형성된 리프트 핀 홀(Lift Pin Hole; 30)을 더 포함할 수 있다.
방사상 유로(14a)의 중심부를 통해서 냉각용 가스가 주입되고, 이는 방사상 유로(14a)를 통해 정전척(10)의 가장자리에까지 전달된다. 또한, 순환유로를 통해 정전척의 모든 영역에 냉각용 가스가 주입되어 웨이퍼의 온도를 일정하게 유지한다. 전극(20)은 다수의 핀홀(30 및 40)이 형성된 판 형태로 구성하고(도 1b 참조), 그 상부에 상술한 유로들(14)이 위치해 있다(도 2 참조).
일반적으로, 웨이퍼의 온도를 균일하게 유지하기 위해서는 정전척(10)으로 유입되는 냉각용 가스의 입력부(방사상 유로의 중심부)와 그 외부간의 압력차이를 줄여야 한다. 이를 위해서는 정전척(10) 내부의 유로의 단면적을 크게 하여야 한다. 이를 위해서는 유로(14)의 폭(L1)을 넓게 하거나, 깊이(T1)를 깊게 하여야 한다. 하지만, 유로(14)의 폭(L1)은 정전척의 파지 능력에 크게 좌우되기 때문에 넓게 할 수 없다. 뿐만 아니라, 유로(14)의 깊이(T1) 또한, 하부의 전극(20)으로 인해 깊게 할 수 없다. 즉, 전극(20)과 표면의 거리 제한 때문에 깊은 유로(14) 형성이 불가능하였다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 유로가 형성될 영역이 관통된 전극판을 형성하여 유로의 단면적을 충분히 크게 할 수 있는 정전척을 제공한다.
본 발명에 따른 냉각 유로가 형성된 정전척에 있어서, 상기 냉각 유로에 따라 소정의 관통부를 갖는 내부 전극을 포함하는 정전척을 제공한다.
여기서, 상기 냉각 유로의 일부가 상기 관통부를 관통하여 형성되고, 상기 관통부를 통과하는 상기 일부의 냉각 유로의 깊이가 0.3mm 내지 2mm인것이 효과적이다.
상기의 관통부는 소정의 폭을 갖는 다수의 직선이 냉각 가스의 유입부를 중심으로 방사상 모양으로 배치된 형상이고, 상기 관통부가 상기 관통부를 통과하는 상기 냉각 유로의 벽면으로부터 3mm 이상 떨어진 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
본 발명에 따른 정전척의 기술적 원리와 저항에 따른 전극의 양태를 간략히 설명한다.
도 3a 및 도 3b는 본 발명에 따른 정전척의 기술적 원리 및 저항의 양태를 설명하기 위한 개념도들이다.
세라믹 플레이트 형태의 정전척은 직류 전극과 표면과의 저항 정도에 따라 고저항, 중저항 및 저저항용으로 나눌 수 있다. 고저항인 경우는 웨이퍼를 적절히 잡기(Clamping) 위해서는 직류전압을 상대적으로 높게 거는 동시에 전극과 표면과의 거리를 저저항 보다 짧게 구성해야 한다. 즉, 저저항은 1010Ω㎝ 내지 1011Ω㎝ 이고, 고저항은 약 1014Ω㎝이다. 따라서, 저저항인 경우에는 전극과 정전척의 표면과의 거리를 약 1mm 내지 1.5mm정도로 두고, 고저항인 경우는 0.3mm 내지 0.5mm 정도로 두는 것이 바람직하다.
도 3a에서는 저저항의 경우의 전극의 양태와 이에 따른 기술적 원리를 설명하기 위한 것으로써, 정전척의 내부 전극과 정전척의 표면은 일정 거리 이상 떨어져있다. 이에, 외부로부터 소정의 전압을 전극에 인가하면, 전극 판으로부터 표면으로 μ단위의 전류가 흐르게된다. 이로써, 웨이퍼가 파지 되는 정전척 표면이 양 전하로 차징된다. 이때 인가되는 전압은 약 400V 내지 800V인 것이 효과적이다. 또한, 전자기 유도에 의해 웨이퍼의 하부 표면은 음전하로 차지되고, 웨이퍼 상부 표면은 양전하로 차지된다. 따라서, 상기의 정전척은 정전척 표면의 양전하와, 웨이퍼 표면의 음전하 상호간 작용하는 전기력을 통해 웨이퍼를 파지한다.
반면에, 도 3b에서는 고저항의 경우의 전극의 양태와 이에 따른 기술적 원리를 설명하기 위한 도면으로, 내부 전극이 정전척의 표면에 근접해 있다. 이에 외부로부터 소정의 전압을 인가하면, 전극 판 표면이 소정의 양전하로 차징되고, 웨이퍼의 하부 표면은 음전하로 차지된다. 이때, 인가되는 전압은 약 +1000V 내지 +2000V인 것이 효과적이다. 따라서, 고저항의 정전척은 전극 표면의 양전하와 웨이퍼 표면의 음전하 상호간 작용하는 전기력을 통해 웨이퍼를 파지한다.
이와 같이 저저항일 경우에는 전류를 이용하여 정전척의 표면과 웨이퍼 사이에서 발생하는 전기력을 통해 정전척을 파지하지만, 고저항일 경우에는 전극과 웨이퍼 사이에서 발생하는 전기력을 통해 정전척을 파지한다. 이로인해 고저항일 경우에는 전극을 정전척의 표면과 최대한 가깝게 하여야 한다. 하지만, 전극과 정전척의 표면을 무한정 가깝게 할 수는 없다. 즉, 상술한 0.3mm 내지 0.5mm 범위 내로 하는 것이 바람직하다. 이는 상기 범위 보다 전극을 더 가깝게 할 경우에는 브레이크다운 형상이 일어나 전극이 파괴되는 문제가 발생하고, 상기 범위 보다 전극을 더 멀리 할 경우에는 웨이퍼를 잡지 못하는 문제가 발생하기 때문이다.
상술한 바와 같이 정전척의 내부에 형성된 전극은 정전척의 표면과 매우 근접해 있기 때문에 냉각 유로를 충분히 깊게 형성하지 못하였다. 하지만, 본 발명에 서는 정전척의 표면에 형성된 냉각 유로에 따라, 소정 영역이 관통되어 냉각 유로의 깊이를 깊게 할 수 있는 내부 전극을 제작하여 이를 해결할 수 있다. 상술한 방법은 정전척의 중심부에 냉각 가스의 유입부가 위치하더라도 충분한 냉각 효율을 얻을 수 있다. 이 뿐만 아니라, 냉각 가스의 유입부를 다수 개를 두어 냉각 효율을 상승시킬 수 있다.
도 4a 및 도 4b는 본 발명에 따른 내부 전극의 평면도이고, 도 4c는 냉각 유로가 형성된 정전척의 평면도이고, 도 4d는 내부 전극과 냉각유로를 나타낸 정전척의 개념도이다. 또한, 도 5는 도 4d의 Ⅴ-Ⅴ'의 단면도이다.
도 4a 내지 도 4d 및, 도 5를 참조하면, 본 발명의 정전척(100)은 냉각 유로(114)와, 냉각 유로(114)에 따라, 소정 영역이 관통된 내부 전극(200)을 포함한다. 즉, 냉각 유로(114)의 깊이를 깊게 할 수 있도록 내부 전극(200)의 소정 영역이 관통되어 있다. 또한, 웨이퍼의 이송을 위한 리프트 핀 홀(130)과, 정전척(100)의 온도를 모니터링 하기 위한 온도 모니터링용 홀(140)을 더 포함할 수 있다. 리프트 핀홀(130)의 위치 및 개수를 임의로 구성이 가능하다. 본 실시예에서는 3개의 핀홀을 원형의 정전척(100) 내부의 무게 중심을 고려하여 형성하는 것이 효과적이다. 온도 모리터링용 홀(140) 또한, 그 위치가 다양할 수 있다. 또한, 냉각 유로(114)에 소정의 냉각물질을 주입하기 위한 소정의 냉매 주입부를 더 포함할 수 있다. 냉각 물질로는 Ar 가스를 사용하는 것이 바람직하다.
내부 전극(200)은 도 4a 및 도 4b에서와 같이 정전척(100)의 표면에 형성된 냉각 유로(114)에 따라 다양한 형태로 제작이 가능하다. 내부 전극(200)은 도전성 의 물체를 이용하여 DC 전극으로 형성하는 것이 바람직하다. 도 4a와 같이 관통부(210)의 형상을 전극(200)의 중심을 기준으로 소정 두께를 갖는 다수의 직선이 방사상 방향로 뻗어 나간 모양으로 제작하는 것이 가장 바람직하다. 또한, 도 4b와 같이 관통부(210)의 형상을 전극(200)의 중심을 기준으로 다수의 'T'자 형상이 방사상 방향으로 뻗어 나간 모양으로 제작할 수 있다. 뿐만 아니라, 관통부(210)의 형상은 도 4c에서 설명된 냉각 유로(210)의 형상에 따라 다양하게 제작 될 수 있다. 이로써, 전극(114)이 제거된 영역(관통영역)에 냉각 유로(114)를 더 깊게 형성할 수 있다(도 5 참조).
상기에서, 전극(200)을 형성하지 않는 부분 즉, 관통부(210)는 냉각 유로(114)를 형성한 후에 절연파괴를 방지할 수 있을 만큼의 여유 공간을 갖도록 형성하는 것이 바람직하다. 즉, 전극(200)이 유로 벽에서부터 3mm 이상 떨어지도록 관통부(210)의 폭을 조절한다(도 5의 L3 참조). 내부전극(200)으로는 도전성의 물질을 이용하여 형성하되 소정의 판 상에 프린팅 방법 및 스퍼터링 방법을 이용하여 형성할 수 있다.
냉각 유로(114)는 방사상 형태로 뻗은 다수의 직선 유로(114a)와 다수의 직선 유로(114a)간을 연결하는 다수의 원형 유로(114b)로 구성된다. 직선 유로(114a)와 원형 유로(114b)는 웨이퍼를 냉각하기 위한 냉각 효율에 따라 다양하게 구현할 수 있으면, 그 개수 또한 임의로 할 수 있다. 물론 상술한 직선 유로(114a)가 아닌 단일의 곡선 유로(114b)를 통해 정전척(100)의 전면에 걸쳐 하나의 곡선 형상으로 형성할 수도 있고, 나선형으로도 형성할 수 있다. 본 실시에에서는 1 내지 15개의 직선 유로(114a)와 1 내지 5개의 원형 유로(114b)를 갖도록 형성하는 것이 효과적이다. 일 예로, 도 4c에서는 6개의 직선 유로(114a)와 2개의 원형 유로(114b)를 포함하는 냉각유로(114)를 나타내었다. 뿐만 아니라, 냉각 가스 유입부에 따라 직선 유로(114a)와 원형유로(114b)는 하나로 연결될 수도 있고, 각기 분리될 수도 있다. 본 실시예에서는 냉각 가스 유입부로부터 방사상 방향으로 6개의 직선 유로(114a)가 위치하고, 직선 유로(114a)간은 2개의 원형 유로(114b)가 연결하였다. 이로써, 하나의 냉각 가스 유입부를 통해 정전척(100) 표면 전체에 냉각 가스를 공급할 수 있고, 각기 서로 다른 방향에서도 냉각가스를 유입시킬 수 있다.
또한, 본 실시예에서는 도 4a와 같이 하부에 전극(200)이 형성되어 있어, 직선 유로(114a)의 깊이는 충분히 깊게 할 수 있다. 또한, 도 4b와 같이 하부에 전극(200)이 형성되어 있어, 직선 유로(114a) 및 최외각을 제외한 원형 유로(114b)의 깊이 또한 깊게 할 수 있다. 물론, 최외각의 유로의 깊이도 충분히 깊게 하도록 전극(200)이 모양을 제어할 수 있다. 상술한 깊이는 냉각 가스, 웨이퍼의 온도 균일도, 냉각 가스 입력부의 압력차등과 같은 조건에 따라 매우 다양한 범위가 가능하다. 즉, 깊이(도 5의 T2 참조)는 0.2mm 이상일 수 있고, 0.3mm 내지 2mm 일 수 있다. 이때, 최외각 유로의 깊이(도 5의 T1 참조)를 깊게 하지 않음은 전극(200)의 노출이 발생하지 않도록 하기 위해서이고, 최외각의 깊이는 0.1mm 내지 0.25mm로 유지하는 것이 효과적이다. 이는 직선형 유로에서 이미 충분한 냉각 가스를 공급받고 있는 상태이기 때문에 최외각의 유로를 깊게 하지 않아도 문제가 되지 않기 때문이다.
상술한 냉각 유로(114)를 갖는 정전척(100)의 표면과 전극(200)이 투영된 도 4d 및 도 5에서와 같이, 소정 영역이 제거된 전극(100)과, 소정 부분이 전극(100)이 제거된 영역을 관통하는 깊이로 형성된 냉각유로(114)를 통해 냉각 가스를 정전척(100)의 전면에 균일하게 공급할 수 있다.
이하, 상술한 구조를 갖는 정전척의 제조에 관해 간략히 설명한다.
냉각 유로(도 4c의 114a 및 114b 참조)가 형성된 상부 세라믹 판(도 5의 112 참조)에 상술한 바와 같은 관통부(도 4a 및 도 4b의 210 참조)를 갖는 내부전극(도 4a 및 도 4b의 200 참조)이 형성된 하부 세라믹 판을 압축시켜 정전척을 형성한다. 이때, 하부 세라믹 판의 관통 영역에도 소정의 냉각 유로가 형성될 수 있다.
상부 세라믹 판은 세라믹 판은 주조 공정을 통해 도 4c와 같이 유로가 형성된 판으로 제작 될 수 있고, 원형의 세라믹 판을 기계적으로 가공하여 형성할 수 있다.
또한, 하부 세라믹 판은 그 상부에 도 4a와 같은 관통부가 형성된 내부 전극을 형성한 다음, 소정의 가공 공정을 통해 관통부 영역의 하부 세라믹 판의 일부를 제거하여 냉각 유로를 형성한다. 또는, 주조 또는 기계적 가공 공정을 통해 하부 세라믹 판의 일부를 제거하여 냉각 유로를 형성한 다음, 냉각 유로 영역이 개방되도록 내부 전극을 형성할 수도 있다. 상기에서 내부 전극은 실즈 프린팅 방법, 스크린 프린팅 방법 및 스퍼터링 방법을 통해 하부 세라믹 판 상에 형성된다. 또는 별도의 제작 공정을 통해 형성한 전극판을 하부 전극 상에 접착시켜 형성할 수 도 있다.
상술한 방법에 의해 형성된 상부 및 하부 세라믹 판을 압착시켜 정전척을 형성한다. 뿐만 아니라, 원통의 상부 세라믹판, 관통부가 형성된 전극판 및 하부 세라믹 판을 순차적으로 적층 압착한 다음, 상부 세라믹 판 및 하부 세라믹판의 일부를 기계적 가공을 통해 제거하여 냉각 유로를 형성할 수도 있다.
본 발명은 상술한 정전척의 제작방법에 한정되지 다양한 공정 및 방법이 추가되거나, 변형되어 적용될 수 있다.
상술한 설명에서는 언급하지 않았지만, 정전척의 제조 공정중, 온도 감지를위한 홀과, 웨이퍼의 리프팅을 위한 홀과, 냉각 가스 및 냉각 수의 유입을 위한 유입부를 포함한 다수의 홀 및 입력부를 별도의 공정을 통해 형성할 수도 있다.
상술한 정전척을 플라즈마를 이용한 증착, 식각 및 세정 공정등을 실시하는 반도체 제조를 위한 챔버에 사용될 수 있다. 바람직하게는 HDP 챔버에 사용하는 것이 효과적이다.
상술한 바와 같이, 본 발명은 소정의 관통영역을 갖는 전극을 통해 전극과 정전척 표면의 거리 제한에 상관없이 충분히 깊은 냉각 유로를 형성할 수 있다.
또한, 냉각 유로를 전극의 관통부 하부에 까지 형성할 수 있어, 냉각 유로의 단면적을 크게 할 수 있고, 냉각용 가스의 압력차를 줄일 수 있고, 이로인해 웨이퍼의 온도 균일도를 향상시켜 냉각효율을 높일 수 있다.
또한, 중앙에 하나의 냉각 유입구만을 가지고도 웨이퍼 온도 균일도가 우수한 고저항의 정전척을 구현할 수 있다.

Claims (5)

  1. 냉각 유로가 형성된 정전척에 있어서,
    상기 냉각 유로의 형상에 따라 소정의 형상을 갖는 관통부가 형성된 내부 전극을 포함하고,
    상기 냉각 유로의 일부가 상기 관통부를 관통하여 형성된 정전척.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 관통부를 통과하는 상기 일부의 냉각 유로의 깊이가 0.3mm 내지 2mm인 정전척.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 관통부는 소정의 폭을 갖는 다수의 직선이 냉각 가스의 유입부를 중심으로 방사상 모양으로 배치된 형상인 정전척.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 관통부가 상기 관통부를 통과하는 상기 냉각 유로의 벽면으로부터 3mm 이상 떨어진 정전척.
KR1020040050224A 2004-06-30 2004-06-30 정전척 KR101064872B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050224A KR101064872B1 (ko) 2004-06-30 2004-06-30 정전척

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050224A KR101064872B1 (ko) 2004-06-30 2004-06-30 정전척

Publications (2)

Publication Number Publication Date
KR20060001172A KR20060001172A (ko) 2006-01-06
KR101064872B1 true KR101064872B1 (ko) 2011-09-16

Family

ID=37104354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050224A KR101064872B1 (ko) 2004-06-30 2004-06-30 정전척

Country Status (1)

Country Link
KR (1) KR101064872B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5222442B2 (ja) * 2008-02-06 2013-06-26 東京エレクトロン株式会社 基板載置台、基板処理装置及び被処理基板の温度制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1156522A2 (en) * 2000-05-19 2001-11-21 Ngk Insulators, Ltd. Electrostatic chuck with an insulating layer
KR20020019030A (ko) * 1999-05-25 2002-03-09 가부시키가이샤 아루박 정전 척 및 처리장치
KR100479513B1 (ko) 2002-07-05 2005-03-28 주성엔지니어링(주) 정전척 어셈블리

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020019030A (ko) * 1999-05-25 2002-03-09 가부시키가이샤 아루박 정전 척 및 처리장치
EP1156522A2 (en) * 2000-05-19 2001-11-21 Ngk Insulators, Ltd. Electrostatic chuck with an insulating layer
KR100479513B1 (ko) 2002-07-05 2005-03-28 주성엔지니어링(주) 정전척 어셈블리

Also Published As

Publication number Publication date
KR20060001172A (ko) 2006-01-06

Similar Documents

Publication Publication Date Title
TWI818997B (zh) 基板支撐基座
US10714372B2 (en) System for coupling a voltage to portions of a substrate
KR100635845B1 (ko) 정전기 척 및 그 제조 방법
WO2017069238A1 (ja) 静電チャック装置
KR102266688B1 (ko) 트레이 및 웨이퍼 고정 장치
TW201921580A (zh) 具有冷卻和傳導銷的基板支撐件
CN107710398B (zh) 具有射频耦合的高功率静电夹盘设计
TW202040744A (zh) 局部加熱之多區域基材支撐座
KR20190048114A (ko) 지지 유닛 및 그를 포함하는 기판 처리 장치
EP1647054A2 (en) Plasma processing apparatus
TW201637122A (zh) 用於靜電夾盤表面之徑向向外的墊設計
JP2013016804A (ja) 静電チャック、これを含む基板処理装置及び基板処理方法
TW202046371A (zh) 電漿處理腔室中用於高偏壓射頻(rf)功率應用的靜電夾盤
JP4386753B2 (ja) ウェハーステージ及びプラズマ処理装置
KR101064872B1 (ko) 정전척
TW202147371A (zh) 用於基板處理的靜電邊緣環架置系統
KR102647177B1 (ko) 플라즈마 처리 장치
JP2011003913A (ja) 静電チャック
KR101132632B1 (ko) 정전척
JP4231362B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR101430745B1 (ko) 정전 척 및 기판 처리 장치
KR20150050300A (ko) 지지 유닛 및 이를 포함하는 기판 처리 장치
KR100787384B1 (ko) 정전척
KR20210008725A (ko) 기판 지지 유닛 및 이를 구비하는 기판 처리 시스템
KR101413763B1 (ko) 서셉터 어셈블리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150803

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9