KR101044203B1 - Electromagnetic bandgap structure and Printed circuit board having the same - Google Patents

Electromagnetic bandgap structure and Printed circuit board having the same Download PDF

Info

Publication number
KR101044203B1
KR101044203B1 KR1020090111645A KR20090111645A KR101044203B1 KR 101044203 B1 KR101044203 B1 KR 101044203B1 KR 1020090111645 A KR1020090111645 A KR 1020090111645A KR 20090111645 A KR20090111645 A KR 20090111645A KR 101044203 B1 KR101044203 B1 KR 101044203B1
Authority
KR
South Korea
Prior art keywords
conductive
layer
dielectric layer
conductive plates
electromagnetic bandgap
Prior art date
Application number
KR1020090111645A
Other languages
Korean (ko)
Other versions
KR20110054853A (en
Inventor
목지수
양덕진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090111645A priority Critical patent/KR101044203B1/en
Priority to US12/725,345 priority patent/US20110114380A1/en
Priority to CN2010101399307A priority patent/CN102065632B/en
Publication of KR20110054853A publication Critical patent/KR20110054853A/en
Application granted granted Critical
Publication of KR101044203B1 publication Critical patent/KR101044203B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/2005Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236Electromagnetic band-gap structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판에 관련된 것으로서, 전자기 밴드갭 구조물은 유전층, 상기 유전층 상에 형성된 복수의 전도판, 상기 복수의 전도판 중 이웃하는 2 개의 전도판 사이의 전기적 도통을 위해 형성되되, 상기 유전층을 관통하고, 일단이 상기 이웃하는 2 개의 전도판 중 어느 하나에 연결된 제1 비아, 상기 유전층을 관통하고, 일단이 상기 이웃하는 2개의 전도판 중 다른 하나에 연결된 제2 비아, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 제2 비아의 타단과 연결되는 연결패턴을 포함하여 구성된 스티칭 비아, 및 상기 유전층의 두께방향으로 상기 전도판에 형성된 제1 더미비아를 포함하여 아날로그 회로와 디지털 회로를 동일 인쇄회로기판에 구현되더라도 혼합신호 문제를 해결할 수 있다.The present invention relates to an electromagnetic bandgap structure and a printed circuit board including the same, wherein the electromagnetic bandgap structure includes a dielectric layer, a plurality of conductive plates formed on the dielectric layer, and an electrical connection between two adjacent conductive plates among the plurality of conductive plates. A first via formed through the dielectric layer, the first via connected to one of the two neighboring conductive plates, the first via connected to one of the two neighboring conductive plates, and the first connected to the other one of the two neighboring conductive plates Stitching vias including a second via, one end connected to the other end of the first via, and the other end connected to the other end of the second via, and a first dummy formed in the conductive plate in the thickness direction of the dielectric layer. Even if analog and digital circuits, including vias, are implemented on the same printed circuit board, mixed signal problems can be solved.

혼합신호, 전자기파, 밴드갭, 스티칭 비아, 더미비아, 접지층, 전원층 Mixed Signal, Electromagnetic Wave, Band Gap, Stitching Via, Dummy Via, Ground Layer, Power Layer

Description

전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판{Electromagnetic bandgap structure and Printed circuit board having the same}Electromagnetic bandgap structure and printed circuit board having the same

본 발명은 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판에 관련된다.The present invention relates to an electromagnetic bandgap structure and a printed circuit board including the same.

최근 출시되고 있는 전자기기 및 통신기기들은 점점 더 소형화, 박형화, 경량화 되어가고 있다. 이러한 전자기기 및 통신기기들에는 해당 기기의 기능/동작을 구현하기 위한 다양한 전자회로들(아날로그 회로 또는 디지털 회로)이 복합적으로 포함되어 있으며, 이러한 전자회로들은 일반적으로 인쇄회로기판에 탑재되어 해당기능을 수행하게 된다. 이때, 인쇄회로기판에 탑재된 전자회로들은 각각의 동작 주파수가 상이한 경우가 대부분이다.Recently introduced electronic and communication devices are becoming smaller, thinner and lighter. Such electronic devices and communication devices include a combination of various electronic circuits (analog circuits or digital circuits) for implementing the functions / operations of the device, and these electronic circuits are generally mounted on a printed circuit board to provide the corresponding functions. Will be performed. In this case, the electronic circuits mounted on the printed circuit board are mostly different from each other.

따라서, 다양한 전자회로들이 복합적으로 탑재되어 있는 인쇄회로기판에서는 일반적으로 어느 전자회로의 동작 주파수와 그 하모닉스(harmonics) 성분들에 의한 전자기파(electromagnetic wave; EM wave)가 다른 전자회로로 전달되어 간섭됨에 따라 노이즈 문제(혼합 신호(mixed signal)의 문제)가 발생하였다.Therefore, in a printed circuit board in which various electronic circuits are mounted in combination, an electromagnetic wave (EM wave) caused by the operating frequency of one electronic circuit and its harmonics is generally transmitted to and interfered with another electronic circuit. Therefore, a noise problem (a problem of mixed signals) occurred.

종래에는, 이러한 혼합신호 문제를 해결하기 위해 바이패스(bypass) 캐패시터 내장형 회로기판을 사용하였으나, 고주파 노이즈를 차단하는 방법으로는 적절한 해결책이 되지 못하고 있다.Conventionally, in order to solve such a mixed signal problem, a circuit board having a built-in bypass capacitor is used, but a method of blocking high frequency noise has not been a proper solution.

최근에, 디지털 회로와 아날로그 회로 사이의 혼합신호 문제의 해결방법으로 거론되고 있는 것이 코플래너 EBG(coplanar electromagnetic bandgap) 구조이다. 코플래너 EBG는 특정주파수를 통과시키지 않는 특성을 가진 구조의 EBG 셀이 반복해서 전체 그라운드 층(ground layer)에 형성되는 것이 일반적인 형태이다.Recently, a coplanar electromagnetic bandgap (EBG) structure has been proposed as a solution to the mixed signal problem between digital and analog circuits. The coplanar EBG is a general form in which EBG cells having a characteristic of not passing a specific frequency are repeatedly formed in the entire ground layer.

이러한 코플래너 EBG 구조는 그라운드 층 또는 파워 층(power layer)의 전체 면적에 도체의 넓은 영역과 좁은 영역을 반복적으로 구성하여 형성한다. 그리고 높은 임피던스 값을 얻기 위해 인접하는 셀은 얇은 도선 패턴을 길게 형성하여 연결되는데, 이 경우에는 긴 도선 패턴을 형성하기 위해 비교적 넓은 면적이 필요하게 되어, 디자인적 제한이 발생한다.   The coplanar EBG structure is formed by repeatedly forming a wide area and a narrow area of the conductor in the entire area of the ground layer or the power layer. In order to obtain a high impedance value, adjacent cells are connected by forming a long conductive line pattern. In this case, a relatively large area is required to form a long conductive line pattern, resulting in design limitations.

특히, 핸드폰의 메인기판과 같이 디지털 회로와 아날로그 회로가 동일한 기판에 구현되어 있는 복잡한 배선구조의 기판이나, 패키지 기판처럼 좁은 영역에 많은 능동소자와 수동소자를 적용해야 하는 경우에는 디자인적인 어려움이 더욱 크다.In particular, the design difficulty is further increased when a large number of active and passive devices are required in a narrow wiring area such as a package board or a circuit board in which a digital circuit and an analog circuit are implemented on the same board as the main board of a mobile phone. Big.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로, 낮은 밴드갭 주파수를 가져 특정 주파수의 노이즈를 저감시키는 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판을 제안한다.The present invention was devised to solve the above problems, and proposes an electromagnetic bandgap structure having a low bandgap frequency and reducing noise of a specific frequency and a printed circuit board including the same.

또한, 본 발명은 좁은 면적에서도 높은 임피던스를 확보하여 능동소자와 수동소자가 밀집한 인쇄회로기판의 제조에 있어서 그 디자인 확보가 가능하다.In addition, the present invention ensures a high impedance even in a small area, it is possible to secure the design in the manufacture of a printed circuit board dense active and passive elements.

본 발명에 따른 전자기 밴드갭 구조물은 유전층, 상기 유전층 상에 형성된 복수의 전도판, 상기 복수의 전도판 중 이웃하는 2 개의 전도판 사이의 전기적 도통을 위해 형성되되, 상기 유전층을 관통하고 일단이 상기 이웃하는 2 개의 전도판 중 어느 하나에 연결된 제1 비아, 상기 유전층을 관통하고 일단이 상기 이웃하는 2개의 전도판 중 다른 하나에 연결된 제2 비아, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 제2 비아의 타단과 연결되는 연결패턴을 포함하여 구성된 스티칭 비아, 및 상기 유전층의 두께방향으로 상기 전도판에 형성된 제1 더미비아를 포함한다.The electromagnetic bandgap structure according to the present invention is formed for electrical conduction between a dielectric layer, a plurality of conductive plates formed on the dielectric layer, and two neighboring conductive plates of the plurality of conductive plates, penetrating the dielectric layer and having one end thereof A first via connected to one of two neighboring conductive plates, a second via penetrating the dielectric layer and one end connected to the other of the two adjacent conductive plates, one end connected to the other end of the first via, A stitching via configured to include a connection pattern having the other end connected to the other end of the second via, and a first dummy via formed in the conductive plate in the thickness direction of the dielectric layer.

또한, 상기 제1 더미비아는 원뿔형 또는 원기둥형 중 어느 하나인 것을 특징으로 한다.In addition, the first dummy via is characterized in that any one of a conical or cylindrical.

또한, 상기 제1 더미비아는 비아 내측에 도전성 페이스트가 충진되어 형성된 것을 특징으로 한다.In addition, the first dummy via is formed by filling a conductive paste inside the via.

또한, 상기 복수의 전도판은 동일 평면상에 형성된 것을 특징으로 한다.In addition, the plurality of conductive plates are formed on the same plane.

또한, 상기 복수의 전도판과 유전층을 사이에 두고 위치하는 전도층을 더 포함하는 것을 특징으로 한다.The apparatus may further include a conductive layer positioned with the plurality of conductive plates and the dielectric layer interposed therebetween.

또한, 상기 유전층의 두께방향으로 상기 전도층에 형성된 제2 더미비아를 더 포함하는 것을 특징으로 한다.The method may further include a second dummy via formed in the conductive layer in the thickness direction of the dielectric layer.

또한, 상기 전도층은 클리어런스 홀을 구비하고, 상기 연결패턴은 상기 클리어런스 홀에 수용되는 것을 특징으로 한다.The conductive layer may include a clearance hole, and the connection pattern may be accommodated in the clearance hole.

또한, 상기 제2 더미비아는 상기 전도판에 형성된 상기 제1 더미비아와 대응하는 위치에 형성된 것 특징으로 한다.The second dummy via may be formed at a position corresponding to the first dummy via formed on the conductive plate.

그리고, 본 발명에 따른 또 다른 전자기 밴드갭 구조물은 유전층, 상기 유전층 상에 형성된 복수의 전도판, 상기 복수의 전도판 중 이웃하는 2 개의 전도판 사이의 전기적 도통을 위해 형성되되, 상기 유전층을 관통하고 일단이 상기 이웃하는 2 개의 전도판 중 어느 하나에 연결된 제1 비아, 상기 유전층을 관통하고 일단이 상기 이웃하는 2개의 전도판 중 다른 하나에 연결된 제2 비아, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 제2 비아의 타단과 연결되는 연결패턴을 포함하여 구성된 스티칭 비아, 상기 복수의 전도판과 유전층을 사이에 두고 위치하는 전도층, 및 상기 유전층의 두께방향으로 상기 전도층에 형성된 제2 더미비아를 포함한다.In addition, another electromagnetic bandgap structure according to the present invention is formed for electrical conduction between a dielectric layer, a plurality of conductive plates formed on the dielectric layer, and two adjacent conductive plates of the plurality of conductive plates, but penetrate the dielectric layer. A first via, one end of which is connected to one of the two neighboring conducting plates, a second via that passes through the dielectric layer and one end of which is connected to the other of the two neighboring conducting plates, the other end of the first via Stitching vias connected to the ends and having a second end connected to the other end of the second vias, a conductive layer positioned between the plurality of conductive plates and the dielectric layer, and a thickness of the dielectric layer in the conductive layer. And a second dummy via formed.

또한, 상기 제2 더미비아는 원뿔형 또는 원기둥형 중 어느 하나인 것을 특징 으로 한다.In addition, the second dummy via is characterized in that any one of a conical or cylindrical.

또한, 상기 제2 더미비아는 비아 내측에 도전성 페이스트가 충진되어 형성된 것을 특징으로 한다.In addition, the second dummy via is formed by filling a conductive paste inside the via.

또한, 상기 전도층은 클리어런스 홀을 구비하고, 상기 연결패턴은 상기 클리어런스 홀에 수용되는 것을 특징으로 한다.The conductive layer may include a clearance hole, and the connection pattern may be accommodated in the clearance hole.

그리고, 본 발명에 따른 인쇄회로기판은 상호간 동작 주파수를 달리하는 2개의 전자 회로를 포함하는 인쇄회로기판에 있어서, 상기 2개의 전자회로 사이에 배치되되, 유전층, 상기 유전층 상에 형성된 복수의 전도판, 상기 복수의 전도판 중 이웃하는 2 개의 전도판 사이의 전기적 도통을 위해 형성되되, 상기 유전층을 관통하고 일단이 상기 이웃하는 2 개의 전도판 중 어느 하나에 연결된 제1 비아, 상기 유전층을 관통하고 일단이 상기 이웃하는 2개의 전도판 중 다른 하나에 연결된 제2 비아, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 제2 비아의 타단과 연결되는 연결패턴을 포함하여 구성된 스티칭 비아, 및 상기 유전층의 두께방향으로 상기 전도판에 형성된 제1 더미비아를 포함하는 전자기 밴드갭 구조물을 포함한다.In addition, the printed circuit board according to the present invention includes a printed circuit board including two electronic circuits having different operating frequencies, wherein the printed circuit board is disposed between the two electronic circuits, a dielectric layer and a plurality of conductive plates formed on the dielectric layer. A first via formed through the dielectric layer, the first via penetrating the dielectric layer and having one end connected to any one of the two neighboring conductive plates; A second via, one end of which is connected to the other of the two adjacent conductive plates, a stitching via configured to include a connection pattern, one end of which is connected to the other end of the first via, and the other end of which is connected to the other end of the second via, and And an electromagnetic bandgap structure including a first dummy via formed in the conductive plate in the thickness direction of the dielectric layer.

또한, 상기 전자기 밴드갭 구조물은, 상기 복수의 전도판과 유전층을 사이에 두고 위치하는 전도층을 더 포함하는 것을 특징으로 한다.The electromagnetic bandgap structure may further include a conductive layer positioned between the plurality of conductive plates and the dielectric layer.

또한, 상기 유전층의 두께방향으로 상기 전도층에 형성된 제2 더미비아를 더 포함하는 것을 특징으로 한다.The method may further include a second dummy via formed in the conductive layer in the thickness direction of the dielectric layer.

또한, 상기 전도층은 클리어런스 홀을 구비하고, 상기 연결패턴은 상기 클리 어런스 홀에 수용된 것을 특징으로 한다.The conductive layer may include a clearance hole, and the connection pattern may be accommodated in the clearance hole.

또한, 상기 전도층은 접지층 또는 전원층 중 어느 하나이고, 상기 전도판들은 다른 하나와 전기적으로 연결되는 것을 특징으로 한다.In addition, the conductive layer is any one of a ground layer or a power layer, the conductive plate is characterized in that it is electrically connected to the other.

또한, 상기 전도층은 접지층이고, 상기 전도판들은 신호층과 전기적으로 연결되는 것을 특징으로 한다.In addition, the conductive layer is a ground layer, characterized in that the conductive plate is electrically connected to the signal layer.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명에 따른 전자기 밴드갭 구조물은 작은 크기를 가지면서도 낮은 밴드갭 주파수를 가져 특정 주파수의 노이즈를 저감시킨다.The electromagnetic bandgap structure according to the present invention has a small size but has a low bandgap frequency to reduce noise of a specific frequency.

또한, 본 발명에 따른 인쇄회로기판은 좁은 면적에서도 높은 임피던스를 확보하여 능동소자와 수동소자가 밀집한 인쇄회로기판의 제조에 있어서, 그 디자인 확보가 가능하다. 그리고, 다수의 RF 회로 또는 디지털 회로가 동일 기판에 구현되더라도 혼합신호 문제를 해결할 수 있다.In addition, the printed circuit board according to the present invention ensures a high impedance even in a small area in the manufacture of a printed circuit board with a dense active and passive elements, it is possible to secure the design. And, even if multiple RF circuits or digital circuits are implemented on the same substrate, the mixed signal problem can be solved.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments associated with the accompanying drawings. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as possible, even if displayed on different drawings have the same number as possible. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 실시예에 따른 전자기 밴드갭 구조물(100)의 일부를 도시한 입체 사시도이고, 도 2는 도 1에 도시된 전자기 밴드갭 구조물(100)의 A-A'선에 따른 단면도이며, 도 3은 도 2에 도시된 전자기 밴드갭 구조물(100)의 변형예이다.이하, 이를 참조하여 본 실시예에 따른 전자기 밴드갭 구조물(100)을 설명하기로 한다.1 is a three-dimensional perspective view showing a part of the electromagnetic bandgap structure 100 according to a preferred embodiment of the present invention, Figure 2 is taken along line A-A 'of the electromagnetic bandgap structure 100 shown in FIG. 3 is a modified example of the electromagnetic bandgap structure 100 shown in FIG. 2. Hereinafter, the electromagnetic bandgap structure 100 according to the present embodiment will be described with reference to this.

도 1, 도 2 및 도 3에 도시된 것과 같이 본 실시예에 따른 전자기 밴드갭 구조물(100)은 복수의 전도판(110; 110a, 110b), 이웃하는 전도판(110a, 110b)을 전기적으로 연결하는 스티칭 비아(130), 상기 전도판(110)에 형성된 더미비아(140)를 포함한다. 또한, 상기 전도판(110)과 유전층(120)을 사이에 두고 위치한 전도층(150)을 포함할 수 있다.As shown in FIGS. 1, 2 and 3, the electromagnetic bandgap structure 100 according to the present embodiment electrically connects a plurality of conductive plates 110 (110a, 110b) and neighboring conductive plates 110a, 110b. It includes a stitching via 130 to connect to the dummy via 140 formed in the conductive plate 110. In addition, the conductive plate 110 may include a conductive layer 150 positioned between the dielectric layer 120.

전자기 밴드갭 구조물(100)의 기본 구조는 전도층(150)을 1층으로 하고, 복수의 전도판(110)을 2층으로 하는 2층 평면구조를 갖는다. 이때, 전도층(150)과 전도판(110)은 유전층(120)에 의해 분리된다.The basic structure of the electromagnetic bandgap structure 100 has a two-layered planar structure having one conductive layer 150 as one layer and two conductive plates 110 as two layers. In this case, the conductive layer 150 and the conductive plate 110 are separated by the dielectric layer 120.

여기서, 도 1 , 도 2, 및 도 3에 도시된 전자기 밴드갭 구조물(100)은 편의상 필수적 구성요소만을 단순화하여 도시하고 있으나, 복수의 전도판(110)과 전도층(150)은 다층 인쇄회로기판을 구성하는 내부의 2개 층일 수 있다. 아울러, 전도판(110)과 전도층(150) 사이에는 적어도 하나의 다른 금속층들이 존재할 수 있음은 자명하다.Here, the electromagnetic bandgap structure 100 illustrated in FIGS. 1, 2, and 3 simplifies only essential components for convenience, but the plurality of conductive plates 110 and the conductive layer 150 are multilayer printed circuits. There may be two layers inside of the substrate. In addition, it is apparent that at least one other metal layer may exist between the conductive plate 110 and the conductive layer 150.

이때, 전도판(110)은 동일 평면상에 위치하는 것이 바람직하며, 소정의 간격만큼 이격 분리되어 있다. 이러한 전도판(110)은 금속판(예를 들어, 구리판)으로서 전기적 신호를 전달한다.At this time, the conductive plate 110 is preferably located on the same plane, and separated by a predetermined interval. The conductive plate 110 transmits an electrical signal as a metal plate (eg, copper plate).

또한, 전도층(150) 역시 금속층으로 이루어진다.In addition, the conductive layer 150 is also made of a metal layer.

그리고, 스티칭 비아(130)는 이웃하는 두 개의 전도판(110a, 110b)을 전기적으로 연결한다. 단, 두 개의 전도판(110)을 동일한 평면상에서 연결하는 것이 아니고, 다른 층을 경유하여 연결한다. 상세히 검토하면 아래와 같다.The stitching via 130 electrically connects two neighboring conductive plates 110a and 110b. However, two conductive plates 110 are not connected on the same plane, but are connected via different layers. A detailed review is as follows.

스티칭 비아(130)는 제1 비아(131), 제2 비아(132), 상기 비아들을 연결하는 연결패턴(133)을 포함하여 구성된다. 제1 비아(131)의 일단은 전도판(110a)에 연결되고, 제1 비아(131)의 타단은 연결패턴(133)의 일단에 연결된다. 제2 비아(132)의 일단은 제2 전도판(110b)에 연결되고, 그 타단은 연결패턴(133)의 타단과 연결된다. 따라서 연결패턴(133)의 양단은 제1 비아(11)3와 제2 비아(132)에 연결되고, 그 연결을 위해 비아 랜드를 포함할 수 있다.The stitching via 130 includes a first via 131, a second via 132, and a connection pattern 133 connecting the vias. One end of the first via 131 is connected to the conductive plate 110a, and the other end of the first via 131 is connected to one end of the connection pattern 133. One end of the second via 132 is connected to the second conductive plate 110b, and the other end thereof is connected to the other end of the connection pattern 133. Accordingly, both ends of the connection pattern 133 may be connected to the first via 11 and the second via 132, and may include via lands for the connection.

이때, 제1 비아(131) 및 제2 비아(132)는 전도판(110)을 전기적으로 연결하기 위해, 내벽에만 도금층이 형성되어 있는 형태가 될 수 있고, 그 내부 전체에 도금층이 형성되거나, 또는 내부에 도전성 페이스트가 충진된 형태가 될 수 있다.In this case, the first via 131 and the second via 132 may have a form in which a plating layer is formed only on an inner wall to electrically connect the conductive plate 110, or a plating layer is formed on the entire interior thereof. Or it may be a form filled with a conductive paste therein.

그에 따라, 이웃하는 제1 전도판(110a)과 제2 전도판(110b)은 제1 비아(131), 연결패턴(133), 및 제2 비아(132)를 통해 연결된다.Accordingly, the neighboring first conductive plate 110a and the second conductive plate 110b are connected through the first via 131, the connection pattern 133, and the second via 132.

한편, 제1 전도판(110a)은 제2 전도판(110b) 이외의 또 다른 전도판들이 이웃하여 있을 수 있다. 따라서 제1 전도판(110a)은 또 다른 스티칭 비아를 통해 제2 전도판 이외의 다른 인접 전도판과 전기적으로 연결될 수 있다. 제1 전도판(110a)이 사각형 형상을 갖는 경우, 이웃하는 4개의 전도판과 전기적 연결을 위해 4개의 스티칭 비아와 연결될 것이다. 다만, 전도판(110)은 사각형 형상에 제한되지 아니하며, 삼각형 형상 등 다양한 형상을 가질 수 있고, 크기를 달리하는 복수의 그룹으로 이루어질 수도 있다.Meanwhile, the first conductive plate 110a may be adjacent to other conductive plates other than the second conductive plate 110b. Accordingly, the first conductive plate 110a may be electrically connected to another conductive plate other than the second conductive plate through another stitching via. If the first conductive plate 110a has a rectangular shape, it will be connected to four stitching vias for electrical connection with four adjacent conductive plates. However, the conductive plate 110 is not limited to the quadrangular shape, but may have various shapes such as a triangular shape, and may be formed of a plurality of groups having different sizes.

전도판(110)들이 스티칭 비아(130)를 통해 연결되므로, 2층 평면상에서 전도판을 연결하기 위한 패턴을 형성할 필요가 없게 된다. 따라서, 2층 평면상에 형성된 전도판(110) 간의 간격은 좁아지고, 전도판(110)의 면적을 넓어지게 된다. 따라서 전도판 사이의 갭에서 나타나는 캐패시턴스를 높일 수 있다.Since the conductive plates 110 are connected through the stitching vias 130, there is no need to form a pattern for connecting the conductive plates on the two-layer plane. Therefore, the gap between the conductive plates 110 formed on the two-layer plane becomes narrow, and the area of the conductive plate 110 is widened. Therefore, the capacitance appearing in the gap between the conductive plates can be increased.

또한, 더미비아(140)는 유전층(120)의 두께방향으로 전도판(110)에 형성된다(후술하는 전도층(150)에 형성되는 더미비아와의 구별을 위해 제1 더미비아(140)로 지칭함). 이러한 제1 더미비아(140)는 스티칭 비아(130)를 형성하는 제1 비아(131) 또는 제2 비아(132)와 달리 일단이 전도판(110)과 연결되어 있으나 타단은 다른 금속층과 단절되어 있는 형상이다. 따라서, 유전층(120)의 두께방향으로 일부 관통하도록 형성되는 것이 바람직하다. 이러한, 제1 더미비아(140)의 길이는 유전층(120)의 두께 내에서 조절될 수 있다.In addition, the dummy via 140 is formed in the conductive plate 110 in the thickness direction of the dielectric layer 120 (to the first dummy via 140 to distinguish it from the dummy via formed in the conductive layer 150 described later). Reference). Unlike the first via 131 or the second via 132 forming the stitching via 130, the first dummy via 140 has one end connected to the conductive plate 110, but the other end thereof is disconnected from another metal layer. It is a shape. Therefore, the dielectric layer 120 may be formed to partially penetrate in the thickness direction. The length of the first dummy via 140 may be adjusted within the thickness of the dielectric layer 120.

이러한, 제1 더미비아(140)가 전도판(110)에 형성됨으로써, 캐패시터의 하부 전극층을 이루는 전도층(150)과 캐패시터의 상부 전극층을 이루는 전도판(110)의 간격이 좁아져 그 사이의 캐패시턴스는 증가한다.Since the first dummy via 140 is formed on the conductive plate 110, the gap between the conductive layer 150 constituting the lower electrode layer of the capacitor and the conductive plate 110 constituting the upper electrode layer of the capacitor is narrowed therebetween. The capacitance is increased.

제1 더미비아(140)의 형상은 도 1 및 도 2에 도시된 것과 같이 원기둥형으로 형성될 수 있다. 원기둥형의 제1 더미비아(140)는 제조가 용이하다. 또한, 도 3에 도시된 것과 같이, 원뿔형으로 형성될 수 있다. 원뿔형의 제1 더미비아(140')는 원뿔의 꼭지점 부분에 전하가 집중되어 제1 더미비아(140')와 전도층(150) 사이의 캐패시턴스를 제1 더미비아(140')의 꼭지점에 집중되게 한다. 한편, 제1 더미비아(140)의 형상이 원기둥형과 원뿔형에 제한되지는 아니한다.The shape of the first dummy via 140 may be formed in a cylindrical shape as shown in FIGS. 1 and 2. The cylindrical first dummy via 140 is easy to manufacture. In addition, as shown in Figure 3, it may be formed in a conical shape. In the conical first dummy via 140 ′, charges are concentrated at the vertex of the cone, thereby concentrating the capacitance between the first dummy via 140 ′ and the conductive layer 150 at the vertex of the first dummy via 140 ′. To be. On the other hand, the shape of the first dummy via 140 is not limited to a cylinder and a cone.

제1 더미비아(140)는 내벽에만 도금층이 형성되어 있는 형태가 될 수 있으나, 비아 내측에 도전성 페이스트가 충진되어 형성되는 것이 바람직하다. 도전성 페이스트는 금속 페이스트가 일반적이며, 전도판(110)과 제1 더미비아(140) 사이에 전하의 이동을 가능하게 한다. The first dummy via 140 may have a form in which a plating layer is formed only on an inner wall thereof, but preferably, the conductive paste is filled in the via. The conductive paste is generally a metal paste, and enables the transfer of charge between the conductive plate 110 and the first dummy via 140.

한편, 도 1에서 제1 더미비아(140)는 하나의 전도판(110)에 5개가 형성되어 있으나, 그 개수는 제한되지 아니한다.Meanwhile, in FIG. 1, five first dummy vias 140 are formed in one conductive plate 110, but the number thereof is not limited.

또한, 전도층(150)에는 연결패턴(133)을 내측에 수용하는 클리어린스 홀(155)이 형성될 수 있다. 클리어린스 홀(155)은 연결패턴(133) 이외에 비아 랜드도 함께 수용할 수 있는 형상을 갖는 것이 바람직하다. 클리어린스 홀(155)은 스티칭 비아(130)와 전도층(150)을 전기적으로 분리한다.In addition, a clearance hole 155 may be formed in the conductive layer 150 to accommodate the connection pattern 133 therein. The clearance hole 155 may have a shape that can accommodate the via land in addition to the connection pattern 133. The clearance hole 155 electrically separates the stitching via 130 and the conductive layer 150.

한편, 전도판(110)은 전도층(150)과 구별되는 타 금속층에 연결되어 있다. 전도층(150)이 전원층인 경우 타 금속층은 접지층이 되어 전도판(110)은 접지층에 연결된 것이 되고, 반대의 경우 전도판(110)은 전원층에 연결된 것이 된다.Meanwhile, the conductive plate 110 is connected to another metal layer that is distinguished from the conductive layer 150. When the conductive layer 150 is a power layer, the other metal layer becomes a ground layer, and the conductive plate 110 is connected to the ground layer, and in the opposite case, the conductive plate 110 is connected to the power layer.

도 4 및 도 5는 본 발명의 바람직한 또 다른 실시예에 따른 전자기 밴드갭 구조물의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 전자기 밴드갭 구조물을 설명하기로 한다.4 and 5 are cross-sectional views of an electromagnetic bandgap structure according to another preferred embodiment of the present invention. Hereinafter, the electromagnetic bandgap structure according to the present embodiment will be described with reference to this.

도 4에 도시된 것과 같이 본 실시예에 따른 전자기 밴드갭 구조물(200)은 유전층(220), 유전층(220) 상에 형성된 복수의 전도판(210), 스티칭 비아(230), 복수의 전도판(210)과 유전층(220)을 사이에 두고 위치하는 전도층(250), 유전층의(220) 두께방향으로 전도층(250)에 형성된 더미비아(245; 제2 더미비아라 지칭함)를 포함한다.As shown in FIG. 4, the electromagnetic bandgap structure 200 according to the present embodiment includes a dielectric layer 220, a plurality of conductive plates 210 formed on the dielectric layer 220, a stitching via 230, and a plurality of conductive plates. A conductive layer 250 disposed between the 210 and the dielectric layer 220, and a dummy via 245 formed in the conductive layer 250 in the thickness direction of the dielectric layer 220. .

여기서, 전도판(210), 유전층(220), 스티칭 비아(230), 및 전도층(250)의 형상, 기능은 도 1 내지 도 3을 참조하여 상술한 것과 동일한바 상세한 설명은 생략한다.Here, the shape and function of the conductive plate 210, the dielectric layer 220, the stitching via 230, and the conductive layer 250 are the same as those described above with reference to FIGS. 1 to 3, and thus a detailed description thereof will be omitted.

이때, 전도층(250)에 유전층(220)의 두께방향으로 형성된 제2 더미비아(245)를 포함한다. 이러한 제2 더미비아(245)는 상술한 제1 더미비아(140)와 그 구조 및 기능은 유사하다. In this case, the conductive layer 250 includes a second dummy via 245 formed in the thickness direction of the dielectric layer 220. The second dummy via 245 is similar in structure and function to the first dummy via 140 described above.

그러나 제2 더미비아(245)는 전도판(210)이 아닌 전도층(250)에 형성되며, 전도판(210)과의 캐패시턴스를 증가시킨다.However, the second dummy via 245 is formed in the conductive layer 250 instead of the conductive plate 210, and increases capacitance with the conductive plate 210.

도 5에 도시된 것과 같이 본 실시예에 따른 전자기 밴드갭 구조물(300)은 도1 내지 도 3에 도시한 전자기 밴드갭 구조물(100)에 있어서, 전도층(350)에 유전층(320)의 두께방향으로 형성된 더미비아(345)를 더 포함하는 것을 특징으로 한다.As shown in FIG. 5, the electromagnetic bandgap structure 300 according to the present embodiment has the thickness of the dielectric layer 320 in the conductive layer 350 in the electromagnetic bandgap structure 100 shown in FIGS. 1 to 3. It characterized in that it further comprises a dummy via 345 formed in the direction.

이러한, 제2 더미비아(345) 역시 유전층(320)의 두께방향으로 형성된다. 이러한 제2 더미비아(345)의 형상과 구조는 상술한 제1 더미비아(340)와 유사한바 상세한 설명은 생략한다.  The second dummy via 345 is also formed in the thickness direction of the dielectric layer 320. The shape and structure of the second dummy via 345 is similar to the first dummy via 340 described above, and thus a detailed description thereof will be omitted.

제2 더미비아(345)는 전도판(310)과 전도층(350) 사이의 캐패시턴스의 증가에 영향을 미친다. 제2 더미비아(345)는 전도층(350)과 전도판(310) 사이의 거리를 감소시키며, 제2 더미비아(345)의 끝단에 전하가 집중되고 전도판(310)과의 캐패시턴스를 증가시킨다.The second dummy via 345 affects an increase in capacitance between the conductive plate 310 and the conductive layer 350. The second dummy via 345 reduces the distance between the conductive layer 350 and the conductive plate 310, and charges are concentrated at the ends of the second dummy via 345 and increase capacitance with the conductive plate 310. Let's do it.

또한, 제2 더미비아(345)는 도 1 내지 도 3을 참조하여 설명한 제1 더미비 아(340)와 대응하는 위치에 형성되는 것을 특징으로 한다. 제1 더미비아(340)의 끝단과 제2 더미비아(345)의 끝단이 연결되지 않도록 주의한다. 이때, 제1 더미비아(340)와 제2 더미비아(345)의 끝단에 전하가 집중되어 양 끝단 사이에 캐패시턴스가 증가한다.In addition, the second dummy via 345 may be formed at a position corresponding to the first dummy via 340 described with reference to FIGS. 1 to 3. Be careful not to connect the end of the first dummy via 340 and the end of the second dummy via 345. At this time, charges are concentrated at the ends of the first dummy via 340 and the second dummy via 345, so that the capacitance increases between both ends.

상술한 전자기 밴드갭 구조물을 포함하는 인쇄회로기판을 설명하기로 한다. 인쇄회로기판은 다수의 전자회로를 포함할 수 있고, 이때 전자회로들은 동작 주파수가 서로 다를 수 있다.The printed circuit board including the above-described electromagnetic bandgap structure will be described. The printed circuit board may include a plurality of electronic circuits, where the electronic circuits may have different operating frequencies.

이러한, 인쇄회로기판은 전원층과 접지층을 포함하며, 신호층과 접지층을 포함한다. 여기서 전도층은 전원층 또는 접지층 중 어느 하나로서 기능을 할 수 있다. 복수의 전도판은 스티칭 비아를 통해 이웃하는 전도판 사이에 모두 연결되어 하나의 폐회로를 구성함으로써 전원층 또는 접지층 중 다른 하나로서 기능을 할 수 있다.Such a printed circuit board includes a power supply layer and a ground layer, and includes a signal layer and a ground layer. The conductive layer may function as either a power supply layer or a ground layer. The plurality of conductive plates may be connected between neighboring conductive plates through stitching vias to form one closed circuit, thereby functioning as the other of the power supply layer or the ground layer.

또한, 인쇄회로기판이 SiP(System in Package) 기판으로 적용되는 경우, 전도층은 접지층으로 기능을 하고, 복수의 전도판은 신호층 역할을 할 수 있다. 신호층을 따라 전달되는 신호가 높은 동작 주파수로 인해 노이즈가 발생하며, 이 경우 특정 주파수를 가지는 노이즈를 저감시키시 위해 상술한 전자기 밴드갭 구조물을 적용한다.In addition, when a printed circuit board is applied as a SiP (System in Package) substrate, the conductive layer may function as a ground layer, and the plurality of conductive plates may serve as a signal layer. The signal transmitted along the signal layer generates noise due to a high operating frequency. In this case, the above-described electromagnetic bandgap structure is applied to reduce noise having a specific frequency.

동작 주파수를 달리하는 2개의 전자회로가 전자기 밴드갭 구조물을 사이에 두고 이격되어 배치된다. 2개의 전자회로는 디지털 회로와 아날로그 회로를 예로 들 수 있다.Two electronic circuits of different operating frequencies are arranged spaced apart with an electromagnetic bandgap structure in between. Two electronic circuits are examples of digital circuits and analog circuits.

전자기 밴드갭 구조물이 상기 전자회로 사이에 배치됨으로써 디지털 회로로부터 아날로그 회로에 전달되는 전자기파 중 특정 주파수 대역의 노이즈를 차폐 또는 저감할 수 있다. 그에 따라 아날로그 회로에서 발생하는 혼합 신호의 문제를 감소시킬 수 있다.An electromagnetic bandgap structure may be disposed between the electronic circuits to shield or reduce noise of a specific frequency band among electromagnetic waves transmitted from a digital circuit to an analog circuit. This reduces the problem of mixed signals occurring in analog circuits.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention. Therefore, such modifications or variations will have to belong to the claims of the present invention.

도 1은 본 발명의 바람직한 실시예에 따른 전자기 밴드갭 구조물의 입체 사시도이다.1 is a three-dimensional perspective view of an electromagnetic bandgap structure according to a preferred embodiment of the present invention.

도 2는 도 1에 도시된 전자기 밴드갭 구조물의 A-A'선에 따른 단면도이다.FIG. 2 is a cross-sectional view taken along line AA ′ of the electromagnetic bandgap structure shown in FIG. 1.

도 3은 도 2에 도시된 전자기 밴드갭 구조물의 변형예를 도시하고 있다.3 illustrates a modification of the electromagnetic bandgap structure shown in FIG. 2.

도 4는 본 발명의 바람직한 또 다른 실시예에 따른 전자기 밴드갭 구조물의 단면도이다.4 is a cross-sectional view of an electromagnetic bandgap structure according to another preferred embodiment of the present invention.

도 5는 본 발명의 바람직한 또 다른 실시예에 따른 전자기 밴드갭 구조물의 단면도이다.5 is a cross-sectional view of an electromagnetic bandgap structure according to another preferred embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100, 200, 300; 전자기 밴드갭 구조물 110, 110a, 110b; 전도판100, 200, 300; Electromagnetic bandgap structures 110, 110a, 110b; Conduction plate

120, 220, 320; 절연층 130, 230, 330; 스티칭 비아120, 220, 320; Insulating layers 130, 230, 330; Stitching Via

131, 231, 331; 제1 비아 132, 232, 332; 제2 비아131, 231, 331; First via 132, 232, 332; Second via

133, 233, 333; 연결패턴 140, 140', 240; 제1 더미비아133, 233, 333; Connection patterns 140, 140 ', 240; First dummy via

245, 345; 제2 더미비아 150, 250, 350; 전도층 245, 345; Second dummy vias 150, 250, 350; Conductive layer

155; 클리어런스 홀155; Clearance hall

Claims (18)

유전층;Dielectric layer; 상기 유전층 상에 형성된 복수의 전도판;A plurality of conductive plates formed on the dielectric layer; 상기 복수의 전도판 중 이웃하는 2 개의 전도판 사이의 전기적 도통을 위해 형성되되, 상기 유전층을 관통하고 일단이 상기 이웃하는 2 개의 전도판 중 어느 하나에 연결된 제1 비아, 상기 유전층을 관통하고 일단이 상기 이웃하는 2개의 전도판 중 다른 하나에 연결된 제2 비아, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 제2 비아의 타단과 연결되는 연결패턴을 포함하여 구성된 스티칭 비아; 및A first via which is formed for electrical conduction between two adjacent conductive plates of the plurality of conductive plates, the first via penetrating the dielectric layer and one end connected to any one of the two adjacent conductive plates, A second via connected to the other one of the two adjacent conductive plates, and a stitching via configured to include a connection pattern, one end of which is connected to the other end of the first via and the other end of which is connected to the other end of the second via; And 상기 유전층의 두께방향으로 상기 전도판에 형성된 제1 더미비아;A first dummy via formed in the conductive plate in a thickness direction of the dielectric layer; 를 포함하는 전자기 밴드갭 구조물.Electromagnetic bandgap structure comprising a. 청구항 1에 있어서,The method according to claim 1, 상기 제1 더미비아는 원뿔형 또는 원기둥형 중 어느 하나인 것을 특징으로 하는 전자기 밴드갭 구조물.The first dummy via is any one of a conical or cylindrical, characterized in that the electromagnetic bandgap structure. 청구항 1에 있어서,The method according to claim 1, 상기 제1 더미비아는 비아 내측에 도전성 페이스트가 충진되어 형성된 것을 특징으로 하는 전자기 밴드갭 구조물.The first dummy via is an electromagnetic bandgap structure, characterized in that the conductive paste is filled inside the via. 청구항 1에 있어서,The method according to claim 1, 상기 복수의 전도판은 동일 평면상에 형성된 것을 특징으로 하는 전자기 밴드갭 구조물.The plurality of conductive plates are formed on the same plane electromagnetic bandgap structure. 청구항 1에 있어서,The method according to claim 1, 상기 복수의 전도판과 유전층을 사이에 두고 위치하는 전도층을 더 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.Electromagnetic bandgap structure further comprises a conductive layer positioned between the plurality of conductive plates and a dielectric layer. 청구항 5에 있어서,The method according to claim 5, 상기 전도층은 클리어런스 홀을 구비하고,The conductive layer has a clearance hole, 상기 연결패턴은 상기 클리어런스 홀에 수용된 것을 특징으로 하는 전자기 밴드갭 구조물.And the connection pattern is received in the clearance hole. 청구항 5에 있어서,The method according to claim 5, 상기 전도층은 상기 유전층의 두께방향으로 형성된 제2 더미비아를 더 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.The conductive layer further comprises a second dummy via formed in the thickness direction of the dielectric layer. 청구항 7에 있어서,The method of claim 7, 상기 제2 더미비아는 상기 전도판에 형성된 상기 제1 더미비아와 대응하는 위치에 형성된 것 특징으로 하는 전자기 밴드갭 구조물.And the second dummy via is formed at a position corresponding to the first dummy via formed in the conductive plate. 유전층;Dielectric layer; 상기 유전층 상에 형성된 복수의 전도판;A plurality of conductive plates formed on the dielectric layer; 상기 복수의 전도판 중 이웃하는 2 개의 전도판 사이의 전기적 도통을 위해 형성되되, 상기 유전층을 관통하고 일단이 상기 이웃하는 2 개의 전도판 중 어느 하나에 연결된 제1 비아, 상기 유전층을 관통하고 일단이 상기 이웃하는 2개의 전도판 중 다른 하나에 연결된 제2 비아, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 제2 비아의 타단과 연결되는 연결패턴을 포함하여 구성된 스티칭 비아;A first via which is formed for electrical conduction between two adjacent conductive plates of the plurality of conductive plates, the first via penetrating the dielectric layer and one end connected to any one of the two adjacent conductive plates, A second via connected to the other one of the two adjacent conductive plates, and a stitching via configured to include a connection pattern, one end of which is connected to the other end of the first via and the other end of which is connected to the other end of the second via; 상기 복수의 전도판과 유전층을 사이에 두고 위치하는 전도층; 및A conductive layer positioned between the plurality of conductive plates and a dielectric layer; And 상기 유전층의 두께방향으로 상기 전도층에 형성된 제2 더미비아;A second dummy via formed in the conductive layer in a thickness direction of the dielectric layer; 를 포함하는 전자기 밴드갭 구조물.Electromagnetic bandgap structure comprising a. 청구항 9에 있어서,The method according to claim 9, 상기 제2 더미비아는 원뿔형 또는 원기둥형 중 어느 하나인 것을 특징으로 하는 전자기 밴드갭 구조물.The second dummy via is an electromagnetic bandgap structure, characterized in that any one of a conical or cylindrical. 청구항 9에 있어서,The method according to claim 9, 상기 제2 더미비아는 비아 내측에 도전성 페이스트가 충진되어 형성된 것을 특징으로 하는 전자기 밴드갭 구조물.The second dummy via is an electromagnetic bandgap structure, characterized in that the conductive paste is filled inside the via. 청구항 9에 있어서,The method according to claim 9, 상기 전도층은 클리어런스 홀을 구비하고,The conductive layer has a clearance hole, 상기 연결패턴은 상기 클리어런스 홀에 수용된 것을 특징으로 하는 전자기 밴드갭 구조물.And the connection pattern is received in the clearance hole. 상호간 동작 주파수를 달리하는 2개의 전자 회로를 포함하는 인쇄회로기판에 있어서,In a printed circuit board comprising two electronic circuits of different operating frequencies, 상기 2개의 전자회로 사이에 배치되되, 유전층, 상기 유전층 상에 형성된 복수의 전도판, 상기 복수의 전도판 중 이웃하는 2 개의 전도판 사이의 전기적 도통을 위해 형성되되, 상기 유전층을 관통하고 일단이 상기 이웃하는 2 개의 전도판 중 어느 하나에 연결된 제1 비아, 상기 유전층을 관통하고 일단이 상기 이웃하는 2개의 전도판 중 다른 하나에 연결된 제2 비아, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 제2 비아의 타단과 연결되는 연결패턴을 포함하여 구성된 스티칭 비아, 및 상기 유전층의 두께방향으로 상기 전도판에 형성된 제1 더미비아를 포함하는 전자기 밴드갭 구조물을 포함하는 인쇄회로기판.Disposed between the two electronic circuits and formed for electrical conduction between a dielectric layer, a plurality of conductive plates formed on the dielectric layer, and two neighboring conductive plates of the plurality of conductive plates, penetrating the dielectric layer and having one end A first via connected to one of the two neighboring conductive plates, a second via penetrating the dielectric layer and one end connected to the other one of the two neighboring conductive plates, one end connected to the other end of the first via And an electromagnetic bandgap structure including a stitching via having a second end including a connection pattern connected to the other end of the second via, and a first dummy via formed in the conductive plate in a thickness direction of the dielectric layer. 청구항 13에 있어서,14. The method of claim 13, 상기 전자기 밴드갭 구조물은, 상기 복수의 전도판과 유전층을 사이에 두고 위치하는 전도층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.The electromagnetic bandgap structure further comprises a conductive layer positioned between the plurality of conductive plates and the dielectric layer. 청구항 14에 있어서,The method according to claim 14, 상기 전도층은 상기 유전층의 두께방향으로 형성된 제2 더미비아를 더 포함하는 것을 특징으로 하는 인쇄회로기판.The conductive layer further comprises a second dummy via formed in the thickness direction of the dielectric layer. 청구항 14에 있어서,The method according to claim 14, 상기 전도층은 클리어런스 홀을 구비하고, 상기 연결패턴은 상기 클리어런스 홀에 수용된 것을 특징으로 하는 인쇄회로기판.And the conductive layer has a clearance hole, and the connection pattern is accommodated in the clearance hole. 청구항 14에 있어서,The method according to claim 14, 상기 전도층은 접지층 또는 전원층 중 어느 하나이고, 상기 복수의 전도판은 다른 하나와 전기적으로 연결된 것을 특징으로 하는 인쇄회로기판.The conductive layer is any one of a ground layer or a power layer, and the plurality of conductive plates are electrically connected to the other. 청구항 14에 있어서,The method according to claim 14, 상기 전도층은 접지층이고, 상기 복수의 전도판은 신호층과 전기적으로 연결된 것을 특징으로 하는 인쇄회로기판.And the conductive layer is a ground layer, and the plurality of conductive plates is electrically connected to a signal layer.
KR1020090111645A 2009-11-18 2009-11-18 Electromagnetic bandgap structure and Printed circuit board having the same KR101044203B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090111645A KR101044203B1 (en) 2009-11-18 2009-11-18 Electromagnetic bandgap structure and Printed circuit board having the same
US12/725,345 US20110114380A1 (en) 2009-11-18 2010-03-16 Electromagnetic bandgap structure and printed circuit board comprising the same
CN2010101399307A CN102065632B (en) 2009-11-18 2010-03-30 Electromagnetic bandgap structure and printed circuit board comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090111645A KR101044203B1 (en) 2009-11-18 2009-11-18 Electromagnetic bandgap structure and Printed circuit board having the same

Publications (2)

Publication Number Publication Date
KR20110054853A KR20110054853A (en) 2011-05-25
KR101044203B1 true KR101044203B1 (en) 2011-06-29

Family

ID=44000648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090111645A KR101044203B1 (en) 2009-11-18 2009-11-18 Electromagnetic bandgap structure and Printed circuit board having the same

Country Status (3)

Country Link
US (1) US20110114380A1 (en)
KR (1) KR101044203B1 (en)
CN (1) CN102065632B (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102395245B (en) * 2011-07-22 2013-06-12 西安电子科技大学 U-shaped electromagnetic band gap circuit board with low-frequency simultaneous switching noise inhibiting function
JP6894602B2 (en) * 2014-11-28 2021-06-30 国立大学法人 岡山大学 Printed wiring board and its manufacturing method
CN105241367A (en) * 2015-10-26 2016-01-13 上海华力微电子有限公司 Stitching technology aligning precision detection method and structure
TWI589197B (en) * 2015-11-25 2017-06-21 中原大學 Circuit structure
TWI645774B (en) 2018-05-18 2018-12-21 瑞昱半導體股份有限公司 3d electromagnetic bandgap circuit
CN110536537B (en) * 2018-05-24 2021-04-23 瑞昱半导体股份有限公司 Three-dimensional electromagnetic energy gap circuit
WO2020206663A1 (en) * 2019-04-11 2020-10-15 华为技术有限公司 Common mode suppression packaging apparatus, and printed circuit board
WO2021000173A1 (en) * 2019-06-30 2021-01-07 瑞声声学科技(深圳)有限公司 Transmission line
US10957651B2 (en) * 2019-08-07 2021-03-23 Nvidia Corp. Package level power gating
CN111342179B (en) * 2020-04-14 2021-02-02 南京航空航天大学 2.5D miniaturized electromagnetic band gap structure for microwave circuit module package
CN112003002B (en) * 2020-08-25 2022-03-25 成都天锐星通科技有限公司 Electromagnetic band gap component and antenna
KR102531599B1 (en) * 2021-04-26 2023-05-12 한국전자기술연구원 Electrode pad structure with improved adhesion to substrate and manufacturing method thereof
CN113727513B (en) * 2021-07-27 2024-01-09 平头哥(上海)半导体技术有限公司 Package substrate, printed circuit board, package device, and electronic apparatus
KR20240020914A (en) * 2022-08-09 2024-02-16 엘지이노텍 주식회사 Semiconductor package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147763A (en) 2006-12-06 2008-06-26 Mitsubishi Electric Corp Ebg structure
KR20090014950A (en) * 2007-08-07 2009-02-11 삼성전기주식회사 Electromagnetic bandgap structure and printed circuit board
KR20090060117A (en) * 2007-12-07 2009-06-11 삼성전기주식회사 Electromagnetic bandgap structure and printed circuit board
JP2009224567A (en) 2008-03-17 2009-10-01 Nec Corp Structure, printed circuit board

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700549A (en) * 1996-06-24 1997-12-23 International Business Machines Corporation Structure to reduce stress in multilayer ceramic substrates
US5886597A (en) * 1997-03-28 1999-03-23 Virginia Tech Intellectual Properties, Inc. Circuit structure including RF/wideband resonant vias
JP4170137B2 (en) * 2003-04-24 2008-10-22 新光電気工業株式会社 Wiring board and electronic component mounting structure
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
KR100716810B1 (en) * 2005-03-18 2007-05-09 삼성전기주식회사 Print circuit board embedded capacitor having blind via hole and method for manufacturing thereof
US7778039B2 (en) * 2006-05-08 2010-08-17 Micron Technology, Inc. Substrates, systems, and devices including structures for suppressing power and ground plane noise, and methods for suppressing power and ground plane noise

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147763A (en) 2006-12-06 2008-06-26 Mitsubishi Electric Corp Ebg structure
KR20090014950A (en) * 2007-08-07 2009-02-11 삼성전기주식회사 Electromagnetic bandgap structure and printed circuit board
KR20090060117A (en) * 2007-12-07 2009-06-11 삼성전기주식회사 Electromagnetic bandgap structure and printed circuit board
JP2009224567A (en) 2008-03-17 2009-10-01 Nec Corp Structure, printed circuit board

Also Published As

Publication number Publication date
CN102065632A (en) 2011-05-18
KR20110054853A (en) 2011-05-25
CN102065632B (en) 2013-03-20
US20110114380A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
KR101044203B1 (en) Electromagnetic bandgap structure and Printed circuit board having the same
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
KR100998723B1 (en) Electromagnetic bandgap structure and printed circuit board
KR100998720B1 (en) Electromagnetic bandgap structure and printed circuit board
KR101055483B1 (en) Electromagnetic bandgap structure and printed circuit board including the same
KR100838246B1 (en) Printed circuit board having electromagnetic bandgap structure
JP4808755B2 (en) Electromagnetic band gap structure and printed circuit board
US9107300B2 (en) Resonant via structures in multilayer substrates and filters based on these via structures
WO2008054324A1 (en) Double-stacked ebg structure
KR20100056963A (en) Integrating capacitors into vias of printed circuit boards
JP5111282B2 (en) Electromagnetic band gap structure and printed circuit board
JP2009088468A (en) Printed circuit board with embedded chip capacitor and chip capacitor embedment method
KR101021548B1 (en) Printed circuit board having electromagnetic bandgap structure
KR101046716B1 (en) Electromagnetic bandgap structures and circuit boards
KR100998718B1 (en) Electromagnetic bandgap structure and printed circuit board
KR101092590B1 (en) printed circuit board having electromagnetic bandgap structure
CN211702540U (en) Structure for inhibiting electromagnetic interference of circuit board and circuit board
KR101055457B1 (en) Electromagnetic bandgap structure and printed circuit board including the same
US20100319980A1 (en) Printed circuit board
KR101055492B1 (en) Electromagnetic wave shielding board
KR101077439B1 (en) Printed circuit substrate using the electromanetic bandgap
CN106133860A (en) Chip-type electronic component
WO2016080477A1 (en) Antenna substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee