KR101037371B1 - 엘이디 제조방법 - Google Patents

엘이디 제조방법 Download PDF

Info

Publication number
KR101037371B1
KR101037371B1 KR1020090066748A KR20090066748A KR101037371B1 KR 101037371 B1 KR101037371 B1 KR 101037371B1 KR 1020090066748 A KR1020090066748 A KR 1020090066748A KR 20090066748 A KR20090066748 A KR 20090066748A KR 101037371 B1 KR101037371 B1 KR 101037371B1
Authority
KR
South Korea
Prior art keywords
molding liquid
fluorescent molding
fluorescent
led
applying
Prior art date
Application number
KR1020090066748A
Other languages
English (en)
Other versions
KR20100019330A (ko
Inventor
이동주
Original Assignee
이익주
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이익주 filed Critical 이익주
Publication of KR20100019330A publication Critical patent/KR20100019330A/ko
Application granted granted Critical
Publication of KR101037371B1 publication Critical patent/KR101037371B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

제조원가를 절감하고 제조시간을 단축하는 것이 가능하며 빛의 산란과 굴절을 최소화하는 것이 가능하도록, 웨이퍼에 각 단위 엘이디소자와 패드를 배열하여 설치한 다음 각 패드부분에 일정 높이로 구획부재를 돌출하도록 설치하고, 엘이디소자를 덮도록 형광물질이 함유된 형광몰딩액을 구획부재의 높이보다 높게 도포하고, 형광몰딩액이 건조되면 구획부재가 노출될 때까지 표면을 가공하여 제거하고, 평면에서 보아서 각 패드부분의 중간부분을 따라 커팅하여 각 단위 엘이디칩으로 분할하는 과정을 포함하는 엘이디 제조방법을 제공한다.
엘이디, LED, 제조, 몰딩, 형광, 패드, 웨이퍼, 원가, 실리콘, 스프레이, 코팅, 디스펜서

Description

엘이디 제조방법{Manufacturing method of light emitting diode}
본 발명은 엘이디 제조방법에 관한 것으로서, 보다 상세하게는 웨이퍼에 각 단위 엘이디소자에 대응하도록 구획부재를 설치하여 몰딩층을 형성하고 각 단위 엘이디칩으로 분할하여 제조하므로 제조원가가 절감되고 제조시간이 단축되는 엘이디 제조방법에 관한 것이다.
일반적으로 엘이디(Light Emitting Diode)는 발광다이오드라고도 하며, 일종의 반도체로서 PN 접합에 순방향의 전류가 흐르면 N형에서의 전자와 P형의 정공이 재결합하면서 발광하는 원리를 이용하는 발광소자이다.
최근에는 엘이디의 저전력 특성을 활용하기 위하여 조명용, 백라이트용, 광고판용 등의 다양한 용도로 사용하고 있으며, 칩형태로 제조하여 사용하는 비율이 증가하고 있는 추세이다.
등록특허공보 제10-0755612호에는, 엘이디칩을 돔형상으로 수지로 몰딩하고, 스프레이 코팅법으로 수지 몰딩부 표면에 형광체 함유 코팅제를 도포하여 형광체 박막을 형성하므로, 특정 색상의 빛을 주사하도록 엘이디를 제조하는 방법이 공개되어 있다.
상기한 종래 엘이디 제조방법에 있어서는 몰딩부를 돔형상으로 형성하고 형광체 함유 코팅제를 스프레이 코팅하므로, 원활한 스프레이를 위하여 코팅제에 형광물질의 함유량을 적게 할 수밖에 없고, 생산시간이 오래 소요된다는 문제가 있다. 그리고 돔형상으로 몰딩부가 형성되는 경우에는 표면 굴곡으로 인하여 빛의 굴절이나 산란을 일으킬 우려가 있다.
또 등록특허공보 제10-0733198호에는, 엘이디칩 주변에 적재받침부를 고정 설치하고, 적재받침부 내부에 노즐을 이용하여 형광 젤라틴(형광분말과 젤라틴을 혼합하여 제조)을 분사하여 몰딩 처리를 행하여 제조하는 방법이 공개되어 있다.
상기 엘이디 제조방법의 경우에는 개별 엘이디칩에 와이어본딩을 행한 후에 형광 젤라틴을 스프레이 도포하는 것으로서, 제조원가를 절감하고 생산성을 향상시키는 효과가 별로 없다.
그리고 종래 엘이디 제조방법의 경우에는 개별 엘이디칩 단위로 제조하므로, 개별적인 몰딩에 시간이 많이 소요되어 생산성이 나쁘고, 코팅 표면이 균일하지 못하다는 문제가 있다.
본 발명은 상기와 같은 점에 조감하여 이루어진 것으로서, 웨이퍼에 각 단위 엘이디소자에 대응하도록 구획부재를 설치하여 몰딩층을 형성하고 각 단위 엘이디칩으로 분할하여 제조하므로, 제조원가를 절감하고 제조시간을 단축하는 것이 가능한 엘이디 제조방법을 제공하는데, 그 목적이 있다.
본 발명이 제안하는 엘이디 제조방법은 웨이퍼에 각 단위 엘이디소자와 패드를 배열하여 설치한 다음 각 패드부분에 일정 높이로 구획부재를 돌출하도록 설치하고, 상기 엘이디소자를 덮도록 형광물질이 함유된 형광몰딩액을 구획부재의 높이보다 높게 도포하고, 상기 형광몰딩액이 건조되면 구획부재가 노출될 때까지 표면을 가공하여 제거하고, 평면에서 보아서 각 패드부분의 중간부분을 따라 커팅하여 각 단위 엘이디칩으로 분할하는 과정을 포함하여 이루어진다.
상기에서 구획부재는 웨이퍼에 포토레지스트 공정을 이용하여 형성하는 것도 가능하고, 스크린인쇄 공정을 이용하여 형성하는 것도 가능하다.
그리고 상기에서 패드부분을 커팅하여 각 단위 엘이디칩으로 분할하기 전에 구획부재를 제거하는 과정을 더 수행하는 것도 가능하다.
본 발명의 엘이디 제조방법은 각 단위로 분할된 엘이디칩을 다이에 실장하고 패드부분을 전극단자와 연결하는 과정을 더 포함하는 것도 가능하다.
본 발명은 웨이퍼에 각 단위 엘이디소자와 패드를 배열하여 설치한 다음 각 패드부분에 일정 높이로 구획부재를 돌출하도록 설치하고,
상기 엘이디소자를 덮도록 형광물질이 함유된 형광몰딩액을 구획부재의 높이 이상으로 도포하고,
평면에서 보아서 각 패드부분의 중간부분을 커팅하여 각 단위 엘이디칩으로 분할하는 과정을 포함하는 엘이디 제조방법을 제공한다.
또한, 본 발명은 상기 형광몰딩액 도포 이후 형광몰딩액이 건조되면 구획부재가 노출될 때까지 표면을 가공하여 제거하는 공정이 부가되는 것을 특징으로 하는 엘이디 제조방법을 제공한다.
또한, 본 발명은 상기 방법에서 각 단위로 분할된 엘이디칩을 다이에 실장하고 패드부분을 전극단자와 연결하는 과정을 더 포함하는 엘이디 제조방법을 제공한다.
또한, 본 발명은 상기 구획부재를 도전성의 물질로 설치하는 경우에는 패드 위에 설치된 구획부재를 전극단자와 연결하는 엘이디 제조방법을 제공한다.
또한, 본 발명은 상기 구획부재를 제거하고 평면에서 보아서 각 패드부분의 중간부분을 커팅하여 각 단위 엘이디칩으로 분할하는 과정으로 진행하는 엘이디 제조방법을 제공한다.
또한, 본 발명은 상기 형광몰딩액을 도포하는 단계에서는 형광몰딩액 용기 내부에 교반체를 설치하고, 상기 교반체에 교대로 반복하여 정회전 및 역회전의 회전력을 가하여 형광몰딩액의 교반을 행하는 엘이디 제조방법을 제공한다.
또한, 본 발명은 상기 형광몰딩액을 도포하는 단계에서 형광몰딩액을 도포하기 위한 도포장치 또는 형광몰딩액 용기에 진동장치를 설치하여 진동을 가하는 것에 의하여 형광몰딩액의 교반을 행하는 엘이디 제조방법을 제공한다.
더욱 바람직하게는 형광몰딩액 용기 내부에 다수 개의 소형구슬을 형광몰딩액과 함께 넣어 진동을 가하면 형광몰딩액이 더 원활하게 혼합된다.
뿐만 아니라, 본 발명에서 상기 형광몰딩액을 도포하는 단계에서는 형광몰딩액 용기 내에 자성체 소형구슬;과 형광몰딩액 용기의 상측, 하측 또는 측면에 설치되어 상기 자성체 소형구슬에 인력을 작용키 위한 자석;을 구비하여 자석의 빠른 움직임에 따라 형광몰딩액 용기 내의 자성체 소형구슬들이 같이 따라 움직임으로서 형광몰딩액의 혼합 동작을 유도할 수 있도록 하여 교반을 행하는 엘이디 제조방법을 제공한다.
또한, 본 발명은 상기 형광몰딩액을 도포하는 단계에서 구획부재 및 엘이디소자의 패턴에 맞추어 형광몰딩액이 통과하기 위한 구멍이 형성된 마스크를 구획부재 및 웨이퍼 상에 간격 없이 표면에 밀착한 상태로 또는 약간의 간격을 유지한 상태로 설치하고, 마스크에 공급된 형광몰딩액을 스퀴즈를 이용하여 가압하면서 도포하는 엘이디 제조방법을 제공한다.
또한, 본 발명은 상기 형광몰딩액을 도포하는 단계에서 구획부재 및 엘이디소자의 패턴에 맞추어 형광몰딩액이 통과하기 위한 구멍이 형성된 마스크를 구획부재 및 웨이퍼 상에 간격 없이 표면에 밀착한 상태로 또는 약간의 간격을 유지한 상태로 설치하고, 형광몰딩액을 가압식 스퀴즈를 이용하여 마스크의 구멍을 통과하도 록 가압하여 도포하는 엘이디 제조방법을 제공한다.
또한, 본 발명은 상기 마스크에 형성하는 구멍을 망사형상으로 형성하는 엘이디 제조방법을 제공한다.
또한, 본 발명은 상기 마스크 없이 스퀴즈 또는 가압식 스퀴즈로 형광몰딩액을 도포하는 엘이디 제조방법을 제공한다.
또한, 본 발명은 상기 형광몰딩액을 도포하는 단계에서 상기 웨이퍼를 진동장치와 연결하여 진동을 가하는 엘이디 제조방법을 제공한다.
본 발명에 따른 엘이디 제조방법에 의하면, 웨이퍼 단위에서 각 단위 엘이디소자에 몰딩처리를 행하고 각 단위 엘이디칩으로 분할하므로, 제조가 용이하고 제조시간이 크게 단축되어 생산성이 향상되고, 제조원가를 절감하는 것이 가능하다.
그리고 본 발명에 따른 엘이디 제조방법에 의하면, 몰딩부분을 수평으로 형성하는 것이 가능하고 매끄러운 표면 상태를 유지하는 것이 가능하므로, 빛의 굴절이나 산란을 최소화하는 것이 가능하다.
본 발명에 따른 엘이디 제조방법에 의하면, 형광물질과 실리콘 등의 용액과의 혼합비율을 균일하게 조정하는 것이 가능하고, 형광물질의 균일한 도포 및 두께의 조절이 가능하다.
나아가 본 발명에 따른 엘이디 제조방법에 의하면, 와이어본딩이 몰딩처리 이후에 이루어지므로, 생산 후에 제품 수리가 가능하다.
다음으로 본 발명에 따른 엘이디 제조방법의 바람직한 실시예를 도면을 참조하여 상세하게 설명한다.
먼저 본 발명에 따른 엘이디 제조방법의 일실시예는 도 1 및 도 2에 나타낸 바와 같이, 구획부재 설치단계(S10), 형광몰딩액 도포단계(S20), 표면가공단계(S30), 분할단계(S40)를 포함하여 이루어진다.
상기 구획부재 설치단계(S10)에서는 웨이퍼(2)에 각 단위 엘이디소자(10)와 패드(20)를 배열하여 설치한 다음, 각 패드(20)부분에 일정 높이로 구획부재(30)를 돌출하도록 설치한다.
상기 웨이퍼(2)에 엘이디소자(10)와 패드(20)를 배열하여 설치하는 방법을 통상적으로 반도체 제조공정에서 사용하는 다양한 공정(예를 들면 포토리소그래피 공정이나 스크린인쇄 공정 등)을 적용하여 실시하는 것이 가능하므로, 상세한 설명은 생략한다.
상기에서 구획부재(30)는 웨이퍼(2)에 포토레지스트 공정을 이용하여 형성하는 것도 가능하고, 스크린인쇄 공정을 이용하여 형성하는 것도 가능하다.
예를 들면, 상기 구획부재(30)를 설치하는 공정은 웨이퍼(2)에 구획부재(30)를 형성하기 위한 페이스트를 도포하고, 그 위에 포토레지스트와 커버필름이나 마스크를 설치한 다음 노광 및 현상 등을 행하여 포토레지스트로 패턴을 형성하고, 포토레지스트의 패턴에 따라 페이스트층을 식각(에칭)하여 구획부재(30)를 형성하고, 남아 있는 포토레지스트를 제거하는 과정으로 이루어지는 것도 가능하다.
또 상기 구획부재(30)를 설치하는 공정은 웨이퍼(2)에 마스크스크린을 설치하여 페이스트를 소정의 패턴(구획부재(30)에 대응하는 패턴)으로 인쇄하고, 마스크스크린을 제거하고 인쇄된 페이스트를 소성하여 구획부재(30)를 형성하는 과정으로 이루어지는 것도 가능하다.
상기에서 구획부재(30)를 형성하기 위하여 도포하는 페이스트로는 도전성의 전극용 금속재질(예를 들면 구리 등) 등을 이용하는 것도 가능하다.
상기 형광몰딩액 도포단계(S20)에서는 도 2에 나타낸 바와 같이, 상기 엘이디소자(10)를 덮도록 형광물질이 함유된 형광몰딩액(40)을 구획부재(30)의 높이보다 높게 도포한다.
상기 형광몰딩액(40)은 형광물질과 실리콘이나 에폭시 등의 용액(액상 수지)을 일정 비율로 혼합하여 사용한다.
상기에서 형광몰딩액(40)의 도포는 분사장치 등을 이용하여 행한다. 상기 형광몰딩액(40)을 분사장치 등을 이용하여 도포하면, 도포 시간을 크게 단축시키는 것이 가능하고 생산성을 향상시키는 것이 가능하다.
그리고 상기 형광몰딩액(40)을 도포하기 위한 분사장치(60)에는 도 4에 나타낸 바와 같이, 교반체(64)를 형광몰딩액 용기 내부에 설치하여 형광몰딩액(40) 중에 함유되는 형광물질과 실리콘이나 에폭시 등의 용액(액상 수지)의 혼합 비율을 균일하게 유지시키는 것이 바람직하다. 형광몰딩액 용기는 분사장치 내부에 설치하거나 또는 분사장치 외부에 설치하여 사용할 수 있다.
예를 들면, 상기 분사장치(60) 내의 형광몰딩액 용기 내부에 자성체의 교반 체(64)를 삽입하고, 분사장치(60) 외부에서 자력의 방향을 교대로 변경하여 가하는 것에 의하여 교반체(64)에 정회전 또는 역회전의 회전력을 교대로 반복하여 작용시켜 형광몰딩액(40)의 교반을 행하는 것도 가능하다.
또는 상기 분사장치(60) 내부의 교반체(64)를 모터 또는 실린더 등을 이용하여 회전시키거나 상하로 이동시키는 것에 의하여 형광몰딩액(40)의 교반을 행하는 것도 가능하다.
도 5에 나타낸 바와 같이, 상기 분사장치(60) 외부에 초음파 진동자 등의 진동장치(66)를 설치하여 분사장치(60)에 진동을 가하는 것에 의하여 형광몰딩액(40)의 교반을 행하도록 구성하는 것도 가능하다.
또한, 웨이퍼에 초음파 진동자 등의 진동장치를 부착, 설치하거나, 진동장치를 웨이퍼와 연결하여 진동을 가함으로써 형광몰딩액 내에서 형광물질이 고루 분포하도록 하고, 웨이퍼 상에 형광몰딩액이 고루 도포되도록 할 수 있다.
그리고 상기와 같이 형광몰딩액(40)을 도포한 다음에는 일정 시간동안 건조를 행한다.
상기와 같이 형광몰딩액(40)의 도포를 행하게 되면, 버려지는 용액의 양을 최소화하는 것이 가능하고, 제조원가를 절감하는 것이 가능하다.
그리고 상기 형광몰딩액 도포단계(S20)에서는 도 6에 나타낸 바와 같이, 마스크(70)를 구획부재(30) 및 웨이퍼(2)와 간격을 유지한 상태로 설치하고, 마스크(70) 위쪽에 공급된 형광몰딩액(40)을 스퀴즈(80)를 이용하여 가압하면서 도포하는 것도 가능하다.
상기 마스크(70)에는 구획부재(30) 및 엘이디소자(10)의 패턴에 맞추어 형광몰딩액(40)이 통과하기 위한 구멍이 형성된다. 예를 들면, 엘이디소자(10)가 설치된 구역에 맞추어 형광몰딩액(40)이 도포될 수 있도록 마스크(70)에 소정의 패턴으로 구멍이 형성된다.
또 상기 형광몰딩액 도포단계(S20)에서는 도 7에 나타낸 바와 같이, 마스크(70)를 구획부재(30) 및 웨이퍼(2)와 간격을 유지한 상태로 설치하고, 형광몰딩액(40)을 가압식 스퀴즈 장치(86)를 이용하여 가압 분사하는 것에 의하여 마스크(70)의 구멍을 통과하여 도포되도록 구성하는 것도 가능하다.
상기 가압식 스퀴즈 장치(86)의 경우에는 토출구의 형상을 원형이 아닌 가로로 개방되는 형상으로 형성하는 것이 형광몰딩액(40)의 도포가 좀더 원활하게 이루어지므로 바람직하다.
상기에서 마스크(70)에 형성하는 구멍(72)은 도 8에 나타낸 바와 같이, 망사형상(그물형상)으로 형성하는 것이 스퀴즈(80)나 가압식 스퀴즈 장치(86)를 통하여 형광몰딩액(40)이 마스크(70)에 가압되는 경우에도 일시에 많은 양의 형광몰딩액(40)이 구멍(72)으로 통과하지 않게 되므로 바람직하다. 상기 구멍(72)으로 일시에 많은 양의 형광몰딩액(40)이 통과하게 되면, 전체적으로 불균일하게 형광몰딩액(40)의 도포가 이루어질 뿐만 아니라 부분적으로 도포가 되지 않는 부분도 발생할 수 있으며, 형광몰딩액(40)의 소비가 증가하게 될 우려도 있다.
또한, 형광몰딩액 도포시 웨이퍼를 저속으로 회전시키거나 또는 회전과 동시에 틸팅시키면 웨이퍼 전면에 고르게 형광몰딩액을 도포할 수 있다. 또는 정지 상 태의 웨이퍼 상에 형광몰딩액을 나선형으로 도포하면 좀더 고른 도포가 가능하다.
상기 표면가공단계(S30)에서는 도 2에 나타낸 바와 같이, 상기 형광몰딩액(40)이 건조되면 구획부재(30)가 노출될 때까지 표면(도포된 형광몰딩액(40)의 표면)을 가공하여 제거한다. 상기 형광몰딩액(40)을 구획부재(30)의 높이에 맞추어 도포하는 경우에는 표면 가공 공정을 생략할 수 있다.
따라서, 상기 표면가공된 다음 남는 형광몰딩액(40)의 높이는 필요에 따라 다양하게 설정(예를 들면 요구되는 광량에 따라 10∼150㎛의 범위에서 조절하여 설정)하는 것이 가능하다.
상기에서 구획부재(30)를 형성하기 위하여 도포하는 페이스트의 높이는 필요로 하는 형광몰딩액(40)의 높이에 대응하여 설정한다.
상기와 같이 도포된 형광몰딩액(40)의 표면을 가공하여 제거하여 설정된 높이로 맞추므로, 두께 및 표면거칠기를 정밀하게 제어하는 것이 가능하고, 빛의 굴절 및 광량을 효과적으로 제어하는 것이 가능하다.
그리고, 형광몰딩액(40)의 도포 후 표면장력에 의하여 부분적으로 둥글게 형성되는 것이 제거되므로, 전체적으로 표면이 균일하게 매끄러운 상태를 유지하는 것이 가능하다.
상기 분할단계(S40)에서는 도 2에 나타낸 바와 같이, 상기 구획부재(30)를 제거하고 평면에서 보아서 각 패드(20)부분의 중간부분(이웃하는 엘이디소자(10)의 양쪽에 각각 패드(20) 부분이 남아있는 상태로)을 따라 커팅하여 각 단위 엘이디칩(100)으로 분할한다.
그리고 도 1 및 도 2에 나타낸 바와 같이, 상기 분할단계(S40) 이후에 각 단위로 분할된 엘이디칩(100)을 다이(전극단자(6) 중의 하나를 부분적으로 오목하게 형성하여 구성)에 실장하고 패드(20)부분을 본딩와이어(8)를 이용하여 전극단자(6)와 연결하는 실장단계(S50)를 수행하는 것도 가능하다.
상기에서 구획부재(30)를 도전성의 물질로 형성하는 경우에는 도 3에 나타낸 바와 같이, 상기 분할단계(S40)에서 상기 구획부재(30)를 제거하는 단계를 수행하지 않고, 평면에서 보아서 각 패드(20) 및 구획부재(30)의 중간부분을 따라 커팅하여 각 단위 엘이디칩(100)으로 분할하는 것도 가능하다.
상기와 같이 분할된 각 단위 엘이디칩(100)은 다이에 실장하고, 구획부재(30)와 전극단자(6)를 본딩와이어(8)를 이용하여 서로 연결하는 실장단계(S50)를 수행하는 것도 가능하다.
상기에서는 본 발명에 따른 엘이디 제조방법의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러가지로 변형하여 실시하는 것이 가능하고, 이 또한 본 발명의 범위에 속한다.
도 1은 본 발명에 따른 엘이디 제조방법의 일실시예를 나타내는 블럭도이다.
도 2는 본 발명에 따른 엘이디 제조방법의 일실시예를 나타내는 공정도이다.
도 3은 본 발명에 따른 엘이디 제조방법의 다른 실시예를 나타내는 공정도이다.
도 4는 본 발명에 따른 엘이디 제조방법의 일실시예에 있어서 형광몰딩액을 도포하기 위한 도포장치의 제1실시예를 나타내는 정면도이다.
도 5는 본 발명에 따른 엘이디 제조방법의 일실시예에 있어서 형광몰딩액을 도포하기 위한 도포장치의 제2실시예를 나타내는 정면도이다.
도 6은 본 발명에 따른 엘이디 제조방법의 일실시예에 있어서 스퀴즈를 이용하여 형광몰딩액을 도포하는 상태를 나타내는 부분확대 단면도이다.
도 7은 본 발명에 따른 엘이디 제조방법의 일실시예에 있어서 가압식 스퀴즈 장치를 이용하여 형광몰딩액을 도포하는 상태를 나타내는 부분확대 단면도이다.
도 8은 본 발명에 따른 엘이디 제조방법의 일실시예에 있어서 형광몰딩액을 도포하기 위하여 사용하는 마스크를 나타내는 평면도이다.

Claims (17)

  1. 웨이퍼에 각 단위 엘이디소자와 패드를 배열하여 설치한 다음 각 패드부분에 일정 높이로 구획부재를 돌출하도록 설치하고,
    상기 엘이디소자를 덮도록 형광물질이 함유된 형광몰딩액을 구획부재의 높이 이상으로 도포하고,
    평면에서 보아서 각 패드부분의 중간부분을 커팅하여 각 단위 엘이디칩으로 분할하는 과정을 포함하는 엘이디 제조방법.
  2. 청구항 1에 있어서,
    상기 형광몰딩액 도포 이후 형광몰딩액이 건조되면 구획부재가 노출될 때까지 표면을 가공하여 제거하는 공정이 부가되는 것을 특징으로 하는 엘이디 제조방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    각 단위로 분할된 엘이디칩을 다이에 실장하고 패드부분을 전극단자와 연결하는 과정을 더 포함하는 엘이디 제조방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 구획부재를 도전성의 물질로 설치하는 경우에는 패드 위에 설치된 구획부재를 전극단자와 연결하는 엘이디 제조방법.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 구획부재를 제거하고 평면에서 보아서 각 패드부분의 중간부분을 커팅하여 각 단위 엘이디칩으로 분할하는 과정으로 진행하는 엘이디 제조방법.
  6. 청구항 1에 있어서,
    상기 형광몰딩액을 도포하는 단계에서는 형광몰딩액 용기 내부에 교반체를 설치하고, 상기 교반체에 교대로 반복하여 정회전 및 역회전의 회전력을 가하여 형광몰딩액의 교반을 행하는 엘이디 제조방법.
  7. 청구항 1에 있어서,
    상기 형광몰딩액을 도포하는 단계에서는 형광몰딩액을 도포하기 위한 도포장치 또는 형광몰딩액 용기에 진동장치를 설치하여 진동을 가하는 것에 의하여 형광 몰딩액의 교반을 행하는 엘이디 제조방법.
  8. 청구항 7에 있어서,
    상기 형광몰딩액 용기 내에 소형구슬을 넣고 형광몰딩액 용기에 진동을 가하는 것에 의하여 형광몰딩액의 교반을 행하는 엘이디 제조방법.
  9. 청구항 1에 있어서,
    상기 형광몰딩액을 도포하는 단계에서는 구획부재 및 엘이디소자의 패턴에 맞추어 형광몰딩액이 통과하기 위한 구멍이 형성된 마스크를 구획부재 및 웨이퍼 상에 설치하고, 마스크에 공급된 형광몰딩액을 스퀴즈를 이용하여 가압하면서 도포하는 엘이디 제조방법.
  10. 청구항 1에 있어서,
    상기 형광몰딩액을 도포하는 단계에서는 구획부재 및 웨이퍼 표면에 형광몰딩액을 스퀴즈를 이용하여 가압하면서 도포하는 엘이디 제조방법.
  11. 청구항 1에 있어서,
    상기 형광몰딩액을 도포하는 단계에서는 구획부재 및 엘이디소자의 패턴에 맞추어 형광몰딩액이 통과하기 위한 구멍이 형성된 마스크를 구획부재 및 웨이퍼 상에 설치하고, 형광몰딩액을 가압식 스퀴즈를 이용하여 마스크의 구멍을 통과하도록 가압하여 도포하는 엘이디 제조방법.
  12. 청구항 1에 있어서,
    상기 형광몰딩액을 도포하는 단계에서는 구획부재 및 웨이퍼 표면에 형광몰딩액을 가압식 스퀴즈를 이용하여 도포하는 엘이디 제조방법.
  13. 청구항 9 또는 청구항 11에 있어서,
    상기 마스크에 형성하는 구멍은 망사형상으로 형성하는 엘이디 제조방법.
  14. 청구항 1에 있어서,
    상기 형광몰딩액을 도포하는 단계에서는 상기 웨이퍼를 진동장치와 연결하여 진동을 가하는 엘이디 제조방법.
  15. 청구항 1에 있어서,
    상기 형광몰딩액 도포 단계에서는 웨이퍼를 회전 또는 틸팅시켜 형광몰딩액을 고루 도포하는 엘이디 제조방법.
  16. 청구항 1에 있어서,
    상기 형광몰딩액 도포 단계에서는 웨이퍼 상에 형광몰딩액을 나선형으로 도포하는 엘이디 제조방법.
  17. 청구항 1에 있어서,
    상기 형광몰딩액을 도포하는 단계에서는 형광몰딩액 용기 내에 자성체 소형구슬; 과 형광몰딩액 용기의 상측, 하측 또는 측면에 설치되어 상기 자성체 소형구슬에 인력을 작용키 위한 자석을 구비하여 자석의 빠른 움직임에 따라 형광몰딩액 용기 내의 자성체 소형구슬들이 같이 따라 움직임으로서 형광몰딩액의 혼합 동작을 유도할 수 있도록 하는 것을 특징으로 하는 엘이디 제조방법.
KR1020090066748A 2009-03-16 2009-07-22 엘이디 제조방법 KR101037371B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20090022083 2009-03-16
KR1020090022083 2009-03-16

Publications (2)

Publication Number Publication Date
KR20100019330A KR20100019330A (ko) 2010-02-18
KR101037371B1 true KR101037371B1 (ko) 2011-05-26

Family

ID=42089792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090066748A KR101037371B1 (ko) 2009-03-16 2009-07-22 엘이디 제조방법

Country Status (1)

Country Link
KR (1) KR101037371B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014092374A1 (ko) * 2012-12-13 2014-06-19 (주)라이타이저코리아 발광 다이오드용 형광체 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101689395B1 (ko) * 2010-07-21 2016-12-23 서울반도체 주식회사 발광 소자 및 그 제조 방법
KR101400343B1 (ko) * 2012-02-10 2014-05-30 한국광기술원 상온 선택적 전극 보호 수용성 수지가 적용된 전극 노출형 침전 및 증발형 용제가 포함된 형광체 제조방법과 형광체 코팅층이 형성된 ｌｅｄ 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621154B1 (ko) 2005-08-26 2006-09-07 서울반도체 주식회사 발광 다이오드 제조방법
KR100856233B1 (ko) 2007-04-23 2008-09-03 삼성전기주식회사 고출력 발광장치 및 그 제조방법
KR20080095192A (ko) * 2007-04-23 2008-10-28 삼성전기주식회사 발광장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621154B1 (ko) 2005-08-26 2006-09-07 서울반도체 주식회사 발광 다이오드 제조방법
KR100856233B1 (ko) 2007-04-23 2008-09-03 삼성전기주식회사 고출력 발광장치 및 그 제조방법
KR20080095192A (ko) * 2007-04-23 2008-10-28 삼성전기주식회사 발광장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014092374A1 (ko) * 2012-12-13 2014-06-19 (주)라이타이저코리아 발광 다이오드용 형광체 제조 방법

Also Published As

Publication number Publication date
KR20100019330A (ko) 2010-02-18

Similar Documents

Publication Publication Date Title
US8906716B2 (en) Semiconductor device and method for manufacturing the same
US7919229B2 (en) Phosphor coating process for light emitting diode
KR100980115B1 (ko) 발광 다이오드 코팅 방법
JP2010226110A (ja) 発光ダイオードパッケージ構造及びその製造方法
US9324694B2 (en) Light-emitting diode
JP2009060077A (ja) 発光半導体素子に蛍光粉体を塗布する方法およびその応用
KR101037371B1 (ko) 엘이디 제조방법
JP6100778B2 (ja) スロット内に形成される反射壁部を備えるｌｅｄ混合チャンバ
WO2007064342A2 (en) Phosphor deposition method and apparatus
US20120138967A1 (en) Led package and method for manufacturing the same
TW201015697A (en) Light emitting diode package and method of making the same
CN103503136A (zh) Led上的图案化uv敏感硅酮－磷光体层
US20120132938A1 (en) Led package
KR20070075313A (ko) 발광 장치의 제조 방법
CN101807659A (zh) 局部喷涂荧光粉的白光led封装方法、荧光粉局部涂敷结构
JP4100203B2 (ja) 素子転写方法
KR101099428B1 (ko) 엘이디 모듈 제조방법
WO2010023992A1 (ja) 発光装置及びその製造方法
US9041019B2 (en) Method of and device for manufacturing LED assembly using liquid molding technologies
JP5816483B2 (ja) 半導体発光装置の製造方法
CN102569619B (zh) 一种cob光源的制作方法
US8669126B2 (en) Uniform coating method for light emitting diode
CN106848036B (zh) 一种led封装结构及其封装方法
KR20100118623A (ko) 발광 소자 패키지와 그의 제조 방법 및 그를 이용한 카메라 플래시 모듈
KR101474265B1 (ko) 경화성 수지를 이용한 형광층 제조방법 및 발광 다이오드 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G15R Request for early opening
G15R Request for early opening
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140521

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee