KR101036124B1 - 개선된 ｍｒａｍ 터널 접합들을 위한 나노결정층들 - Google Patents

개선된 ｍｒａｍ 터널 접합들을 위한 나노결정층들 Download PDF

Info

Publication number
KR101036124B1
KR101036124B1 KR1020057003506A KR20057003506A KR101036124B1 KR 101036124 B1 KR101036124 B1 KR 101036124B1 KR 1020057003506 A KR1020057003506 A KR 1020057003506A KR 20057003506 A KR20057003506 A KR 20057003506A KR 101036124 B1 KR101036124 B1 KR 101036124B1
Authority
KR
South Korea
Prior art keywords
layer
nanocrystalline
magnetic
layers
template
Prior art date
Application number
KR1020057003506A
Other languages
English (en)
Other versions
KR20050036985A (ko
Inventor
존 엠. 슬레이터
레누 더블유. 데이브
지준. 썬
Original Assignee
에버스핀 테크놀러지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에버스핀 테크놀러지스, 인크. filed Critical 에버스핀 테크놀러지스, 인크.
Publication of KR20050036985A publication Critical patent/KR20050036985A/ko
Application granted granted Critical
Publication of KR101036124B1 publication Critical patent/KR101036124B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y10T29/49032—Fabricating head structure or component thereof
    • Y10T29/49036—Fabricating head structure or component thereof including measuring or testing
    • Y10T29/49043—Depositing magnetic layer or coating
    • Y10T29/49044—Plural magnetic deposition layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

개선되고 새로운 자기 소자(100)의 장치 및 제조 방법으로, 구체적으로 말하면 이후 층들의 나노결정 성장을 제공하는 결정학적으로 무질서한 시드층(120) 및/또는 템플릿층(122), 피닝층(124), 피닝된 층(125), 및 고정된 층(126)을 포함하는 자기 소자가 개시된다.
시드층, 템플릿층, 피닝, 자기 소자

Description

개선된 ＭＲＡＭ 터널 접합들을 위한 나노결정층들{Nanocrystalline layers for improved MRAM tunnel junctions}
본 발명은 일반적으로 자기일렉트로닉스(magnetoelectronics)에 관한 것으로, 특히 자기일렉트로닉스 소자들의 재료 조성 및 제조 기술들에 관한 것이다.
자기일렉트로닉스, 스핀 일렉트로닉스(spin electronics), 및 스핀트로닉스(spintronics)는 전자 스핀에 의해 현저하게 야기된 효과들의 사용에 대한 동의어이다. 자기일렉트로닉스는 수많은 정보 장치에 사용되고, 비휘발성이고, 신뢰성 있고, 방사선 저항이 있는, 고밀도 데이터 저장 및 검색을 제공한다. 수많은 자기일렉트로닉스 정보 장치들은 자기 랜덤 액세스 메모리(MRAM), 자기 센서들 및 디스크 드라이브용 판독 헤드들을 포함하지만 이에 한정되지 않는다.
통상적으로, 자기 메모리 소자와 같은 자기일렉트로닉스 장치는 적어도 하나의 비자성층에 의해 분리되는 다수의 강자성층들을 포함하는 구조를 가진다. 정보는 자화 벡터들 방향으로 자성층들에 저장된다. 예를 들면, 하나의 자성층의 자기 벡터들은 자기적으로 고정 또는 피닝(pinning)되며, 다른 자성층들의 자화 방향은 각각, 소위 "평행(parallel)" 상태와 "반평행(antiparallel)" 상태인 동일 방향과 반대 방향 사이에서 자유롭게 스위칭한다. 평행 및 반평행 상태에 따라서, 자기 메모리 소자는 2개의 상이한 저항들을 나타낸다. 상기 저항은 2개의 자성층들의 자화 벡터들이 대체로 동일 방향 및 반대 방향을 각각 가리킬 때 최소 및 최대 값을 가진다. 따라서, 저항의 변경 검출은 MRAM 장치와 같은 장치로 하여금 자기 메모리 소자에 저장된 정보를 제공하게 한다. 최소 및 최대 저항값들 간의 차를 최소 저항으로 나눈 것은 자기 저항비(MR)로 알려져 있다.
이러한 자기 소자들의 물리적 구조는 일반적으로 매우 얇은층을 포함하며, 그것의 일부는 두께가 수십 옹스트롬 이하이다. 자기 소자의 성능은 자성층들이 배치되는 표면의 상태에 민감하다. 따라서, 일반적으로 자기 소자의 동작 특성들이 저하되는 것을 막기 위하여 가능한 한 표면을 평평하게 하는 것이 바람직하다.
스퍼터 침착(sputter deposition), 증착(evaporation), 또는 에피택시(epitaxy) 기법들에 의해 성장되는 금속을 포함하는 MRAM 소자 제조와 같은 일반적인 자기 소자 제조 동안에, 막 표면들은 절대적으로 평평하게 하지 않고, 대신에 표면 또는 계면 거칠기(roughness)를 드러내는 경향이 있다. 강자성층들의 표면들 및/또는 계면들의 거칠기는, 고정층 또는 피닝된층과 같은 다른 강자성층들과 자유 강자성층간의 자기 결합의 원인이 되며, 이것은 "위상 결합(topological coupling)" 또는 "니일 오렌지 필 결합(Neel's orange peel coupling)"으로 알려져 있다. 상기 결합은 외부 자장에 대한 자유층의 응답으로 오프셋을 생성할 수 있기 때문에, 자기 소자들에 있어서 일반적으로 바람직하지 않다.
또한, 거칠기는 자성층들과 비자기 스페이서층간의 계면들의 품질에 영향을 미침으로써 장치의 전기적 특성에 바람직하지 않은 효과를 가져올 수 있다. 일반적인 터널 접합 어플리케이션에서, 상기 거칠기는 또한 스페이서층의 두께에 변경을 야기하고, 그에 따라, 결과로 생성된 터널링 전류에 변화를 가져온다.
고정층이 스페이서층 이전에 형성되고 자유층이 스페이서층 이후에 형성되는 경우에 자기 구조가 "저부 피닝된(bottom pinned)" 것으로 알려져 있다. 상기 저부-피닝된 구조에서, 반강자성(AF) 피닝층은 저부 자기 전극에 포함된다. 종래의 저부-피닝된 자기 터널 접합(MTJ들) 및 스핀 밸브 구조들은 일반적으로 강한 피닝을 위해 배향된 결정 AF층을 생성하도록 시드 및 템플릿층들을 사용한다. 일반적인 저부-피닝된 MTJ 구조의 저부 전극은 Ta/NiFe/FeMn/NiFe의 스택층들을 포함하며, 이 스택층 위에는 AlOx 터널 장벽, 일반적으로 NiFe의 자유층을 포함하는 상부 전극 놓이고, 여기서 Ta/NiFe 시드/템플릿층들은 FeMn층 및 피닝된 자성층에서 크고 높게 배향되는 FeMn 결정들의 성장을 유도한다. 상기 높게 배향된 다결정층들은 또한 "강하게 텍스처링되는 것(strongly textured)"으로 기술될 수 있다. 이러한 강하게 텍스처링되는 FeMn층은 AlOx 터널 장벽 아래의 NiFe층의 강한 피닝에 제공된다. FeMn층, 또는 다른 배향 다결정 AF층은, 터널 전류의 변화뿐만 아니라 피닝된 NiFe층과 상부 자유 NiFe층간의 바람직하지 않은 니일(Neel) 결합의 증가를 야기할 수 있는 거칠기를 생성한다.
실제 MTJ 소자들에서, 저부 전극은 일반적으로, 접합에 비교적 낮은 저항 접촉을 제공하는 베이스 금속층 상에 형성된다. 베이스 금속층은 일반적으로 다결정이며 원주형상으로 성장하는 경향이 있다. 이것에 의해 저부 전극으로 전파하는 거칠기를 생성하고, 스페이서층 계면들에서 거칠기를 생성할 수 있으며, 그 결과 바람직하지 않은 자기적 및 전기적 특성들의 증가를 초래하게 된다. 베이스 금속층 및 저부 전극으로부터 전파되는 거칠기는 또한, 접합 영역과 반비례하는 높은 MR 및 장치 저항을 유지하면서 달성될 수 있는 최소 터널 장벽 두께를 제한하기 때문에 바람직하지 않다.
층들 및 층 계면들의 거칠기를 줄이기 위하여, 다양한 형태의 비결정 또는 비정질 재료들이 MTJ 스택의 다양한 층들에 사용하기 위해 개발되어 왔다. 비결정 또는 비정질 재료들은 다른 재료들의 결정 경계들 및 날카로운 특징들이 부족하기 때문에, 비정질 재료들을 갖는 층들로부터 유발된 터널 장벽은 장치의 성능을 개선시킬 수 있다. 그러나, 비정질 재료들의 사용이 바람직할 수 있지만, 이러한 요구 조건은 비정질인 극히 소수의 것들로 자성층들을 위한 합금의 선택을 크게 제한한다. 또한, 결정 피닝층에 형성되는 얇은 비정질 자성 재료층은 하위 표면의 표면 거칠기의 적어도 일부를 모사하는 경향이 있다. 이것에 의해 비정질 재료층에 대한 값이 감소된다.
따라서, MTJ 스택들에 평활층 계면들을 연속적으로 생성하기 위해 재료들 및 방법들을 제공하는 것이 바람직하며, 이것에 의해 형성된 자기 소자들의 성능을 개선시키게 된다. 또한, 본 발명의 다른 바람직한 특징 및 특성들은 첨부 도면과 관련한 이후의 설명과 첨부된 청구범위로부터 명백해지게 된다.
도면의 이하 상세한 설명은 단지 예시적인 것에 불과하며, 본 발명을 한정하거나 또는 본 발명의 어플리케이션 및 사용을 한정하도록 의도된 것은 아니다. 또한, 본 명세서에서 나타나는 임의 이론에 의해 한정되도록 의도되지 않았다.
본 발명은 이후 첨부 도면들과 관련하여 기술되며, 동일한 번호들은 동일한 소자들을 나타낸다.
도 1은 본 발명의 바람직한 예시적인 실시예에 따른 개선된 자기 응답을 가지는 자기 소자의 단면도.
도 2는 종래의 다결정 재료의 x-레이 회절 스펙트럼의 개략도.
도 3은 본 발명의 바람직한 예시적인 실시예에 따른 나노결정 재료의 x-레이 스펙트럼의 개략도.
바람직한 실시예의 이하의 상세한 설명은 단지 예시적인 것에 불과하며, 본 발명 또는 본 발명의 어플리케이션 및 사용을 한정하도록 의도되지 않는다. 또한, 본 발명의 선행 배경 또는 이후의 바람직한 예시적인 실시예의 상세한 설명에 의해 한정되도록 의도되지 않았다.
본 발명의 다양한 바람직한 실시예에서, 나노결정 반강자성층이 사용된다. 이후 다양한 바람직한 실시예의 논의를 위하여, 나노결정은, 평균 결정 크기가 10나노미터(100Å) 미만이 바람직하고, 적합한 배향(preferred orientation) 또는 텍스처(texture)가 거의 없거나 전혀 없는 다결정 재료를 의미한다. 이러한 나노결정 구조는 도 1에 도시되는 시드층 및 템플릿층의 적절한 선택에 의해 제공된다. 나노결정 반강자성층은 종래의 텍스쳐링된 다결정층보다 더 바람직한 표면 거칠기를 생성한다. 또한, 나노결정 반강자성층은 그 위에 침착된 층들에 유사한 나노결정을 제공하는데 사용될 수 있고, 이는 이러한 층들에 대해 바람직한 계면 거칠기 특징들을 발생시킨다. 본 발명의 다양한 바람직한 실시예에서, 이러한 개선된 계면은 자기 및 전기 특성들을 개선한다.
이제 도 1을 참조하여, 본 발명의 바람직한 예시적인 실시예에 사용하기에 적절한 자기 소자(100)가 도시된다. 자기 소자(100)의 구조는 기판(112), 제1 전극 다층 스택(114), 산화된 알루미늄을 포함한 스페이서층(116), 제2 전극 다층 스택(118)을 포함한다. 스페이서층(116)의 재료 합성은 제조되는 자기 소자의 형태에 따라 상이하다는 것을 이해하여야 한다.
특히, 일반적인 MTJ 구조에서, 스페이서층(116)은 유전 재료로 형성되고, 스핀 밸브 구조에서 스페이서층(116)은 도전 재료로 형성된다. 제1 전극 다층 스택(114) 및 제2 전극 다층 스택(118)은 하나 이상의 강자성층을 포함한다. 제1 전극 다층 스택(114)은 기판(112)상에 형성된 베이스 금속층(113)상에 형성된다. 베이스 금속층(113)은 단일 금속 재료 또는 층, 또는 하나 이상의 금속 재료 또는 층의 스택으로 구성될 수 있다.
제1 전극 다층 스택(114)은 베이스 금속층(113)상에 침착된 시드층(120), 템플릿층(122), 반강자성층(AF) 피닝(pinning) 재료층(124), 아래의 AF 피닝층(124)상에 형성되고 교환 결합되는 피닝된 강자성층(125), 피닝된 층(125)상에 형성되는 반강자성 결합층(123), 결합층(123) 상에 배치되고 결합층(123)을 통해 피닝된 층(125)에 반강자성 결합되는 고정 강자성층(126)을 포함한다. 강자성층들(125, 126)은, 외부에서 인가되는 자장이 존재하는 경우 이러한 층들의 자기 모멘트가 회전하는 것을 방지하므로, 고정 또는 피닝되는 것으로서 기술된다.
본 발명의 바람직한 일 실시예에서, 시드층(120)은 탄탈 질소화물(TaNx)로 형성되고, 비교적 얇은, 바람직하게는 약 100Å 미만, 가장 바람직하게는 약 50Å미만인 탄탈(Ta) 층으로 플라즈마 또는 이온-빔 질화 처리에 의해 제조된다. 이러한 실시예에서, 바람직하게는 니켈 철(NiFe) 합금, 니켈 철 코발트(NiFeCo) 합금, 루테늄(Ru) 또는 탄탈(Ta)로 구성되는 템플릿층(122)이 탄탈 질소화물(TaNx) 시드층(120) 상에 배치된다. 또한, 본 발명의 임의 바람직한 실시예에서, 본 명세서에서 기술되는 질화 처리에 의해 만들어지는 탄탈 질소화물(TaNx)은 별개의 템플릿층(122)을 필요로 하지 않고도 소망의 반강자성층을 제공하는데 사용될 수 있다.
상기 계층화된 재료들의 조합은 자기 소자(100)의 형성 동안에 매우 무질서한 시드층을 생성하도록 조합한다. 템플릿층(122)이 본질적으로 나노결정인 것이 가장 바람직하며 비정질이 아니라는 것에 주의해야 한다. 유사하게, AF 피닝층(124), 피닝된 층(125), 결합층(123), 및 고정층(126)과 같은 템플릿층(122) 상의 층들은 본질적으로 나노결정일 수 있다.
본 발명의 또다른 실시예에서, 시드층(120) 및 템플릿층(122)은 알루미늄(Al)층 상에 루테늄(Ru)을 침착함으로써 형성된다. 이러한 조합은, 위에서 앞서 개시된 TaNx층과 같이, 자기 소자(100)에 다음 층들의 형성동안에 매우 무질서한 시드층을 생성하도록 결합한다. 이러한 특정 실시예에서, 통상적인 시드층(120) 및 템플릿층(122)은 Al 20Å 및 Ru 17Å으로 구성되게 된다. 비록 Al 및 Ru가 결합하여 합금을 형성하지만, 그것들은 상이한 처리 단계들에서 별도로 침착된다. 결과로 생성된 합금의 결정 구조는 매우 무질서하고 본질적으로 비교적 랜덤하다. Ru 층은 바람직하게는 약 100Å 미만이고, 가장 바람직하게는 약 50Å 미만이다. Ru 이외에, 다른 전이 금속 소자들이 유사한 결과들을 제공하기 위하여 Al 층(120)과 결합될 수 있다.
시드층(120) 및 템플릿층(122)을 제조하는데 사용되는 특정 재료들과는 상관없이, 시드층(120) 및 템플릿층(122)의 조합은 AF 피닝층(124)에 대한 베이스를 제공한다. 전술된 바와 같이, 나노결정 AF 피닝층(124)을 성장하게 하기 위해 제공하는 매우 무질서한 시드/템플릿을 형성하는 임의 재료 또는 처리는 본 발명의 범위 내에 있는 것으로 고려된다. 시드층(120) 및 템플릿층(122)의 형성 이후, AF 피닝층(124)은 일반 조성 MnX로, 망간 합금으로 제조되며, 여기서 X는 바람직하게는 플라티늄(Pt), 팔라듐(Pd), 니켈(Ni), 이리듐(Ir), 오스뮴(Os), 루테늄(Ru) 또는 철(Fe) 중 하나이다.
AF 피닝층(124)에 관한 가장 바람직한 실시예는, X가 35%-55% 범위 내에, 가장 바람직하게는 40%-50% 범위 내에 있는 망간 합금을 포함하며, X는 Pt, Pd, 또는 Ni 중 하나이다. 다른 바람직한 실시예에는, X가 5%-35% 범위 내에, 가장 바람직하게는 10%-30% 범위 내에 있는 망간 합금을 포함하며, X는 Ir, Rh, Os, Ru, 또는 Fe 중 하나이다. 본원에 기술된 바와 같이 AF 피닝층(124)을 생성함으로써, 나노결정 강자성층(125)이 실현될 수 있다. 무질서한 템플릿층(122)은 평균 크기가 10나노미터 미만인 거의 랜덤-배향된 결정들로 구성된 나노결정 결정 구조를 성장시키도록 AF 피닝층(124)을 제공한다.
본 발명의 바람직한 실시예에서, 강자성층(125, 126)은 AF 결합층(123)에 의해 분리된다. AF 결합층(123)은 가장 바람직하게는 루테늄으로 구성되고 강자성층(125, 126)과 조합되어, 합성 반강자성(SAF) 피닝된 층을 생성한다. AF 결합층(123)을 통해 제공되는 반강자성 결합으로 인해 자기 소자들은 인가되는 자장들에서 더욱 안정되게 된다. 또한, 강자성층(125, 126)의 두께를 변화시킴으로써, 정자기 결합은 오프셋될 수 있고, 자유층 히스테리시스 루프는 센터링될 수 있다. Ru가 AF 결합층(123)에 대해 가장 바람직한 재료이며, 다른 비자성체들, 예를 들면 Rh는 강자성층들(125, 126) 사이에 원하는 AF 결합을 제공할 수 있고, AF 결합층(123)에 사용될 수 있다. AF 피닝층(124)의 나노결정 구조는 또한 랜덤한 방법으로 그것 위에 있는 층들의 성장을 제공하며, 이는 나노결정 구조를 가지는 피닝된 SAF 구조를 생성한다. 이것은 나노결정 구조를 스페이서층(116)과의 계면까지 연장시킴으로써 또다른 이점을 제공하며, 이로써 보다 큰 결정들이 피닝된 SAF 구조에서 성장되는 경우 발생할 수 있는 거칠기의 증가를 억제한다.
제2 전극 스택(118)은 자유 강자성층(128) 및 보호 접촉층(130)을 포함한다. 강자성층(128)의 자기 모멘트는 교환 결합에 의해 고정 또는 피닝되어 있지 않아서, 인가되는 자장이 있으면 자유롭게 회전한다. 도 1에 단일 층으로 도시되며, 일부 어플리케이션에서 자유 강자성층(128)은 단일 강자성층이 아닌 다층 스택으로 제조될 수 있다.
본 발명의 바람직한 실시예들에서, 제1 전극 다층 스택(114)의 다양한 나노결정층들은 가장 바람직하게는, 비정질 재료들을 이용하여 제공하는 것과는 반대로, 결정학적으로 무질서한 층을 이용하여 다양한 층들을 제공함으로써 달성된다. 소형이고, 비교적 랜덤하고 무질서한 시드층(120) 및/또는 템플릿층(122)의 그레인들은 서로 비교적 근접하에 상이한 경쟁 배향들(competing orientations)의 성장을 제공한다. 이러한 경쟁 배향들은 AF 피닝층(124)에 일반적인 다결정층 형성 처리를 "헛되게 하고(frustrate)", 그것을 결정학적으로 무질서하고 통상적으로 랜덤하게 배향되며 본질적으로 나노결정이 되게 한다.
시드층(120) 및/또는 템플릿층(122)을 생성하는데 본 발명의 방법들을 사용함으로써, 보다 평탄한 계면들이 제1 전극 다층 스택(114) 및 제2 전극 다층 스택(118)의 다음 층들에 출현된다. 이러한 계면들은 강력한 결정 순서 및 잘 정의된 결정 텍스처를 가진 종래 성장된 재료에서 발견된 것보다 더 평탄하다. 이러한 보다 더 평탄한 계면은 이로써 형성된 자기 소자의 수행성능을 개선한다
또한, 반전 또는 플리핑된 구조가 본원의 개시에 의해 예측됨을 이해하게 된다. 구체적으로 말하면, 개시된 자기 소자가 상부 고정된, 또는 피닝된 층을 포함하도록 형성될 수 있고, 따라서 "상부 피닝된(top pinned)" 구조로서 기술될 수 있음이 예측된다. 상부 피닝된 구조의 경우에, 자유층은 무질서한 시드 및/또는 템플릿층상에 성장될 수 있다. 나노결정 구조는 스택 제조에 사용되는 특정 재료에 의존하여 자유층까지 연장하거나 또는 AF 피닝층을 통해 그 위에까지 연장할 수 있다.
이제 도 2 및 도 3을 참조하여, 2개 유사한 다층 구조의 비교 x-레이 회절 도면이 도시된다. 2개의 다층 구조들은 2개의 상이한 구조들의 시드층에 형성되는 템플릿층을 제외하고는 대체로 동일하다. 도 2의 경우에, 템플릿층은 상당히 일반적인 니켈 철(NiFe) 합금을 사용하여 제조된다. 도 3의 경우에, 템플릿층은 도 1과 결합하여 기술되는 바와 같이 본 발명의 나노결정 알루미늄 루테늄(AlRu) 합금을 이용하여 제조된다. 도 2 및 도 3 모두는 구조의 플라티늄 망간(PtMn) 피닝층으로 표시된 면심 정방정계(111) 결정 평면에 대한 피크를 도시한다.
이제 도 2를 참조하여, 회절 스펙트럼(200)은 실리콘-실리콘 산화물(Si-SiO2) 기판, Ta 50Å/Al 200Å/Ta 50Å 베이스 금속층, Ta 50Å 시드층, NiFe 20Å 템플릿층, PtMn 300Å AF층, Ta 50Å/Al 50Å 보호 캡을 포함하는 구조에 대한 x-레이 회절이다. 도 2에 도시된 바와 같이, NiFe 템플릿층 상에서 성장된 PtMn층은 종래의 텍스처링된 다결정 재료들에 대하여 상당히 전형적인 특징들을 나타낸다. 특히, 비교적 강한(111) 피크들은 비교적 거친 계면로 바뀔 비교적 큰 크기의 결정들을 나타낸다.
이제 도 3을 참조하여, 회절 스펙트럼(300)은 Si-SiO2 기판, Ta 50Å/Al 200Å/Ta 50Å 베이스 금속층, Ta 50Å 시드층, Al 20Å/Ru 17Å 템플릿층, PtMn 300Å AF층, Ta 50Å/Al 50Å 보호 캡을 포함하는 구조의 x-레이 회절이다. 도 3에 도시된 바와 같이, 템플릿층의 무질서한 특징은 나노결정 PtMn층을 생성하였다. 특히, 비교적 약한(111) 피크들은 비교적 평탄한 계면로 바뀔 피닝층의 비교적 작은 크기의 결정들을 나타낸다.
전술된 바와 같이, 본 명세서에서 기술되는 층으로 이루어진 특정 재료들 및 방법들의 사용은 당업자에게 명백해지게 되는 중요한 이점들을 제공한다는 것을 이해해야 한다. 또한, 다수 실시예들이 전술된 설명에 제시되었지만, 그 실시예들에서 방대한 변경들이 존재함을 이해할 수 있을 것이다. 최종적으로, 이러한 실시예들이 바람직한 예시적 실시예들일 뿐이고, 어떤 경우든 본 발명의 범위, 응용성, 또는 구성을 한정하도록 의도되지 않음을 이해하게 된다. 오히려, 전술된 설명은 당업자에게 본 발명의 바람직한 예시적 실시예들을 실행하기 위한 편리한 로드 맵을 제공한다. 다양한 변경들이 첨부된 청구 범위에서 설명되는 본 발명의 사상 및 범위를 벗어나지 않고도 예시적인 바람직한 실시예들에서 기술된 요소들의 기능 및 정렬로 만들어 질 수 있음을 이해하게 된다.

Claims (18)

  1. 자기 소자에 있어서,
    결정학적으로 무질서한(crystallographically disordered) 시드층;
    상기 결정학적으로 무질서한 시드층 상에 형성된 나노결정 반강자성 피닝층(nonocrystalline antiferromagnetic pinning layer); 및
    상기 나노결정 반강자성 피닝층 상에 형성된 나노결정 강자성층을 포함하는, 자기 소자.
  2. 제1항에 있어서,
    상기 결정학적으로 무질서한 시드층과 상기 나노결정 반강자성 피닝층 사이에 형성된 나노결정 템플릿층을 더 포함하는, 자기 소자.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 자기 소자에 있어서,
    결정학적으로 무질서한 시드층;
    상기 시드층 상에 형성된 나노결정 템플릿층;
    상기 템플릿층 상에 형성된 나노결정 반강자성 피닝층;
    상기 피닝층 상에 형성된 제1 나노결정 강자성층;
    상기 제1 나노결정 강자성층 상에 형성된 결합층; 및
    상기 결합층 상에 형성된 제2 나노결정 강자성층을 포함하며,
    상기 제 1 나노결정 강자성층, 상기 결합층, 및 상기 제 2 나노결정 강자성층은 합성 반강자성체를 형성하도록 조합되는, 자기 소자.
  17. 자기 소자를 제조하는 방법에 있어서,
    결정학적으로 무질서한 시드층을 형성하는 단계;
    상기 시드층 상에 나노결정 템플릿층을 형성하는 단계; 및
    상기 템플릿층 상에 나노결정 반강자성 피닝층을 형성하는 단계를 포함하는, 자기 소자 제조 방법.
  18. 자기 소자를 제조하는 방법에 있어서,
    결정학적으로 무질서한 시드층을 형성하는 단계;
    상기 시드층 상에 나노결정 템플릿층을 형성하는 단계;
    상기 템플릿층 상에 나노결정 반강자성 피닝층을 형성하는 단계; 및
    상기 피닝층상에 제 1 나노결정 강자성층을 형성하는 단계를 포함하며,
    상기 결정학적으로 무질서한 시드층을 형성하는 단계는 TaNx 시드층을 형성하는 단계를 포함하는, 자기 소자 제조 방법.
KR1020057003506A 2002-08-30 2003-07-24 개선된 ｍｒａｍ 터널 접합들을 위한 나노결정층들 KR101036124B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/232,111 2002-08-30
US10/232,111 US6801415B2 (en) 2002-08-30 2002-08-30 Nanocrystalline layers for improved MRAM tunnel junctions

Publications (2)

Publication Number Publication Date
KR20050036985A KR20050036985A (ko) 2005-04-20
KR101036124B1 true KR101036124B1 (ko) 2011-05-23

Family

ID=31976922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003506A KR101036124B1 (ko) 2002-08-30 2003-07-24 개선된 ｍｒａｍ 터널 접합들을 위한 나노결정층들

Country Status (10)

Country Link
US (1) US6801415B2 (ko)
EP (1) EP1547102B1 (ko)
JP (1) JP2006506828A (ko)
KR (1) KR101036124B1 (ko)
CN (1) CN100339915C (ko)
AT (1) ATE361536T1 (ko)
AU (1) AU2003304170A1 (ko)
DE (1) DE60313636T2 (ko)
TW (1) TWI311754B (ko)
WO (1) WO2004107370A2 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
US7002228B2 (en) * 2003-02-18 2006-02-21 Micron Technology, Inc. Diffusion barrier for improving the thermal stability of MRAM devices
US7054119B2 (en) * 2003-06-18 2006-05-30 Hewlett-Packard Development Company, L.P. Coupled ferromagnetic systems having modified interfaces
US6893741B2 (en) * 2003-06-24 2005-05-17 Hitachi Global Storage Technologies Netherlands B.V. Magnetic device with improved antiferromagnetically coupling film
JP3818592B2 (ja) * 2003-11-04 2006-09-06 Ｔｄｋ株式会社 磁気抵抗効果装置およびその製造方法、薄膜磁気ヘッド、ヘッドジンバルアセンブリならびにハードディスク装置
KR100634501B1 (ko) * 2004-01-29 2006-10-13 삼성전자주식회사 자기 메모리 소자 및 그 제조방법
US7339769B2 (en) * 2004-03-02 2008-03-04 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor with antiferromagnetic exchange-coupled structure having underlayer for enhancing chemical-ordering in the antiferromagnetic layer
US6960480B1 (en) * 2004-05-19 2005-11-01 Headway Technologies, Inc. Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head
US7098495B2 (en) * 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
US6992910B1 (en) * 2004-11-18 2006-01-31 Maglabs, Inc. Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell
US7672094B2 (en) * 2005-01-18 2010-03-02 Hitachi Global Storage Technologies Netherlands B.V. TMR sensor having an under-layer treated with nitrogen for increased magnetoresistance
US7251110B2 (en) * 2005-01-18 2007-07-31 Hitachi Global Storage Technologies Netherlands B.V. GMR sensor having layers treated with nitrogen for increased magnetoresistance
US7267997B1 (en) 2005-04-29 2007-09-11 Samsung Electronics Co., Ltd. Process for forming magnetic memory structures
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7575978B2 (en) 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7989290B2 (en) 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US8582252B2 (en) * 2005-11-02 2013-11-12 Seagate Technology Llc Magnetic layer with grain refining agent
US20070121254A1 (en) * 2005-11-29 2007-05-31 Honeywell International Inc. Protective and conductive layer for giant magnetoresistance
US7635654B2 (en) * 2006-01-27 2009-12-22 Everspin Technologies, Inc. Magnetic tunnel junction device with improved barrier layer
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US7869266B2 (en) * 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
US8367506B2 (en) 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
US20090121266A1 (en) * 2007-11-13 2009-05-14 Freescale Semiconductor, Inc. Methods and structures for exchange-coupled magnetic multi-layer structure with improved operating temperature behavior
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7855911B2 (en) 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7852663B2 (en) 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8089132B2 (en) * 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
KR101144211B1 (ko) * 2009-04-08 2012-05-10 에스케이하이닉스 주식회사 자기저항소자
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
JP2012015213A (ja) 2010-06-29 2012-01-19 Sony Corp 記憶素子、記憶素子の製造方法、及び、メモリ
US8508221B2 (en) 2010-08-30 2013-08-13 Everspin Technologies, Inc. Two-axis magnetic field sensor having reduced compensation angle for zero offset
US8345471B2 (en) 2010-10-07 2013-01-01 Hynix Semiconductor Inc. Magneto-resistance element and semiconductor memory device including the same
US9780299B2 (en) * 2015-11-23 2017-10-03 Headway Technologies, Inc. Multilayer structure for reducing film roughness in magnetic devices
US10347825B2 (en) 2017-02-17 2019-07-09 International Business Machines Corporation Selective deposition and nitridization of bottom electrode metal for MRAM applications
CN112670403B (zh) 2019-10-16 2024-04-30 联华电子股份有限公司 半导体结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203405A (ja) * 1999-10-21 2001-07-27 Motorola Inc 磁場応答が改良された磁気素子とその作製方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264070A (en) * 1990-10-09 1993-11-23 Motorola, Inc. Method of growth-orientation of a crystal on a device using an oriented seed layer
JP2924785B2 (ja) * 1996-04-25 1999-07-26 日本電気株式会社 磁気抵抗効果素子薄膜及びその製造方法
JPH1041132A (ja) 1996-07-18 1998-02-13 Sanyo Electric Co Ltd 磁気抵抗効果膜
US5861328A (en) 1996-10-07 1999-01-19 Motorola, Inc. Method of fabricating GMR devices
DE69820524T2 (de) * 1997-05-09 2004-09-23 Kabushiki Kaisha Toshiba, Kawasaki Magnetisches Element und Magnetkopf oder Speicherelement die dieses Element verwenden
US6127045A (en) * 1998-05-13 2000-10-03 International Business Machines Corporation Magnetic tunnel junction device with optimized ferromagnetic layer
US6072671A (en) * 1998-07-31 2000-06-06 International Business Machines Corporation Write head with high thermal stability material
US6181537B1 (en) 1999-03-29 2001-01-30 International Business Machines Corporation Tunnel junction structure with junction layer embedded in amorphous ferromagnetic layers
DE19941046C1 (de) * 1999-08-28 2001-01-11 Bosch Gmbh Robert Magnetisch sensitive Schichtanordnung mit GMR-Effekt und Verfahren zu deren Herstellung
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6519121B1 (en) * 1999-11-22 2003-02-11 International Business Machines Corporation Spin valve sensor with composite pinned layer structure for improving biasing of free layer structure with reduced sense current shunting
US6727105B1 (en) * 2000-02-28 2004-04-27 Hewlett-Packard Development Company, L.P. Method of fabricating an MRAM device including spin dependent tunneling junction memory cells
US20020101689A1 (en) * 2000-04-05 2002-08-01 Xuefei Tang High sensitivity spin valve stacks using oxygen in spacer layer deposition
JP3694440B2 (ja) * 2000-04-12 2005-09-14 アルプス電気株式会社 交換結合膜の製造方法、及び前記交換結合膜を用いた磁気抵抗効果素子の製造方法、ならびに前記磁気抵抗効果素子を用いた薄膜磁気ヘッドの製造方法
JP2001325704A (ja) * 2000-05-15 2001-11-22 Nec Corp 磁気抵抗効果センサ、磁気抵抗効果センサの製造方法、磁気抵抗検出システム、および磁気記憶システム
JP2001345494A (ja) * 2000-05-30 2001-12-14 Sony Corp 磁気抵抗効果素子とその製造方法、及び磁気抵抗効果型磁気ヘッドとその製造方法、並びに磁気記録再生装置
JP3839644B2 (ja) * 2000-07-11 2006-11-01 アルプス電気株式会社 交換結合膜と、この交換結合膜を用いた磁気抵抗効果素子、ならびに前記磁気抵抗効果素子を用いた薄膜磁気ヘッド
US6538859B1 (en) * 2000-07-31 2003-03-25 International Business Machines Corporation Giant magnetoresistive sensor with an AP-coupled low Hk free layer
US6710987B2 (en) * 2000-11-17 2004-03-23 Tdk Corporation Magnetic tunnel junction read head devices having a tunneling barrier formed by multi-layer, multi-oxidation processes
JP3756757B2 (ja) * 2000-12-01 2006-03-15 アルプス電気株式会社 交換結合膜と、この交換結合膜を用いた磁気抵抗効果素子、ならびに前記磁気抵抗効果素子を用いた薄膜磁気ヘッド
JP4423658B2 (ja) * 2002-09-27 2010-03-03 日本電気株式会社 磁気抵抗素子及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203405A (ja) * 1999-10-21 2001-07-27 Motorola Inc 磁場応答が改良された磁気素子とその作製方法

Also Published As

Publication number Publication date
DE60313636T2 (de) 2007-08-30
EP1547102B1 (en) 2007-05-02
AU2003304170A1 (en) 2005-01-21
TW200405335A (en) 2004-04-01
DE60313636D1 (de) 2007-06-14
CN1679121A (zh) 2005-10-05
AU2003304170A8 (en) 2005-01-21
WO2004107370A3 (en) 2005-02-03
US6801415B2 (en) 2004-10-05
JP2006506828A (ja) 2006-02-23
KR20050036985A (ko) 2005-04-20
CN100339915C (zh) 2007-09-26
ATE361536T1 (de) 2007-05-15
TWI311754B (en) 2009-07-01
WO2004107370A2 (en) 2004-12-09
EP1547102A2 (en) 2005-06-29
US20040042128A1 (en) 2004-03-04

Similar Documents

Publication Publication Date Title
KR101036124B1 (ko) 개선된 ｍｒａｍ 터널 접합들을 위한 나노결정층들
US7067331B2 (en) Method of making amorphous alloys for semiconductor device
US7098495B2 (en) Magnetic tunnel junction element structures and methods for fabricating the same
US7443639B2 (en) Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials
US7349187B2 (en) Tunnel barriers based on alkaline earth oxides
US8686521B2 (en) Magnetoresistive element and magnetic memory
US6205052B1 (en) Magnetic element with improved field response and fabricating method thereof
US7906231B2 (en) Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
US7270896B2 (en) High performance magnetic tunnel barriers with amorphous materials
US7300711B2 (en) Magnetic tunnel junctions with high tunneling magnetoresistance using non-bcc magnetic materials
US7345855B2 (en) Tunnel barriers based on rare earth element oxides
US20060012926A1 (en) Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
US7907370B2 (en) Tunneling magnetic sensing element having free layer containing CoFe alloy

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150508

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 9