KR101032085B1 - Template for forming solder bump and method for manufacturing the template - Google Patents
Template for forming solder bump and method for manufacturing the template Download PDFInfo
- Publication number
- KR101032085B1 KR101032085B1 KR1020080126496A KR20080126496A KR101032085B1 KR 101032085 B1 KR101032085 B1 KR 101032085B1 KR 1020080126496 A KR1020080126496 A KR 1020080126496A KR 20080126496 A KR20080126496 A KR 20080126496A KR 101032085 B1 KR101032085 B1 KR 101032085B1
- Authority
- KR
- South Korea
- Prior art keywords
- panel
- template
- thermal expansion
- receiving groove
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/742—Apparatus for manufacturing bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/742—Apparatus for manufacturing bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
Abstract
본 발명은 반도체 제조 공정 중 솔더 범프 형성에 사용되는 템플릿 및 이를 제조하는 방법에 관한 것으로, 실리콘을 포함하는 합금 재질로 구성되는 패널, 그리고 상기 패널의 일면에 솔더 볼을 수용할 수 있는 복수개의 수용홈을 포함하는 솔더 범프 형성용 템플릿 및 이의 제조 방법을 제공할 수 있다.The present invention relates to a template used to form solder bumps in a semiconductor manufacturing process and a method of manufacturing the same, comprising a panel made of an alloy material containing silicon, and a plurality of housings that can accommodate solder balls on one side of the panel. It is possible to provide a template for forming a solder bump including a groove and a manufacturing method thereof.
본 발명에 의할 경우, 가공성이 개선된 솔더 범프 형성용 템플릿을 제공하는 것이 가능하다. 또한, 리플로우 공정시 기판의 열팽창을 고려한 템플릿의 맞춤 제조가 가능한 바, 솔더 범프를 정확한 위치에 형성할 수 있다.According to the present invention, it is possible to provide a template for solder bump formation with improved workability. In addition, since the template can be customized in consideration of thermal expansion of the substrate during the reflow process, solder bumps can be formed at an accurate position.
Description
본 발명은 반도체 제조 공정 중 솔더 범프 형성에 사용되는 템플릿 및 이를 제조하는 방법에 관한 것이다.The present invention relates to a template for forming solder bumps in a semiconductor manufacturing process and a method of manufacturing the same.
한 쌍의 기판 사이에 데이터 또는 신호 전달을 위해서는 전기적으로 접속하는 것이 필요하다. 특히 단위소자가 고밀도로 집적되어 이루어진 반도체를 기판에 접속하기 위해서는 미세한 단자의 크기 및 피치에 대해 정확한 위치에서 정밀하게 접속할 수 있는 기술이 필요하다.It is necessary to make an electrical connection between the pair of substrates for data or signal transmission. In particular, in order to connect a semiconductor in which unit devices are integrated at a high density to a substrate, a technology capable of precisely connecting at precise positions with respect to the size and pitch of fine terminals is required.
이와 같이 한 쌍의 기판 사이에 미세한 단자를 상호 접속시키기 위한 접속기술로 가장 일반적인 것은 커넥터에 의한 접속이다. 커넥터로는 연성인쇄회로(Flexible Printed Circuit: FPC)가 널리 사용되며, 다른 기술에 비해 접속이 용이하고, 반복하여 탈부착할 수 있다는 장점도 있다. 그러나 커넥터가 차지하는 3차원적인 공간이 크므로 전자제품의 소형화에 장애가 되고, 현재 널리 사용되는 FPC의 단자간 피치가 0.3mm 정도이므로, 이보다 미세한 피치의 단자를 접속하는 데에는 어려움이 있다.As such, the most common connection technology for interconnecting fine terminals between a pair of substrates is connection by a connector. Flexible printed circuit (FPC) is widely used as a connector, and has the advantage of being easy to connect and detachable repeatedly than other technologies. However, since the three-dimensional space occupied by the connector is an obstacle to miniaturization of electronic products, and the pitch between terminals of the FPC, which is widely used at present, is about 0.3 mm, it is difficult to connect a terminal having a finer pitch than this.
커넥터 이외의 접속방법으로 이방성 도전필름(Anisotropic Conductiv Film: ACF)를 이용한 방법도 있다. ACF를 한쪽 기판의 단자부에 붙이고 그 위에 다른 기판의 단자를 겹쳐서 가압하면, 마주보는 두 전극 사이에 도전필름이 개재되므로, 이를 통해 전기적 접속이 이루어진다. ACF는 가압후 경화시킴으로써 접속 강도 또한 확보할 수 있고, 단자간 피치가 0.1mm 정도라도 접속하는 것이 가능하다. 그러나 도전성 입자가 단자와 접속하는 것이므로 접속부의 저항치가 높은 편이고, 필름을 경화시킨 후에는 두 기판을 분리하는 것이 어려워 실질적으로 수리가 불가능하다는 단점이 있다.There is also a method using an anisotropic conductive film (ACF) as a connection method other than the connector. When the ACF is attached to the terminal portion of one substrate and the terminal of the other substrate is overlapped and pressed, a conductive film is interposed between two opposing electrodes, thereby making an electrical connection. By hardening after pressurizing, ACF can also ensure connection strength, and even if pitch between terminals is about 0.1 mm, it can connect. However, since the electroconductive particle connects with a terminal, the resistance of a connection part is high, and after hardening a film, it is difficult to separate two board | substrates, and it has a disadvantage that a repair is practically impossible.
이에 비해 솔더 범프에 의한 기판 간 접속은, 한쪽 기판의 단자에 솔더 범프 를 형성하고, 여기에 다른 기판의 단자부를 겹쳐 리플로우(Reflow) 공정에 의해 접속하는 방법이다. 솔더 범프(Solder Bump)란 주석과 납을 주성분으로 하는 반구상의 돌기를 지칭하는 것으로, ACF에 비해 접속 저항이 양호하며 특히 표면실장(Surface Mount Technology: SMT) 부품의 접속에 유리한 특징이 있어 그 사용이 확대되고 있는 추세이다.On the other hand, the board-to-board connection by solder bump is a method of forming a solder bump in the terminal of one board | substrate, and superimposing the terminal part of another board | substrate here, and connecting it by a reflow process. Solder bump refers to hemispherical protrusions mainly composed of tin and lead, which have better connection resistance than ACF, and are particularly advantageous for the connection of surface mount technology (SMT) components. This is an expanding trend.
이때 솔더 범프를 형성하는 방법은 몇 가지가 알려져 있다. 그 중 템플릿(Template)를 이용하는 방법은, 솔더 범프를 형성하기 위한 솔더 볼(Solder Ball)을 템플릿 위에 배열한 다음, 템플릿을 기판으로 밀착시키고 가열하여 솔더 볼이 기판의 전극 측으로 옮겨 붙도록 하는 것이다. 이를 위해 템플릿에는 미리 기판의 전극에 대응하는 위치에 복수 개의 수용홈을 형성해 두어, 솔더 볼들이 이 수용홈에 각각 수용되도록 해야 한다. 이때 템플릿에 형성된 복수의 수용홈은 기판의 전극에 대응하여 정확한 위치에 형성되어야 하며, 수백 ㎛ 이하의 피치로 형성될 수 있어야 하므로 정밀한 가공이 필요하다.At this time, several methods for forming solder bumps are known. The method using a template is to arrange a solder ball to form a solder bump on the template, and then close the template to the substrate and heat the solder ball to the electrode side of the substrate. . To this end, a plurality of receiving grooves must be formed in a position corresponding to the electrodes of the substrate in advance so that the solder balls can be accommodated in the receiving grooves, respectively. At this time, the plurality of receiving grooves formed in the template should be formed in the correct position corresponding to the electrode of the substrate, and can be formed with a pitch of several hundred μm or less, so precise processing is necessary.
한편, 템플릿은 반복 사용에 따라 기판과의 접촉 등에 의해 마모되기 쉬우므로, 비교적 경도가 높은 유리 재질의 템플릿을 사용한다. 따라서, 유리 재질의 템플릿 일면에 수용홈을 형성하여 솔더 볼을 수용한다.On the other hand, the template is likely to be worn by contact with the substrate due to repeated use, so that a template of glass material having a relatively high hardness is used. Therefore, the receiving groove is formed on one surface of the glass template to accommodate the solder ball.
다만, 종래와 같이 유리 재질을 이용하여 템플릿을 제조하는 경우에는 제조 공정이 까다롭고, 제조비용이 증가하는 문제점이 발생하였다. 특히, 최근 들어 솔더 범프가 형성되는 기판이 점차 대면적화 되고 대량생산이 요구되기 때문에, 종래와 같은 템플릿은 가공성이나 비용적인 부분에서 문제점이 발생할 수 밖에 없었다.However, when manufacturing a template using a glass material as in the prior art, the manufacturing process is difficult, and the manufacturing cost increases. In particular, in recent years, since the substrate on which the solder bumps are formed is gradually larger in area and mass production is required, the conventional template has a problem in terms of processability and cost.
또한, 기판에 솔더 범프를 형성하기 위하여 리플로우 공정을 수행하는 동안, 상기 템플릿과 기판은 고온으로 가열된다. 이때, 유리 재질로 이루어진 템플릿은 재질의 특성상 일정하게 낮은 열팽창 계수를 갖는다. 따라서, 상기 기판이 열변형이 약한 재질로 구성되어, 리플로우 공정시 팽창이 일어나는 경우 정확한 위치에 솔더 범프를 형성하는 것이 곤란하였다.In addition, during the reflow process to form solder bumps on the substrate, the template and the substrate are heated to a high temperature. At this time, the template made of a glass material has a constant low coefficient of thermal expansion due to the properties of the material. Therefore, since the substrate is made of a material having a weak thermal deformation, it is difficult to form solder bumps at the correct position when expansion occurs during the reflow process.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 가공성이 뛰어나 대량 생산 및 대형 제작이 용이한 솔더 범프 형성용 템플릿 및 이의 제조방법을 제공하는 것을 목적으로 한다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a solder bump forming template and a method for manufacturing the same, which are excellent in workability and easy to mass production and large-scale production.
또한, 리플로우 공정시 기판이 열에 의해 팽창하더라도 이에 대응되어 정확한 위치에 솔더 범프를 형성할 수 있는 템플릿 및 이의 제조방법을 제공하는 것을 목적으로 한다.In addition, it is an object of the present invention to provide a template and a method for manufacturing the same that can form a solder bump in the correct position in response to this even if the substrate is expanded by heat during the reflow process.
본 발명의 목적은, 실리콘을 포함하는 합금 재질로 구성되는 패널, 그리고 상기 패널의 일면에 솔더 볼을 수용할 수 있는 복수개의 수용홈을 포함하는 솔더 범프 형성용 템플릿에 의하여 달성될 수 있다.An object of the present invention can be achieved by a panel formed of an alloy material including silicon, and a solder bump forming template including a plurality of receiving grooves for accommodating solder balls on one surface of the panel.
여기서, 상기 패널은 상기 실리콘과 알루미늄을 포함하는 합금 재질로 구성될 수 있다. Here, the panel may be made of an alloy material including the silicon and aluminum.
그리고, 상기 패널은 상기 합금에 포함되는 상기 실리콘의 함량비에 따라 열팽창 계수를 조절하는 것이 가능하다.In addition, the panel may adjust the thermal expansion coefficient according to the content ratio of the silicon contained in the alloy.
나아가, 상기 패널은 상기 솔더 범프가 형성되는 기판의 열팽창 계수와 대응되는 열팽창 계수를 갖도록 구성하는 것이 더욱 바람직하다.Further, the panel is more preferably configured to have a thermal expansion coefficient corresponding to the thermal expansion coefficient of the substrate on which the solder bumps are formed.
이때, 상기 패널은 열팽창 계수가 15ppm이하로 형성될 수 있다.In this case, the panel may have a thermal expansion coefficient of 15 ppm or less.
한편, 본 발명의 목적은 실리콘을 포함하는 합금 재질의 판형 패널을 제조하 는 패널 제조단계, 그리고, 상기 패널의 일면에 솔더 볼이 수용되는 수용홈을 형성하는 수용홈 형성단계를 포함하는 솔더 범프 형성용 템플릿의 제조방법에 의해서도 달성될 수 있다.Meanwhile, an object of the present invention is a solder bump including a panel manufacturing step of manufacturing a plate-shaped panel made of an alloy material including silicon, and a receiving groove forming step of forming a receiving groove in which solder balls are accommodated on one surface of the panel. It can also be achieved by a method for producing a template for forming.
이때, 상기 패널 제조단계에 사용되는 상기 합금은 상기 실리콘과 알루미늄을 포함하여 이루어지도록 제조할 수 있다.In this case, the alloy used in the panel manufacturing step may be manufactured to include the silicon and aluminum.
따라서, 상기 패널 제조단계는 상기 실리콘의 함량비를 조절하여 상기 패널의 열팽창 계수를 조절하는 것이 바람직하며, 더욱 바람직하게는 상기 패널이 상기 솔더 범프가 형성되는 기판의 열팽창 계수와 대응되는 열팽창 계수를 갖도록 제조할 수 있다. Therefore, in the panel manufacturing step, it is preferable to adjust the thermal expansion coefficient of the panel by adjusting the content ratio of the silicon, more preferably the panel has a thermal expansion coefficient corresponding to the thermal expansion coefficient of the substrate on which the solder bumps are formed. It can be manufactured to have.
이때, 상기 패널 제조단계는 상기 패널의 열팽창 계수가 15ppm이하가 되도록 형성될 수 있다.In this case, the panel manufacturing step may be formed so that the thermal expansion coefficient of the panel is less than 15ppm.
한편, 상기 수용홈 형성단계는 상기 패널의 일면에 감광막을 도포하는 감광막 도포단계, 상기 솔더 볼이 수용되는 위치에 대응되록 상기 감광막에 패턴을 형성하는 패턴 형성단계, 그리고, 상기 감광패턴에 따라 상기 기판을 식각하여 수용홈을 형성하는 수용홈 형성단계를 포함하여 이루어질 수 있다.The receiving groove forming step may include a photosensitive film applying step of applying a photosensitive film to one surface of the panel, a pattern forming step of forming a pattern on the photosensitive film so as to correspond to a position where the solder ball is accommodated, and the photosensitive pattern. It may comprise a receiving groove forming step of forming a receiving groove by etching the substrate.
또는, 상기 수용홈 형성단계를 상기 패널의 일면에 배리어 막을 도포하는 배리어막 도포단계, 그리고 상기 배리어막이 도포된 부분으로 레이저를 조사하여 수용홈을 식각하는 레이저 식각단계를 포함하도록 구성하는 것도 가능하다.Alternatively, the receiving groove forming step may be configured to include a barrier film applying step of coating a barrier film on one surface of the panel, and a laser etching step of etching the receiving groove by irradiating a laser to the portion to which the barrier film is applied. .
본 발명에 의할 경우, 가공성이 개선된 솔더 범프 형성용 템플릿을 제공하는 것이 가능하다.According to the present invention, it is possible to provide a template for solder bump formation with improved workability.
또한, 리플로우 공정시 기판의 열팽창을 고려한 템플릿의 맞춤 제조가 가능한 바, 솔더 범프를 정확한 위치에 형성할 수 있다.In addition, since the template can be customized in consideration of thermal expansion of the substrate during the reflow process, solder bumps can be formed at an accurate position.
이하에서는 첨부된 도면을 참조하여, 본 발명에 따른 솔더 범프 형성용 템플릿의 제조방법의 바람직한 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the manufacturing method of the solder bump forming template according to the present invention.
도 1은 본 발명의 바람직한 실시예에 따른 솔더 범프 형성용 템플릿의 단면을 도시한 단면도이다.1 is a cross-sectional view showing a cross section of a template for forming solder bumps according to a preferred embodiment of the present invention.
도 1에 도시된 바와 같이, 상기 솔더 범프 형성용 템플릿(100)은 판형의 형상을 갖는 패널(110) 및 상기 패널(110)의 일면에 형성되어 솔더 볼이 수용될 수 있는 복수개의 수용홈(120)을 포함하여 이루어질 수 있다.As shown in FIG. 1, the solder
이때, 상기 패널(110)은 합금 재질로 이루어지는 것이 바람직하다. 일반적으로 합금은 유리 재질에 비하여 취급이 용이하고, 가공성이 뛰어나다. 따라서, 합금을 재질로 패널(110)을 구성하는 경우, 취급 및 가공성이 개선되어 패널(110)의 크기가 대형화 되는 경우에도 용이하게 가공할 수 있고, 생산성 또한 향상될 수 있다.In this case, the
또한, 상기 합금은 함유하고 있는 성분의 종류 및 비율에 따라서 재질의 성질을 변화시킬 수 있다. 따라서, 솔더 범프가 형성되는 기판의 종류가 다양화되더라도, 이에 대응되는 합금을 형성하도록 제조하는 것이 가능하다. 나아가, 합금 제조시 각종 첨가제 등을 넣어 필요한 성질을 개선시키는 것도 가능하다.In addition, the alloy can change the properties of the material according to the type and proportion of the components contained. Therefore, even if the type of the substrate on which the solder bumps are formed is diversified, it is possible to manufacture to form an alloy corresponding thereto. Furthermore, it is also possible to improve the properties required by adding various additives and the like in the manufacture of the alloy.
따라서, 본 실시예에 의한 템플릿(100)은 합금 재질로 구성되는 패널(110)을 구비하고, 상기 패널(110)의 일면을 가공하여 복수개의 수용홈(120)을 형성하는 것이 바람직하다.Therefore, the
한편, 이와 같은 템플릿(100)을 이용하여 솔더 범프를 형성하는 과정은 다음과 같다. 우선 템플릿(100)의 수용홈(120)들 가운데, 필요한 위치에 솔더볼을 투입한 후, 상기 템플릿(100)을 기판으로 밀착시키면서 가열한다. 이때, 템플릿(100)이 가열되면서 고체 상태이던 솔더볼의 용융이 시작되고, 이때 솔더볼은 점성을 이용하여 기판으로 옮겨 붙으면서 솔더 범프를 형성한다.Meanwhile, a process of forming solder bumps using the
여기서, 상기 솔더볼을 용융하기 위하여 템플릿을 대략 200℃ 이상으로 가열되는 과정이 수행될 수 있다. 이 경우, 템플릿(100)은 고온에 일정 시간 이상 노출되면서 변형이 발생될 수 있다. 이때, 템플릿(100)의 열 변형이 심하게 발생하게 되면 수용홈의 위치가 변경되면서 솔더 범프가 기판상에 잘못된 위치로 형성될 우려가 있다.Here, a process of heating the template to about 200 ° C. or more may be performed to melt the solder ball. In this case, the
따라서, 본 발명에서는 상기 템플릿(100)이 일정 이하의 열팽창 계수를 갖을 수 있도록, 상기 템플릿의 몸체에 해당하는 패널(110)을 실리콘을 포함하는 합금을 재질로 구성할 수 있다.Therefore, in the present invention, the
여기서, 실리콘은 원소번호 14번에 해당하는 규소를 의미하는 것으로, 상기 규소는 대략 3ppm(part per million meter) 이하의 낮은 열팽창 계수를 갖는다. 따라서, 일정량 이상의 실리콘을 포함하는 합금을 이용하여 템플릿(100)의 패널(110)을 구성하는 경우, 다른 재질에 비해 고온에 의해 발생되는 변형을 줄일 수 있다.Here, silicon refers to silicon corresponding to element number 14, and the silicon has a low coefficient of thermal expansion of about 3 ppm (part per million meter) or less. Therefore, when the
다만, 실리콘만을 이용하여 패널(110)을 구성하는 경우 실리콘의 특성상 가공성이 떨어질 우려가 있다. 따라서, 본 발명에서는 상기 실리콘의 성질을 개선할 수 있도록 다른 금속과 합금의 형태로 이루어지는 패널(110)을 구성하는 것이 바람직하다.However, when the
구체적으로, 본 실시예에서 상기 패널(110)을 구성하는 합금은 실리콘과 알루미늄을 이용한 합금을 이용할 수 있다. 상기 실리콘과 알루미늄을 포함하는 합금은 다른 합금 재질에 비하여 열팽창 계수가 적고, 합금 주조성이 우수하며, 용탕의 유동성, 충진성 등이 우수한 바 성형 및 가공성 또한 뛰어나다. 따라서, 열변형이 적으면서도, 가공성이 개선된 재질의 패널(110)을 얻을 수 있다.Specifically, in the present embodiment, the alloy constituting the
나아가, 상기 실리콘과 알루미늄을 포함하는 합금은 다른 원소를 첨가하여 고강도를 얻을 수 있을 뿐 아니라, 내마모성이 우수하여 템플릿(100)의 반복 사용시 기판과의 접촉 등에 의하여 형상이 변하는 것을 방지할 수 있다.In addition, the alloy including silicon and aluminum may not only obtain high strength by adding other elements, but also may be excellent in wear resistance, thereby preventing the shape from being changed due to contact with the substrate during repeated use of the
이처럼 본 실시예에서는 실리콘과 알루미늄을 포함하는 합금을 이용하여 패널(110)을 제조하였으나, 본 발명이 이에 한정되는 것은 아니다. 이 이외에도 실리콘을 포함하는 합금 가운데, 가공성을 개선할 수 있도록 다른 합금들도 사용할 수 있음은 자명하다. As such, although the
한편, 본 발명의 경우 템플릿(100)의 패널이 두 가지 이상의 구성요소를 포함하는 합금으로 이루어진다. 따라서, 합급의 구성요소의 종류 또는 구성요소의 함량비를 조절하여 열팽창 계수를 조절하는 것이 가능하다.Meanwhile, in the case of the present invention, the panel of the
본 실시예에 이용되는 합금 재질을 중심으로 설명할 경우, 실리콘의 열팽창 계수는 대략 3ppm 이하인 것에 반하여, 알루미늄은 20ppm 내외의 열팽창 계수를 갖는다. 따라서, 열팽창 계수가 상대적으로 낮은 합금은 실리콘의 함량비를 늘려 얻을 수 있고, 열팽창 계수가 상대적으로 높은 합금은 실리콘의 함량비를 낮추어 얻을 수 있다.In the case of focusing on the alloy material used in the present embodiment, the thermal expansion coefficient of silicon is about 3 ppm or less, whereas aluminum has a thermal expansion coefficient of about 20 ppm. Therefore, an alloy having a relatively low thermal expansion coefficient can be obtained by increasing the content ratio of silicon, and an alloy having a relatively high thermal expansion coefficient can be obtained by lowering the content ratio of silicon.
다만, 실리콘이 다량으로 함유될 경우 공정 실리콘의 거시 편석과 초정 실리콘 입자 조대화가 주조품의 기계적 성질을 저하시킬 수 있다. 따라서, 나트륨(Na), 스트론튬(Sr) 등을 첨가하여 공정 실리콘을 미세화 시키거나, 인(P) 등을 첨가하여 초정 실리콘을 미세화 시켜 합금의 성질을 개량하는 것이 바람직하다.However, when a large amount of silicon is contained, macro segregation of the process silicon and coarsening of primary silicon particles may reduce the mechanical properties of the cast product. Therefore, it is desirable to refine the process silicon by adding sodium (Na), strontium (Sr), or the like, or to refine the primary silicon by adding phosphorus (P) or the like to improve the properties of the alloy.
이처럼, 본 발명에 의할 경우, 템플릿(100)의 열팽창 계수를 대략 3ppm부터 20ppm 범위 내에서 특정한 값을 갖도록 선택적으로 제조하는 것이 가능하다. 다만, 열팽창 계수가 지나치게 높은 경우 솔더 범프의 형성위치가 부정확 할 수 있는 바, 상기 열팽창 계수는 15ppm 이내로 더욱 바람직하게는 10ppm 이내의 값을 갖도록 제한할 필요가 있을 것이다.As such, according to the present invention, it is possible to selectively manufacture the thermal expansion coefficient of the
한편, 리플로우 공정에서 상기 템플릿(100)을 가열하면 이와 접하여 있는 기판까지 열이 전달될 수 있다. 즉, 기판 또한 가열에 의하여 열 변형이 발생할 수 있다. 따라서, 기판의 정확한 위치에 솔더 범프를 형성하기 위해서는 상기 기판이 열에 의해 팽창되는 정도, 즉 기판의 열팽창 계수까지 고려하는 것이 바람직하다.Meanwhile, when the
다만, 최근 기판을 형성하는 재질이 점차 다양화 되고 있는 추세이기 때문에, 종래의 유리 재질을 이용하는 경우 다양한 기판 재질의 열팽창 계수를 고려하여 템플릿을 제조하는 것이 곤란 할 수 있다. 이에 비해, 본원 발명에 의할 경우, 합금에 포함되는 구성성분의 비율을 조절하여, 즉 본 실시예의 경우 실리콘과 알루미늄의 함량을 조절하여 각각의 기판에 대하여 대응되는 열팽창 계수를 갖도록 조절하는 것이 가능하다.However, in recent years, since the material forming the substrate is gradually diversified, it may be difficult to prepare a template in consideration of the thermal expansion coefficient of the various substrate materials when using a conventional glass material. In contrast, according to the present invention, by adjusting the ratio of the components included in the alloy, that is, in the present embodiment it is possible to adjust to have a corresponding coefficient of thermal expansion for each substrate by controlling the content of silicon and aluminum Do.
즉, 템플릿(100) 가열시 상기 기판으로 열이 전달되는 정도 및 상기 기판 재질의 열팽창 계수를 고려하여, 이에 대응되는 열팽창 계수를 갖는 템플릿을 제공할 수 있다.That is, in consideration of the degree of heat transfer to the substrate and the thermal expansion coefficient of the substrate material when the
이하에서는 도면을 참조하여, 전술한 템플릿을 제조하는 방법에 대하여 설명하도록 한다.Hereinafter, a method of manufacturing the above-described template will be described with reference to the drawings.
도 2는 본 실시예에 따른 솔더 범프 형성용 템플릿의 제조방법의 순서도이고, 도 3은 본 실시예에 따른 수용홈 형성단계를 개략적으로 도시한 개략도이다.2 is a flow chart of a method for manufacturing a solder bump forming template according to the present embodiment, Figure 3 is a schematic diagram showing a step of forming a receiving groove according to the present embodiment.
도 2에 상기 솔더 범프 형성용 템플릿(100)은 몸체를 구성하는 패널(110)을 제조하는 패널 제조단계(S100)와 상기 패널의 일면에 솔더볼이 수용되는 수용홈을 형성하는 수용홈 형성단계(S200)를 포함하는 제조 방법에 의하여 형성될 수 있다.The solder
패널 제조단계(S100)는 실리콘을 포함하는 합금 재질을 이용하여 판형의 패널(110)을 형성한다. 여기서, 합금을 우선 제조한 후, 상기 합금을 이용하여 판형의 패널(110)을 제조할 수 있다. 또는, 금형을 이용한 사출 방식 등에 의하여 판형의 합금 패널을 하나의 공정으로 제조하는 것도 가능하다.The panel manufacturing step (S100) forms a plate-shaped
여기서, 상기 합금은 실리콘을 포함하여 적어도 두 개 이상의 구성 성분으로 이루어질 수 있다. 이때, 포함되는 구성성분은 합금의 가공성을 개선할 수 있는 성 분으로 구성되는 것이 바람직하다. 본 실시예에서는 일예로서 실리콘과 알루미늄을 포함하는 합금을 사용하였으나, 본 발명이 이에 한정되는 것은 아니다.Here, the alloy may comprise at least two or more components, including silicon. At this time, the components included are preferably composed of a component that can improve the processability of the alloy. In this embodiment, an alloy including silicon and aluminum is used as an example, but the present invention is not limited thereto.
한편, 전술한 바와 같이 상기 합금은 구성 성분의 함량비를 조절하여 패널(110)의 열팽창 계수를 조절하는 것이 가능하다. 즉, 열팽창 계수가 낮은 실리콘의 함량이 높을수록 상기 패널(110)을 구성하는 합금의 열팽창 계수는 낮아질 수 있다.On the other hand, as described above, the alloy can control the coefficient of thermal expansion of the
따라서, 본 실시예에서는 사용되는 기판의 열팽창 계수 및 상기 기판으로 전달되는 열의 양을 고려하여, 패널(110)의 바람직한 열팽창 계수를 설정할 수 있다. 그리고, 패널(110)이 상기 설정된 열팽창 계수를 갖도록 구성 성분의 함량비를 조절하여 합금을 제조할 수 있다.Therefore, in the present embodiment, a preferable coefficient of thermal expansion of the
본 실시예에서는 패널(110)의 열팽창 계수가 기판의 열팽창 계수와 같거나 또는 소정 크기만큼 작은 값을 같도록 형성하는 것이 바람직하다. 리플로우 공정시 템플릿(100)을 통하여 기판에 열이 전달되는 바, 템플릿(100)과 기판이 동일한 열팽창 계수를 갖으면 상기 템플릿(100)이 기판과 비교하여 동일하거나 더 큰 변형이 발생하기 때문이다.In the present embodiment, the coefficient of thermal expansion of the
상기와 같이, 패널 제조단계(S100)에서 제조된 패널(110)은 합금의 함량비를 조절하여 열팽창 계수를 설정하는 것이 가능하고, 따라서 리플로우 공정상에서 기판에 열변형이 발생하더라도 이와 대응되는 크기의 변형이 템플릿(100)에도 발생하게 되어 의도한 위치에 정확하게 솔더 범프를 형성하는 것이 가능하다.As described above, the
상기 패널 제조단계(S100)를 수행한 이후에는, 상기 패널(110)의 일면에 수 용홈(120)을 형성하는 수용홈 형성단계(S200)를 수행할 수 있다.After performing the panel manufacturing step (S100), it is possible to perform the receiving groove forming step (S200) for forming the receiving
도 2 및 도 3에 도시된 바와 같이, 상기 수용홈 형성단계(S200)는 상기 패널 제조단계(S100)에서 제조된 패널(110)의 일면으로 감광막(200)을 도포하는 감광막 도포단계(S211), 솔더 볼이 수용되는 위치에 대응되도록 상기 감광막(200)에 패턴을 형성하는 패턴 형성단계(S212), 그리고 상기 감광패턴에 따라 상기 패널(110)을 식각하여 수용홈(120)을 형성하는 에칭단계(S213)를 포함하여 이루어질 수 있다.As shown in Figures 2 and 3, the receiving groove forming step (S200) is a photosensitive film applying step (S211) for applying the
이는, 포토 리소그래피(photo lithography) 공정을 적용하는 것으로, 상기 감광막이 빛에 노출되는 경우 성질이 변하는 특성을 이용하는 것이다.This is to apply a photo lithography process, and to use the property that the property is changed when the photosensitive film is exposed to light.
구체적으로, 수용홈(120)을 형성하고자하는 패널(110)의 일면에 감광막(200)을 도포시킬 수 있다. 그리고, 마스크 등을 이용하여 수용홈(120)이 형성될 패턴에 대응되도록 상기 감광막(200)을 노광시키고, 감광막(200)의 표면에 현상액을 작용시켜, 감광 패턴을 형성할 수 있다. 이와 같이, 감광막 도포단계(S211) 및 패턴 형성단계(S212)를 수행하면 상기 패턴이 형성되는 부분에 상기 패널(110) 중 수용홈(120)이 형성되는 위치가 외부로 노출될 수 있다.Specifically, the
그리고, 상기 패턴이 형성된 부분으로 상기 패널(110)을 식각하여 수용홈을 형성할 수 있다. 본 실시예에서는 습식 에칭 방식을 이용하여 패널(110)을 식각하는 것이 가능하다. 여기서, 습식 에칭에 사용되는 용제는 실리콘을 식각하는데 주로 이용되는 수산화칼륨(KOH) 용액 등을 이용할 수 있다.In addition, the
따라서, 상기 패널(110) 중 감광 패턴에 의해 노출되는 위치는 식각이 이루어지면서 수용홈(120)이 형성될 수 있다. 그리고, 나머지 부위에 도포된 감광 막(200)을 제거(S214)하는 것으로 솔더 범프 형성용 템플릿(100)을 제조할 수 있다.Accordingly, the receiving
여기서, 감광 패턴 형성시 현상액으로부터 패널을 보호하며, 수용홈의 정밀 형성을 위하여 패널(110)과 감광막(200) 사이에 별도의 배리어막(미도시)을 도포하는 과정을 포함하는 것도 가능하다. 이때, 상기 배리어막은 감광 패턴 형성시 현상액으로부터 기판을 보호하며, 수용홈(120)의 정밀 성형을 위한 것이다. 배리어 막의 재료는 질화 실리콘(silicon nitride)과 산화 실리콘(silicon oxide)을 포함할 수 있다. 다만, 이 경우 에칭단계(S213)를 수행하기 이전에 배리어막에 패턴을 형성하는 단계가 추가적으로 필요할 수 있다.Here, the method may include a process of protecting the panel from the developer when the photosensitive pattern is formed, and applying a separate barrier film (not shown) between the
한편, 본 발명에 의한 템플릿 제조방법은 전술한 내용과 다른 내용으로 수용홈 형성단계(S200)를 수행할 수도 있다.On the other hand, the template manufacturing method according to the present invention may perform the receiving groove forming step (S200) different from the above.
도 4는 다른 실시예에 따른 템플릿 제조방법의 단계를 나타내는 순서도이고, 도 5는 도 4의 수용홈 형성단계를 개략적으로 도시한 개략도이다.4 is a flow chart showing the steps of the template manufacturing method according to another embodiment, Figure 5 is a schematic diagram schematically showing the receiving groove forming step of FIG.
도 4에 도시된 바와 같이, 상기 수용홈 형성단계(S200)는 패널의 일면에 배리어막(300)을 도포하는 배리어막 도포단계(S221) 및 상기 배리어막(300)이 도포된 부분으로 레이저를 조사하여 수용홈(120)을 식각하는 레이저 식각단계(S222)를 포함하여 진행될 수 있다. 즉, 상기 패널(110)의 일면을 레이저를 이용하여 정해진 패턴을 따라 직접 식각하여 수용홈(120)을 형성하는 방법이다.As shown in FIG. 4, in the receiving groove forming step S200, a barrier film applying step S221 for applying the
이때, 상기 배리어막(300)은 상기 레이저를 이용하여 패널(110)을 직접 식각하는 경우, 기 설정된 패턴과 인접한 부분이 레이저 식각시 함몰되지 않도록 하여 정밀한 형상을 얻을 수 있도록 돕는 역할을 한다. 이때, 사용되는 배리어막(300)은 크롬(Cr) 또는 크롬 산화물 등의 금속 및 금속 산화물로 이루어질 수 있다.In this case, when the
따라서, 본 실시예에 의할 경우 배리어막(300) 상측으로 레이져를 조사하여 직접 수용홈(120)을 형성하고, 이후 상기 배리어막(300)을 제거(S214)하는 것으로 템플릿(100)을 제조하는 것이 가능하다.Therefore, according to the present exemplary embodiment, the
도 1은 본 발명의 바람직한 실시예에 따른 솔더 범프 형성용 템플릿의 단면을 도시한 단면도,1 is a cross-sectional view showing a cross section of a template for forming solder bumps according to a preferred embodiment of the present invention;
도 2는 본 실시예에 따른 솔더 범프 형성용 템플릿을 제조하는 단계를 도시한 순서도,2 is a flowchart illustrating steps of manufacturing a template for forming solder bumps according to the present embodiment;
도 3은 도 2의 수용홈 형성단계를 개략적으로 도시한 개략도, 3 is a schematic diagram schematically showing the receiving groove forming step of FIG.
도 4는 도 1의 솔더 범프 성형용 템플릿을 제조하는 다른 단계를 도시한 순서도이고, 4 is a flow chart showing another step of manufacturing the template for solder bump molding of Figure 1,
도 5는 도 4의 수용홈 형성단계를 개략적으로 도시한 개략도이다.FIG. 5 is a schematic diagram schematically illustrating a receiving groove forming step of FIG. 4.
<도면의 주요부분에 대한 부호 설명>Description of the Related Art [0002]
100 : 템플릿 110 : 패널100: template 110: panel
120 : 수용홈 200 : 감광막120: receiving groove 200: photosensitive film
300 : 배리어막 S100 : 패널 제조단계300: barrier film S100: panel manufacturing step
S200 : 수용홈 형성단계S200: receiving groove forming step
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080126496A KR101032085B1 (en) | 2008-12-12 | 2008-12-12 | Template for forming solder bump and method for manufacturing the template |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080126496A KR101032085B1 (en) | 2008-12-12 | 2008-12-12 | Template for forming solder bump and method for manufacturing the template |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100067900A KR20100067900A (en) | 2010-06-22 |
KR101032085B1 true KR101032085B1 (en) | 2011-05-02 |
Family
ID=42366428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080126496A KR101032085B1 (en) | 2008-12-12 | 2008-12-12 | Template for forming solder bump and method for manufacturing the template |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101032085B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020004981A1 (en) * | 1999-09-02 | 2002-01-17 | Salman Akram | Method and apparatus for forming metal contacts on a substrate |
KR100755801B1 (en) | 2006-08-28 | 2007-09-07 | 한국과학기술원 | Apparatus and method of fabricating solder bump and solder ball |
KR100863772B1 (en) | 2007-09-14 | 2008-10-15 | 한국과학기술원 | Fabrication method of solder ball using a mold with cavity |
-
2008
- 2008-12-12 KR KR1020080126496A patent/KR101032085B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020004981A1 (en) * | 1999-09-02 | 2002-01-17 | Salman Akram | Method and apparatus for forming metal contacts on a substrate |
KR100755801B1 (en) | 2006-08-28 | 2007-09-07 | 한국과학기술원 | Apparatus and method of fabricating solder bump and solder ball |
KR100863772B1 (en) | 2007-09-14 | 2008-10-15 | 한국과학기술원 | Fabrication method of solder ball using a mold with cavity |
Also Published As
Publication number | Publication date |
---|---|
KR20100067900A (en) | 2010-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101170875B (en) | Circuit board and its manufacture method | |
TWI621377B (en) | The printed circuit board and the method for manufacturing the same | |
US20070114057A1 (en) | Printed wiring board and fabrication method for printed wiring board | |
KR20060001159A (en) | Method of manufacturing tape substarte | |
TW201025529A (en) | Substrate structure and manufacturing method thereof | |
KR20080061816A (en) | Printed circuit board and method of fabricating the same | |
KR101032085B1 (en) | Template for forming solder bump and method for manufacturing the template | |
KR20150061108A (en) | The manufacturing method of printed circuit board | |
KR101208003B1 (en) | A method for forming solder bump | |
US20060249303A1 (en) | Connectorless electronic interface between rigid and compliant members using hemi-ellipsoidal surface features | |
JP2009224697A (en) | Printed circuit board and electronic component mounting substrate | |
CN110691470A (en) | COF manufacturing method of fine circuit | |
KR100752016B1 (en) | Method for manufacturing printed circuit board | |
US20010012644A1 (en) | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate | |
KR101069831B1 (en) | A template for forming solder bump and a method for manufacturing the template | |
KR101000088B1 (en) | Template for forming solder bump having improved durability and method for manufacturing the same | |
JP3429732B2 (en) | Electrical connector and method of manufacturing the same | |
KR101062450B1 (en) | Method for manufacturing a template for forming solder bumps | |
CN108461405A (en) | Line carrier plate and its manufacturing method | |
KR101139694B1 (en) | A method for forming solder bumps | |
JP2615149B2 (en) | IC chip mounting method | |
JP2010245185A (en) | Method of manufacturing electronic component | |
KR20090111564A (en) | Template for forming solder bump and method for manufacturing the same | |
KR20100126030A (en) | A method for manufacturing a template for forming solder bump | |
KR20100122818A (en) | A method for manufacturing a template for forming soler bump |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140423 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150423 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |