KR101208003B1 - A method for forming solder bump - Google Patents

A method for forming solder bump Download PDF

Info

Publication number
KR101208003B1
KR101208003B1 KR1020090041913A KR20090041913A KR101208003B1 KR 101208003 B1 KR101208003 B1 KR 101208003B1 KR 1020090041913 A KR1020090041913 A KR 1020090041913A KR 20090041913 A KR20090041913 A KR 20090041913A KR 101208003 B1 KR101208003 B1 KR 101208003B1
Authority
KR
South Korea
Prior art keywords
coating layer
solder
forming
template
base layer
Prior art date
Application number
KR1020090041913A
Other languages
Korean (ko)
Other versions
KR20100122819A (en
Inventor
신동옥
정승호
Original Assignee
엘아이지에이디피 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지에이디피 주식회사 filed Critical 엘아이지에이디피 주식회사
Priority to KR1020090041913A priority Critical patent/KR101208003B1/en
Publication of KR20100122819A publication Critical patent/KR20100122819A/en
Application granted granted Critical
Publication of KR101208003B1 publication Critical patent/KR101208003B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

본 발명은 반도체 제조 공정 중 솔더 범프 형성에 사용되는 템플릿 제조방법에 관한 것으로, 평판의 일면에 복수 개의 수용홈이 형성된 베이스 층을 제조하고, 상기 베이스 층의 복수 개의 수용홈이 형성된 일면에 코팅층을 형성하고, 상기 수용홈에 솔더를 채운 후 상기 베이스 층을 가열하여 솔더 범프를 형성하고, 상기 코팅층이 형성된 베이스 층에 재차 코팅층을 형성하는 단계를 포함하는 템플릿 제조방법을 제공할 수 있다.The present invention relates to a template manufacturing method used to form solder bumps in a semiconductor manufacturing process. And forming a solder bump by heating the base layer after filling the receiving groove with the solder, and forming a coating layer on the base layer on which the coating layer is formed.

본 발명에 의할 경우, 하나의 템플릿을 이용하여 반복적으로 솔더 범프를 형성하더라도 솔더 범프의 크기 및 위치를 지속적으로 유지하는 바, 제품의 정밀도를 개선할 수 있다.According to the present invention, even though the solder bumps are repeatedly formed using one template, the size and position of the solder bumps are continuously maintained, thereby improving the accuracy of the product.

Description

솔더 범프 형성 방법 {A METHOD FOR FORMING SOLDER BUMP}Solder Bump Formation Method {A METHOD FOR FORMING SOLDER BUMP}

본 발명은 반도체 제조 공정 중 솔더 범프 형성에 사용되는 템플릿 제조방법 에 관한 것이다.The present invention relates to a template manufacturing method used for forming solder bumps in a semiconductor manufacturing process.

한 쌍의 기판 사이에 데이터 또는 신호 전달을 위해서는 전기적으로 접속하는 것이 필요하다. 특히 단위 소자가 고밀도로 집적되어 이루어진 반도체를 기판에 접속하기 위해서는 미세한 단자의 크기 및 피치에 대해 정확한 위치에서 정밀하게 접속할 수 있는 기술이 필요하다.It is necessary to make an electrical connection between the pair of substrates for data or signal transmission. In particular, in order to connect a semiconductor in which unit elements are integrated at a high density to a substrate, a technology capable of precisely connecting at precise positions with respect to the size and pitch of a minute terminal is required.

이와 같이 한 쌍의 기판 사이에 미세한 단자를 상호 접속시키기 위한 접속 기술로 가장 일반적인 것을은 커넥터에 의한 접속이다. 커넥터로는 연성 인쇄회로(Flexible Printed Circuit : FPC)가 널리 사용되며, 다른 기술에 비해 접속이 용이하고, 반복하여 탈부착할 수 있다는 장점도 있다. 그러나, 커넥터가 차지하는 3차원적인 공간이 크므로 전자제품의 소형화에 장애가 되고, 현재 널리 사용되는 FPC의 단자간 피치가 0.3mm 정도이므로, 이보다 미세한 피치의 단자를 접속하는 데에는 어려움이 있다.As such, the most common connection technology for interconnecting fine terminals between a pair of substrates is connection by a connector. Flexible printed circuit (FPC) is widely used as a connector, and has the advantage of being easy to connect and detachable repeatedly than other technologies. However, since the three-dimensional space occupied by the connector is an obstacle to miniaturization of electronic products, and the pitch between terminals of FPC, which is widely used at present, is about 0.3 mm, it is difficult to connect a terminal having a finer pitch than this.

커넥터 이외의 접속방법으로 이방성 도전필름(Anisotropic Conductive Film : ACF)을 이용한 방법도 있다. ACF를 한쪽 기판의 단자부에 붙이고 그 위에 다른 기판의 단자를 겹쳐서 가압하면, 마주보는 두 전극 사이에 도전필름이 개재되므로, 이를 통해 전기적 접속이 이루어진다. ACF는 가압후 경화시킴으로써 접속 강도 또한 확보할 수 있고, 단자간 피치가 0.1mm정도라도 접속하는 것이 가능하다. 그러나 도전성 입자가 단자와 접속하는 것이므로 접속부의 저항치가 높은 편이고, 필름을 경화시킨 후에는 두 기판을 분리하는 것이 어려워 실질적으로 수리가 불가 능하다는 단점이 있다.There is also a method using an anisotropic conductive film (ACF) as a connection method other than the connector. When the ACF is attached to the terminal portion of one substrate and the terminal of the other substrate is overlapped and pressed, a conductive film is interposed between two opposing electrodes, thereby making an electrical connection. By hardening after pressurizing, ACF can also ensure connection strength, and even if pitch between terminals is about 0.1 mm, it can connect. However, since the conductive particles are connected to the terminal, the resistance value of the connecting portion is high, and after curing the film, it is difficult to separate the two substrates, which is substantially impossible to repair.

이에 비해 솔더 범프에 의한 기판 간 접속은, 한쪽 기판의 단자에 솔더 범프를 형성하고, 여기에 다른 기판의 단자부를 겹쳐 리플로우(Reflow) 공정에 의해 접속하는 방법이다. 솔더 범프(Solder Bump)란 주석과 납을 주성분으로 하는 반구상의 돌기를 지칭하는 것으로, ACF에 비해 접속 저항이 양호하며 특히 표면실장(Surface Mount Technology : SMT) 부품의 접속에 유리한 특징이 있어 그 사용이 확대되고 있는 추세이다.On the other hand, the board-to-board connection by solder bump is a method of forming a solder bump in the terminal of one board | substrate, and superimposing the terminal part of another board | substrate here, and connecting it by a reflow process. Solder bump refers to hemispherical protrusions mainly composed of tin and lead, which have better connection resistance than ACF, and are particularly advantageous for the connection of surface mount technology (SMT) components. This is an expanding trend.

이때 솔더 범프를 형성하는 방법은 몇 가지가 알려져 있다. 그 중 템플릿(Template)를 이용하는 방법은, 솔더 범프를 형성하기 위한 솔더(Solder)를 템플릿 위에 배열한 다음, 템플릿을 기판으로 밀착시키고 가열하여 템플릿 상의 솔더가 기판의 전극 측으로 옮겨 붙도록 하는 것이다. 이를 위해 템플릿에는 미리 기판의 전극에 대응하는 위치에 복수 개의 수용홈을 형성해 두어, 수용홈에 솔더가 각각 수용되도록 해야 한다. 이때 템플릿에 형성된 복수의 수용홈은 기판의 전극에 대응하여 정확한 위치에 형성되어야 하며, 수백 ㎛ 이하의 피치로 형성될 수 있어야 하므로 정밀한 가공이 필요하다.At this time, several methods for forming solder bumps are known. The method using a template includes arranging a solder for forming solder bumps on the template, and then attaching and heating the template to the substrate so that the solder on the template is transferred to the electrode side of the substrate. To this end, a plurality of accommodating grooves must be formed in the template corresponding to the electrodes of the substrate in advance, so that solders are accommodated in the accommodating grooves, respectively. At this time, the plurality of receiving grooves formed in the template should be formed in the correct position corresponding to the electrode of the substrate, and can be formed with a pitch of several hundred μm or less, so precise processing is necessary.

한편 템플릿은 반복 사용에 따라 기판과의 접촉 등에 의해 마모된다. 템플릿의 형상정밀도는 솔더 범프의 정밀도를 결정하므로, 결과적으로 솔더 범프가 형성된 기판의 최종적인 품질을 결정하게 된다. 따라서 템플릿이 지나치게 마모되면 새로운 템플릿으로 교체하여야만 목표하는 품질의 기판을 얻을 수 있다. 그러나 템플릿의 제조는 식각이나 레이저 패터닝과 같은 정밀 가공 공정을 필요로 하므로 제조 비용이 많이 든다. 그러므로 템플릿의 강도를 강화하여 내구성을 향상시킬 수 있는 기술의 필요성이 대두되고 있다.On the other hand, the template is worn out by contact with the substrate or the like with repeated use. The shape accuracy of the template determines the precision of the solder bumps, which in turn determines the final quality of the substrate on which the solder bumps are formed. Therefore, if the template is excessively worn out, it must be replaced with a new template to obtain a substrate of the desired quality. However, the manufacture of the template is expensive because it requires precision processing processes such as etching or laser patterning. Therefore, there is a need for a technology that can enhance the strength of the template to improve the durability.

본 발명은 전술한 문제점을 해결하기 위하여, 사용 회수를 반복하더라도 솔더 범프의 크기 및 위치를 정확하게 형성할 수 있는 템플릿을 제조하는 방법을 제공하기 위함이다.The present invention is to provide a method for manufacturing a template that can accurately form the size and location of the solder bumps even if the number of times of use is repeated to solve the above problems.

상기한 목적을 달성하기 위하여, 본 발명은 평판의 일면에 복수 개의 수용홈이 형성된 베이스 층을 제조하고, 상기 베이스 층의 복수 개의 수용홈이 형성된 일면에 코팅층을 형성하고, 상기 수용홈에 솔더를 채운 후 상기 베이스 층을 가열하여 솔더 범프를 형성하고, 상기 코팅층이 형성된 베이스 층에 재차 코팅층을 형성하는 단계를 포함하는 템플릿 제조방법을 제공할 수 있다.In order to achieve the above object, the present invention provides a base layer having a plurality of receiving grooves formed on one surface of the plate, forming a coating layer on one surface formed with a plurality of receiving grooves of the base layer, and solder to the receiving grooves. After filling the base layer is heated to form a solder bump, it may provide a template manufacturing method comprising the step of forming a coating layer again on the base layer on which the coating layer is formed.

여기서, 상기 수용홈이 형성된 일면에 형성되는 코팅층은 내구성이 강한 재질로 이루어지며, 나아가 내마모성 또는 내열성이 강한 재질로 이루어지는 것이 바람직하다.Here, the coating layer formed on one surface of the receiving groove is made of a durable material, it is further preferably made of a material having a high wear resistance or heat resistance.

구체적으로, 상기 코팅층은 실리콘 카바이드(SiC), 실리콘 나이트라이드(SiN), 또는 티타늄 산화질막(TiON) 중 하나로 구성될 수 있다.Specifically, the coating layer may be composed of one of silicon carbide (SiC), silicon nitride (SiN), or titanium oxide film (TiON).

한편, 재차 코팅층을 형성하기 이전에 상기 베이스 층에 형성된 코팅층을 제거하는 것이 바람직하다. 이때, 상기 베이스 층에 형성된 코팅층은 습식 에칭을 이용하여 제거할 수 있다.Meanwhile, it is preferable to remove the coating layer formed on the base layer before forming the coating layer again. In this case, the coating layer formed on the base layer may be removed using a wet etching.

한편, 상기 솔더 범프를 형성하는 과정을 복수회에 걸쳐 진행한 후 상기 베 이스에 재차 코팅층을 형성하는 것이 바람직하다. On the other hand, after the process of forming the solder bumps a plurality of times it is preferable to form a coating layer on the base again.

나아가, 상기 솔더 범프를 형성하는 과정을 복수회에 걸쳐 진행하고, 상기 베이스층에 형성된 코팅층을 제거한 후, 상기 코팅층을 재차 형성하는 과정을 반복하여 수행하도록 구성될 수 있다.Furthermore, the process of forming the solder bumps may be performed a plurality of times, and after removing the coating layer formed on the base layer, the process of forming the coating layer again may be repeatedly performed.

본 발명에 의할 경우, 하나의 템플릿을 이용하여 반복적으로 솔더 범프를 형성하더라도 솔더 범프의 크기 및 위치를 지속적으로 유지하는 바, 제품의 정밀도를 개선할 수 있다.According to the present invention, even though the solder bumps are repeatedly formed using one template, the size and position of the solder bumps are continuously maintained, thereby improving the accuracy of the product.

또한, 하나의 템플릿의 사용회수를 획기적으로 증가시켜 제조 원가를 절감하는 것이 가능하다. In addition, it is possible to drastically increase the number of times of use of one template to reduce manufacturing costs.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 솔더 범프 형성용 템플릿의 제조방법에 대하여 구체적으로 설명하도록 한다.Hereinafter, a method for manufacturing a solder bump forming template according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 실시예에 따른 솔더 범프용 템플릿의 사시도이고, 도 2는 도 1의 단면을 도시한 단면도이다.1 is a perspective view of a template for solder bumps according to a preferred embodiment of the present invention, Figure 2 is a cross-sectional view showing a cross section of FIG.

베이스층(100)은 판형의 구조물로, 그 일면에는 복수개의 수용홈(101)이 형성될 수 있다. 수용홈(101)은 솔더 범프(미도시)를 구성할 솔더(S)를 수용하기 위한 것으로, 각 수용홈(101)은 솔더 범프가 형성될 웨이퍼나 반도체 등의 기판에 위치하는 전극과 대응되는 지점에 형성될 수 있다.The base layer 100 is a plate-shaped structure, one surface of the plurality of receiving grooves 101 may be formed. Receiving groove 101 is for accommodating the solder (S) to form a solder bump (not shown), each receiving groove 101 is corresponding to the electrode located on a substrate such as a wafer or a semiconductor to be formed solder bump It may be formed at the point.

베이스층(100)은 유리 재질로 구성되는 것도 가능하며, 웨이퍼로 구성되는 것도 가능하다. 이 이외에도 소정 재질의 필름을 적재하거나, 분말 형상의 재질을 성형하여 구성하는 등 다양한 방법을 이용하여 구성할 수 있다.The base layer 100 may be made of a glass material or may be made of a wafer. In addition to this, it can be configured using various methods such as loading a film of a predetermined material, or forming a powder material.

한편, 본 발명에 따른 솔더 범프 형성용 템플릿은 수용홈(101)이 형성된 일면에 코팅층(200)을 형성할 수 있다. 일반적으로, 하나의 솔더 범프 형성용 템플릿은 복수회에 걸쳐 솔더 범프 형성 공정에 사용될 수 있다. 이때, 템플릿은 수용홈(101)에 솔더(S)를 충전한 상태에서 솔더 범프가 형성되는 기판과 접촉하는 공정을 반복적으로 수행한다. 이로 인해, 수용홈(101)이 형성된 템플릿의 일면은 타 부재와의 반복적인 접촉으로 인하여 마모가 이루어지기 쉽다. 따라서, 본실시예에서는 이러한 내마모성, 내열성, 내구성 등이 우수한 재질을 이용하여 수용홈(101)이 형성되는 템플릿의 일면을 코팅하는 것이 바람직하다.Meanwhile, in the solder bump forming template according to the present invention, the coating layer 200 may be formed on one surface of the receiving groove 101. In general, one solder bump forming template may be used in a solder bump forming process a plurality of times. In this case, the template repeatedly performs a process of contacting the substrate on which the solder bump is formed in the state in which the solder S is filled in the receiving groove 101. For this reason, one surface of the template in which the receiving groove 101 is formed is easily worn due to repeated contact with other members. Therefore, in this embodiment, it is preferable to coat one surface of the template in which the receiving groove 101 is formed by using such a material having excellent wear resistance, heat resistance, durability, and the like.

다만, 전술한 코팅층(200) 또한 고온의 환경에서 타 부재와의 반복적인 접촉에 의해 스크래치 또는 마모가 이루어질 우려가 있다. 이 경우, 상기 스크래치가 형성된 부분에 솔더(S)가 채워져 불필요한 솔더 범프를 기판 상에 형성할 우려가 있다. 또는, 마모에 의하여 수용홈(101)의 크기가 점점 커질 우려가 있는 바, 템플릿에 의해 형성되는 솔더 범프의 크기가 커지거나 설치위치가 부정확해질 우려가 있는 것이다.However, the above-described coating layer 200 may also be scratched or worn by repeated contact with other members in a high temperature environment. In this case, the solder S may be filled in a portion where the scratch is formed to form unnecessary solder bumps on the substrate. Alternatively, the size of the accommodating groove 101 may increase gradually due to wear, which may increase the size of the solder bumps formed by the template or may cause an incorrect installation position.

따라서, 본 발명에서는 코팅층(200)에 발생될 수 있는 마모까지도 방지할 수 있도록 코팅층이 기 형성된 베이스층(100)에 재차 코팅층(200)을 형성하는 것이 바람직하다. 즉, 솔더 범프를 형성하는 공정을 복수회에 걸쳐 진행한 후, 템플릿을 재차 코팅하는 과정을 지속적으로 반복하는 것이다.Therefore, in the present invention, it is preferable to form the coating layer 200 again on the base layer 100 in which the coating layer is formed so as to prevent wear that may occur in the coating layer 200. That is, after the process of forming the solder bumps for a plurality of times, the process of coating the template again is continuously repeated.

이에 의할 경우, 기판과 접촉하는 템플릿의 일면의 표면 상태를 지속적으로 매끄럽게 유지하는 것이 가능한 바, 템플릿에 의해 형성되는 솔더 범프의 크기 및 위치를 정확하게 유지하는 것이 가능하다.In this way, it is possible to continuously and smoothly maintain the surface state of one surface of the template in contact with the substrate, so that it is possible to accurately maintain the size and position of the solder bumps formed by the template.

이하에서는, 도 1의 솔더 범프 형성용 템플릿의 제조방법에 대하여 구체적으로 설명하도록 한다.Hereinafter, a method of manufacturing the solder bump forming template of FIG. 1 will be described in detail.

도 3은 본 발명의 바람직한 실시예에 따른 솔더 범프 형성용 템플릿의 제조방법의 순서를 도시한 순서도이고, 도 4는 도 3에 따른 제조 방법의 각 단계를 도시한 개략도이다.3 is a flowchart illustrating a method of manufacturing a solder bump forming template according to a preferred embodiment of the present invention, and FIG. 4 is a schematic diagram illustrating each step of the manufacturing method according to FIG. 3.

먼저, 평판의 일면에 복수개의 수용홈을 형성하여 베이스층(100)을 제조할 수 있다.(도 3의 S10, 도 4의 (a) 참조) 이때, 베이스층(100)은 다양한 방법으로 제조하는 것이 가능하다. First, the base layer 100 may be manufactured by forming a plurality of receiving grooves on one surface of the flat plate (see S10 of FIG. 3 and FIG. 4A). In this case, the base layer 100 may be manufactured by various methods. It is possible to.

일반적으로 상기 베이스층(100)은 유리 또는 웨이퍼 재질로 구성되는 평판을 이용하여 제조하는 것이 가능하며, 이 이외에도 필름형 재질 또는 분말형 재질을 이용하여 형성된 평판을 이용할 수도 있다.In general, the base layer 100 may be manufactured using a flat plate made of glass or a wafer material. In addition, the base layer 100 may use a flat plate formed using a film material or a powder material.

이때, 베이스층(100)을 형성하는 공정은 평판 상에 솔더를 포함할 수 있는 수용홈(101)을 식각하는 공정으로 구성된다. 이때, 평판의 식각은 습식 에칭 또는 건식 에칭의 방식으로 이루어질 수 있으며, 이 이외에도 레이저 조사 또는 기타 성형 방식을 이용하여 수용부를 구성할 수 있다.At this time, the process of forming the base layer 100 is composed of a process of etching the receiving groove 101 which may include a solder on the plate. In this case, the etching of the plate may be performed by a wet etching method or a dry etching method. In addition, the receiving part may be configured by using laser irradiation or other molding methods.

다만, 식각 공정을 통하여 수용홈(101)을 형성하는 경우, 수용홈(101)이 형성되는 부분만이 선택적으로 식각될 수 있도록, 수용홈(101) 이외의 부분에는 보호 막을 형성할 수 있다. 이때, 수용홈(101)이 형성되는 일면에 보호막을 증착한 후, 소정의 공정을 통하여 수용홈(101)이 형성되는 위치에 대응되도록 소정의 패턴을 형성하도록 이루어질 수 있다. 대표적인 방법으로는 포토 리소그래피 공정을 이용하여 보호막의 패턴을 형성하는 것도 가능하며, 이 이외에도 레이저 패터닝 등의 방식을 이용하여 보호막에 패턴을 형성할 수 있다.However, in the case of forming the accommodating groove 101 through an etching process, a protective film may be formed in portions other than the accommodating groove 101 so that only a portion where the accommodating groove 101 is formed may be selectively etched. In this case, after the protective film is deposited on one surface on which the receiving groove 101 is formed, a predetermined pattern may be formed to correspond to the position where the receiving groove 101 is formed through a predetermined process. As a representative method, a pattern of the protective film may be formed using a photolithography process. In addition, the pattern may be formed on the protective film by a method such as laser patterning.

본 실시예에서는 유리 평판의 일면에 보호막을 증착하고, 포토 리소그래피 공정으로 상기 보호막에 패턴을 형성한 후, 습식 에칭을 통하여 수용홈(101)을 형성하였다. 다만, 본 발명이 베이스층(100)을 형성하는 공정의 내용에 의해 한정되는 것은 아니며, 종래에 알려진 다양한 템플릿 제조 방식을 이용하여 본 발명의 베이스층(100)을 구성할 수 있다.In this embodiment, a protective film was deposited on one surface of the glass plate, and a pattern was formed on the protective film by a photolithography process, and then the receiving groove 101 was formed by wet etching. However, the present invention is not limited by the contents of the process of forming the base layer 100, and the base layer 100 of the present invention may be configured using various template manufacturing methods known in the art.

전술한 바와 같이 베이스층(100)이 제조되면, 복수개의 수용홈(101)이 형성되는 베이스층(100)의 일면에 코팅층(200)을 1차적으로 형성하는 단계를 수행할 수 있다. (도 3의 20, 도 4의 (b) 참조)As described above, when the base layer 100 is manufactured, a step of forming the coating layer 200 on one surface of the base layer 100 where the plurality of receiving grooves 101 are formed may be performed. (See 20 in FIG. 3 and FIG. 4B).

이때, 1차 코팅층(200)을 형성하는 재질은 내구성, 내열성, 내마모성이 강한 부도체로 구성되는 것이 바람직하다. 구체적으로, 본 발명에서는 실리콘 카바이드(SiC), 실리콘 나이트라이드(SiN) 또는 티타늄 산화질막(TiON)을 이용하여 구성할 수 있다. 따라서, 코팅층(200)이 형성된 베이스층(100)의 일면은 솔더 범프 형성시 마모 및 고온의 환경에 대한 성능이 개선되어 내구성이 향상될 수 있다.In this case, the material for forming the primary coating layer 200 is preferably composed of a non-conductor strong durability, heat resistance, wear resistance. Specifically, in the present invention, silicon carbide (SiC), silicon nitride (SiN) or titanium oxide film (TiON) may be used. Therefore, one surface of the base layer 100 on which the coating layer 200 is formed may have improved performance for wear and high temperature environments when solder bumps are formed, thereby improving durability.

여기서, 베이스층(100)에 코팅층을 형성하는 방식은 스퍼터링(sputtering) 증착 방식 등에 의해 이루어지며, 이 이외에도 열 CVD법, 플라즈마 CVD법, 촉매 CVD법 등과 같은 각종 CVD법 등이 방법을 이용하여 증착하는 것도 가능하다.Here, the method of forming the coating layer on the base layer 100 is made by a sputtering deposition method, etc. In addition, various CVD methods such as thermal CVD method, plasma CVD method, catalytic CVD method, etc. are deposited using this method. It is also possible.

다만, 상기와 같이 코팅층(200)을 형성하는 경우 솔더(S)가 충전될 수 있는 공간이 실질적으로 줄어들 수 있다. 따라서, 베이스층(100)을 제조하는 단계에서 수용홈(101)의 단면의 크기를 코팅층(200)의 두께를 고려하여 제조하는 것이 바람직하다. 이때 일반적으로 코팅층의 두께는 1㎛ 이하로 구성될 수 있다.However, when the coating layer 200 is formed as described above, the space in which the solder S may be filled may be substantially reduced. Therefore, in the step of manufacturing the base layer 100, it is preferable to manufacture the size of the cross section of the receiving groove 101 in consideration of the thickness of the coating layer 200. In this case, the thickness of the coating layer may be generally 1 μm or less.

한편, 베이스층(100)의 일면에 1차 코팅층(200)이 형성되면, 수용홈(101)에 솔더(S)를 채운 후 솔더 범프를 형성하는 단계를 수행할 수 있다.(도 3의 S30, 도 4의 (b) 참조)On the other hand, when the primary coating layer 200 is formed on one surface of the base layer 100, it is possible to perform the step of forming a solder bump after filling the solder (S) in the receiving groove 101. (S30 of FIG. , (B) of FIG. 4)

이때, 수용홈(101)에 솔더(S)를 채우는 방식은 다양한 방식을 이용할 수 있다. 본 실시예에서는 수용홈(101)이 형성된 일면에 솔더를 펼친 후, 끌 형상의 단부를 갖는 바(bar)형 부재를 이용하여 코팅층(200)의 상면을 따라 솔더(S)를 밀어내는 방식을 사용할 수 있다. 이 경우, 바형 부재는 솔더(S)를 밀어내면서 수용홈(101) 내측을 솔더(S)로 채움과 동시에, 수용홈(101) 이외의 위치에 펼쳐진 솔더(S)를 제거할 수 있다. 물론 이 이외에도, 각각 수용홈의 위치마다 솔더볼을 투입하는 방식으로 솔더를 충전하는 것 또한 가능하나, 본 실시예에 의할 경우 솔더(S)를 충전하는데 소요되는 시간을 줄여 작업 속도를 개선하는 것이 바람직하다.At this time, the method of filling the solder (S) in the receiving groove 101 may use a variety of methods. In this embodiment, after spreading the solder on one surface formed with the receiving groove 101, using a bar-shaped member having a chisel-shaped end (bar) to push the solder (S) along the upper surface of the coating layer 200 Can be used. In this case, the bar-shaped member may fill the inside of the accommodating groove 101 with the solder S while pushing the solder S and remove the solder S unfolded at a position other than the accommodating groove 101. Of course, in addition to this, it is also possible to charge the solder by inserting a solder ball for each position of the receiving groove, but according to the present embodiment to reduce the time required to charge the solder (S) to improve the work speed desirable.

솔더(S)가 충전된 베이스 층은 기판 상에 솔더 범프를 형성할 수 있도록, 제1 기판의 전극 등과 수용홈이 대응되는 위치에 밀착시킨다. 그리고 이를 가열하여 상기 솔더가 제1 기판의 전극측으로 전사되어 솔더 범프를 형성하는 것이 가능하다.The base layer filled with the solder (S) is in close contact with the electrode and the receiving groove of the first substrate to correspond to the solder bump on the substrate. The solder may be transferred to the electrode side of the first substrate to form solder bumps.

다만, 이와 같이 베이스 층에 솔더를 충전하고, 이를 이용하여 솔더범프를 형성하는 과정을 반복하는 경우, 스크래치, 마모 또는 표면 산화 등이 발생하기 쉽다. 물론 상기와 같은 환경에서 내구성 등을 개선하기 위하여 베이스층(100) 일면에 전술한 바와 같이 코팅층(200)을 형성하였으나, 이 경우 또한 반복 실시에 의해 코팅층(200) 자체에 스크래치 또는 마모가 발생할 우려가 있는 것이다.(도 4의 (d) 참조)However, in the case where the solder is filled in the base layer and the process of forming the solder bumps using the same is repeated, scratches, abrasion or surface oxidation are likely to occur. Of course, the coating layer 200 was formed on the surface of the base layer 100 as described above in order to improve durability in the above environment, but in this case, the coating layer 200 itself may be scratched or worn by repeated implementation. (See (d) of FIG. 4).

따라서, 본 실시예에서는 코팅층(200)을 형성한 상태에서 소정 회수 이상으로 솔더 범프 형성 단계를 반복하는 경우, 코팅층(200) 상에 스크래치 또는 마모가 발생한 것으로 판단하여 2차적으로 코팅을 진행하는 것이 바람직하다. (도 3의 S50, 도 4의 (f) 참조) 이 경우, 코팅층을 한번에 걸쳐 형성하는 경우에 비해, 하나의 템플릿의 사용회수를 획기적으로 증가시킬 수 있다.Therefore, in the present embodiment, when the solder bump forming step is repeated more than a predetermined number of times while the coating layer 200 is formed, it is determined that scratching or abrasion has occurred on the coating layer 200, and the coating is performed secondarily. desirable. (Refer to S50 of FIG. 3 and FIG. 4F) In this case, the number of times of use of one template can be significantly increased as compared with the case of forming a coating layer at once.

다만, 2차 코팅층(200)을 형성하는 경우, 솔더(S)가 충전되는 공간이 점차적으로 축소될 우려가 있다. 또한, 이전 공정에서 발생된 스크래치 또는 마모가 제거되지 않은 상태에서 재차 코팅이 진행되는 경우, 기존의 스크래치 또는 마모 등이 새롭게 형성된 코팅층 상에 드러날 우려가 있다. 따라서, 본 실시예에서는 기 코팅된 베이스 층에 새롭게 코팅층을 형성하는 경우, 이전의 1차 코팅층을 제거한 후 2차 코팅층을 형성하는 것이 바람직하다.(도 3의 S40, 도 4의 (e) 참조) 이 경우, 정확한 크기의 수용홈(101)을 구성함과 동시에 재차 코팅층 형성시 이전의 스크래치나 마모 등을 반영시키지 않도록 표면을 구성하는 것이 가능하다.However, when the secondary coating layer 200 is formed, the space in which the solder S is filled may be gradually reduced. In addition, when the coating is performed again in a state where the scratches or abrasions generated in the previous process are not removed, the existing scratches or abrasions may be exposed on the newly formed coating layer. Therefore, in the present embodiment, when the coating layer is newly formed on the previously coated base layer, it is preferable to form the secondary coating layer after removing the previous primary coating layer (see S40 of FIG. 3 and FIG. 4E). In this case, it is possible to configure the surface of the receiving groove 101 of the correct size and at the same time so as not to reflect the previous scratch or wear when forming the coating layer again.

기존의 1차 코팅층(200)을 제거하는 방법은 다양한 방식으로 이루질 수 있으며, 본 실시예에서는 에천트를 이용한 식각 방식을 이용할 수 있다. 따라서, 소정 시간동안 1차 코팅층(200)이 형성된 일면을 에천트로 식각하여 1차 코팅층을 효과적으로 제거할 수 있다.The method of removing the existing primary coating layer 200 may be made in various ways, and in this embodiment, an etching method using an etchant may be used. Therefore, by etching the one surface on which the primary coating layer 200 is formed for a predetermined time, the primary coating layer can be effectively removed.

이 단계에서, 식각이 이루어지는 시간에 따라 코팅층(200)이 완전히 제거되는 것도 가능하고, 이전 공정에 의해 발생된 스크래치 또는 마모 등이 제거되는 수준에서 코팅층(200)이 제거될 수도 있다.In this step, the coating layer 200 may be completely removed according to the etching time, and the coating layer 200 may be removed at a level at which scratches or abrasion generated by the previous process are removed.

이렇게 1차 코팅층(200)이 제거되면, 1차 코팅층을 형성하는 것과 동일한 재료 및 동일한 공정을 통하여 2차 코팅층(200)을 형성하는 것이 가능하다.(도 3의 S50, 도 4의 (f) 참조) 이 경우, 종래에 비해 솔더가 충전되는 표면의 강도가 개선되는 바, 2차 코팅층이 형성된 수용홈에 솔더를 충전하고 제2 기판에 솔더 범프를 전사함으로써 제2 기판의 정확한 위치에 정확한 형상으로 솔더 범프를 형성할 수 있는 템플릿을 제조할 수 있다.When the primary coating layer 200 is removed in this way, it is possible to form the secondary coating layer 200 through the same material and the same process for forming the primary coating layer. (S50 of Fig. 3, (f) of Fig. 4). In this case, the strength of the surface on which the solder is filled is improved compared to the conventional one, and the shape of the solder is filled in the receiving groove in which the second coating layer is formed, and the solder bump is transferred to the second substrate, thereby accurately forming the shape at the correct position of the second substrate. Can be used to produce a template that can form a solder bump.

전술한 바와 같이 솔더 범프를 형성하는 과정을 복수회에 걸쳐 진행하고, 상기 베이스층에 형성된 코팅층을 제거한 후, 상기 코팅층을 재차 형성하는 과정을 지속적으로 반복하여(즉, S30 내지 S50의 구간 반복), 템플릿을 재활용하여 솔더 범프를 형성할 수 있다.As described above, the process of forming the solder bumps is performed a plurality of times, and after removing the coating layer formed on the base layer, the process of forming the coating layer again and again is repeated (that is, repeating the sections of S30 to S50). The solder bumps can then be recycled to the template.

도 1은 본 발명의 바람직한 실시예에 따른 솔더 범프용 템플릿의 사시도, 1 is a perspective view of a template for solder bumps according to a preferred embodiment of the present invention,

도 2는 도 1의 단면을 도시한 단면도,2 is a cross-sectional view showing a cross section of FIG.

도 3은 본 발명의 바람직한 실시예에 따른 솔더 범프 형성용 템플릿의 제조방법의 순서를 도시한 순서도, 그리고,3 is a flow chart showing a procedure of a method for manufacturing a solder bump forming template according to a preferred embodiment of the present invention, and

도 4는 도 3에 따른 제조 방법의 각 단계를 도시한 개략도이다.4 is a schematic diagram illustrating each step of the manufacturing method according to FIG. 3.

Claims (8)

복수개의 수용홈이 형성된 베이스 층 상에 1차 코팅층을 형성하고,Forming a primary coating layer on the base layer on which the plurality of receiving grooves are formed, 상기 수용홈에 솔더를 충전하고 기판에 솔더 범프를 전사하는 단계를 복수회에 걸쳐 진행하고,Filling the receiving groove with solder and transferring the solder bumps to the substrate a plurality of times; 상기 1차 코팅층에 스크래치 또는 마모가 발생하면, 상기 베이스층에 형성된 상기 1차 코팅층의 일부 또는 전부를 제거하고,If a scratch or abrasion occurs in the primary coating layer, a part or all of the primary coating layer formed on the base layer is removed, 상기 베이스층 상에 재차 2차 코팅층을 형성하고,Forming a second coating layer on the base layer again; 상기 2차 코팅층이 형성된 상기 수용홈에 솔더를 충전하여 솔더 범프를 전사하는 단계를 포함하는 솔더 범프 형성 방법.The solder bump forming method comprising the step of transferring the solder bumps by filling a solder in the receiving groove in which the secondary coating layer is formed. 삭제delete 제1항에 있어서,The method of claim 1, 상기 1차 코팅층 및 상기 2차 코팅층은 실리콘 카바이드(SiC), 실리콘 나이트라이드(SiN), 또는 티타늄 산화질막(TiON) 중 하나로 구성되는 것을 특징으로 하는 솔더 범프 형성 방법.The first coating layer and the second coating layer is a solder bump forming method, characterized in that consisting of one of silicon carbide (SiC), silicon nitride (SiN), or titanium oxide film (TiON). 삭제delete 제1항에 있어서,The method of claim 1, 상기 베이스 층에 형성된 상기 1차 코팅층은 습식 에칭을 이용하여 제거하는 것을 특징으로 하는 것을 특징으로 하는 솔더 범프 형성 방법.And the primary coating layer formed on the base layer is removed by wet etching. 삭제delete 삭제delete 제1항에 있어서,The method of claim 1, 상기 1차 코팅층의 두께는 각각 1㎛ 이내로 형성되는 것을 특징으로 하는 솔더 범프 형성 방법.The thickness of the primary coating layer is a solder bump forming method, characterized in that each formed within 1㎛.
KR1020090041913A 2009-05-13 2009-05-13 A method for forming solder bump KR101208003B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090041913A KR101208003B1 (en) 2009-05-13 2009-05-13 A method for forming solder bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090041913A KR101208003B1 (en) 2009-05-13 2009-05-13 A method for forming solder bump

Publications (2)

Publication Number Publication Date
KR20100122819A KR20100122819A (en) 2010-11-23
KR101208003B1 true KR101208003B1 (en) 2012-12-05

Family

ID=43407656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090041913A KR101208003B1 (en) 2009-05-13 2009-05-13 A method for forming solder bump

Country Status (1)

Country Link
KR (1) KR101208003B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101559112B1 (en) 2014-05-13 2015-10-13 주식회사 펨빅스 Ceramic coating film of parts surface & manufacture method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101521114B1 (en) 2010-12-03 2015-05-19 엘지디스플레이 주식회사 Organic Light Emitting Display Device And Method For Manufacturing The Same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100257420B1 (en) * 1995-08-02 2000-05-15 포만 제프리 엘 Systems interconnected by bumps of joining material
JP2003258017A (en) 2002-03-06 2003-09-12 Nec Electronics Corp Bump electrode manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100257420B1 (en) * 1995-08-02 2000-05-15 포만 제프리 엘 Systems interconnected by bumps of joining material
JP2003258017A (en) 2002-03-06 2003-09-12 Nec Electronics Corp Bump electrode manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101559112B1 (en) 2014-05-13 2015-10-13 주식회사 펨빅스 Ceramic coating film of parts surface & manufacture method thereof

Also Published As

Publication number Publication date
KR20100122819A (en) 2010-11-23

Similar Documents

Publication Publication Date Title
JP2002286758A (en) Probe unit and its manufacturing method
KR101361422B1 (en) Touchscreen and method for manufacturing the same
US20070068700A1 (en) Electric contact and method for producing the same and connector using the electric contacts
KR20200029640A (en) Anisotropic electroconductive film and connection structure
KR20170057363A (en) Anisotropic electrically-conductive film, method for manufacturing same, and connection structure
US20090174421A1 (en) Vertical Probe and Methods of Fabricating and Bonding the Same
CN101238567A (en) Cantilever type probe and method of fabricating the same
TWI604767B (en) Microelectronics device including anisotropic conductive layer and method of forming the same
US8166648B2 (en) Method of manufacturing a wiring substrate
KR101208003B1 (en) A method for forming solder bump
US6946375B2 (en) Manufacture of probe unit having lead probes extending beyond edge of substrate
TWI450658B (en) Welding positioning structure
KR101063041B1 (en) Microcircuit Film Substrate and Manufacturing Method
KR101000088B1 (en) Template for forming solder bump having improved durability and method for manufacturing the same
KR101060656B1 (en) Method for manufacturing a template for forming solder bumps
KR101062450B1 (en) Method for manufacturing a template for forming solder bumps
JP2003198130A (en) Method of manufacturing ceramic multilayer substrate
JP2009224697A (en) Printed circuit board and electronic component mounting substrate
KR20100122818A (en) A method for manufacturing a template for forming soler bump
KR101133283B1 (en) A method for forming solder bumps
CN103369823B (en) Printed circuit board and manufacturing methods
KR101139694B1 (en) A method for forming solder bumps
KR101032086B1 (en) A template for forming solder bump and a method for manufacturing thereof
US20060234460A1 (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
KR101032085B1 (en) Template for forming solder bump and method for manufacturing the template

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee