JP2003198130A - Method of manufacturing ceramic multilayer substrate - Google Patents

Method of manufacturing ceramic multilayer substrate

Info

Publication number
JP2003198130A
JP2003198130A JP2001396390A JP2001396390A JP2003198130A JP 2003198130 A JP2003198130 A JP 2003198130A JP 2001396390 A JP2001396390 A JP 2001396390A JP 2001396390 A JP2001396390 A JP 2001396390A JP 2003198130 A JP2003198130 A JP 2003198130A
Authority
JP
Japan
Prior art keywords
conductor pattern
insulating layer
ceramic
intaglio
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001396390A
Other languages
Japanese (ja)
Inventor
Noboru Mori
昇 毛利
Kenji Endo
謙二 遠藤
Kenichi Kato
謙一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001396390A priority Critical patent/JP2003198130A/en
Publication of JP2003198130A publication Critical patent/JP2003198130A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a ceramic multilayer substrate which has assured good yield and improved reliability. <P>SOLUTION: In this method of manufacturing the ceramic multilayer substrate, a conductor pattern 1 is formed, with an intaglio printing method, on a ceramic substrate 2 and an insulated layer 21 is formed at least on the conductor pattern 1. Particularly, a process to remove residues at the surface of the intaglio after filling of conductive paste and a process for chemical wet etching of the baked conductor pattern and subsequent cleaning step are added to this method. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は電子部品を実装する
セラミック多層基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ceramic multilayer substrate for mounting electronic parts.

【0002】[0002]

【従来の技術】近年、電子機器の小型化が進んでおり、
それに伴って電子機器内で使用される電子部品の小型化
についてもとどまるところを知らない。電子部品を実装
するセラミック多層基板についても同様であり、回路を
形成する導体やビアホールの微細化技術あるいは、多層
化技術により一層の高密度配線を実現する方向にある。
2. Description of the Related Art In recent years, electronic devices have been downsized,
As a result, there is no end to the miniaturization of electronic components used in electronic devices. The same applies to a ceramic multilayer substrate on which electronic components are mounted, and there is a trend toward realizing higher density wiring by miniaturization technology of conductors and via holes forming circuits or multilayer technology.

【0003】この従来技術として特開平11−1216
45号公報に凹版転写工法でセラミック多層基板の製造
方法が紹介されている。この従来のセラミック多層基板
の製造方法を図14によって説明する。
As this prior art, Japanese Patent Laid-Open No. 11-1216
Japanese Unexamined Patent Publication No. 45-45 discloses a method for manufacturing a ceramic multilayer substrate by the intaglio transfer method. The conventional method for manufacturing a ceramic multilayer substrate will be described with reference to FIG.

【0004】可とう性樹脂基材の表面に1層目の導体パ
ターンに対応するパターンで溝加工、つまり凹版の作成
を行い(A)、その溝に導電性ペーストを充填し
(B)、脱泡及び乾燥する工程(C)と、セラミック基
板への接着層の形成工程(D)と、凹版とセラミック基
板とを所定の範囲の熱及び圧力を加えることによって貼
り合わせる工程(E)と、凹版をセラミック基板から剥
離して導電性ペーストのパターンをセラミック基板上に
転写し(F)、焼成(G)して1層目の導体パターンを
形成する工程と、1層目の導体パターンの上に絶縁層を
印刷形成する工程(H)と、この絶縁層を乾燥し焼成す
る工程(I)と、その絶縁層を研磨してビア部を露出さ
せる工程(J)と、さらにその絶縁層の上に2層目の導
体パターンを印刷形成する工程(K)によって高密度の
セラミック多層基板が作成されている。
Grooves are formed on the surface of the flexible resin base material in a pattern corresponding to the conductor pattern of the first layer, that is, an intaglio is formed (A), and the grooves are filled with a conductive paste (B) and removed. A step (C) of foaming and drying, a step (D) of forming an adhesive layer on a ceramic substrate, a step (E) of bonding the intaglio plate and the ceramic substrate by applying heat and pressure within a predetermined range, and an intaglio plate. Is separated from the ceramic substrate to transfer the pattern of the conductive paste onto the ceramic substrate (F) and fired (G) to form the conductor pattern of the first layer, and on the conductor pattern of the first layer A step (H) of forming an insulating layer by printing, a step (I) of drying and baking the insulating layer, a step (J) of polishing the insulating layer to expose the via portion, and further a step of Print the second layer conductor pattern on Dense ceramic multilayer substrate is manufactured by a process (K).

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述の
従来の製造方法は導体パターン幅(Lとする)や導体パ
ターン間隔(Sとする)をさらに狭くした時に、具体的
にはL/S=20μm/20μmよりも狭くした時に、
以下の問題点を有している。 可とう性樹脂基材が樹脂製であるため、上記凹版の
溝間隔が狭くなる程ペースト充填時のスキージによる応
力により、溝が変形しやすくなり、その結果凹版を何度
も再利用する場合に凹版の耐久性が低下するという問題
点を有する。 凹版の溝間隔が狭くなる程ペースト充填時の凹版表
面へのわずかな導体ペースト残渣が導体パターン間のシ
ョートもしくは、導体パターン間の絶縁性の低下を引き
起こし、その結果信頼性が低下するという問題点を有す
る。 凹版の溝間隔が狭くなる程、つまり導体パターン間
隔が狭くなる程、気泡を巻き込むことなく絶縁ペースト
を導体パターンの上に印刷することが非常に困難とな
り、その結果信頼性が低下するという問題点を有する。 凹版の溝幅が狭くなる程、つまり導体パターン幅が
狭くなる程、上述の凹版とセラミック基板とを貼り合わ
せる工程において凹版とセラミック基板に加える圧力ム
ラが発生した場合、セラミック基板が破損しやすく、ま
た導体パターンの転写歩留まりが悪化するという問題点
を有する。
However, in the above-described conventional manufacturing method, when the conductor pattern width (L) and the conductor pattern interval (S) are further narrowed, specifically, L / S = 20 μm. When narrower than / 20 μm,
It has the following problems. Since the flexible resin base material is made of resin, the narrower the groove spacing of the intaglio plate, the more easily the groove is deformed due to the stress of the squeegee when the paste is filled, and as a result, when the intaglio plate is reused many times. There is a problem that the durability of the intaglio is reduced. As the groove spacing of the intaglio becomes narrower, a slight amount of the conductive paste residue on the surface of the intaglio during paste filling causes a short circuit between conductor patterns or a decrease in insulation between conductor patterns, resulting in a decrease in reliability. Have. As the groove spacing of the intaglio becomes narrower, that is, the conductor pattern spacing becomes narrower, it becomes very difficult to print the insulating paste on the conductor pattern without entraining air bubbles, and as a result, the reliability decreases. Have. The narrower the groove width of the intaglio, that is, the narrower the conductor pattern width, the more uneven the pressure applied to the intaglio and the ceramic substrate in the step of bonding the intaglio and the ceramic substrate, the more easily the ceramic substrate is damaged. Further, there is a problem that the transfer yield of the conductor pattern is deteriorated.

【0006】そこで本発明は、上記問題点を解決したセ
ラミック多層基板の製造方法を提供することを目的とす
るものである。
Therefore, an object of the present invention is to provide a method for manufacturing a ceramic multilayer substrate which solves the above problems.

【0007】[0007]

【課題を解決するための手段】この目的を達成するため
に本発明の請求項1に記載の発明は、セラミック基板上
に第1導体パターンを凹版印刷によって形成し、第1導
体パターンの上に絶縁層を形成するセラミック多層基板
の製造方法であって、(a)可とう性樹脂基材の表面に
第1導体パターンに対応するパターンで第1の溝を形成
し、又第1導体パターンのビア部に対応するパターンで
第2の溝を第1の溝よりも深く形成した凹版を製造する
工程と、(b)この第1および第2の溝に導電性ペース
トを充填し、脱泡及び乾燥する工程と、(c)前記工程
(b)で乾燥された導電性ペーストの乾燥による体積減
少分を補うために追加の導電性ペーストを再充填し、再
脱泡及び再乾燥する工程を所定の回数を繰り返す工程
と、(d)前記導電性ペーストを充填後の凹版の表面に
残存する導体残渣を除去する工程と、(e)この凹版と
セラミック基板とを所定の範囲の熱及び圧力を加えるこ
とによって貼り合わせる工程と、(f)この凹版をセラ
ミック基板から剥離して、導電性ペーストのパターンを
セラミック基板上に転写し、第1導体パターンを形成す
る工程と、(g)少なくとも第1導体パターンの上に第
1絶縁層を印刷形成する工程と、(h)第1絶縁層の上
に第2導体パターンを印刷形成する工程と、(i)前記
工程(f)後の第1導体パターンと前記工程(h)後の
第2導体パターンの少なくとも一方を化学的に湿式エッ
チングし、その後洗浄する工程と、を備えたセラミック
多層基板の製造方法であり、配線密度が高く、極めて導
体パターンの線間が狭くとも、製造歩留まりが高く、信
頼性の高いセラミック多層基板が可能となる。
In order to achieve this object, the invention according to claim 1 of the present invention is that a first conductor pattern is formed on a ceramic substrate by intaglio printing, and the first conductor pattern is formed on the first conductor pattern. A method for manufacturing a ceramic multilayer substrate, comprising forming an insulating layer, comprising: (a) forming a first groove on a surface of a flexible resin substrate in a pattern corresponding to a first conductor pattern; A step of manufacturing an intaglio in which the second groove is formed deeper than the first groove in a pattern corresponding to the via portion; and (b) filling the first and second grooves with a conductive paste to remove bubbles. A drying step, and (c) a step of refilling with an additional conductive paste to compensate for the volume reduction due to the drying of the conductive paste dried in the step (b), re-defoaming and re-drying. Repeating the number of times, and A step of removing a conductor residue remaining on the surface of the intaglio after filling with paste, (e) a step of attaching the intaglio and the ceramic substrate by applying heat and pressure within a predetermined range, and (f) this intaglio From the ceramic substrate, transferring the pattern of the conductive paste onto the ceramic substrate to form the first conductor pattern, and (g) printing and forming the first insulating layer on at least the first conductor pattern. A step, (h) a step of printing and forming a second conductor pattern on the first insulating layer, (i) a first conductor pattern after the step (f) and a second conductor pattern after the step (h) A method for manufacturing a ceramic multilayer substrate, comprising the steps of chemically wet-etching at least one of the above, and then cleaning it, even if the wiring density is high and the space between the conductor patterns is extremely narrow. Mari is high, it is possible to highly reliable ceramic multilayer substrate.

【0008】請求項2に記載の発明は、工程(i)の湿
式エッチングは25〜40%濃度の硝酸を使用し、0.
5〜5分間のエッチングをする請求項1に記載のセラミ
ック多層基板の製造方法であり、導体材料として一般的
なAg系材料を使用した場合、希釈した硝酸により導体
パターン間の飛散したAg粉が硝酸銀となって除去され
るため導体パターン間の絶縁性が高くなり、その結果と
して、セラミック多層基板としての信頼性が向上する作
用を有する。なお、硝酸の濃度を低くするとエッチング
時間が長くなり、その結果、生産性が悪化し、また、濃
度が高いとエッチングレートが高くなるためエッチング
状態の管理が難しくなり、場合によっては導体パターン
自体も過剰にエッチングされてしまうことになる。した
がって、硝酸の濃度は25〜40%であり、エッチング
の時間として0.5〜5分でなければならない。
According to the second aspect of the invention, the wet etching in the step (i) uses nitric acid having a concentration of 25 to 40%,
The method for producing a ceramic multilayer substrate according to claim 1, wherein etching is performed for 5 to 5 minutes. When a general Ag-based material is used as a conductor material, Ag powder scattered between conductor patterns due to diluted nitric acid is generated. Since it is removed as silver nitrate, the insulation between the conductor patterns is increased, and as a result, the reliability of the ceramic multilayer substrate is improved. Note that when the concentration of nitric acid is low, the etching time becomes long, as a result, the productivity is deteriorated, and when the concentration is high, the etching rate becomes high, making it difficult to control the etching state. It will be excessively etched. Therefore, the concentration of nitric acid should be 25 to 40%, and the etching time should be 0.5 to 5 minutes.

【0009】請求項3に記載の発明は、工程(g)で
は、少なくとも第1導体パターンの上に第1絶縁層を全
面に印刷形成し、第1絶縁層から気泡を除去してから乾
燥し、第1絶縁層の乾燥皮膜を研磨あるいは研削するこ
とで第1導体パターンのビア部を露出させ、焼成する請
求項1に記載のセラミック多層基板の製造方法であり、
同層の導体パターン間だけでなく第1及び第2導体パタ
ーン間の気泡の存在による絶縁不良を抑制し、その結果
としてセラミック多層基板としての信頼性が向上すると
いう作用を有する。
According to a third aspect of the invention, in the step (g), a first insulating layer is formed by printing on the entire surface of at least the first conductor pattern, air bubbles are removed from the first insulating layer, and then dried. The method for manufacturing a ceramic multilayer substrate according to claim 1, wherein the via portion of the first conductor pattern is exposed by polishing or grinding the dry film of the first insulating layer, and firing.
Insulation defects due to the presence of bubbles not only between the conductor patterns of the same layer but also between the first and second conductor patterns are suppressed, and as a result, the reliability of the ceramic multilayer substrate is improved.

【0010】請求項4に記載の発明は、工程(g)で
は、少なくとも第1導体パターンの上に第1絶縁層を全
面に印刷形成し、第1絶縁層から気泡を除去してから乾
燥し、焼成後に第1絶縁層を研磨あるいは研削すること
で、第1導体パターンのビア部を露出させる請求項1に
記載のセラミック多層基板の製造方法であり、ビアサイ
ズ、ビアピッチが小さくなっても高密度にビア露出が可
能であり、ビアの上面と絶縁層の表面が同一で平坦化が
でき、さらに第1絶縁層とビア間に気泡が残らないため
絶縁性にも優れ、2層目以降の凹版転写が高歩留まりで
可能であり、信頼性も優れるという作用を有する。
According to a fourth aspect of the present invention, in the step (g), a first insulating layer is formed by printing on the entire surface of at least the first conductor pattern, air bubbles are removed from the first insulating layer, and then dried. The method for manufacturing a ceramic multilayer substrate according to claim 1, wherein the via portion of the first conductor pattern is exposed by polishing or grinding the first insulating layer after firing, and the high density is achieved even if the via size and the via pitch are reduced. Since the via can be exposed, the top surface of the via and the surface of the insulating layer are the same and can be flattened. Furthermore, since no bubbles remain between the first insulating layer and the via, excellent insulative properties are achieved. The transfer can be performed with a high yield and the reliability is excellent.

【0011】請求項5に記載の発明は、工程(g)で
は、少なくとも第1導体パターンの上に第1絶縁層を全
面に印刷形成し、第1絶縁層から気泡を除去してから乾
燥し、第1絶縁層の乾燥皮膜を研磨あるいは研削するこ
とで第1導体パターンのビア部を露出させ、焼成した後
で再び研磨あるいは研削する請求項1に記載のセラミッ
ク多層基板の製造方法であり、高密度にビア露出が可能
であり、ビアの上面と絶縁層の表面の高さが同一面で平
坦化加工が容易なため低コストで製造でき、さらに絶縁
層とビア間に気泡が残らないため絶縁性にも優れ、2層
目以降の凹版転写が高歩留まりで可能であり、信頼性も
優れるという作用を有する。
According to a fifth aspect of the present invention, in the step (g), a first insulating layer is printed on the entire surface at least on the first conductor pattern, air bubbles are removed from the first insulating layer, and then dried. The method for producing a ceramic multilayer substrate according to claim 1, wherein the via portion of the first conductor pattern is exposed by polishing or grinding the dry film of the first insulating layer, and after firing, polishing or grinding is performed again. Since the vias can be exposed at a high density, the top surface of the via and the surface of the insulating layer are on the same level, and the flattening process is easy, so it can be manufactured at low cost, and no bubbles remain between the insulating layer and the via. It also has excellent insulating properties and enables intaglio transfer from the second layer onward with a high yield, and also has excellent reliability.

【0012】請求項6に記載の発明は、セラミック基板
の一部に誘電体層を印刷形成し、誘電体層から気泡を除
去してから乾燥する請求項1に記載のセラミック多層基
板の製造方法であり、誘電体層を形成することにより電
源ノイズの低減に効果があり、更に誘電体層とビア間に
気泡が残らないため絶縁性にも優れ、高歩留まりで信頼
性も優れるという作用を有する。
According to a sixth aspect of the present invention, there is provided a method for producing a ceramic multilayer substrate according to the first aspect, in which a dielectric layer is formed by printing on a part of the ceramic substrate, air bubbles are removed from the dielectric layer, and then drying is performed. The formation of the dielectric layer has the effect of reducing power supply noise, and also has the effect of excellent insulation due to the absence of air bubbles between the dielectric layer and the via, high yield, and excellent reliability. .

【0013】請求項7に記載の発明は、工程(e)にお
いて、凹版及びセラミック基板とプレスの間に圧縮空気
によって加圧した請求項1に記載のセラミック多層基板
の製造方法であり、凹版とセラミック基板に加える圧力
をプレス本体からの直接加圧ではなく、圧縮空気により
凹版面とセラミック基板面を加圧するので、基板の厚み
ムラがあっても圧力分布が均一化され、セラミック基板
の破損や導体パターンの転写不良が極めて少なくなると
いう作用を有する。
The invention according to claim 7 is the method for producing a ceramic multilayer substrate according to claim 1, wherein in the step (e), pressure is applied by compressed air between the intaglio and the ceramic substrate and the press. The pressure applied to the ceramic substrate is not directly applied from the press body, but it is applied to the intaglio surface and the ceramic substrate surface with compressed air, so that even if there is unevenness in the thickness of the substrate, the pressure distribution is made uniform and damage to the ceramic substrate This has the effect of significantly reducing transfer defects of the conductor pattern.

【0014】請求項8に記載の発明は、可とう性樹脂基
材は、その弾性率が500kg/cm2以上である請求
項1に記載のセラミック多層基板の製造方法であり、可
とう性樹脂基材を弾性率の高いものにしたので、凹版の
溝間隔が狭いパターンにおいてもスキージの応力による
溝の変形が起こりにくいため凹版寿命が非常に延び、そ
の結果、生産コストの低減に大きな効果を得ると同時
に、溝の変形が小さいため凹版表面の導体残渣も少なく
パターン間のショート不良も低減できるという作用を有
する。
The invention according to claim 8 is the method for producing a ceramic multilayer substrate according to claim 1, wherein the flexible resin substrate has an elastic modulus of 500 kg / cm 2 or more. Since the base material has a high elastic modulus, even if the groove spacing of the intaglio is narrow, deformation of the grooves due to the stress of the squeegee is unlikely to occur, so the life of the intaglio is greatly extended, and as a result, it is greatly effective in reducing the production cost. At the same time, since the deformation of the groove is small, the conductor residue on the surface of the intaglio plate is small, and the short circuit defect between patterns can be reduced.

【0015】[0015]

【発明の実施の形態】以下、本発明のセラミック多層基
板の製造方法について実施の形態および図面を用いて説
明する。
BEST MODE FOR CARRYING OUT THE INVENTION A method for manufacturing a ceramic multilayer substrate according to the present invention will be described below with reference to embodiments and drawings.

【0016】(実施の形態1)本実施の形態1および図
1〜図9により請求項1,2,7,8に記載の発明を説
明する。
(Embodiment 1) The invention described in claims 1, 2, 7 and 8 will be described with reference to the present embodiment 1 and FIGS.

【0017】本実施の形態1のセラミック多層基板は、
図1に示すとおり、セラミック基板2の上に導体ライン
幅を10μm、ライン間隔を20μm、導体膜厚は焼成
後で10μmにした第1導体パターン3を有し、またこ
の第1導体パターン3は径50μmのビア11を有して
いる。この第1導体パターン3の上には第1絶縁層21
を有し、更にその上には第2導体パターン4を有し、こ
の第2導体パターン4はビア11と電気的に接続されて
いる。
The ceramic multilayer substrate according to the first embodiment is
As shown in FIG. 1, there is a first conductor pattern 3 on a ceramic substrate 2 having a conductor line width of 10 μm, a line interval of 20 μm, and a conductor film thickness of 10 μm after firing. It has a via 11 having a diameter of 50 μm. A first insulating layer 21 is formed on the first conductor pattern 3.
And a second conductor pattern 4 further thereon, and the second conductor pattern 4 is electrically connected to the via 11.

【0018】続いて、本実施の形態1の製造方法を工程
順に説明する。まず、第1導体パターン3は凹版転写印
刷によって製造される。図2において、使用される凹版
40は材料として厚さ125μmの可とう性樹脂基材で
あるポリイミドフィルムを用いた。そして、エキシマレ
ーザ装置を用いて紫外線領域の波長248nmのレーザ
ビームをこのポリイミドフィルムに照射し所望の導体パ
ターンに対応した形状の第1の溝12を形成した。すな
わち、レーザビームで照射されたポリイミドは光化学反
応で分解されるため第1導体パターン3のラインに相当
する第1の溝12がポリイミドフィルムに形成される。
本実施の形態1では、溝12の幅を12μm、溝12の
深さを16μmとした。次に、第1導体パターン3のビ
ア11に対応するパターンで第2の溝13を前記同様エ
キシマレーザ装置を用いて第1の溝12に形成した。第
2の溝13の最深部の径は65μm、溝深さは90μm
とした。
Next, the manufacturing method of the first embodiment will be described in the order of steps. First, the first conductor pattern 3 is manufactured by intaglio transfer printing. In FIG. 2, the intaglio 40 used was a polyimide film, which was a flexible resin substrate having a thickness of 125 μm, as a material. Then, the polyimide film was irradiated with a laser beam having a wavelength of 248 nm in the ultraviolet region using an excimer laser device to form the first groove 12 having a shape corresponding to a desired conductor pattern. That is, since the polyimide irradiated with the laser beam is decomposed by the photochemical reaction, the first groove 12 corresponding to the line of the first conductor pattern 3 is formed in the polyimide film.
In the first embodiment, the width of the groove 12 is 12 μm and the depth of the groove 12 is 16 μm. Next, a second groove 13 having a pattern corresponding to the via 11 of the first conductor pattern 3 was formed in the first groove 12 using the same excimer laser device as described above. The diameter of the deepest part of the second groove 13 is 65 μm, and the groove depth is 90 μm.
And

【0019】可とう性樹脂基材として、溝12,13を
形成する方法としてエキシマレーザを用いる場合は、光
化学反応で分解される材料であれば用いることが可能で
あり、ポリイミドの他にポリエチレンテレフタレート
や、ポリエーテルイミド、アラミドなども使用できる。
さて、凹版40の溝12,13がファインパターンにな
るにつれて以下の問題が生ずる。すなわち、図2に示す
ように溝12,13に導体ペースト42を充填するのに
スキージ41を用いるが、その摺動により凹版40の表
面の磨耗及び上記溝12,13の変形が発生し、セラミ
ック多層基板としての信頼性が低下する。しかし、弾性
率が500kg/cm2以上の可とう性樹脂基材を用い
ることにより、溝12,13の変形やその表面の磨耗が
大幅に低減できる。
When an excimer laser is used as the method for forming the grooves 12 and 13 as the flexible resin base material, any material that can be decomposed by a photochemical reaction can be used. In addition to polyimide, polyethylene terephthalate can be used. Also, polyetherimide, aramid, etc. can be used.
Now, as the grooves 12 and 13 of the intaglio 40 become finer patterns, the following problems occur. That is, as shown in FIG. 2, a squeegee 41 is used to fill the grooves 12 and 13 with the conductor paste 42, but the sliding causes abrasion of the surface of the intaglio 40 and deformation of the grooves 12 and 13, and the ceramic The reliability as a multi-layer substrate decreases. However, by using a flexible resin base material having an elastic modulus of 500 kg / cm 2 or more, deformation of the grooves 12 and 13 and abrasion of the surface thereof can be significantly reduced.

【0020】本実施の形態1では弾性率930kg/c
2のポリイミドフィルムと弾性率1500kg/cm2
のアラミドフィルムを使用したが100回使用しても溝
の変形は全くなかった。これに対して従来の弾性率50
0kg/cm2未満のポリイミドフィルムは本設計のパ
ターンの場合では、溝間隔が18μmと非常に狭いパタ
ーンのため20回の使用で溝の変形と破損があって使用
不可となった。
In the first embodiment, the elastic modulus is 930 kg / c.
m 2 polyimide film and elastic modulus 1500 kg / cm 2
The aramid film was used, but the groove was not deformed at all even after 100 times of use. On the other hand, the conventional elastic modulus is 50
In the case of the pattern of the present design, the polyimide film of less than 0 kg / cm 2 has a very narrow groove interval of 18 μm, and therefore the groove is deformed and damaged after 20 times of use, so that it cannot be used.

【0021】さて、本実施の形態1では溝12,13の
中に充填されて転写される導体ペースト42とポリイミ
ドフィルムとの剥離性を高めることを目的として凹版4
0の表面、特に溝12,13の表面に剥離層(図示せ
ず)を形成した。剥離層はフッ化炭素系単分子膜を使用
した。
In the first embodiment, the intaglio 4 is intended to enhance the peelability between the conductor film 42 filled in the grooves 12 and 13 and transferred and the polyimide film.
A peeling layer (not shown) was formed on the surface of No. 0, especially on the surfaces of the grooves 12 and 13. A fluorocarbon monolayer was used for the release layer.

【0022】次に、剥離層が形成された凹版40の表面
に、導体ペースト42としてAgペーストを塗布する。
そして塗布後の凹版40の表面をスキージ41で掻くこ
とによって、凹版40表面の余分なAgペーストを除去
するとともに、溝12,13の中にAgペーストを充分
に充填する。
Next, an Ag paste is applied as the conductor paste 42 on the surface of the intaglio plate 40 on which the release layer is formed.
Then, the surplus Ag paste on the surface of the intaglio plate 40 is removed by scraping the surface of the intaglio plate 40 after coating with a squeegee 41, and the grooves 12 and 13 are sufficiently filled with the Ag paste.

【0023】凹版40に導体ペースト42を充填する時
に、特に溝12,13の幅が狭くなったり、第2の溝1
3のように深くなってくると、図3(a)に示すように
気泡8が残存しやすくなる。そこで本実施の形態1では
真空装置に導体ペースト42の充填された凹版40を入
れて脱泡し、再度スキージ41で凹版40の表面を掻く
ことによって図3(b)のように気泡8のない導体ペー
スト42の充填とした。
When the intaglio 40 is filled with the conductive paste 42, the widths of the grooves 12 and 13 are particularly narrowed or the second groove 1 is filled.
As shown in FIG. 3, the bubbles 8 tend to remain as shown in FIG. 3 (a). Therefore, in the first embodiment, the intaglio plate 40 filled with the conductor paste 42 is put in a vacuum device to defoam, and the surface of the intaglio plate 40 is scratched again with the squeegee 41 to eliminate bubbles 8 as shown in FIG. 3B. The conductor paste 42 was filled.

【0024】充填されたAgペーストは、凹版40とと
もに乾燥機を用いて乾燥させて、Agペースト中の有機
溶剤を蒸発させる。そのため、有機溶剤の蒸発分に相当
するだけ、溝12,13の内部に充填されているAgペ
ーストの体積が減少する。そこでこの体積減少分を補う
ために、Agペーストの充填工程及び乾燥工程を再度繰
り返す。この繰り返しによって充填されているAgペー
ストの乾燥後の厚さを溝12,13の深さとほぼ同等に
することができる。本実施の形態1では3回の充填・脱
泡・乾燥を繰り返した。
The filled Ag paste is dried together with the intaglio plate 40 using a drier to evaporate the organic solvent in the Ag paste. Therefore, the volume of the Ag paste filled in the grooves 12 and 13 is reduced by the amount corresponding to the evaporation of the organic solvent. Therefore, in order to compensate for this volume reduction, the step of filling the Ag paste and the step of drying are repeated again. By repeating this, the thickness of the Ag paste filled after drying can be made substantially equal to the depth of the grooves 12 and 13. In the first embodiment, filling, defoaming and drying were repeated 3 times.

【0025】次に凹版40表面において、溝12,13
以外の部分に付着している導体ペースト残渣9を除去す
るために、図3(c)に示すように例えば繊維径1〜2
μmの超極細繊維の布30をワイピングスキージ31に
取り付けてワイピングする。ここで導体ペースト残渣9
のAg粉は粒径約2μm以下であり、通常の布の繊維径
は約15μmであるため上記Ag粉を完全に除去するの
が困難である。したがって、ワイピングに布を用いる場
合、その繊維径は2μmであることが望ましい。これに
よって図3(d)のように、凹版40表面はクリーニン
グされて、溝間のショートの原因となるAg粉の除去を
した。
Next, on the surface of the intaglio plate 40, grooves 12, 13 are formed.
In order to remove the conductor paste residue 9 adhering to the other parts, for example, as shown in FIG.
A micron ultrafine fiber cloth 30 is attached to a wiping squeegee 31 and wiped. Conductor paste residue 9
The particle size of the Ag powder is about 2 μm or less, and the fiber diameter of a normal cloth is about 15 μm, so it is difficult to completely remove the Ag powder. Therefore, when a cloth is used for wiping, the fiber diameter is preferably 2 μm. As a result, as shown in FIG. 3D, the surface of the intaglio plate 40 was cleaned to remove Ag powder that causes a short circuit between the grooves.

【0026】一方、セラミック基板2は、図4に示すよ
うにスルーホール7にスクリーン印刷により導体ペース
トを充填・乾燥・焼成した。なお、導体ペーストとして
Ag―Pdを用いた。
On the other hand, in the ceramic substrate 2, as shown in FIG. 4, the through holes 7 were filled with a conductive paste by screen printing, dried and fired. Note that Ag-Pd was used as the conductor paste.

【0027】続いて、セラミック基板2上に導体パター
ンが転写されるように、熱可塑性樹脂よりなる接着層4
4をセラミック基板2に形成した。この形成方法として
は熱可塑性樹脂であるポリビニールブチラール樹脂(以
下PVBと略記)を溶解したトルエン、アセトン、アル
コールの混合液をセラミック基板2の表面にディップ法
によって塗布し、その後乾燥する方法を用いた。これに
よって、セラミック基板2の表面全体に厚さ5μmのP
VB層が接着層44として形成される。次に図5(a)
に示すように、凹版40の溝12,13の形成面と接着
層44とを対向させ、凹版40とセラミック基板2とを
加熱・加圧して貼り合わせる。
Then, an adhesive layer 4 made of a thermoplastic resin so that the conductor pattern is transferred onto the ceramic substrate 2.
4 was formed on the ceramic substrate 2. As a forming method, a method of applying a mixed solution of toluene, acetone, and alcohol in which a polyvinyl butyral resin (hereinafter abbreviated as PVB), which is a thermoplastic resin, is applied to the surface of the ceramic substrate 2 by a dip method, and then drying is used. I was there. As a result, a P layer having a thickness of 5 μm is formed on the entire surface of the ceramic substrate 2.
The VB layer is formed as the adhesive layer 44. Next, FIG. 5 (a)
As shown in, the surface of the intaglio 40 on which the grooves 12 and 13 are formed and the adhesive layer 44 are opposed to each other, and the intaglio 40 and the ceramic substrate 2 are heated and pressed to bond them together.

【0028】貼り合わせ工程の温度は150℃とした。
これは使用する熱可塑性樹脂すなわち、PVBのガラス
転移点よりも約30℃程高い温度であり、この時の導体
パターンの転写性が良好であることを確認した。
The temperature of the bonding step was 150 ° C.
This was a temperature about 30 ° C. higher than the glass transition point of the thermoplastic resin used, that is, PVB, and it was confirmed that the transferability of the conductor pattern at this time was good.

【0029】又、他の貼り合わせ方法を図5(b)に示
す。図5(b)では接着層44の形成されたセラミック
基板2とその外周部にセラミック基板2とほぼ同じ材厚
のスペーサ36を設けて、凹版40とフィルム46で挟
み込み、それを加圧プレート37で上下から挟み込む。
この加圧プレート37には外周部にゴム質でできた耐熱
性のOリング38が付いており、更に加圧プレート37
の中央部はセラミック基板2の面に当たらないように切
り欠き部39を設けている。この加圧プレート37はプ
レス治具45によって加熱・加圧され、続いて加圧プレ
ート37に圧縮空気35が送り込まれて凹版40とセラ
ミック基板2との間で加圧されることになる。この貼り
合わせの時は、圧縮空気35によってやや熱伝導率が低
下するために、ヒーター温度を170℃とした。これに
より基板のワレも少なく、転写性の良い事を確認した。
Another bonding method is shown in FIG. 5 (b). In FIG. 5B, the ceramic substrate 2 on which the adhesive layer 44 is formed and the spacer 36 having substantially the same material thickness as the ceramic substrate 2 are provided on the outer peripheral portion of the ceramic substrate 2 and the spacer 36 is sandwiched between the intaglio plate 40 and the film 46, and the pressure plate 37 is used. Insert it from above and below.
The pressure plate 37 is provided with a heat-resistant O-ring 38 made of rubber on the outer periphery.
A notch 39 is provided in the central portion of so as not to hit the surface of the ceramic substrate 2. The pressure plate 37 is heated and pressed by the press jig 45, and then the compressed air 35 is sent to the pressure plate 37 to be pressed between the intaglio 40 and the ceramic substrate 2. At the time of this bonding, the heater temperature was set to 170 ° C. because the compressed air 35 slightly lowers the thermal conductivity. As a result, it was confirmed that the substrate did not crack and the transferability was good.

【0030】次に、転写工程として、図6に示すように
貼り合わせられた凹版40とセラミック基板2の温度を
室温まで下げてから凹版40をセラミック基板2から剥
離させ、第1導体パターン3の乾燥済み導体ペースト4
3の転写を行う。この時凹版40はフレキシブル性に富
んでいるため、凹版40を90°以上の角度に曲げるこ
とが可能である。この結果、凹版40を容易に剥離する
ことができる。
Next, as a transfer step, the temperature of the intaglio 40 and the ceramic substrate 2 bonded as shown in FIG. 6 is lowered to room temperature, and then the intaglio 40 is peeled from the ceramic substrate 2 to form the first conductor pattern 3. Dried conductor paste 4
3 is transferred. At this time, since the intaglio 40 is highly flexible, the intaglio 40 can be bent at an angle of 90 ° or more. As a result, the intaglio plate 40 can be easily peeled off.

【0031】次に、上記のように乾燥済み導体ペースト
43が転写されたセラミック基板2をピーク温度850
℃の温度プロフィールの下で焼成する。焼成の対象にな
るセラミック基板2は接着層44を介して導体パターン
が形成されているので、焼成条件の設定によっては接着
層44から燃焼ガスが勢い良く発生して、導体パターン
の不良の原因になる剥離や変形が生じることがある。そ
のような不具合の発生を防ぐためには、接着層44の燃
焼が開始されてから終了するまでの温度に相当する20
0℃〜500℃の間の昇温時の温度勾配を200℃/H
r以下にすることが望ましい。
Next, the ceramic substrate 2 to which the dried conductor paste 43 has been transferred as described above is subjected to the peak temperature 850.
Bake under a temperature profile of ° C. Since the conductor pattern is formed on the ceramic substrate 2 to be fired through the adhesive layer 44, combustion gas is vigorously generated from the adhesive layer 44 depending on the setting of firing conditions, which may cause a defect in the conductor pattern. Peeling and deformation may occur. In order to prevent the occurrence of such a problem, the temperature corresponding to the temperature from the start to the end of the burning of the adhesive layer 44 is 20.
The temperature gradient during the temperature increase from 0 ° C to 500 ° C is set to 200 ° C / H.
It is desirable to be r or less.

【0032】以上の工程により、第1導体パターン3が
形成され、最小ライン幅10μm、最小ライン間隔20
μm、焼成後の導体膜厚10μm、ビア径50μm、ビ
ア高さ60μmの図7(a)に示すものが得られた。溝
12,13の寸法よりも小さくなったのは、導体材料が
焼成によって収縮したからである。さてここで導体パタ
ーン間に非常に微細な飛散した導体粉19が発見され
た。この導体粉19は第1導体パターン3が焼成される
時に導体ペースト中のバインダーと共に飛散したもので
あり、導体パターンがファイン化されるにしたがい絶縁
性の低下を招きやすくなる。そこでこの飛散した導体粉
19を除去するために化学的に湿式エッチング処理を施
した。
Through the above steps, the first conductor pattern 3 is formed, the minimum line width is 10 μm, and the minimum line interval is 20.
7 μm, a conductor film thickness after firing of 10 μm, a via diameter of 50 μm, and a via height of 60 μm were obtained. The size of the grooves 12 and 13 was smaller than that of the grooves 12 and 13 because the conductor material shrank due to firing. Now, very fine scattered conductor powder 19 was found between the conductor patterns. The conductor powder 19 scatters together with the binder in the conductor paste when the first conductor pattern 3 is fired, and the insulation property is likely to be lowered as the conductor pattern is made finer. Then, in order to remove the scattered conductor powder 19, a wet etching process is chemically performed.

【0033】その方法は硝酸を30%濃度に希釈し、そ
の硝酸溶液に第1導体パターン3の形成されたセラミッ
ク基板2を常温にて30秒程浸漬し、次に純水で洗浄し
硝酸及び生成された硝酸銀を除去した。この工程により
飛散した導体粉19は図7(b)に示すように完全に除
去することができた。
The method is to dilute nitric acid to a concentration of 30%, immerse the ceramic substrate 2 on which the first conductor pattern 3 is formed in the nitric acid solution at room temperature for about 30 seconds, and then wash with pure water to remove nitric acid and nitric acid. The produced silver nitrate was removed. The conductor powder 19 scattered by this step could be completely removed as shown in FIG.

【0034】その結果、第1導体パターン3のパターン
間の絶縁抵抗が100KΩ程度から1GΩ以上へ改善さ
れ、加えて、第1導体パターン3の電気抵抗は、最大線
長部分で0.4Ω、導体の面積抵抗値は3.5mΩと非
常に小さい導体抵抗にすることができた。
As a result, the insulation resistance between the patterns of the first conductor pattern 3 is improved from about 100 KΩ to 1 GΩ or more. In addition, the electric resistance of the first conductor pattern 3 is 0.4 Ω at the maximum line length, The area resistance value of was as low as 3.5 mΩ, which was a very small conductor resistance.

【0035】次に、図8(a)に示すように、第1導体
パターン3の形成されたセラミック基板2に第1絶縁層
21をスクリーン印刷法により印刷した。この材料とし
てセラミック基板2とほぼ同じ熱膨張係数を持った結晶
化ガラスをペースト化したものを用いた。第1絶縁層2
1は第1導体パターン3のパターン間隔が20μmと狭
く、更にその膜厚が10μmと厚いために絶縁層の気泡
26が残存しやすくなっている。そこで絶縁層の気泡2
6の除去を行う。すなわち、圧力容器にセラミック基板
2を入れ圧縮空気を注入し、圧力5Kg/cm2で10
分間の加圧を行うことにより絶縁層の気泡26を除去す
ることができる。また、絶縁層の気泡26の除去の別の
方法としては、凹版40への導体ペースト42の充填時
に発生する気泡8の除去方法を利用することも可能であ
る。続いてこの第1絶縁層21を乾燥し焼成した。
Next, as shown in FIG. 8A, the first insulating layer 21 was printed on the ceramic substrate 2 having the first conductor pattern 3 formed thereon by a screen printing method. As this material, a paste of crystallized glass having substantially the same thermal expansion coefficient as that of the ceramic substrate 2 was used. First insulating layer 2
In No. 1, the pattern interval of the first conductor pattern 3 is as narrow as 20 μm, and the film thickness thereof is as thick as 10 μm, so that the bubbles 26 of the insulating layer easily remain. Therefore, the bubbles 2 in the insulating layer
6 is removed. That is, the ceramic substrate 2 is placed in a pressure vessel, compressed air is injected, and a pressure of 5 Kg / cm 2 is applied for 10 seconds.
The air bubbles 26 in the insulating layer can be removed by applying pressure for a minute. As another method for removing the bubbles 26 in the insulating layer, it is also possible to use a method for removing the bubbles 8 generated when the conductive paste 42 is filled in the intaglio 40. Then, the first insulating layer 21 was dried and fired.

【0036】次に、第2導体パターン4の形成は、図9
に示すように、第1絶縁層21の上にスクリーン印刷法
によってL/S=100μm/100μmのルールにて
印刷し焼成することによって形成した。第2導体パター
ン4と第1導体パターン3はビア11を介して電気的に
接続されている。
Next, the formation of the second conductor pattern 4 is performed as shown in FIG.
As shown in FIG. 5, the first insulating layer 21 was formed by screen printing according to the rule of L / S = 100 μm / 100 μm and baking. The second conductor pattern 4 and the first conductor pattern 3 are electrically connected via the via 11.

【0037】以上の製造方法により、導体パターン間の
絶縁抵抗が高く、導体パターン間のショート不良も少な
く製造歩留まりの高い、また信頼性の高いセラミック多
層基板が得られる。
By the above manufacturing method, it is possible to obtain a highly reliable ceramic multilayer substrate having a high insulation resistance between conductor patterns, a short circuit defect between conductor patterns, a high manufacturing yield, and a high manufacturing yield.

【0038】加えて、貼り合わせ工程において、圧縮空
気圧によって凹版面とセラミック基板2面を加圧するの
で、基板の厚みムラがあっても圧力分布が均一化され、
セラミック基板2の破損や微細な導体パターンの転写不
良を少なくすることができる。
In addition, since the intaglio surface and the surface of the ceramic substrate 2 are pressed by compressed air pressure in the bonding step, the pressure distribution is made uniform even if the thickness of the substrate is uneven.
It is possible to reduce breakage of the ceramic substrate 2 and transfer failure of a fine conductor pattern.

【0039】さらに、可とう性樹脂基材として、弾性率
を500Kg/cm2以上の高いものにしたので、凹版
の溝間隔が極めて狭いパターンにおいても溝の変形が起
こり難く、凹版寿命が非常に延び、その結果、生産コス
トを低くすることができる。
Furthermore, since the elastic resin base material has a high elastic modulus of 500 kg / cm 2 or more, even in a pattern in which the groove spacing of the intaglio is extremely narrow, the grooves are unlikely to be deformed and the intaglio life is very long. As a result, the production cost can be reduced.

【0040】(実施の形態2)本実施の形態2および図
10(a)〜(e)により請求項3に記載の発明を説明
する。図10(a)〜(e)は本実施の形態2の製造工
程を示す部分断面図である。
(Embodiment 2) The invention according to claim 3 will be described with reference to Embodiment 2 and FIGS. 10 (a) to 10 (e). 10A to 10E are partial cross-sectional views showing the manufacturing process of the second embodiment.

【0041】まず、図10(a)に示すように、第1導
体パターン3を形成する工程までは、実施の形態1と全
く同じ工程とした。
First, as shown in FIG. 10A, the steps up to the step of forming the first conductor pattern 3 were exactly the same as those of the first embodiment.

【0042】次に、第1導体パターン3上に形成する第
1絶縁層21の形成は図10(b)に示すようにビア1
1の上も全て印刷するようにスクリーン印刷によって形
成した。第1絶縁層21は実施の形態1と同様に気泡を
除去し、乾燥した後に図10(c)に示すようにビア1
1が数μm削られるまで、研削機にて研削し平坦化し
た。この工程において、ビア11の上面は全て第1絶縁
層21から露出している。
Next, formation of the first insulating layer 21 formed on the first conductor pattern 3 is performed by using the via 1 as shown in FIG. 10B.
It was formed by screen printing so that all of the above 1 was also printed. As in the first embodiment, the first insulating layer 21 removes bubbles and is dried, and then the via 1 is formed as shown in FIG.
1 was ground by a grinding machine until flattened by several μm. In this step, the entire upper surface of the via 11 is exposed from the first insulating layer 21.

【0043】次に、この状態でピーク温度850℃の温
度プロフィールのもとで焼成した。焼成すると、図10
(d)に示すように、第1絶縁層21は焼成による体積
収縮により膜厚が薄くなり、相対的にビア11が6μm
程度突き出た形となる。
Next, in this state, firing was performed under a temperature profile with a peak temperature of 850 ° C. When fired, FIG.
As shown in (d), the film thickness of the first insulating layer 21 becomes thin due to volume contraction due to firing, and the via 11 is relatively 6 μm thick.
It becomes a projecting shape.

【0044】次に、第2導体パターン4の形成は、図1
0(e)に示すように、第1絶縁層21の上にスクリー
ン印刷法によってL/S=100μm/100μmのル
ールにて印刷し焼成することによってセラミック多層基
板を形成した。第2導体パターン4と第1導体パターン
3はビア11を介して電気的に接続されている。
Next, the formation of the second conductor pattern 4 is performed as shown in FIG.
As shown in 0 (e), a ceramic multilayer substrate was formed on the first insulating layer 21 by screen printing according to the rule of L / S = 100 μm / 100 μm and firing. The second conductor pattern 4 and the first conductor pattern 3 are electrically connected via the via 11.

【0045】本実施の形態2が実施の形態1と異なる点
はビア11の上面にも第1絶縁層21を形成し、その後
研削にてビア11の上面を露出させる点であり、以下に
示す効果を有する。
The difference between the second embodiment and the first embodiment is that the first insulating layer 21 is formed on the upper surface of the via 11 and then the upper surface of the via 11 is exposed by grinding, which will be described below. Have an effect.

【0046】すなわち、第1導体パターン3のビアサイ
ズ及びビアピッチが小さくなるに従って、第1絶縁層2
1はスクリーン印刷によってビア部の上のみを印刷しな
いパターンで形成することは精度上非常に困難になって
くる。しかし、本実施の形態2の手段によれば、第1導
体パターン3で形成可能なビア11であれば、正確にビ
ア11の露出が可能となるので、実施の形態1よりも一
層高密度の配線パターン及びセラミック多層基板が得ら
れることになる。また、第1絶縁層21は気泡を完全に
除去してから焼成しているので、導体パターン間の絶縁
性が高くなり信頼性の高いセラミック多層基板を得るこ
とができる。
That is, as the via size and via pitch of the first conductor pattern 3 become smaller, the first insulating layer 2 becomes smaller.
In No. 1, it is extremely difficult to form a pattern in which only the via portion is not printed by screen printing in terms of accuracy. However, according to the means of the second embodiment, the vias 11 that can be formed by the first conductor pattern 3 can be accurately exposed. Therefore, the density of the vias 11 is higher than that of the first embodiment. A wiring pattern and a ceramic multilayer substrate will be obtained. In addition, since the first insulating layer 21 is fired after completely removing bubbles, the insulating property between the conductor patterns is enhanced and a highly reliable ceramic multilayer substrate can be obtained.

【0047】(実施の形態3)本実施の形態3および図
11(a)〜(d)により請求項4に記載の発明を説明
する。図11(a)〜(d)は本実施の形態3の製造工
程を示す部分断面図である。
(Embodiment 3) The invention according to claim 4 will be described with reference to this Embodiment 3 and FIGS. 11 (a) to 11 (d). 11A to 11D are partial cross-sectional views showing the manufacturing process of the third embodiment.

【0048】まず、図11(a)に示すように、第1導
体パターン3を形成する工程までは、実施の形態1と全
く同じ工程とした。
First, as shown in FIG. 11A, the steps up to the step of forming the first conductor pattern 3 were exactly the same as those of the first embodiment.

【0049】次に、第1導体パターン3上に形成する第
1絶縁層21の形成は図11(b)に示すようにビア1
1の上も全て印刷するようにスクリーン印刷によって形
成した。第1絶縁層21は実施の形態1と同様に気泡を
除去し、乾燥してからピーク温度850℃の温度プロフ
ィールのもとで焼成した。その後、図11(c)に示す
ように研磨機にて焼成された第1絶縁層27を研磨し、
焼成された第1絶縁層27から全てのビア11が完全に
露出するまで研磨することによって焼成された第1絶縁
層27の表面を平坦化した。
Next, formation of the first insulating layer 21 formed on the first conductor pattern 3 is performed by using the via 1 as shown in FIG. 11B.
It was formed by screen printing so that all of the above 1 was also printed. As in the first embodiment, the first insulating layer 21 was defoamed, dried, and then fired under a temperature profile with a peak temperature of 850 ° C. Then, as shown in FIG. 11 (c), the first insulating layer 27 baked by a polishing machine is polished,
The surface of the fired first insulating layer 27 was planarized by polishing the fired first insulating layer 27 until all the vias 11 were completely exposed.

【0050】次に、図11(c)の工程で得られた基板
の表面に接着層を塗布し、続いて第1導体パターン3の
形成工程と全く同様の工程により第2導体パターン4に
対応した溝を有する凹版を作成し、これを用いて転写形
成することにより図11(d)に示すような第2導体パ
ターン4を形成した。この第2導体パターン4の配線ル
ールも第1導体パターン3の配線ルールと全く同じもの
とした。またこの第2導体パターン4も微細なパターン
であるため、第1導体パターン3と同様に硝酸溶液でエ
ッチングし、導体パターン間に飛散した導体粉9を除去
した。
Next, an adhesive layer is applied to the surface of the substrate obtained in the step of FIG. 11C, and then the second conductor pattern 4 is processed by the same step as the step of forming the first conductor pattern 3. An intaglio plate having the above-described groove was formed, and transfer formation was performed using the intaglio plate to form the second conductor pattern 4 as shown in FIG. 11D. The wiring rule of the second conductor pattern 4 is also the same as the wiring rule of the first conductor pattern 3. Since this second conductor pattern 4 is also a fine pattern, it was etched with a nitric acid solution like the first conductor pattern 3 to remove the conductor powder 9 scattered between the conductor patterns.

【0051】本実施の形態3が実施の形態2と異なる点
は第1絶縁層21を焼成した後平坦化する点であり、以
下の利点を有する。すなわち、ビア11の上面と第1絶
縁層21の表面が同一面であり、かつ、平坦化について
も実施の形態2よりも優れたものになっているので、第
2導体パターン4の形成方法としてスクリーン印刷だけ
でなく凹版による転写も用いることができ、その結果、
実施の形態2よりも一層高密度の配線パターンを有する
セラミック多層基板を得ることができる。又第2導体パ
ターン4も第1導体パターン3と同様に微細パターンで
あるが、硝酸溶液で飛散した導体粉9をエッチングによ
り除去されるため、導体パターン間の絶縁抵抗が高くな
り、その結果セラミック多層基板としての信頼性が向上
する作用を有する。
The third embodiment differs from the second embodiment in that the first insulating layer 21 is baked and then flattened, and has the following advantages. That is, the upper surface of the via 11 and the surface of the first insulating layer 21 are on the same plane, and the planarization is also superior to that of the second embodiment. Not only screen printing but also intaglio transfer can be used, resulting in
It is possible to obtain a ceramic multilayer substrate having a wiring pattern of higher density than that of the second embodiment. The second conductor pattern 4 is also a fine pattern similar to the first conductor pattern 3, but since the conductor powder 9 scattered by the nitric acid solution is removed by etching, the insulation resistance between the conductor patterns becomes high, and as a result, the ceramics. It has the effect of improving reliability as a multilayer substrate.

【0052】(実施の形態4)本実施の形態4および図
12(a)〜(f)により請求項5に記載の発明を説明
する。図12(a)〜(f)は本実施の形態4の製造工
程を示す部分断面図である。
(Embodiment 4) The invention according to claim 5 will be described with reference to Embodiment 4 and FIGS. 12 (a) to 12 (f). 12A to 12F are partial cross-sectional views showing the manufacturing process of the fourth embodiment.

【0053】図12(a)〜(d)は図10(a)〜
(d)に対応しているように、第1絶縁層21の形成・
焼成までは全く同じ工程とした。従って、図12(d)
に示すように、ビア11は焼成された第1絶縁層27か
ら相対的に6μm程度突き出ている状態になっている。
FIGS. 12A to 12D are shown in FIGS.
The formation of the first insulating layer 21 as shown in FIG.
The steps were exactly the same until firing. Therefore, FIG. 12 (d)
As shown in FIG. 6, the via 11 is in a state of relatively protruding from the fired first insulating layer 27 by about 6 μm.

【0054】次に、図12(e)に示すように、研磨機
によってビア11の上面が焼成された第1絶縁層27の
表面と同じ高さになるように研磨した。続く第2導体パ
ターン4の形成は実施の形態3と全く同じ方法を用い図
12(f)に示すごとく形成した。
Next, as shown in FIG. 12E, the upper surface of the via 11 was polished by a polishing machine so as to have the same height as the surface of the fired first insulating layer 27. The subsequent formation of the second conductor pattern 4 was performed by using exactly the same method as in the third embodiment, as shown in FIG.

【0055】本実施の形態4が実施の形態3と異なる点
は研削工程と研磨工程を有する点であり、以下の利点を
有する。
The fourth embodiment differs from the third embodiment in that it has a grinding process and a polishing process, and has the following advantages.

【0056】すなわち、実施の形態2と比較して第2導
体パターン4を高密度な配線パターンにすることがで
き、実施の形態3と同様の効果を有する。
That is, the second conductor pattern 4 can be a wiring pattern having a higher density than that of the second embodiment, and the same effect as that of the third embodiment can be obtained.

【0057】また、実施の形態3と比較して短時間かつ
容易に図12(e)の状態にすることができる。すなわ
ち、研削工程では絶縁層21の乾燥皮膜の研削を行うた
め非常に容易に短時間で研削が可能であり、研磨工程で
は、ビア11の露出部分のみの研磨を行うためこれも非
常に容易に短時間で研磨が可能である。
Further, compared to the third embodiment, the state of FIG. 12 (e) can be easily achieved in a short time. That is, since the dry film of the insulating layer 21 is ground in the grinding step, it can be ground very easily in a short time. In the polishing step, only the exposed portion of the via 11 is ground, which is also very easy. Polishing is possible in a short time.

【0058】(実施の形態5)本実施の形態5および図
13により請求項6に記載の発明を説明する。図13は
本実施の形態5の製造工程を示す部分断面図である。
(Fifth Embodiment) The fifth embodiment of the present invention will be described with reference to FIG. FIG. 13 is a partial cross-sectional view showing the manufacturing process of the fifth embodiment.

【0059】第1〜第4導体パターン3,4,5,6は
セラミック基板2の一面に実施の形態3と同様の方法で
多層化形成をした。他の面には誘電体層23をスクリー
ン印刷により形成して、実施の形態1の気泡26の除去
方法と同じように誘電体層23に加圧して気泡を除去
し、その後乾燥・焼成した。以上のように上記誘電体層
23中の気泡を除去することにより電源電極24とグラ
ンド電極25の間の耐電圧が向上でき、その結果、セラ
ミック多層基板としての信頼性が向上する。
The first to fourth conductor patterns 3, 4, 5 and 6 were formed in multiple layers on one surface of the ceramic substrate 2 by the same method as in the third embodiment. A dielectric layer 23 was formed on the other surface by screen printing, and the dielectric layer 23 was pressed to remove the bubbles in the same manner as in the method of removing the bubbles 26 of the first embodiment, and then dried and baked. By removing the air bubbles in the dielectric layer 23 as described above, the withstand voltage between the power supply electrode 24 and the ground electrode 25 can be improved, and as a result, the reliability of the ceramic multilayer substrate is improved.

【0060】なお、本実施の形態5では上記誘電体層2
3の材料として誘電率5000の高誘電率材料を用い、
膜厚を40μmとしたが、これに限定されるものではな
く他の誘電率の材料を用いて気泡を除去しピンホールの
ない誘電体層23の形成は可能である。
In the fifth embodiment, the dielectric layer 2 described above is used.
A high dielectric constant material with a dielectric constant of 5000 is used as the material of 3,
Although the film thickness is set to 40 μm, it is not limited to this and it is possible to remove bubbles by using a material having another dielectric constant and form the dielectric layer 23 without pinholes.

【0061】[0061]

【発明の効果】以上のように本発明は、セラミック基板
上に第1導体パターンを凹版印刷によって形成し、前記
第1導体パターンの上に絶縁層を形成するセラミック多
層基板の製造方法であって、可とう性樹脂基材の表面に
第1導体パターンに対応するパターンで第1の溝を形成
し、また第1導体パターンのビア部に対応するパターン
で第2の溝を第1の溝よりも深く形成した凹版を製造す
る工程と、この第1及び第2の溝に導電性ペーストを充
填し、脱泡及び乾燥する工程と、前記工程で乾燥された
導電性ペーストの乾燥による体積減少分を補うために追
加の導電性ペーストを再充填し、再脱泡及び再乾燥する
工程とを所定の回数を繰り返す工程と、前記導電性ペー
ストを充填後の凹版の表面に残存する導体残渣を除去す
る工程と、凹版とセラミック基板とを所定の範囲の熱及
び圧力を加えることによって貼り合わせる工程と、凹版
をセラミック基板から剥離して、導電性ペーストのパタ
ーンをセラミック基板上に転写して第1導体パターンを
形成する工程と、少なくとも第1導体パターンの上に第
1絶縁層を印刷形成する工程と、第1絶縁層の上に第2
導体パターンを印刷形成する工程と、焼成された第1導
体パターンと第2導体パターンの少なくとも一方を化学
的に湿式エッチングし、その後洗浄する工程とを備えた
セラミック多層基板の製造方法であり、特に、導電性ペ
ーストを充填後の凹版の表面に残存する導体残渣を除去
し、かつ焼成された第1導体パターンと第2導体パター
ンの少なくとも一方を化学的に湿式エッチングすること
により、導体パターン間の絶縁性を高め、その結果とし
て信頼性を向上することができるものである。
As described above, the present invention is a method for manufacturing a ceramic multilayer substrate, in which a first conductor pattern is formed on a ceramic substrate by intaglio printing, and an insulating layer is formed on the first conductor pattern. , A first groove is formed on the surface of the flexible resin base material in a pattern corresponding to the first conductor pattern, and a second groove is formed from the first groove in a pattern corresponding to the via portion of the first conductor pattern. A step of manufacturing an intaglio formed even deeper, a step of filling the first and second grooves with a conductive paste, defoaming and drying, and a volume reduction amount due to drying of the conductive paste dried in the step. Refilling with an additional conductive paste to compensate for the above, a step of repeating a step of re-defoaming and re-drying a predetermined number of times, and removing a conductive residue remaining on the surface of the intaglio plate after filling the conductive paste. And the intaglio process A step of bonding the lamic substrate by applying heat and pressure within a predetermined range, and a step of peeling the intaglio plate from the ceramic substrate and transferring the pattern of the conductive paste onto the ceramic substrate to form the first conductor pattern. A step of printing a first insulating layer on at least the first conductor pattern, and a second step on the first insulating layer.
A method for producing a ceramic multilayer substrate, comprising: a step of printing and forming a conductor pattern; and a step of chemically wet-etching at least one of the fired first conductor pattern and the second conductor pattern, and then cleaning the ceramic multilayer substrate. , The conductive residue remaining on the surface of the intaglio plate after being filled with the conductive paste is removed, and at least one of the fired first conductor pattern and the second conductor pattern is chemically wet-etched to form a space between the conductor patterns. The insulating property can be improved, and as a result, the reliability can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施の形態によるセラミック多層基
板の断面図
FIG. 1 is a sectional view of a ceramic multilayer substrate according to an embodiment of the present invention.

【図2】本発明の一実施の形態の製造工程を示す断面図FIG. 2 is a sectional view showing a manufacturing process according to an embodiment of the present invention.

【図3】(a)〜(d)はそれぞれ本発明の一実施の形
態の製造工程を示す断面図
3A to 3D are cross-sectional views showing a manufacturing process according to an embodiment of the present invention.

【図4】本発明の一実施の形態の製造工程を示す断面図FIG. 4 is a sectional view showing a manufacturing process according to an embodiment of the present invention.

【図5】(a)〜(b)はそれぞれ本発明の一実施の形
態の製造工程を示す断面図
5 (a) and 5 (b) are cross-sectional views showing a manufacturing process according to an embodiment of the present invention.

【図6】本発明の一実施の形態の製造工程を示す断面図FIG. 6 is a sectional view showing a manufacturing process according to an embodiment of the present invention.

【図7】(a)〜(b)はそれぞれ本発明の一実施の形
態の製造工程を示す断面図
7A to 7B are cross-sectional views showing a manufacturing process according to an embodiment of the present invention.

【図8】(a)〜(b)はそれぞれ本発明の一実施の形
態の製造工程を示す断面図
8 (a) and 8 (b) are cross-sectional views showing a manufacturing process according to an embodiment of the present invention.

【図9】本発明の一実施の形態の製造工程を示す断面図FIG. 9 is a sectional view showing a manufacturing process according to an embodiment of the present invention.

【図10】(a)〜(e)はそれぞれ本発明の一実施の
形態の製造工程を示す断面図
10 (a) to 10 (e) are cross-sectional views showing a manufacturing process according to an embodiment of the present invention.

【図11】(a)〜(d)はそれぞれ本発明の一実施の
形態の製造工程を示す断面図
11 (a) to 11 (d) are cross-sectional views showing a manufacturing process according to an embodiment of the present invention.

【図12】(a)〜(f)はそれぞれ本発明の一実施の
形態の製造工程を示す断面図
12 (a) to 12 (f) are cross-sectional views showing a manufacturing process according to an embodiment of the present invention.

【図13】本発明の一実施の形態の製造工程を示す断面
FIG. 13 is a sectional view showing a manufacturing process according to an embodiment of the present invention.

【図14】従来の製造工程フロー図FIG. 14 is a flow chart of a conventional manufacturing process.

【符号の説明】[Explanation of symbols]

2 セラミック基板 3 第1導体パターン 4 第2導体パターン 7 スルーホール 8 気泡 9 導体ペースト残渣 11 ビア 12 第1の溝 13 第2の溝 19 飛散した導体粉 21 第1絶縁層 22 第2絶縁層 23 誘電体層 24 電源電極 25 グランド電極 26 絶縁層の気泡 27 焼成された第1絶縁層 30 布 31 ワイピングスキージ 35 圧縮空気 36 スペーサ 37 加圧プレート 38 Oリング 39 切り欠き部 40 凹版 41 スキージ 42 導体ペースト 43 乾燥済み導体ペースト 44 接着層 45 プレス治具 46 フィルム 2 Ceramic substrate 3 First conductor pattern 4 Second conductor pattern 7 through holes 8 bubbles 9 Conductor paste residue 11 beer 12 first groove 13 second groove 19 scattered conductor powder 21 First Insulating Layer 22 Second insulating layer 23 Dielectric layer 24 power electrode 25 ground electrode 26 Bubbles in the insulating layer 27 Fired first insulating layer 30 cloth 31 Wiping Squeegee 35 compressed air 36 Spacer 37 Pressure plate 38 O-ring 39 Notch 40 intaglio 41 Squeegee 42 Conductor paste 43 Dry conductor paste 44 Adhesive layer 45 Press jig 46 films

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 謙一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E343 AA02 AA23 BB72 DD01 DD56 DD64 DD76 EE01 ER52 FF23 GG11 5E346 AA02 AA13 AA15 AA32 AA43 AA51 CC16 DD03 DD13 DD34 EE23 EE32 FF18 GG06 GG07 GG08 HH31    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Kenichi Kato             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. F term (reference) 5E343 AA02 AA23 BB72 DD01 DD56                       DD64 DD76 EE01 ER52 FF23                       GG11                 5E346 AA02 AA13 AA15 AA32 AA43                       AA51 CC16 DD03 DD13 DD34                       EE23 EE32 FF18 GG06 GG07                       GG08 HH31

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 セラミック基板上に第1導体パターンを
凹版印刷によって形成し、第1導体パターンの上に絶縁
層を形成するセラミック多層基板の製造方法であって、
(a)可とう性樹脂基材の表面に第1導体パターンに対
応するパターンで第1の溝を形成し、又第1導体パター
ンのビア部に対応するパターンで第2の溝を第1の溝よ
りも深く形成した凹版を製造する工程と、(b)この第
1および第2の溝に導電性ペーストを充填し、脱泡及び
乾燥する工程と、(c)前記工程(b)で乾燥された導
電性ペーストの乾燥による体積減少分を補うために追加
の導電性ペーストを再充填し、再脱泡及び再乾燥する工
程を所定の回数を繰り返す工程と、(d)前記導電性ペ
ーストを充填後の凹版の表面に残存する導体残渣を除去
する工程と、(e)この凹版とセラミック基板とを所定
の範囲の熱及び圧力を加えることによって貼り合わせる
工程と、(f)この凹版をセラミック基板から剥離し
て、導電性ペーストのパターンをセラミック基板上に転
写し、第1導体パターンを形成する工程と、(g)少な
くとも第1導体パターンの上に第1絶縁層を印刷形成す
る工程と、(h)第1絶縁層の上に第2導体パターンを
印刷形成する工程と、(i)前記工程(f)後の第1導
体パターンと前記工程(h)後の第2導体パターンの少
なくとも一方を化学的に湿式エッチングし、その後洗浄
する工程と、を備えたセラミック多層基板の製造方法。
1. A method for producing a ceramic multilayer substrate, comprising forming a first conductor pattern on a ceramic substrate by intaglio printing and forming an insulating layer on the first conductor pattern.
(A) A first groove is formed on the surface of a flexible resin substrate in a pattern corresponding to the first conductor pattern, and a second groove is formed in a pattern corresponding to the via portion of the first conductor pattern. A step of manufacturing an intaglio formed deeper than the groove, (b) a step of filling the first and second grooves with a conductive paste, defoaming and drying, and (c) a drying step (b). Refilling an additional conductive paste in order to compensate for the reduced volume of the conductive paste due to drying, re-defoaming and re-drying a predetermined number of times, and (d) adding the conductive paste. A step of removing a conductor residue remaining on the surface of the intaglio plate after filling, (e) a step of attaching the intaglio plate and the ceramic substrate by applying heat and pressure within a predetermined range, and (f) a ceramic plate of the intaglio plate. Peel off the substrate and use conductive paste A step of transferring the pattern onto a ceramic substrate to form a first conductor pattern; (g) a step of printing a first insulating layer on the first conductor pattern; and (h) a first insulating layer. A step of printing and forming a second conductor pattern on the substrate, (i) chemically wet-etching at least one of the first conductor pattern after the step (f) and the second conductor pattern after the step (h), and thereafter. A method for manufacturing a ceramic multilayer substrate, comprising: a step of cleaning.
【請求項2】 工程(i)の湿式エッチングは25〜4
0%濃度の硝酸を使用し、0.5〜5分間のエッチング
をする請求項1に記載のセラミック多層基板の製造方
法。
2. The wet etching in step (i) is 25-4.
The method for manufacturing a ceramic multilayer substrate according to claim 1, wherein 0% nitric acid is used and etching is performed for 0.5 to 5 minutes.
【請求項3】 工程(g)では少なくとも第1導体パタ
ーンの上に第1絶縁層を全面に印刷形成し、第1絶縁層
から気泡を除去してから乾燥し、第1絶縁層の乾燥皮膜
を研磨あるいは研削することで第1導体パターンのビア
部を露出させ焼成する請求項1に記載のセラミック多層
基板の製造方法。
3. In the step (g), a first insulating layer is formed by printing on the entire surface at least on the first conductor pattern, air bubbles are removed from the first insulating layer, and then dried to obtain a dry film of the first insulating layer. 2. The method for manufacturing a ceramic multilayer substrate according to claim 1, wherein the via portion of the first conductor pattern is exposed by polishing or grinding.
【請求項4】 工程(g)では少なくとも第1導体パタ
ーンの上に第1絶縁層を全面に印刷形成し、第1絶縁層
から気泡を除去してから乾燥し、焼成後に第1絶縁層を
研磨あるいは研削することで、第1導体パターンのビア
部を露出させる請求項1に記載のセラミック多層基板の
製造方法。
4. In the step (g), a first insulating layer is formed by printing on the entire surface of at least the first conductor pattern, air bubbles are removed from the first insulating layer, followed by drying, and the first insulating layer is formed after firing. The method for manufacturing a ceramic multilayer substrate according to claim 1, wherein the via portion of the first conductor pattern is exposed by polishing or grinding.
【請求項5】 工程(g)では少なくとも第1導体パタ
ーンの上に第1絶縁層を全面に印刷形成し、第1絶縁層
から気泡を除去してから乾燥し、第1絶縁層の乾燥皮膜
を研磨あるいは研削することで第1導体パターンのビア
部を露出させ、焼成した後で再び研磨あるいは研削する
請求項1に記載のセラミック多層基板の製造方法。
5. In the step (g), a first insulating layer is formed on the entire surface by printing on at least the first conductor pattern, air bubbles are removed from the first insulating layer, and then dried to obtain a dry film of the first insulating layer. The method for producing a ceramic multilayer substrate according to claim 1, wherein the via portion of the first conductor pattern is exposed by polishing or grinding, and after firing, polishing or grinding is performed again.
【請求項6】 セラミック基板の一部に誘電体層を印刷
形成し、誘電体層から気泡を除去してから乾燥する請求
項1に記載のセラミック多層基板の製造方法。
6. The method for producing a ceramic multilayer substrate according to claim 1, wherein a dielectric layer is formed by printing on a part of the ceramic substrate, bubbles are removed from the dielectric layer, and then dried.
【請求項7】 工程(e)において、凹版及びセラミッ
ク基板とプレスの間に圧縮空気によって加圧した請求項
1に記載のセラミック多層基板の製造方法。
7. The method for producing a ceramic multilayer substrate according to claim 1, wherein in step (e), pressure is applied between the intaglio and the ceramic substrate and the press by compressed air.
【請求項8】 可とう性樹脂基材は、その弾性率が50
0kg/cm2以上である請求項1に記載のセラミック
多層基板の製造方法。
8. The flexible resin substrate has an elastic modulus of 50.
The method for producing a ceramic multilayer substrate according to claim 1, which has a pressure of 0 kg / cm 2 or more.
JP2001396390A 2001-12-27 2001-12-27 Method of manufacturing ceramic multilayer substrate Pending JP2003198130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001396390A JP2003198130A (en) 2001-12-27 2001-12-27 Method of manufacturing ceramic multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001396390A JP2003198130A (en) 2001-12-27 2001-12-27 Method of manufacturing ceramic multilayer substrate

Publications (1)

Publication Number Publication Date
JP2003198130A true JP2003198130A (en) 2003-07-11

Family

ID=27602500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001396390A Pending JP2003198130A (en) 2001-12-27 2001-12-27 Method of manufacturing ceramic multilayer substrate

Country Status (1)

Country Link
JP (1) JP2003198130A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159344A (en) * 2003-11-06 2005-06-16 Mitsui Chemicals Inc Circuit board and manufacturing method of multilayer board
JP2006303056A (en) * 2005-04-19 2006-11-02 Murata Mfg Co Ltd Multilayer ceramic substrate and manufacturing method thereof
JP2007227881A (en) * 2005-11-14 2007-09-06 Tdk Corp Composite wiring board, and method of manufacturing same
JP2010003871A (en) * 2008-06-20 2010-01-07 Kyocera Corp Wiring substrate, probe card, and electronic device
WO2011058978A1 (en) * 2009-11-10 2011-05-19 株式会社フジクラ Manufacturing method of circuit board
WO2013118217A1 (en) * 2012-02-10 2013-08-15 日本電気株式会社 Method for manufacturing sheet lamination module
WO2015151809A1 (en) * 2014-03-31 2015-10-08 株式会社村田製作所 Laminated wiring board and probe card provided with same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159344A (en) * 2003-11-06 2005-06-16 Mitsui Chemicals Inc Circuit board and manufacturing method of multilayer board
JP2006303056A (en) * 2005-04-19 2006-11-02 Murata Mfg Co Ltd Multilayer ceramic substrate and manufacturing method thereof
JP4735017B2 (en) * 2005-04-19 2011-07-27 株式会社村田製作所 Manufacturing method of multilayer ceramic substrate
JP2007227881A (en) * 2005-11-14 2007-09-06 Tdk Corp Composite wiring board, and method of manufacturing same
JP2010003871A (en) * 2008-06-20 2010-01-07 Kyocera Corp Wiring substrate, probe card, and electronic device
WO2011058978A1 (en) * 2009-11-10 2011-05-19 株式会社フジクラ Manufacturing method of circuit board
CN102598881A (en) * 2009-11-10 2012-07-18 株式会社藤仓 Manufacturing method of circuit board
JPWO2011058978A1 (en) * 2009-11-10 2013-04-04 株式会社フジクラ Wiring board manufacturing method
WO2013118217A1 (en) * 2012-02-10 2013-08-15 日本電気株式会社 Method for manufacturing sheet lamination module
WO2015151809A1 (en) * 2014-03-31 2015-10-08 株式会社村田製作所 Laminated wiring board and probe card provided with same

Similar Documents

Publication Publication Date Title
JP3173439B2 (en) Ceramic multilayer substrate and method of manufacturing the same
US5609704A (en) Method for fabricating an electronic part by intaglio printing
JPH09330843A (en) Manufacture of electronic parts
TWI362234B (en) Method for forming a photoresist-laminated substrate, method for plating an insulating substrate, method for surface treating of a metal layer of a circuit board, and method for manufacturing a multi layer ceramic condenser using metal nanoparticles aero
CN110085127B (en) Flexible display mother board and flexible display screen manufacturing method
JP2005012811A (en) Method of manufacturing microwave circuit
JP4770627B2 (en) Capacitor manufacturing method
WO2000035260A1 (en) Method of manufacturing ceramic substrate
JP2003198130A (en) Method of manufacturing ceramic multilayer substrate
JP3132493B2 (en) Wiring board manufacturing method and conductor paste used therefor
JP2008034418A (en) Process for fabricating capacitor
US20030072927A1 (en) Method for manufacturing solder mask of printed circuit board
JP5004922B2 (en) Wiring board and method of manufacturing wiring board
JP2010161298A (en) Method for filling conductive paste and method for manufacturing multilayer substrate
JPH07169635A (en) Electronic component and manufacture thereof
JPS5846079B2 (en) Multilayer wiring board manufacturing method
JP2002009202A (en) Manufacturing method for low-dielectric constant resin insulating layer, and manufacturing method for circuit board using the insulating layer as well as manufacturing method for thin-film multilayer circuit using the insulating layer
KR100632066B1 (en) Method for building layer of printed circuit board
JP2003273497A (en) Transfer sheet and method of manufacturing the same, and wiring board and method of manufacturing the same
JPH07122839A (en) Manufacture of ceramic wiring board
JPH0832239A (en) Production of multilayer wiring board
JPH0640064A (en) Manufacture of glazed ceramic substrate
JPH03284894A (en) Thick film circuit substrate and manufacture thereof
JP2003249765A (en) Multilayer interconnection board
JP4759246B2 (en) Display element substrate and manufacturing method thereof