KR101026047B1 - Light emitting device array and methods for producing light emitting device array - Google Patents

Light emitting device array and methods for producing light emitting device array Download PDF

Info

Publication number
KR101026047B1
KR101026047B1 KR1020080109585A KR20080109585A KR101026047B1 KR 101026047 B1 KR101026047 B1 KR 101026047B1 KR 1020080109585 A KR1020080109585 A KR 1020080109585A KR 20080109585 A KR20080109585 A KR 20080109585A KR 101026047 B1 KR101026047 B1 KR 101026047B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
conductive semiconductor
ion implantation
led
Prior art date
Application number
KR1020080109585A
Other languages
Korean (ko)
Other versions
KR20100054190A (en
Inventor
김규상
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020080109585A priority Critical patent/KR101026047B1/en
Publication of KR20100054190A publication Critical patent/KR20100054190A/en
Application granted granted Critical
Publication of KR101026047B1 publication Critical patent/KR101026047B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Abstract

본 발명은 발광소자 어레이 및 발광소자 어레이 제조방법에 관한 것으로, 본 발명의 발광소자 어레이는 서브 마운트 기판; 제1도전형 반도체층, 활성층 및 제2도전형 반도체층이 순차적으로 적층되어 형성된 발광구조물을 포함하며, 상기 서브 마운트 기판 상에 상기 제2도전형 반도체층이 접합된 복수의 LED 셀; 상기 복수의 LED 셀들을 서로 절연시키면서 이격되도록 연결하는 이온주입층; 및 각 LED 셀의 제1도전형 반도체층과 이와 인접한 다른 LED 셀의 제2도전형 반도체층을 전기적으로 연결하는 전기접속부;를 포함함으로써, LED 셀간의 간격을 50㎛ 이하로 조절 가능하여 LED 표면에서 나오는 방출광의 셀간 그림자 효과로 인한 불균일한 광 세기를 저감하여 발광소자의 신뢰성을 향상시키는 효과가 있다. The present invention relates to a light emitting device array and a light emitting device array manufacturing method, the light emitting device array of the present invention comprises: a sub-mount substrate; A plurality of LED cells including a light emitting structure formed by sequentially stacking a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, wherein the second conductive semiconductor layer is bonded to the sub-mount substrate; An ion implantation layer connecting the plurality of LED cells to be spaced apart from each other while being insulated from each other; And an electrical connection portion electrically connecting the first conductive semiconductor layer of each LED cell to the second conductive semiconductor layer of another LED cell adjacent thereto, thereby adjusting the distance between the LED cells to 50 μm or less. There is an effect of improving the reliability of the light emitting device by reducing the non-uniform light intensity due to the inter-cell shadow effect of the emitted light.

이온 주입, 발광소자 어레이, LED 셀 Ion Implantation, Light Emitting Array, LED Cell

Description

발광소자 어레이 및 발광소자 어레이의 제조방법{LIGHT EMITTING DEVICE ARRAY AND METHODS FOR PRODUCING LIGHT EMITTING DEVICE ARRAY}LIGHT EMITTING DEVICE ARRAY AND METHODS FOR PRODUCING LIGHT EMITTING DEVICE ARRAY}

본 발명은 발광소자 어레이 및 발광소자 어레이 제조방법에 관한 것으로, 더욱 상세하게는 단일 기판상에 복수의 LED 셀이 배열된 발광소자 어레이 및 이의 제조 방법에 관한 것이다.The present invention relates to a light emitting device array and a light emitting device array manufacturing method, and more particularly, to a light emitting device array and a method of manufacturing the LED cell arrayed on a single substrate.

발광소자인 LED(Light Emitting Diode)는 칩의 크기가 전류 주입 제한 등으로 인해 일정한 크기(예를 들어, 1×1 ㎟)를 갖는 형태로 개발되어 왔다. 이러한 LED는 최근 발광 효율의 향상으로 그 응용범위가 초기의 신호 표시용에서 휴대폰용 백라이트 유닛(Back Light Unit, BLU)나 액정표시장치(Liquid Crystal Display, LCD)와 같은 대형 표시장치의 광원 및 조명용으로 더욱 넓어지고 있다. 그 이유는 LED가 종래의 조명인 전구나 형광등에 비해 소모 전력이 적고 수명이 길기 때문이다. Light emitting diodes (LEDs), which are light emitting devices, have been developed in a form in which the size of the chip has a certain size (for example, 1 × 1 mm 2) due to the restriction of current injection. These LEDs have recently been improved in luminous efficiency, and their application ranges from early signal displays to light sources and lighting of large display devices such as backlight units (BLUs) and liquid crystal displays (LCDs) for mobile phones. Is getting wider. The reason for this is that the LED consumes less power and has a longer life than the conventional light bulb or fluorescent lamp.

즉, 높은 광 출력을 필요로 하는 조명이나 헤드램프 등 고광량을 요구하는 응용분야에서 사용하기 위해서 여러개의 LED 칩을 어레이(array) 형태로 제작될 필요가 있었다. 이 경우, 다수개의 개별 LED 칩을 와이어 본딩을 통해 직렬 또는 병렬 연결하거나, 동일 기판 상의 LED 칩을 특별한 공정을 통해 연결하여 발광소자 어레이로 제조하여 사용되었다.That is, in order to be used in applications requiring high light output, such as lighting or headlamps that require high light output, it is necessary to manufacture several LED chips in an array form. In this case, a plurality of individual LED chips are connected in series or in parallel through wire bonding, or LED chips on the same substrate are connected and manufactured in a light emitting device array by using a special process.

일반적인 발광소자 어레이의 제조방법은 사파이어 기판 위에 먼저 n형 반도체 층, 활성층 및 p형 반도체층을 성장시킨다. 성장된 반도체층들을 복수개의 LED로 분리하기 위해 n형 반도체층, 활성층, 및 p형 반도체층을 트렌치 에칭(trench etching)을 수행하여 서로 절연시킨다. 분리된 LED 들에는 오믹 컨택(ohmic contact)을 형성하기 위해 각각 n형 전극 및 p형 전극을 형성한다. 또한, 질화물계 반도체 발광소자의 트렌치와 측벽에 절연부(예를 들어, SiO2)를 형성하여 전기적으로 독립시킨 후, 복수개의 직렬 또는 병렬 LED 칩 어레이를 만들기 위해서, 금속배선을 형성한다.A general method of manufacturing a light emitting device array first grows an n-type semiconductor layer, an active layer and a p-type semiconductor layer on a sapphire substrate. In order to separate the grown semiconductor layers into a plurality of LEDs, an n-type semiconductor layer, an active layer, and a p-type semiconductor layer are trench-etched to insulate each other. Separate LEDs form n-type electrodes and p-type electrodes, respectively, to form ohmic contacts. In addition, an insulating portion (for example, SiO 2) is formed on the trench and sidewall of the nitride semiconductor light emitting device to be electrically independent, and metal wirings are formed to make a plurality of series or parallel LED chip arrays.

그러나, 복수개의 LED 어레이를 제작하기 위하여 반도체층(n형 반도체층, 활성층, p형 반도체층)을 식각하여 트렌치를 형성하는 방법은 트렌치를 형성하기 위한 건식 식각시 반도체층(n형 반도체층, 활성층, p형 반도체층)에 손상을 줄수 있는 문제점이 있다. 또한, 트렌치 에칭 공정에 의해 분리된 개별 LED를 기판 상에 접합할 때 칩간 정렬 및 간격의 한계에 따른 광원 동작시 그림자 효과 등의 현상이 발생하고, 발광모듈 제작에서 형광체 도포 차이에 따른 칩간 색온도차 및 색수차 발생 등의 문제점이 있었다. However, in order to form a trench by etching a semiconductor layer (n-type semiconductor layer, active layer, p-type semiconductor layer) in order to fabricate a plurality of LED array, the semiconductor layer (n-type semiconductor layer, during dry etching to form a trench) Active layer, p-type semiconductor layer) there is a problem that can damage. In addition, when bonding individual LEDs separated by a trench etching process onto a substrate, a phenomenon such as a shadow effect occurs when operating a light source due to the limitation of alignment and spacing between chips, and a color temperature difference between chips due to a difference in phosphor coating in manufacturing a light emitting module. And chromatic aberration.

이를 극복하기 위해 칩의 크기를 변화시킨 대면적 단일칩 구조가 제안되었으나, 대면적 단일칩 구조는 전류 주입 면적의 증가로 인해 고전류 주입을 피할 수 없는 문제점이 있었다.In order to overcome this problem, a large area single chip structure having a variable chip size has been proposed, but a large area single chip structure has a problem that high current injection cannot be avoided due to an increase in the current injection area.

본 발명은 상기의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 LED 셀과 LED 셀 사이 영역에 절연성의 이온주입층을 형성하여 인접합 LED 셀간의 형태적 연결은 유지하면서 전기적으로 독립된 구조를 갖는 발광소자 어레이 및 발광소자 어레이 제조방법을 제공하는 데 있다. The present invention is to solve the above problems, an object of the present invention is to form an insulating ion implantation layer in the region between the LED cell and the LED cell has an electrically independent structure while maintaining the morphological connection between adjacent LED cells The present invention provides a light emitting device array and a light emitting device array manufacturing method.

본 발명의 일 실시 형태에 따른 발광소자 어레이는, 서브 마운트 기판; 제1도전형 반도체층, 활성층 및 제2도전형 반도체층이 순차적으로 적층되어 형성된 발광구조물을 포함하며, 상기 서브 마운트 기판 상에 상기 제2도전형 반도체층이 접합된 복수의 LED 셀; 상기 복수의 LED 셀들을 서로 절연시키면서 이격되도록 연결하는 이온주입층; 및 각 LED 셀의 제1도전형 반도체층과 이와 인접한 다른 LED 셀의 제2도전형 반도체층을 전기적으로 연결하는 전기접속부;를 포함한다.A light emitting device array according to an embodiment of the present invention, the sub-mount substrate; A plurality of LED cells including a light emitting structure formed by sequentially stacking a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, wherein the second conductive semiconductor layer is bonded to the sub-mount substrate; An ion implantation layer connecting the plurality of LED cells to be spaced apart from each other while being insulated from each other; And an electrical connection portion for electrically connecting the first conductive semiconductor layer of each LED cell and the second conductive semiconductor layer of another LED cell adjacent thereto.

이때, 상기 복수의 LED 셀은 상기 제1도전형 반도체층 상에 형성된 제1도전형 전극과, 상기 제2도전형 반도체층 상에 형성된 제2도전형 전극을 더 포함하며, 상기 전기접속부는 상기 각 LED 셀의 제1도전형 전극과 상기 각 LED 셀과 인접한 다른 LED 셀의 제2도전형 전극을 연결하는 본딩와이어인 것이 바람직하다.In this case, the plurality of LED cells further comprises a first conductive electrode formed on the first conductive semiconductor layer and a second conductive electrode formed on the second conductive semiconductor layer, wherein the electrical connection unit is It is preferable that the bonding wire connects the first conductive electrode of each LED cell and the second conductive electrode of another LED cell adjacent to each LED cell.

또한, 상기 발광구조물은 메사 식각에 의해 상기 제1도전형 반도체층의 일부 영역이 노출되고, 노출된 제1도전형 반도체층 상에 제1도전형 전극이 형성되며, 상기 전기접속부는 상기 각 LED 셀의 제1도전형 전극과 상기 각 LED 셀과 인접한 다른 LED 셀의 제2도전형 전극을 연결하는 본딩패드인 것이 바람직하다. The light emitting structure may be partially exposed to the first conductive semiconductor layer by mesa etching, and a first conductive electrode may be formed on the exposed first conductive semiconductor layer. It is preferable that the bonding pad connects the first conductive electrode of the cell and the second conductive electrode of another LED cell adjacent to each of the LED cells.

이때, 상기 이온주입층은 상기 발광구조물 중 적어도 상기 제1도전형 반도체층에 형성되며, 상기 이온주입층은 H, O, He, Ar 및 Fe 중 적어도 어느 하나의 이온 주입에 의해 형성되며, 상기 LED 셀 간의 간격은 1㎛ 이상 200㎛ 이하이며, 특히, 상기 LED 셀 간의 간격은 50㎛ 이하인 것이 바람직하다. In this case, the ion implantation layer is formed in at least the first conductive semiconductor layer of the light emitting structure, the ion implantation layer is formed by ion implantation of at least one of H, O, He, Ar and Fe, It is preferable that the space | interval between LED cells is 1 micrometer or more and 200 micrometers or less, Especially, the space | interval between the said LED cells is 50 micrometers or less.

한편, 본 발명의 다른 실시 형태에 따른 발광소자 어레이의 제조방법은, 성장용 기판 상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 순차적으로 성장시켜 발광구조물을 형성하는 단계; 상기 발광구조물 중 최종 LED 셀의 크기를 제외한 영역에 이온 주입에 의한 이온주입층을 형성하는 단계; 상기 이온주입층이 형성된 영역의 발광구조물을 식각하여 복수의 LED 셀로 분리하는 단계; 상기 분리된 발광구조물의 제2도전형 반도체층 상에 제2도전형 전극을 형성한 후, 제2도전형 전극을 서브 마운트 기판 상에 접합하는 단계; 상기 제1도전형 반도체층으로부터 상기 성장용 기판을 분리한 후, 상기 성장용 기판이 제거된 면에 제1도전형 전극을 형성하는 단계; 및 각 LED 셀의 상기 제1도전형 반도체층의 제1도전형 전극과 상기 각 LED 셀과 인접한 다른 LED 셀의 제2도전형 전극을 전기적으로 연결하는 단계;를 포함한다.On the other hand, a method of manufacturing a light emitting device array according to another embodiment of the present invention, the step of sequentially growing the first conductive semiconductor layer, the active layer and the second conductive semiconductor layer on the growth substrate to form a light emitting structure; Forming an ion implantation layer by ion implantation in a region excluding the size of the final LED cell of the light emitting structure; Etching the light emitting structure of the region where the ion implantation layer is formed and separating the light emitting structure into a plurality of LED cells; Forming a second conductive electrode on the second conductive semiconductor layer of the separated light emitting structure, and then bonding the second conductive electrode on the sub-mount substrate; Separating the growth substrate from the first conductive semiconductor layer, and then forming a first conductive electrode on a surface from which the growth substrate is removed; And electrically connecting a first conductive electrode of the first conductive semiconductor layer of each LED cell with a second conductive electrode of another LED cell adjacent to each of the LED cells.

이때, 상기 이온주입층을 형성하는 단계는, 상기 발광구조물 중 적어도 제1도전형 반도체층에 이온을 주입하는 것에 의해 수행되며, 상기 이온주입층을 형성하는 단계는, H, O, He, Ar 및 Fe 중 적어도 어느 하나의 이온 주입에 의해 수행되며, 상기 이온주입층을 형성하는 단계는, 상기 제2도전형 반도체층 중 상기 최종 LED 셀의 크기를 제외한 영역이 노출되도록 상기 제2도전형 반도체층 상에 마스크 패턴을 형성하는 단계; 및 상기 제2도전형 반도체층 중 상기 마스크 패턴에 의해 노출된 영역에 이온을 주입하는 단계;를 포함한다. In this case, the forming of the ion implantation layer is performed by implanting ions into at least a first conductive semiconductor layer of the light emitting structure, and the forming of the ion implantation layer is performed by H, O, He, Ar And at least one of Fe and an ion implantation layer, wherein forming the ion implantation layer comprises exposing a region other than the size of the final LED cell of the second conductive semiconductor layer to expose the second conductive semiconductor layer. Forming a mask pattern on the layer; And implanting ions into a region of the second conductive semiconductor layer exposed by the mask pattern.

또한, 상기 복수의 LED 셀로 분리하는 단계는, 상기 발광구조물을 메사 식각을 통해 상기 이온주입층을 제외한 상기 이온주입층 상의 발광구조물을 식각하는 것에 의해 수행되며, 상기 LED 셀 간의 간격은 1㎛ 이상 200㎛ 이하이며, 특히, 상기 LED 셀 간의 간격은 50㎛ 이하인 것이 바람직하다.In addition, the separating of the plurality of LED cells is performed by etching the light emitting structure on the ion implantation layer except the ion implantation layer through the mesa etching the light emitting structure, the interval between the LED cells is 1㎛ or more. It is 200 micrometers or less, Especially, it is preferable that the space | interval between the said LED cells is 50 micrometers or less.

본 발명에 따르면, LED 셀간의 간격을 50㎛ 이하로 조절 가능하여 LED 표면에서 나오는 방출광의 셀간 그림자 효과로 인한 불균일한 광 세기를 저감하여 발광소자의 신뢰성을 향상시키는 효과가 있다. According to the present invention, the distance between the LED cells can be adjusted to 50 μm or less, thereby reducing the non-uniform light intensity due to the shadow effect between cells of the emitted light emitted from the LED surface, thereby improving reliability of the light emitting device.

또한, 본 발명에 따르면, 복수의 LED 셀을 인접합 LED 셀간의 형태적 연결은 유지하면서 전기적으로 독립된 구조를 갖는 단일칩 구조로 형성함으로써 서브 마운트 기판상에 칩 장착이 용이하며, 이로 인해 패키지 제작시 불량률을 감소시킬 수 있으며, 낮은 전류에서 동작이 가능한 효과가 있다. In addition, according to the present invention, by mounting a plurality of LED cells in a single-chip structure having an electrically independent structure while maintaining the morphological connection between adjacent LED cells, it is easy to install the chip on the sub-mount substrate, thereby making a package The failure rate can be reduced, and it can operate at low current.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 또한, 본 명세서에 첨부된 도면의 구성요소들은 설명의 편의를 위하여 확대 또는 축소되어 도시되어 있을 수 있음이 고려되어야 한다. Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. In addition, it should be considered that elements of the drawings attached to the present specification may be enlarged or reduced for convenience of description.

도 1은 본 발명의 일 실시 형태에 따른 발광소자 어레이를 나타낸 도면으로, 도 1의 (a)는 발광소자 어레이의 측단면도, 도 1의 (b)는 발광소자 어레이으 평면도이다. 여기서, 발광소자 어레이는 수직 구조의 LED 셀이 복수개 배열된 구조를 적용하여 설명하고 있지만, 이에 한정되는 것은 아니며, 수평 구조의 LED 셀도 적용 가능하다. 1 is a view showing a light emitting device array according to an embodiment of the present invention, Figure 1 (a) is a side cross-sectional view of the light emitting device array, Figure 1 (b) is a plan view of the light emitting device array. Here, the light emitting device array has been described by applying a structure in which a plurality of vertical LED cells are arranged, but is not limited thereto. LED cells having a horizontal structure may also be applied.

도 1의 (a) 및 (b)에 도시한 바와 같이, 본 일 실시 형태에 따른 발광소자 어레이는 서브 마운트 기판(101) 상에 형성된 복수개의 LED 셀과, 이온주입층(170)과, 전기접속부(193)를 포함한다. 여기서, 전기접속부(193)는 독립된 각 LED 셀을 자신의 인접한 LED 셀과 전기적으로 연결시켜 직렬 또는 병렬 어레이를 구성하기 위한 구성요소로서, 본딩와이어 및 본딩 패드 등으로 구현될 수 있다. As shown in FIGS. 1A and 1B, the light emitting device array according to the present embodiment includes a plurality of LED cells formed on the sub-mount substrate 101, an ion implantation layer 170, and an electrical And a connecting portion 193. Here, the electrical connection unit 193 is a component for forming a series or parallel array by electrically connecting each independent LED cell with its adjacent LED cells, and may be implemented as a bonding wire, a bonding pad, or the like.

각 LED 셀은 제2도전형 전극(190)과 제2도전형 전극(190) 상에 형성된 발광구조물(130), 발광구조물(130) 상에 형성된 제1도전형 전극(191)을 포함한다. 여기서, 발광구조물(130)은 제1도전형 반도체층(131), 활성층(133) 및 제2도전형 반도체층(135)이 순차적으로 적층되어 형성된다. Each LED cell includes a second conductive electrode 190, a light emitting structure 130 formed on the second conductive electrode 190, and a first conductive electrode 191 formed on the light emitting structure 130. Here, the light emitting structure 130 is formed by sequentially stacking the first conductive semiconductor layer 131, the active layer 133, and the second conductive semiconductor layer 135.

그리고, 제1도전형 반도체층(131)과 제2도전형 반도체층(135)은 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 조성식을 갖는 질화물 반도체 물질로 이루어질 수 있으며, 대표적인 질화물 반도체 물질로는 GaN, AlGaN, GaInN 등이 있다. 이러한 제1도전형 반도체층(131) 및 제2도전형 반도체층(135)은 질화물 반도체 물질을 유기금속 기상증착법(Metal Organic Chemical Vapor Deposition: MOCVD), 분자빕 성장법(Molecular Beam Epitaxy: MBE) 또는 하이브리드 기상증착법(Hybride Vapor Phase Epitaxy: HVPE)과 같은 공지의 증착공정을 사용하여 성장용 기판상에 성장시킴으로써 형성된다.In addition, the first conductive semiconductor layer 131 and the second conductive semiconductor layer 135 have Al x In y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y≤1) may be formed of a nitride semiconductor material, and representative nitride semiconductor materials include GaN, AlGaN, GaInN, and the like. The first conductive semiconductor layer 131 and the second conductive semiconductor layer 135 may be formed by depositing a nitride semiconductor material (Metal Organic Chemical Vapor Deposition (MOCVD) or Molecular Beam Epitaxy (MBE)). Or by growing on a growth substrate using a known deposition process such as Hybrid Vapor Phase Epitaxy (HVPE).

그리고, 활성층(133)은 빛을 발광하기 위한 층으로서, 단일 또는 다중 양자우물 구조를 갖는 GaN 또는 InGaN 등의 질화물층으로 구성된다. 이러한 활성층(133)은 제1도전형 반도체층(131) 및 제2도전형 반도체층(135)과 같이 유기금속 기상증착법, 분자빔 성장법 또는 하이브리드 기상증착법과 같은 공지의 증착공정을 사용하여 형성될 수 있다.The active layer 133 is a layer for emitting light and is composed of a nitride layer such as GaN or InGaN having a single or multiple quantum well structure. The active layer 133 is formed using a well-known deposition process such as an organometallic vapor deposition method, a molecular beam growth method, or a hybrid vapor deposition method, like the first conductive semiconductor layer 131 and the second conductive semiconductor layer 135. Can be.

그리고, 발광구조물(130)은 결정 성장용 기판과 제1도전형 반도체층(131)의 격자부정합으로 인한 결함을 방지하기 위한 버퍼층(미도시)을 더 포함할 수 있다.The light emitting structure 130 may further include a buffer layer (not shown) for preventing a defect due to lattice mismatch between the crystal growth substrate and the first conductive semiconductor layer 131.

이온주입층(170)은 인접한 LED 셀간의 절연을 위해 발광구조물(130)의 외측면의 일부영역을 감싸고 있으며, 이로 인해 인접합 LED 셀간의 형태적 연결은 유지하면서 전기적으로 독립된 구조를 갖도록 한다. The ion implantation layer 170 surrounds a portion of the outer surface of the light emitting structure 130 to insulate the adjacent LED cells, thereby maintaining an electrically independent structure while maintaining a morphological connection between the adjacent LED cells.

이러한 이온주입층(170)은 본 발명의 일 실시 형태에서는 제1도전형 반도체층(131) 내에 이온을 주입하여 형성된 절연성막을 사용한다. 이는 주입되는 불순물 이온에 의해 반도체막의 페르미 준위가 변화하는 것에 의해 형성된다. 불순물 이온으로는 H, O, He, Ar, Fe 등 일반적인 이온주입에 사용되는 원소들 중 적어도 어느 하나의 이온을 사용한다. The ion implantation layer 170 uses an insulating film formed by implanting ions into the first conductive semiconductor layer 131 in one embodiment of the present invention. This is formed by the Fermi level of the semiconductor film being changed by the implanted impurity ions. As impurity ions, at least one ion among elements used for general ion implantation such as H, O, He, Ar, Fe, etc. is used.

여기서, 이온주입층(170)을 형성하기 위해 사용되는 이온 주입 기술은 이온을 고에너지로 가속시켜 재료의 표면에 주입하여 표면에 개질된 층을 만드는 대표적인 표면 개질 기술 중 하나로서, 주입되는 이온의 양이나 에너지에 따라서 주입 깊이, 분포 및 조성을 쉽게 조절할 수 있다. 이러한 이온 주입 기술은 이미 공지된 기술이므로, 본 발명에서는 이온주입층의 형성 과정에 대한 상세한 설명을 생략한다. Here, the ion implantation technique used to form the ion implantation layer 170 is one of the representative surface modification techniques to accelerate the ion to a high energy to implant the surface of the material to form a modified layer on the surface, The injection depth, distribution and composition can be easily adjusted according to the amount or energy. Since such an ion implantation technique is already known, a detailed description of the process of forming the ion implantation layer is omitted in the present invention.

전기접속부(193)는 각 LED 셀의 제1도전형 전극(191)과 각 LED 셀과 인접한 다른 LED 셀의 제2도전형 전극(190)을 연결하는 본딩와이어이다. 이때, 전기접속부(193)는 LED 셀이 수평 구조일 경우, 본딩패드로 구현될 수 있다.The electrical connection unit 193 is a bonding wire connecting the first conductive electrode 191 of each LED cell to the second conductive electrode 190 of another LED cell adjacent to each LED cell. In this case, when the LED cell has a horizontal structure, the electrical connection unit 193 may be implemented as a bonding pad.

여기서, 서브 마운트 기판(101)은 발광소자 어레이를 제작하기 위한 웨이퍼를 지칭하는 것으로, Al2O3, AlN, Si, SiC, GaAs 및 GaN 중 적어도 어느 하나의 기판이 사용될 수 있다.Here, the sub-mount substrate 101 refers to a wafer for manufacturing a light emitting device array, and at least one of Al 2 O 3 , AlN, Si, SiC, GaAs, and GaN may be used.

도 2a 내지 도 2d는 도 1에 도시한 본 발명의 일 실시 형태에 따른 발광소자 어레이의 제조방법을 설명하기 위한 공정별 측단면도이다. 도 1에 도시한 발광소자 어레이와 동일한 구성요소에 대해서는 설명을 생략하기로 한다.2A to 2D are cross-sectional side views illustrating a method of manufacturing a light emitting device array according to an exemplary embodiment of the present invention illustrated in FIG. 1. Description of the same components as those of the light emitting device array shown in FIG. 1 will be omitted.

도 2a에 도시한 바와 같이, 성장용 기판(210) 제1도전형 반도체층(231), 활성층(233) 및 제2도전형 반도체층(235)을 순차적으로 성장시켜 발광구조물(230)을 형성한다. 여기서, 성장용 기판(210)은 사파이어 기판을 사용한다.As shown in FIG. 2A, the light emitting structure 230 is formed by sequentially growing the growth substrate 210, the first conductive semiconductor layer 231, the active layer 233, and the second conductive semiconductor layer 235. do. Here, the growth substrate 210 uses a sapphire substrate.

그리고, 성장용 기판(210)과 제1도전형 반도체층(231)의 격자부정합으로 인한 결함을 방지하기 위한 버퍼층(미도시)을 성장용 기판(210)과 제1도전형 반도체층(231) 사이에 더 포함할 수 있다.In addition, a buffer layer (not shown) for preventing defects due to lattice mismatch between the growth substrate 210 and the first conductive semiconductor layer 231 may be formed by the growth substrate 210 and the first conductive semiconductor layer 231. It may further include in between.

이어, 도 2b에 도시한 바와 같이, 제2도전형 반도체층(235) 상에 포토레지스트막(251)을 형성한 다음, 포토레지스트막(251)을 패터닝하여 최종 LED 셀이 형성될 영역에는 포토레지스트막(251)을 잔류시키고, 제2도전형 반도체층(235) 중 최종 LED 셀이 형성될 영역을 제외한 이온 주입 영역(250)이 노출되도록 포토레지스트막(251)을 제거시켜 마스크 패턴을 형성한다.Subsequently, as shown in FIG. 2B, a photoresist film 251 is formed on the second conductive semiconductor layer 235, and then the photoresist film 251 is patterned to form a photo in the region where the final LED cell is to be formed. The resist pattern 251 is left and the photoresist film 251 is removed to expose the ion implantation region 250 except for the region where the final LED cell is to be formed in the second conductive semiconductor layer 235, thereby forming a mask pattern. do.

그 다음으로, 마스크 패턴을 이온 주입 마스크로 이용하여, 이온 주입 공정을 실시한다. 즉, 마스크 패턴에 의해 노출된 이온 주입 영역(250)에 이온을 주입하여 이온주입층(270)을 제1도전형 반도체층(231)에 형성한다. 이온주입층(270)은 제1도전형 반도체층(231)에 한정되어 형성되는 것은 아니며, 이온 주입 공정 조건을 조절하여 발광층(233) 및 제2도전형 반도체층(235)의 내부까지 이온이 위치하도록 할 수 있다.Next, an ion implantation process is performed using the mask pattern as an ion implantation mask. That is, the ion implantation layer 270 is formed in the first conductive semiconductor layer 231 by implanting ions into the ion implantation region 250 exposed by the mask pattern. The ion implantation layer 270 is not limited to the first conductive semiconductor layer 231. The ion implantation layer 270 is controlled by ion implantation process conditions, so that ions are transferred to the inside of the light emitting layer 233 and the second conductive semiconductor layer 235. Can be located.

이후, 제2도전성 반도체층(235) 상에 마스크 패턴으로 남아있는 포토레지스트막(251)을 제거한다. 여기서, 포토레지스트막(251)은 세정용액을 이용하여 용이하게 제거된다.Thereafter, the photoresist film 251 remaining on the second conductive semiconductor layer 235 in the mask pattern is removed. Here, the photoresist film 251 is easily removed using a cleaning solution.

이어서, 도 2c에 도시한 바와 같이, 이온주입층(270)이 형성된 발광구조물(230)을 메사 식각을 통해 각 LED 셀로 분리한다. 이때, 제1도전형 반도체층에 형성된 이온주입층(270)이 노출될때까지, 이온주입층(270) 상의 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 제거하여 각 LED 셀로 분리한다.Subsequently, as shown in FIG. 2C, the light emitting structure 230 in which the ion implantation layer 270 is formed is separated into each LED cell through mesa etching. At this time, the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer on the ion implantation layer 270 are removed and separated into LED cells until the ion implantation layer 270 formed on the first conductive semiconductor layer is exposed. do.

따라서, 분리된 각 LED 셀(200)은 제1도전형 반도체층(231'), 활성층(233') 및 제2도전형 반도체층(235')을 이루어진 발광구조물(230')과, 제2도전형 반도체층(235')상에 형성된 제2도전형 전극(290)을 포함한다. Accordingly, each of the separated LED cells 200 includes a light emitting structure 230 ′ including a first conductive semiconductor layer 231 ′, an active layer 233 ′, and a second conductive semiconductor layer 235 ′, and a second light emitting structure 230 ′. And a second conductive electrode 290 formed on the conductive semiconductor layer 235 '.

이때, 각 LED 셀은 인접한 다른 LED 셀과 이온주입층(270)을 통해서만 연결되며, 이로 인해 인접합 LED 셀간의 형태적 연결은 유지하면서 전기적으로 독립된 구조를 갖게 된다. At this time, each LED cell is connected only through the other adjacent LED cell and the ion implantation layer 270, thereby maintaining an electrically independent structure while maintaining the morphological connection between adjacent LED cells.

이어서, 도 2d에 도시한 바와 같이, 도 2c의 결과물의 상하가 반전된 발광구조물(200)의 제2도전형 전극(290) 상에 서브 마운트 기판(201)을 접합시킨 후, 성장용 기판을 제1도전형 반도체층(231')으로부터 분리한다. Subsequently, as shown in FIG. 2D, the sub-mount substrate 201 is bonded to the second conductive electrode 290 of the light emitting structure 200 in which the top and bottom of the resultant of FIG. 2C are inverted, and then the growth substrate is attached. The first conductive semiconductor layer 231 ′ is separated from the first conductive semiconductor layer 231 ′.

그런 다음, 제1도전형 반도체층(231') 상에 제1도전형 전극(291)을 형성하고, 각 LED 셀의 제1도전형 전극(291)과, 각 LED 셀과 인접한 다른 LED 셀의 제2도전형 전극(290)을 전기적으로 연결하기 위한 전기접속부(293)를 형성한다. Then, the first conductive electrode 291 is formed on the first conductive semiconductor layer 231 ', and the first conductive electrode 291 of each LED cell and the other LED cells adjacent to each LED cell are formed. An electrical connection 293 for electrically connecting the second conductive electrode 290 is formed.

여기서, 전기접속부(293)는 독립된 각 LED 셀을 자신의 인접한 LED 셀과 전기적으로 연결시켜 직렬 또는 병렬 어레이를 구성하기 위한 구성요소로서, 본딩와이어 및 본딩 패드 등으로 구현될 수 있다. 즉, 본 발명의 일 실시 형태가 수직 구조의 LED 셀이므로, 전기접속부(293)는 본딩와이어로 형성된다. 또한, LED 셀이 수평 구조일 경우, 전기접속부(293)는 본딩 패드로 형성되며, 도 3에 도시한 형태이다.Here, the electrical connector 293 is a component for electrically connecting each independent LED cell with its adjacent LED cells to form a series or parallel array, and may be implemented as a bonding wire, a bonding pad, or the like. That is, since one embodiment of the present invention is an LED cell having a vertical structure, the electrical connection portion 293 is formed of a bonding wire. In addition, when the LED cell has a horizontal structure, the electrical connection unit 293 is formed of a bonding pad, and is shown in FIG.

도 3은 도 2a 내지 도 2d에 따라 제조된 발광소자 어레이의 다른 실시 형태를 나타낸 측단면도이다. 도 1에 도시한 발광소자 어레이와 동일한 구성요소에 대해서는 설명을 생략하기로 한다.3 is a side cross-sectional view showing another embodiment of a light emitting device array manufactured according to FIGS. 2A to 2D. Description of the same components as those of the light emitting device array shown in FIG. 1 will be omitted.

도 3에 도시한 바와 같이, 본 발명의 다른 실시 형태에 따른 발광소자 어레이는 서브 마운트 기판(301) 상에 형성된 복수개의 LED 셀과, 이온주입층(370)과, 전기접속부(393)를 포함한다. As shown in FIG. 3, a light emitting device array according to another embodiment of the present invention includes a plurality of LED cells formed on the sub-mount substrate 301, an ion implantation layer 370, and an electrical connection 393. do.

각 LED 셀은 수평 구조의 LED 셀이며, 제1도전형 반도체층(331)과, 제1도전형 반도체층(331)의 일부 영역에 형성된 활성층(333)과, 활성층(333) 상에 형성된 제2도전형 반도체층(335)을 포함하는 발광구조물(330), 제1도전형 반도체층(331) 중 활성층(333) 및 제2도전형 반도체층(335)이 형성되지 않은 영역에 형성된 제1도전형 전극(391), 제2도전형 반도체층(335) 상에 형성된 제2도전형 전극(390)을 포 함한다. Each LED cell is an LED cell having a horizontal structure, and includes a first conductive semiconductor layer 331, an active layer 333 formed in a partial region of the first conductive semiconductor layer 331, and an agent formed on the active layer 333. A light emitting structure 330 including a second conductive semiconductor layer 335 and a first formed in a region where the active layer 333 and the second conductive semiconductor layer 335 are not formed among the first conductive semiconductor layer 331. The conductive electrode 391 and the second conductive semiconductor layer 335 are formed on the second conductive electrode 390.

여기서, 발광구조물(330)은 제1도전형 반도체층(331), 활성층(333) 및 제2도전형 반도체층(335)이 순차적으로 적층되어 형성된다. 그리고, 발광구조물(330)은 결정 성장용 기판과 제1도전형 반도체층(331)의 격자부정합으로 인한 결함을 방지하기 위한 버퍼층(미도시)을 더 포함할 수 있다.Here, the light emitting structure 330 is formed by sequentially stacking the first conductive semiconductor layer 331, the active layer 333, and the second conductive semiconductor layer 335. The light emitting structure 330 may further include a buffer layer (not shown) to prevent defects due to lattice mismatch between the crystal growth substrate and the first conductive semiconductor layer 331.

이온주입층(370)은 인접한 LED 셀간의 절연을 위해 발광구조물(330)의 외측면의 일부영역을 감싸고 있으며, 이로 인해 인접합 LED 셀간의 형태적 연결은 유지하면서 전기적으로 독립된 구조를 갖도록 한다. The ion implantation layer 370 surrounds a portion of the outer surface of the light emitting structure 330 to insulate the adjacent LED cells, thereby maintaining an electrically independent structure while maintaining the morphological connection between the adjacent LED cells.

전기접속부(393)는 각 LED 셀의 제1도전형 전극(391)과 각 LED 셀과 인접한 다른 LED 셀의 제2도전형 전극(390)을 연결하는 본딩패드로 형성된다. The electrical connection 393 is formed of a bonding pad that connects the first conductive electrode 391 of each LED cell and the second conductive electrode 390 of another LED cell adjacent to each LED cell.

여기서, 서브 마운트 기판(301)은 발광소자 어레이를 제작하기 위한 웨이퍼를 지칭하는 것으로, Al2O3, AlN, Si, SiC, GaAs 및 GaN 중 적어도 어느 하나의 기판이 사용될 수 있다.Here, the sub-mount substrate 301 refers to a wafer for manufacturing a light emitting device array, and at least one of Al 2 O 3 , AlN, Si, SiC, GaAs, and GaN may be used.

참조로, 수평 구조의 LED 셀을 제조하는 과정을 구체적으로 설명하면, 도 2b 의 결과물인 발광구조물에 대해, 메사 식각을 수행하여 제1도전형 반도체층(331)의 일부 영역이 노출되도록 활성층(333) 및 제2도전형 반도체층(335)을 식각한다. For reference, a process of manufacturing a LED cell having a horizontal structure will be described in detail. The active layer may be exposed to a portion of the first conductive semiconductor layer 331 by performing mesa etching on the light emitting structure of FIG. 2B. 333 and the second conductive semiconductor layer 335 are etched.

그런 다음, 활성층(333) 및 제2도전형 반도체층(335)이 형성되지 않은 제1도전형 반도체층(331) 상에 제1도전형 전극(391)을 형성하고, 식각되지 않은 제2도전형 반도체층(335) 상에 제2도전형 전극(390)을 형성한다. Thereafter, a first conductive electrode 391 is formed on the first conductive semiconductor layer 331 on which the active layer 333 and the second conductive semiconductor layer 335 are not formed, and the second conductive layer that is not etched is formed. The second conductive electrode 390 is formed on the type semiconductor layer 335.

이와 같이 형성된 LED 셀을 상하 반전된 형태로 본딩 패드가 형성된 서브 마운트 기판(301) 상에 접합되고, 성장용 기판(미도시)을 제1도전형 반도체층(331)으로부터 분리한다.The LED cells thus formed are bonded to the sub-mount substrate 301 on which the bonding pads are formed in the vertically inverted form, and the growth substrate (not shown) is separated from the first conductive semiconductor layer 331.

본 발명은 상술한 실시형태 및 첨부된 도면에 따라 한정되는 것이 아니고, 첨부된 청구범위에 따라 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.The present invention is not limited to the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims, and various forms of substitution, modification, and within the scope not departing from the technical spirit of the present invention described in the claims. It will be apparent to those skilled in the art that changes are possible.

도 1은 본 발명의 일 실시 형태에 따른 발광소자 어레이의 측단면도 및 평면도를 나타낸 도면,1 is a side cross-sectional view and a plan view of a light emitting device array according to an embodiment of the present invention;

도 2a 내지 도 2d는 도 1에 도시한 본 발명의 일 실시 형태에 따른 발광소자 어레이의 제조방법을 설명하기 위한 공정별 측단면도, 그리고,2A to 2D are side cross-sectional views for each process for explaining a method of manufacturing a light emitting device array according to an embodiment of the present invention illustrated in FIG. 1, and

도 3은 도 2a 내지 도 2d에 따라 제조된 발광소자 어레이의 다른 실시 형태를 나타낸 측단면도이다. 3 is a side cross-sectional view showing another embodiment of a light emitting device array manufactured according to FIGS. 2A to 2D.

Claims (16)

서브 마운트 기판;Sub-mount substrate; 제1도전형 반도체층, 활성층 및 제2도전형 반도체층이 순차적으로 적층되어 형성된 발광구조물을 포함하며, 상기 서브 마운트 기판 상에 상기 제2도전형 반도체층이 접합된 복수의 LED 셀;A plurality of LED cells including a light emitting structure formed by sequentially stacking a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, wherein the second conductive semiconductor layer is bonded to the sub-mount substrate; 상기 복수의 LED 셀들을 서로 절연시키면서 이격되도록 연결하는 이온주입층; 및An ion implantation layer connecting the plurality of LED cells to be spaced apart from each other while being insulated from each other; And 각 LED 셀의 제1도전형 반도체층과 이와 인접한 다른 LED 셀의 제2도전형 반도체층을 전기적으로 연결하는 전기접속부;를 포함하는 발광소자 어레이.And an electrical connection portion electrically connecting the first conductive semiconductor layer of each LED cell to the second conductive semiconductor layer of another LED cell adjacent thereto. 제1항에 있어서, The method of claim 1, 상기 복수의 LED 셀은 상기 제1도전형 반도체층 상에 형성된 제1도전형 전극과, 상기 제2도전형 반도체층과 전기적으로 연결되도록 상기 제2도전형 반도체층과 상기 서브 마운트 기판 사이에 형성된 제2도전형 전극을 더 포함하는 것을 특징으로 하는 발광소자 어레이.The plurality of LED cells are formed between the first conductive electrode formed on the first conductive semiconductor layer and the second conductive semiconductor layer and the sub-mount substrate so as to be electrically connected to the second conductive semiconductor layer. The light emitting device array further comprises a second conductive electrode. 제2항에 있어서,The method of claim 2, 상기 전기접속부는 상기 각 LED 셀의 제1도전형 전극과 상기 각 LED 셀과 인 접한 다른 LED 셀의 제2도전형 전극을 연결하는 본딩와이어인 것을 특징으로 하는 발광소자 어레이.And the electrical connection part is a bonding wire connecting the first conductive electrode of each LED cell and the second conductive electrode of another LED cell adjacent to each of the LED cells. 제1항에 있어서,The method of claim 1, 상기 발광구조물은 메사 식각에 의해 상기 제1도전형 반도체층의 일부 영역이 노출되고, 노출된 제1도전형 반도체층 상에 제1도전형 전극이 형성된 것을 특징으로 하는 발광소자 어레이.The light emitting structure of claim 1, wherein a portion of the first conductive semiconductor layer is exposed by mesa etching, and a first conductive electrode is formed on the exposed first conductive semiconductor layer. 제4항에 있어서,The method of claim 4, wherein 상기 전기접속부는 상기 각 LED 셀의 제1도전형 전극과 상기 각 LED 셀과 인접한 다른 LED 셀의 제2도전형 전극을 연결하는 본딩패드인 것을 특징으로 하는 발광소자 어레이.And the electrical connection part is a bonding pad connecting the first conductive electrode of each LED cell to the second conductive electrode of another LED cell adjacent to each of the LED cells. 제3항 또는 제5항에 있어서,The method according to claim 3 or 5, 상기 이온주입층은 상기 발광구조물 중 적어도 상기 제1도전형 반도체층에 형성되는 것을 특징으로 하는 발광소자 어레이.And the ion implantation layer is formed on at least the first conductive semiconductor layer of the light emitting structure. 제6항에 있어서,The method of claim 6, 상기 이온주입층은 H, O, He, Ar 및 Fe 중 적어도 어느 하나의 이온 주입에 의해 형성되는 것을 특징으로 하는 발광소자 어레이.The ion implantation layer is a light emitting device array, characterized in that formed by the ion implantation of at least one of H, O, He, Ar and Fe. 제3항 또는 제5항에 있어서,The method according to claim 3 or 5, 상기 LED 셀 간의 간격은 1㎛ 이상 200㎛ 이하인 것을 특징으로 하는 발광소자 어레이.The light emitting device array, characterized in that the interval between the LED cell is 1㎛ more than 200㎛. 제8항에 있어서,The method of claim 8, 상기 LED 셀 간의 간격은 50㎛ 이하인 것을 특징으로 하는 발광소자 어레이.Light emitting device array, characterized in that the spacing between the LED cell is 50㎛ or less. 성장용 기판 상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 순차적으로 성장시켜 발광구조물을 형성하는 단계;Sequentially growing a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the growth substrate to form a light emitting structure; 상기 발광구조물 중 최종 LED 셀의 크기를 제외한 영역에 이온 주입에 의한 이온주입층을 형성하는 단계;Forming an ion implantation layer by ion implantation in a region excluding the size of the final LED cell of the light emitting structure; 상기 이온주입층이 형성된 영역의 발광구조물을 식각하여 복수의 LED 셀로 분리하는 단계;Etching the light emitting structure of the region where the ion implantation layer is formed and separating the light emitting structure into a plurality of LED cells; 상기 분리된 발광구조물의 제2도전형 반도체층 상에 제2도전형 전극을 형성한 후, 제2도전형 전극을 서브 마운트 기판 상에 접합하는 단계;Forming a second conductive electrode on the second conductive semiconductor layer of the separated light emitting structure, and then bonding the second conductive electrode on the sub-mount substrate; 상기 제1도전형 반도체층으로부터 상기 성장용 기판을 분리한 후, 상기 성장용 기판이 제거된 면에 제1도전형 전극을 형성하는 단계; 및Separating the growth substrate from the first conductive semiconductor layer, and then forming a first conductive electrode on a surface from which the growth substrate is removed; And 각 LED 셀의 상기 제1도전형 반도체층의 제1도전형 전극과 상기 각 LED 셀과 인접한 다른 LED 셀의 제2도전형 전극을 전기적으로 연결하는 단계;를 포함하는 발광소자 어레이 제조방법.And electrically connecting a first conductive electrode of the first conductive semiconductor layer of each LED cell to a second conductive electrode of another LED cell adjacent to each of the LED cells. 제10항에 있어서,The method of claim 10, 상기 이온주입층을 형성하는 단계는, 상기 발광구조물 중 적어도 제1도전형 반도체층에 이온을 주입하는 것에 의해 수행되는 것을 특징으로 하는 발광소자 어레이 제조방법.Forming the ion implantation layer by implanting ions into at least a first conductive semiconductor layer of the light emitting structure. 제11항에 있어서,The method of claim 11, 상기 이온주입층을 형성하는 단계는, 상기 제2도전형 반도체층 중 상기 최종 LED 셀의 크기를 제외한 영역이 노출되도록 상기 제2도전형 반도체층 상에 마스크 패턴을 형성하는 단계; 및The forming of the ion implantation layer may include forming a mask pattern on the second conductive semiconductor layer to expose a region of the second conductive semiconductor layer except for the size of the final LED cell; And 상기 제2도전형 반도체층 중 상기 마스크 패턴에 의해 노출된 영역에 이온을 주입하는 단계;를 포함하는 발광소자 어레이 제조방법.And implanting ions into a region of the second conductive semiconductor layer exposed by the mask pattern. 제11항에 있어서,The method of claim 11, 상기 이온주입층을 형성하는 단계는, H, O, He, Ar 및 Fe 중 적어도 어느 하나의 이온 주입에 의해 수행되는 것을 특징으로 하는 발광소자 어레이 제조방법.Forming the ion implantation layer, method of manufacturing a light emitting device array, characterized in that performed by the ion implantation of at least one of H, O, He, Ar and Fe. 제10항에 있어서,The method of claim 10, 상기 복수의 LED 셀로 분리하는 단계는, 상기 발광구조물을 메사 식각을 통해 상기 이온주입층을 제외한 상기 이온주입층 상의 발광구조물을 식각하는 것에 의해 수행되는 것을 특징으로 하는 발광소자 어레이 제조방법.The separating of the plurality of LED cells may be performed by etching the light emitting structure on the ion implantation layer except the ion implantation layer through mesa etching of the light emitting structure. 제10항에 있어서,The method of claim 10, 상기 LED 셀 간의 간격은 1㎛ 이상 200㎛ 이하인 것을 특징으로 하는 발광소자 어레이 제조방법.The interval between the LED cell is a light emitting device array manufacturing method, characterized in that more than 1㎛ 200㎛. 제15항에 있어서,The method of claim 15, 상기 LED 셀 간의 간격은 50㎛ 이하인 것을 특징으로 하는 발광소자 어레이 제조방법.The spacing between the LED cells is 50㎛ or less method of manufacturing a light emitting element array.
KR1020080109585A 2008-11-05 2008-11-05 Light emitting device array and methods for producing light emitting device array KR101026047B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080109585A KR101026047B1 (en) 2008-11-05 2008-11-05 Light emitting device array and methods for producing light emitting device array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080109585A KR101026047B1 (en) 2008-11-05 2008-11-05 Light emitting device array and methods for producing light emitting device array

Publications (2)

Publication Number Publication Date
KR20100054190A KR20100054190A (en) 2010-05-25
KR101026047B1 true KR101026047B1 (en) 2011-03-30

Family

ID=42278951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080109585A KR101026047B1 (en) 2008-11-05 2008-11-05 Light emitting device array and methods for producing light emitting device array

Country Status (1)

Country Link
KR (1) KR101026047B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863853A (en) * 2019-04-24 2020-10-30 深圳第三代半导体研究院 Vertical integrated unit diode chip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236116A (en) 1999-02-15 2000-08-29 Matsushita Electric Works Ltd Light source equipment
JP2002359402A (en) 2001-03-29 2002-12-13 Lumileds Lighting Us Llc Monolithic series/parallel led array formed on highly resistive substrate
KR20070047058A (en) * 2005-11-01 2007-05-04 서울옵토디바이스주식회사 Luminous element having arrayed cells and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236116A (en) 1999-02-15 2000-08-29 Matsushita Electric Works Ltd Light source equipment
JP2002359402A (en) 2001-03-29 2002-12-13 Lumileds Lighting Us Llc Monolithic series/parallel led array formed on highly resistive substrate
KR20070047058A (en) * 2005-11-01 2007-05-04 서울옵토디바이스주식회사 Luminous element having arrayed cells and method of manufacturing the same

Also Published As

Publication number Publication date
KR20100054190A (en) 2010-05-25

Similar Documents

Publication Publication Date Title
KR101571577B1 (en) Monolithic, optoelectronic semi-conductor body and method for the production thereof
KR100659373B1 (en) Patterned substrate for light emitting diode and light emitting diode employing the same
KR101007128B1 (en) Light emitting device and method for fabricating the same
CN103178183A (en) Light emitting device
KR20110128545A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101047720B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package using the light emitting device
KR101525913B1 (en) Verticle light emitting diodes and its fabricating method
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
KR101364718B1 (en) Light emitting device and method for manufacturing thereof
KR102540645B1 (en) Light emitting device
KR102474695B1 (en) Light emitting device
KR101171326B1 (en) Luminescence device and Method of manufacturing the same
KR101026047B1 (en) Light emitting device array and methods for producing light emitting device array
KR100670929B1 (en) Flip chip light-emitting device and Method of manufacturing the same
KR101803570B1 (en) Light emitting device and method for fabricating the same
KR101742617B1 (en) Light emitting device
CN109119409B (en) All-in-one L ED chip and manufacturing method thereof
KR100644215B1 (en) Luminous device and the method therefor
KR100891800B1 (en) Manufacturing method of light emitting diode array and light emitting diode array
KR20100036032A (en) Light emission device
KR100730752B1 (en) Compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode
KR20090087374A (en) Light emitting diode and package thereof
KR101220426B1 (en) Light emitting device having plurality of light emitting cells
KR101507131B1 (en) Light emitting device having plurality of light emitting cells
KR20070001380A (en) Luminous element and method of manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee