KR101025922B1 - Method for manufacturing non-volatile memory device and Non-volatile memory device - Google Patents
Method for manufacturing non-volatile memory device and Non-volatile memory device Download PDFInfo
- Publication number
- KR101025922B1 KR101025922B1 KR1020030088682A KR20030088682A KR101025922B1 KR 101025922 B1 KR101025922 B1 KR 101025922B1 KR 1020030088682 A KR1020030088682 A KR 1020030088682A KR 20030088682 A KR20030088682 A KR 20030088682A KR 101025922 B1 KR101025922 B1 KR 101025922B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- tunnel oxide
- forming
- floating gate
- oxide film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 125000006850 spacer group Chemical group 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 7
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract description 3
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 2
- 239000003963 antioxidant agent Substances 0.000 claims 1
- 230000003078 antioxidant effect Effects 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Abstract
본 발명의 비휘발성 메모리 소자의 제조방법은, 반도체기판 상에 희생막을 형성하는 단계와, 셀 트랜지스터의 터널산화막이 형성될 영역의 희생막을 식각하는 단계와, 터널산화막이 형성될 영역의 희생막의 측벽에 산화방지막 스페이서를 형성하는 단계와, 희생막이 식각된 부분에 터널산화막을 형성하는 단계와, 터널산화막 및 희생막 상에 플로팅게이트용 도전막 패턴을 형성하는 단계와, 희생막을 제거하는 단계와, 희생막이 제거된 반도체기판 상부 및 플로팅게이트용 도전막 패턴의 외벽에 유전체막을 형성하는 단계, 및 플로팅게이트용 도전막 패턴 및 유전체막을 콘트롤게이트를 형성하는 단계를 포함하여 구성된다.A method of manufacturing a nonvolatile memory device of the present invention includes forming a sacrificial film on a semiconductor substrate, etching the sacrificial film in a region where the tunnel oxide film of the cell transistor is to be formed, and a sidewall of the sacrificial film in the region where the tunnel oxide film is to be formed. Forming an anti-oxidation spacer on the substrate, forming a tunnel oxide film on the portion where the sacrificial film is etched, forming a conductive gate pattern for the floating gate on the tunnel oxide film and the sacrificial film, and removing the sacrificial film; And forming a dielectric film on the upper portion of the semiconductor substrate from which the sacrificial film is removed and the outer wall of the conductive film pattern for the floating gate, and forming a control gate for the conductive film pattern and the dielectric film for the floating gate.
터널 산화막, 버즈 빅, 트랩 사이트, 희생 산화막, 스페이서Tunnel oxide, buzz big, trap site, sacrificial oxide, spacer
Description
도1a 내지 도1g는 종래 기술에 의한 비휘발성 메모리 소자 제조 방법을 나타낸 순차적인 공정 단면도이다.1A to 1G are sequential process cross-sectional views showing a nonvolatile memory device manufacturing method according to the prior art.
도2a 내지 도2h는 본 발명에 의한 비휘발성 메모리 소자의 제조 방법을 나타낸 순차적인 공정 단면도이다.
- 도면의 주요부분에 대한 부호의 설명 -2A to 2H are sequential process cross-sectional views showing a method of manufacturing a nonvolatile memory device according to the present invention.
-Explanation of symbols for the main parts of the drawings-
삭제delete
200 : 실리콘 기판 202 : 소자 분리막200: silicon substrate 202: device isolation film
204 : 희생 산화막 206 : 질화막 스페이서204: sacrificial oxide film 206: nitride film spacer
208 : 터널 산화막 210 : 플로팅 게이트용 도전막208
212 : 고전압 유전체 산화막 214' : 콘트롤 게이트212: high voltage dielectric oxide film 214 ': control gate
216 : 소오스/드레인
216 Source / Drain
본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로, 보다 상세하게는 터널 산화막과 유전체막 계면으로의 산소 침투에 따른 버즈 빅 현상과 트랩 사이트 생성을 방지하여 소자의 신뢰성을 향상시킬 수 있는 비휘발성 메모리 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a nonvolatile memory device, and more particularly, to a non-volatile phenomenon that can improve the reliability of the device by preventing the buzz big phenomenon and trap site generation due to oxygen infiltration into the interface between the tunnel oxide film and the dielectric film A method of manufacturing a memory device.
일반적으로 비휘발성 메모리의 셀 트랜지스터는 일반적인 MOS 트랜지스터에 플로팅게이트를 더 포함하고 있는 구조이다. 비휘발성 메모리의 셀 트랜지스터는 반도체 기판 상에 터널 산화막을 개재하여 플로팅게이트가 위치하고, 플로팅게이트 상부에 게이트간 유전체막을 개재하여 콘트롤게이트가 형성되어 있다.In general, a cell transistor of a nonvolatile memory has a structure in which a floating gate is further included in a general MOS transistor. In a cell transistor of a nonvolatile memory, a floating gate is positioned on a semiconductor substrate through a tunnel oxide film, and a control gate is formed on the floating gate through an inter-gate dielectric film.
비휘발성 메모리의 기입(program) 동작은 FN터널링(fowler-nordheim tunneling)에 의한 방법과 열전자 주입(hot electron injection)에 의한 방법이 있다. FN터널링에 의한 방법은 터널산화막에 인가된 고전계에 의해 전자가 반도체 기판으로부터 플로팅게이트로 주입됨으로써 기입(program)이 이루어진다. The program operation of the nonvolatile memory includes FN tunneling (fowler-nordheim tunneling) and hot electron injection. In the method by FN tunneling, electrons are injected from a semiconductor substrate into a floating gate by a high field applied to a tunnel oxide film, thereby making a program.
또한, 열전자 주입에 의한 방법은 드레인 부근의 채널영역에서 발생한 열전자(hot electron)가 플로팅게이트에 주입됨으로써 기입(program)이 이루어진다. 비휘발성 메모리의 소거(erase)동작은 반도체 기판 또는 소오스(source)로 플로팅게이트에 저장된 전자를 방출하여 이루어진다. In addition, in the hot electron injection method, hot electrons generated in the channel region near the drain are injected into the floating gate to be programmed. An erase operation of the nonvolatile memory is performed by emitting electrons stored in the floating gate to a semiconductor substrate or a source.
그런데, 종래의 비휘발성 메모리 소자의 제조 공정에 있어서는 고전압용 게이트 절연막 형성시에 터널산화막의 계면으로 산소가 침투하게되어 터널산화막 에지부가 두껍게 형성되는 버즈 빅(Bird beak)을 유발한다. 이로 인해 터널산화막 에지부의 트랩 밀도가 증가하여 터널산화막 에지부에서 누설 전류가 발생하는 문제가 발생한다.However, in the conventional manufacturing process of the nonvolatile memory device, oxygen penetrates into the interface of the tunnel oxide film when the gate insulating film for high voltage is formed, which causes a bird beak in which the edge portion of the tunnel oxide film is formed thick. As a result, the trap density of the tunnel oxide film edge portion increases, causing a problem that leakage current occurs in the tunnel oxide film edge portion.
이와 같은 종래 기술에 의한 비휘발성 메모리 소자 제조 방법의 문제점을 도면을 통해 설명하면 다음과 같다.The problem of the nonvolatile memory device manufacturing method according to the related art will be described with reference to the accompanying drawings.
도 1a 내지 도 1g는 종래 기술에 의한 비휘발성 메모리 소자 제조 방법을 나타낸 순차적인 공정 단면도이다.1A to 1G are sequential cross-sectional views illustrating a method of manufacturing a nonvolatile memory device according to the prior art.
우선, 도1a에 도시된 바와 같이 실리콘 기판(100)에 통상의 트렌치 소자 분리 공정을 통한 소자분리막(102)을 형성한 후에 열산화 공정을 진행하여 상기 실리콘 기판(100) 상에 터널산화막(104)을 성장시킨다. 그리고, 상기 터널산화막(104) 상부에 제1 폴리실리콘막(106)을 증착하고, 제1 폴리실리콘막(106)에 이온주입 공정을 진행한다. First, as shown in FIG. 1A, after the
이어서, 도1b에 도시된 바와 같이 제1 폴리실리콘막 상부에 ONO막(108)을 형성한 후 하드 마스크용 산화막(110)을 증착하고, 도1c와 같이 소정의 사진 및 식각 공정을 진행하여 플로팅 게이트를 패터닝한다.Subsequently, as shown in FIG. 1B, an
그럼 다음, 도1d에 도시된 바와 같이 상기 제1 폴리실리콘막 및 터널산화막의 측벽에 질화막 스페이서(112)를 형성하고, 산화공정을 실시하여 유전체막(114)으로 산화막을 형성한다. 이때, 터널산화막의 가장자리에서는 터널산화막(104)의 두께만큼 질화막 스페이서(112)와 실리콘 기판(100)이 이격되어 있는데, 이 경로를 통하여 산소가 침투하게 된다. 이로 인해 유전체막(114)이 형성되면서 터널산화막(114) 에지부에 두꺼운 버즈 빅이 형성된다.Next, as shown in FIG. 1D, a
상기 유전체막(114)을 형성한 후에 도1f에 도시된 바와 같이 콘트롤 게이트용 제2 폴리실리콘막(116)을 증착하고 도1g에 도시된 바와 같이 콘트롤 게이트 패터닝 공정을 진행한다.After the
상기 종래 기술에 의한 비휘발성 메모리 소자의 제조시에, 상기 유전체막 형성시에 질화막과 유전체 산화막 사이의 이격 거리가 발생하고 이 경계부를 통해 산소가 칩투하게 되어 터널산화막 에지부가 두껍게 형성되는 버즈 빅이 발생하게 된다. 이로 인하여 소자의 동작 속도가 저하되는 문제점이 발생된다. 또한, 터널산화막 에지부에서의 버즈 빅 현상에 의해 셀 어레이에서 터널 산화막의 두께 편차가 증가함에 따라 소자의 특성이 불균일해 진다.In the manufacturing of the nonvolatile memory device according to the prior art, when the dielectric film is formed, a separation distance between the nitride film and the dielectric oxide film is generated, and oxygen penetrates through the boundary part, so that the buzz big that the tunnel oxide film edge part is formed thick. Will occur. This causes a problem that the operation speed of the device is lowered. In addition, the characteristics of the device become uneven as the thickness variation of the tunnel oxide film in the cell array increases due to the buzz big phenomenon at the edge of the tunnel oxide film.
그리고, 산소의 침투시 미량의 질소도 같이 침투하게 되어 결국 트랩 사이트를 형성하게 되고, 이로 인하여 터널산화막 에지부에서의 누설 전류가 증가하게 되어 소자의 신뢰성을 저하시키는 문제점이 있었다.In addition, when oxygen penetrates, a small amount of nitrogen also penetrates together and eventually forms a trap site. As a result, leakage current at the edge portion of the tunnel oxide film increases, thereby degrading reliability of the device.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 터널산화막이 형성될 영역에 산화방지막 스페이서를 형성하여 터널산화막과 고전압 유전막을 완전히 분리시킴으로써 산소의 침투를 방지하여 버즈 빅 현상이 발생하지 않도록 하는 비휘발성 메모리 소자의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 산소의 침투를 방지하여 버즈 빅 현상이 발생하지 않는 구조의 비휘발성 메모리 소자를 제공하는 것이다.An object of the present invention for solving the above problems is to form an anti-oxidation spacer in the region where the tunnel oxide film is to be formed to completely separate the tunnel oxide film and the high-voltage dielectric film to prevent the penetration of oxygen so that the buzz big phenomenon does not occur It is to provide a method of manufacturing a volatile memory device.
Another object of the present invention is to provide a nonvolatile memory device having a structure in which the penetration of oxygen does not cause a buzz big phenomenon.
상기와 같은 목적을 실현하기 위한 본 발명은 반도체기판 상에 희생막을 형성하는 단계와, 셀 트랜지스터의 터널산화막이 형성될 영역의 상기 희생막을 식각하는 단계와, 상기 터널산화막이 형성될 영역의 상기 희생막의 측벽에 산화방지막 스페이서를 형성하는 단계와, 상기 희생막이 식각된 부분에 터널산화막을 형성하는 단계와, 상기 터널산화막 및 희생막 상에 플로팅게이트용 도전막 패턴을 형성하는 단계와, 상기 희생막을 제거하는 단계와, 상기 희생막이 제거된 반도체기판 상부 및 상기 플로팅게이트용 도전막 패턴의 외벽에 고전압용 유전체막을 형성하는 단계, 및 플로팅게이트 및 유전체막을 감싸는 콘트롤게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법을 제공한다.
상기 다른 목적을 실현하기 위한 본 발명은, 반도체기판 상에 형성된 터널산화막과, 상기 터널산화막의 양측에 형성된 산화방지막과, 상기 터널산화막의 상부를 포함하는 영역에 형성된 플로팅게이트용 도전막과, 상기 플로팅게이트용 도전막의 외벽에 형성된 유전체막, 및 상기 유전체막 및 플로팅게이트를 감싸도록 형성된 콘트롤게이트를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자를 제공한다.According to an aspect of the present invention, there is provided a method of forming a sacrificial layer on a semiconductor substrate, etching the sacrificial layer in a region where a tunnel oxide layer of a cell transistor is to be formed, and sacrificially forming the tunnel oxide layer. Forming an oxide spacer on the sidewalls of the film, forming a tunnel oxide film on a portion where the sacrificial film is etched, forming a conductive gate pattern for the floating gate on the tunnel oxide film and the sacrificial film, and forming the sacrificial film And forming a high voltage dielectric film on the semiconductor substrate from which the sacrificial film is removed and on an outer wall of the conductive film pattern for the floating gate, and forming a control gate surrounding the floating gate and the dielectric film. A method of manufacturing a nonvolatile memory device is provided.
According to another aspect of the present invention, there is provided a tunnel oxide film formed on a semiconductor substrate; A nonvolatile memory device comprising a dielectric film formed on an outer wall of a conductive film for a floating gate, and a control gate formed to surround the dielectric film and the floating gate.
삭제delete
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In addition, the present embodiment is not intended to limit the scope of the present invention, but is presented by way of example only and the same parts as in the conventional configuration using the same symbols and names.
도 2a 내지 도 2h는 본 발명에 의한 비휘발성 메모리 소자의 제조 방법을 나타낸 순차적인 공정 단면도이다.2A to 2H are sequential process cross-sectional views illustrating a method of manufacturing a nonvolatile memory device according to the present invention.
우선, 도2a에 도시된 바와 같이 실리콘 기판(200)에 통상의 트렌치 소자 분리 공정을 통해 소자분리막(202)을 형성한 후에 실리콘 기판(200) 상부에 희생 산화막(204)을 형성한다. 그리고, 소정의 사진 및 식각 공정으로 상기 희생산화막(204)의 터널산화막 형성 예정 영역을 식각한다. 이때, 상기 희생 산화막은 후속 증착되는 질화막 스페이서와의 습식 식각 선택비가 높은 산화막으로 형성하는 것이 바람직하다. 참조부호 "PR"은 터널산화막 형성 예정영역을 한정하는 포토레지스트 패턴을 나타낸다.First, as shown in FIG. 2A, the
이어서, 질화막을 증착한 후 에치백 공정을 진행하여 희생 산화막의 식각된 부분에 질화막 스페이서(206)를 도2b에 도시된 바와 같이 형성한다. Next, after the nitride film is deposited, an etch back process is performed to form the
그런 다음, 열산화 공정을 진행하여 터널 산화막(208)을 성장시킨 후에 플로팅 게이트용 폴리실리콘막(210)을 증착하고 사진 및 식각 공정을 진행하여 플로팅 게이트를 도2c와 같이 패터닝한다. 참조부호 "PR"은 플로팅게이트를 한정하는 포토레지스트 패턴을 나타낸다.Then, the thermal oxidation process is performed to grow the
그리고 나서, 도2d에 도시된 바와 같이 상기 질화막 스페이서(206)를 마스크로 이용한 습식 식각 공정을 진행하여 상기 희생 산화막을 제거한다.Next, as shown in FIG. 2D, the sacrificial oxide film is removed by performing a wet etching process using the
상기 희생 산화막을 제거한 후에 도2e에 도시된 바와 같이 산화 공정을 진행하여 유전체막(212)을 형성한다. 이때, 질화막 스페이서(206)가 터널산화막으로의 산소 침투를 방지함으로써 터널산화막의 버즈 빅 현상이 발생하지 않는다.After removing the sacrificial oxide film, as shown in FIG. 2E, an oxidation process is performed to form the
이어서, 도2f에 도시된 바와 같이 콘트롤 게이트용 폴리실리콘막(214)을 증착하고, 사진 및 식각 공정으로 도2g와 같이 콘트롤 게이트(214')를 형성한다.Next, as shown in FIG. 2F, the
이후, 소오스/드레인(216) 이온 주입을 진행하여 비휘발성 메모리 소자를 도2h와 같이 형성한다.Thereafter, ion implantation of the source /
이와 같이 본 발명에 의한 비휘발성 메모리 소자의 제조 방법에 의하면, 희생 산화막을 형성하여 희생 산화막 일부를 식각한 후 질화막 스페이서를 미리 형성한 후에 터널산화막을 형성함으로써, 질화막 스페이서로 터널 산화막과 후속 형성되는 유전체 산화막을 완전 분리시켜 산소의 침투에 의한 터널산화막의 버즈 빅 현상을 방지할 수 있다.As described above, according to the method of manufacturing a nonvolatile memory device according to the present invention, by forming a sacrificial oxide film to etch a portion of the sacrificial oxide film and then forming the nitride spacer in advance, the tunnel oxide film is formed, thereby forming the tunnel oxide film and subsequent formation of the nitride spacer. By completely separating the dielectric oxide film, it is possible to prevent the buzz big phenomenon of the tunnel oxide film due to the penetration of oxygen.
상기한 바와 같이 본 발명은 터널산화막 에지부의 버즈 빅 현상에 따른 동작 속도 저하를 방지하고, 터널산화막 두께를 균일하게 함으로써 소자의 특성을 균일하게 하여 신뢰성을 향상시킬 수 있는 이점이 있다.As described above, the present invention has the advantage of preventing the operation speed decrease caused by the buzz big phenomenon of the tunnel oxide film edge portion and making the thickness of the tunnel oxide film uniform, thereby improving the reliability by making the device characteristics uniform.
또한, 터널산화막과 유전체막 계면으로의 산소 및 질소의 침투를 방지하여 트랩 센터 형성 및 누설 전류 발생을 방지할 수 있는 이점이 있다.In addition, by preventing the penetration of oxygen and nitrogen into the tunnel oxide film and the dielectric film interface, there is an advantage that can prevent trap center formation and leakage current generation.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030088682A KR101025922B1 (en) | 2003-12-08 | 2003-12-08 | Method for manufacturing non-volatile memory device and Non-volatile memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030088682A KR101025922B1 (en) | 2003-12-08 | 2003-12-08 | Method for manufacturing non-volatile memory device and Non-volatile memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050055469A KR20050055469A (en) | 2005-06-13 |
| KR101025922B1 true KR101025922B1 (en) | 2011-03-30 |
Family
ID=37250446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030088682A KR101025922B1 (en) | 2003-12-08 | 2003-12-08 | Method for manufacturing non-volatile memory device and Non-volatile memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101025922B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274198A (en) * | 1995-03-29 | 1996-10-18 | Lg Semicon Co Ltd | Eeprom cell and its preparation |
| JPH09199619A (en) * | 1996-01-03 | 1997-07-31 | Lg Semicon Co Ltd | Nonvolatile memory device and its fabrication method |
-
2003
- 2003-12-08 KR KR1020030088682A patent/KR101025922B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274198A (en) * | 1995-03-29 | 1996-10-18 | Lg Semicon Co Ltd | Eeprom cell and its preparation |
| JPH09199619A (en) * | 1996-01-03 | 1997-07-31 | Lg Semicon Co Ltd | Nonvolatile memory device and its fabrication method |
| KR100210857B1 (en) | 1996-01-03 | 1999-07-15 | 구본준 | Non-volatile semiconductor memory and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050055469A (en) | 2005-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100487532B1 (en) | Flash memory devices having shallow trench isolation structures and methods of fabricating the same | |
| KR100568445B1 (en) | Method of fabricating a local SONOS type gate structure and method of fabricating a nonvolatile memory cell having the same | |
| KR0168155B1 (en) | Flash eeprom cell & fabrication method | |
| JP4384616B2 (en) | Method for manufacturing flash memory device | |
| KR20050101318A (en) | Floating gate isolation and method of making | |
| US7172938B2 (en) | Method of manufacturing a semiconductor memory device | |
| KR101025922B1 (en) | Method for manufacturing non-volatile memory device and Non-volatile memory device | |
| US6642111B1 (en) | Memory device structure and method of fabricating the same | |
| JP5030047B2 (en) | Manufacturing method of semiconductor device | |
| KR100998967B1 (en) | Method for manufacturing Non-volatile memory device | |
| KR100642383B1 (en) | Flash memory device having improved erase efficiency and method of fabricating the same | |
| KR101025921B1 (en) | Method for manufacturing flash memory device | |
| KR0168151B1 (en) | Flash eeprom cell structure and manufacturing method thereof | |
| KR20090095392A (en) | The method for fabricating non-volatile memory device having charge trap layer | |
| KR100423576B1 (en) | Fabricating method of flash memory device for reducing undercut and noise | |
| KR100800957B1 (en) | Method for fabricating flash memory with split gate structure | |
| KR100444841B1 (en) | Flash memory cell fabrication method for forming smoothly floating gate on source/drain region | |
| KR101001445B1 (en) | Ion implanting method for semiconductor device | |
| KR19990057083A (en) | Flash memory and manufacturing method thereof | |
| KR100356480B1 (en) | Method of manufacturing a flash memory cell | |
| KR101051810B1 (en) | Cells of Nonvolatile Memory Devices and Manufacturing Method Thereof | |
| KR100628245B1 (en) | Method for fabrication flash memory device | |
| KR20090070539A (en) | Method of forming flash memory device | |
| KR20070020901A (en) | Semiconductor Memory Device And Method Of Manufacturing The Same | |
| KR20100076695A (en) | The method for fabricating non-volatile memory device having charge trap layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170216 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180221 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190218 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20200218 Year of fee payment: 10 |