KR101023151B1 - 집합전지를 구성하는 리튬 단위전지의 과방전 보호회로 - Google Patents

Abstract

본 발명은 집합전지를 구성하는 개별의 단위전지들이 과방전 또는 강제 과방전되는 현상을 방지하기 위하여 각각의 단위전지들에 설치되는 보호회로에 관한 것이다.

본 발명의 구체적인 구성은 단위전지의 한 극과 출력단에 연결되는 제1 스위칭 소자; 상기 단위전지의 전압의 검출하는 분압회로; 상기 분압회로의 전압의 기설정된 전압이하인 상기 단위전지의 과방전 상태에서 상기 제1 스위칭 소자를 오프(off)시켜 출력단에 전류가 흐르지 않도록 하는 제2 스위칭소자를 포함하는 것이다.

리튬전지, 과방전, 강제 과방전, FET

Description

집합전지를 구성하는 리튬 단위전지의 과방전 보호회로{protecting circuit for lithum unit battery comprising multi battery pack}

리튬 티오닐(Li/SOCl₂) 전지인 단위 전지들이 복수개 연결된 집합전지에서, 개별 단위전지에서 발생되는 과방전과 강제 과방전을 보호하는 보호회로에 관한 것이다.

도 1은 일반적인 Li/SOCl₂ 전지의 방전시의 전압의 명칭을 설명하는 그래프이고, 도 2는 일반적인 Li/SOCl₂ 전지의 방전시의 전압과 전류 곡선이다.

Li/SOCl₂ 전지는 효율과 전지의 안전성을 고려하여 통상 2.5V까지 사용하게 되며, 사용이 허락되는 전압을 종지전압(cut off voltage)이라고 한다. 종지전압 이하에서 지속적으로 전지를 사용하게 되면 전지의 내부저항이 증가하여 전압이 하강하게 되는데, 이렇게 종지 전압 이하에서 계속해서 전지를 사용하는 것을 과방전(over-discharge)이라고 한다.

전지를 완전히 사용하여 전기적인 에너지가 "0"이 되었을 때 전지의 전압 역시 "0"이 되며, 전지를 낱개로 사용할 경우에는 전지의 전압이 "0"V 이하로 떨어질 수가 없다. 그러나 전지를 직렬로 구성하여 사용했을 때 각각의 전지의 수명이 서로 다르면 작동되는 전지 때문에 먼저 소진된 전지가 "음"의 전압을 유지하게 되는데 이때를 강제 과방전(forced over-discharge)이라고 한다.

3.6V에 해당하는 전기적인 에너지를 갖는 전지를 "I" 크기의 전류로 방전을 했을 때 전지의 내부저항에 따라 전지 전압이 "ΔV"만큼 하강하게 되며, 전지의 내부에서 발열되는 온도(ΔT)는 "I"와 "ΔV"에 비례한다.

도 2에 도시된 바와 같이 정상방전 구간에서는 전압이 평탄하게 유지되어 온도의 상승이 비교적 작지만, 전지 사용말기에 전압이 급격하게 하강하는 과방전 구간에서는 전지의 내부 온도가 급격하게 상승하게 되며, 높은 온도에서 리튬이 용융될 경우(리튬의 녹는점 : 180℃) 전지 내부에 있는 SOCl₂와의 폭발적인 반응으로 전지가 발화되거나 폭발하게 된다.

따라서, Li/SOCl₂ 전지를 단위전지로 하는 집합전지에서는 각각의 단위전지에 대한 보호회로가 구성되어야 한다.

도 3은 종래의 다이오드를 이용하여 보호회로를 구성한 회로도이다.

도 3에 도시된 다이오드를 이용한 보호회로는 단위 전지의 음극에 다이오드의 음극을, 단위전지의 양극에 다이오드의 양극을 연결하는 것으로, 임의의 단위 전지에 역 전압이 인가되는 경우에는 다이오드를 통하여 전류가 바이패스 되도록 하는 것이다.

그러나, 이러한 다이오드를 이용한 보호회로는 단위전지의 전압이 다이오드 의 순방향 전압(V_F)보다 낮은 극한 상황의 "-"의 전압이 되는 강제 과방전시에는 보호될 수 있으나, 이러한 상태에 도달하기 전상태인 과방전 구간에서 실질적으로 전지를 보호할 수 없다.

도 4는 종래의 FET를 이용하여 보호회로를 구성한 회로도이고, 도 5는 도 4의 회로를 이용하여 4직렬 전지(공칭전압 14.4V)를 부착한 채로 무전기 운용 시 과방전 구간(10V 이하)에서의 전압-전류 관계를 나타낸 그래프이다.

도 4는 이런 점을 개선한 회로로 FET에 저항들의 분압 전압을 인가하도록 하고, 분압 전압이 설정된 값 이하로 떨어지는 경우에 FET가 동작되지 않도록 하는 방법으로써 과방전과 강제 과방전시에 전지를 보호한다.

도 4는 FET의 쓰레스 홀드(Thresh hold) 전압이 1.5V이고, 집합전지의 출력 전압이 8.5V일 때 FET의 게이트 전압이 1.5V가 되도록 저항으로 전압을 분배하여 회로를 설계한 것이다.

도 5에 도시한 바와 같이, 4 단위전지로 구성된 집합전지가 10V이하에서 무전기에 전원이 공급될 때 집합전지의 분압전압이 FET의 쓰레스 홀드 전압대에 지속적으로 머무르기 때문에 FET의 저항이 증가하여 FET에서 심하게 발열이 일어나는 단점이 있으며, 전류를 완전히 차단할 수 없기 때문에 과방전에서의 폭발의 위험은 여전히 상존하게 된다.

도 6은 종래의 IC를 이용하여 보호회로를 구성한 회로도이다.

도 6에 도시된 회로는 각 단위 전지의 출력 전압은 IC에 입력되게 되고, 각 단위전지가 정상 작동전압을 출력하는 경우에만 FET를 동작시켜 집합전지로부터 부하에 전원을 공급하도록 하는 것이다. 이러한 회로 구성은 가장 이상적이라 할 수 있으나, IC가 고가일 뿐만아니라 IC가 정전기에 약하기 때문에 정전기 방지회로를 별도로 설치하여야 하기 때문에 생산비용이 과다하게 된다.

본 발명은 이러한 문제점을 해결하기 위한 것으로, 본 발명의 해결과제는 집합전지를 구성하는 단위전지가 과방전과 강제과방전으로부터 보호될 수 있는 보호회로를 단순하게 구성하도록 하여 집합전지의 제조원가를 낮추면서도 안전성을 확보하기 위한 것이다.

상기 해결과제를 위한 본 발명의 해결수단은 집합전지에 연결된 복수의 단위전지들을 보호하기 위하여 각각의 개별 단위 전지에 설치되는 집합전지를 구성하는 단위전지 보호회로에 있어서: 단위전지의 한 극과 출력단에 연결되는 제1 스위칭 소자; 상기 단위전지의 전압의 검출하는 분압회로; 상기 분압회로의 전압의 기설정된 전압이하인 상기 단위전지의 과방전 상태에서 상기 제1 스위칭 소자를 오프(off)시켜 출력단에 전류가 흐르지 않도록 하는 제2 스위칭소자; 상기 단위전지가 과방전상태에서 상기 제2 스위칭 소자에 전류가 흐르지 않도록 하는 제3 스위칭 소자를 포함하고, 상기 분압회로를 형성하는 두 개의 저항 중 상기 단위전지의 한 극에 연결되는 저항과 병렬로 연결되며, 상기 단위전지의 초기 전압시연시간동안 방전되는 캐퍼시터가 더 연결되는 것이다.

삭제

삭제

또한, 본 발명에서 상기 제1 스위칭 소자는 P 채널 FET이고, 상기 제2 스위칭 소자와 상기 제3 스위칭 소자는 n 채널형 FET인 것이 바람직하다.

상기 과제와 해결수단을 갖는 본 발명에 따르면, 복수의 단위전지들이 연결되어 하나의 집합전지를 이룰 때 각 단위전지들에서 발생되는 과방전 및 나아가 강제 과방전을 방지할 수 있다. 특히, IC를 사용하지 않고 FET만을 사용하여 이러한 목적을 달성할 수 있어 염가의 보호회로를 구비하도록 한다.

또한, 본 발명에서는 단위전지들의 방전초기의 초기 전압지연현상시에도 캐퍼시터의 전원에 의하여 방전을 속개할 수 있도록 한다.

이하 첨부된 도면에 따라서 본 발명의 실시예를 상세히 설명하기로 한다.

도 7은 본 발명의 일실시예의 회로도이다.

도 7에 도시된 회로는 단위전지(3.6V)의 양극과 출력단자(+) 사이에 드레인 과 소스가 연결되는 제1 FET(Q1)와 단위전지(3.6V)의 전압이 분압되어 게이트에 입력되며 분압전압이 기설정된 값 이상에서 동작하며, 동작시에 제1 FET(Q1)가 동작되도록 하는 제2 FET(Q2)와, 분압된 전압이 기설정된 값 이하인 경우에 제2 FET(Q2)에 흐르는 전류를 차단하는 제3 FET(Q3)를 주요구성으로 이루어진다.

이때 Q2, Q3는 n채널 FET이고, Q1은 p 채널 FET이고, Q1, 2, 3의 쓰레스 홀드 전압이 1.5V 이다.

도 7에 도시된 회로는 구체적으로 단위전지(3.6V)의 양극과 출력단자 사이에는 제1 FET의 드레인과 소스가 연결되며, 단위전지(3.6V)의 양극과 음극 사이에는 분압저항(r1), (r2), 다이오드(d1)가 직렬연결된다.

이때 분압저항(r1), (r2)의 저항값은 접속점의 분압전압이 단위전지(3.6V)가 과방전을 시작하는 전압인 2.5V일 때 제2 FET의 쓰레스 홀드 전압인 1.5V 보다 높은 1.7V가 되도록 설계된다.

또한, 단위전지의 양극과 분압저항들의 접속점 사이에는 캐퍼시터(c1)가 연결되고, 제2FET(Q2)의 게이트는 분압저항들(r1), (r2)의 접속점에 연결되고, 제2FET(Q2)의 드레인과 양극 사이에는 저항(r3)이 연결되는 한편 제2FET(Q2)의 드레인은 제1 FET(Q1)의 게이트에 연결되며, 제2FET(Q2)의 소스는 분압저항(r2)과 다이오드(d1)의 접속점에 연결된다. 또한, 제3 FET(Q3)의 드레인은 분압저항들(r1), (r2)의 접속점에 연결되며, 소스는 분압저항(r2)과 다이오드(d1)의 접속점에 연결되며, 게이트는 제1 FET(Q1)의 게이트에 연결된다.

본 발명의 일실시예의 동작은 다음과 같이 이루어진다.

단위전지(3.6V)가 방전을 시작하여 정상동작을 하는 경우에는 분압저항들(r1), (r2)의 접속점의 전위는 1.5V보다 높게 되어 제2 FET의 드레인과 소스 사이에는 전류가 흐르게 되어 결국 제1 FET(Q1)의 게이트의 전위는 0V가 되므로 제1 FET(Q1)는 동작하게 되어 단위전지(3.6V)의 전압을 출력단자(+), (-)에 출력하게 된다.

그러나, 단위전지(3.6V)의 방전이 지속됨에 따라서 과방전 상태로 되면 분압저항들(r1), (r2)의 접속점의 전위가 1.5V보다 낮게 되므로 제2 FET(Q2)가 부동작 상태로 되며, 이때 제1 FET(Q1)에는 단위전지(3.6V)의 전압이 그대로 인가되기 때문에 결국 제1 FET(Q1)는 부동작 상태로 되어 단위 전지(3.6V)로부터 과방전이 더 이상 발생하지 않도록 한다.

또한, 제2 FET가 동작되는 시간동안에는 제3 FET의 게이트에 인가되는 전압은 0V이므로 제3 FET로 부동작되지만 제2 FET가 부동작되는 상태에서는 단위 전지(3.6V)의 전압이 제3 FET의 게이트에 인가되므로 제3 FET는 동작되게 되어 저항r2에 인가되는 전압이 없도록 한다. 따라서, 제2 FET가 쓰레스 홀드 전압 부근에서 동작되는 것을 방지하도록 하여 제2 FET(Q2)가 발열되는 것을 방지한다. 이러한 효과는 제2 FET(Q2)가 쓰레스 홀드 전압 부근에서 동작되지 않기 때문에 제1 FET(Q1)도 쓰레스 홀드 전압 부근에서 동작되지 않기 때문에 제1 FET(Q1)에서도 열이 발생하지 않으면서 안정적으로 과방전 나아가 강제 과방전으로부터 단위전지(3.6V)를 보호할 수 있다.

또한, 단위전지(3.6V)가 리튬전지인 경우 음극 부품인 Li 전극 표면의 비전도성 부동화 막이 제거되는 시간인 초기 전압지연시간 동안에는 일시적으로 전압이 하강하게 되어 과방전 전압 이하로 된다. 이때 캐퍼시터(c1)에 충전된 전압이 방전되어 분압전압의 하강을 방지하게 되고, 단위전지(3.6V)가 정상전압으로 회복된 뒤에는 단위전지(3.6)의 전압이 방전되도록 한다.

도 8은 본 발명의 일실시예가 적용된 집합전지의 성능을 실험하는 회로도이고, 도 9는 도 8의 V1의 전압곡선이고, 도 10은 도 8의 V2, V3의 전압곡선과 전류곡선이다.

집합전지를 구성하는 각각의 단위전지가 종지 전압 이하에서 과방전되었을 때 회로의 차단여부를 확인하기 위하여 도 8에서처럼 3개의 프레쉬(frsh)한 단위 전지와 90%를 사전에 방전시키고, 도 7의 보호회로가 설치된 단위전지 한 개를 직 렬로 연결한 후 군용 무전기에 장착하여 운용시험을 하였다.

도 8에서 전압V1은 집합전지의 출력단에서 측정된는 사용자 인식전압이고, V2는 90%를 방전시킨 단위전지의 보호회로를 거친 출력단에서의 측정되는 전압이고, V3는 90%를 방전시킨 단위전지의 양극의 측정전압이다.

도 9에 도시된 바와 같이, V1은 정상방전 중에는 집합전지의 작동전압이 출력되지만 90% 방전된 전지가 과방전 상태에 들어가게 되면 보호회로에 의하여 전류가 차단되므로 0V의 전위가 측정되게 된다. 또한, 도 10에 도시된 바와 같이, 90%를 방전시킨 단위전지의 양극 사이에 측정되는 전압V2와 보호회로를 거친 전압V3은 단위전지가 정상 방전 중일 때에는 큰 차이가 없지만 단위전지가 과방전 상태 즉, 2.02V 이하로 떨어지게 되면 보호회로에 의하여 전류가 차단되게 되므로 V3는 0V로 떨어지게 된다. 이때 V2는 개회로 상태가 되므로 개회로 전압 2.02V를 유지하게 된다.

또한, 집합전지로부터 무전기에 공급되는 전류는 90%를 방전시킨 단위전지가 과방전 상태에 이르게 되면 보호회로의 차단에 의하여 0으로 됨을 도 10의 전류 곡선으로부터 알 수 있다.

위의 시험 결과로 보았을 때 본 발명의 회로를 이용하면 IC를 이용하지 않고도 일정 전압 이하에서 전류의 흐름을 효율적으로 차단함으로써 IC를 적용했을 때의 발생 가능한 정전기에 의한 회로의 오작동을 방지할 수 있고, 제조원가를 낮춰 상품의 경쟁력을 확보할 수 있는 장점이 있다.

도 1은 일반적인 Li/SOCl₂ 전지의 방전시의 전압의 명칭을 설명하는 그래프이다.

도 2는 일반적인 Li/SOCl₂ 전지의 방전시의 전압과 전류 곡선이다.

도 3은 종래의 다이오드를 이용하여 보호회로를 구성한 회로도이다.

도 4는 종래의 FET를 이용하여 보호회로를 구성한 회로도이다.

도 5는 도 4의 회로를 이용하여 4직렬 전지(공칭전압 14.4V)를 부착한 채로 무전기 운용 시 과방전 구간(10V 이하)에서의 전압-전류 관계를 나타낸 그래프이다.

도 6은 종래의 IC를 이용하여 보호회로를 구성한 회로도이다.

도 7은 본 발명의 일실시예의 회로도이다.

도 8은 본 발명의 일실시예가 적용된 집합전지의 성능을 실험하는 회로도이다.

도 9는 도 8의 V1의 전압곡선이다.

도 10은 도 8의 V2, V3의 전압곡선과 전류곡선이다.

Claims (4)

1. 집합전지에 연결된 복수의 단위전지들을 보호하기 위하여 각각의 개별 단위 전지에 설치되는 집합전지를 구성하는 단위전지 보호회로에 있어서:

   단위전지의 한 극과 출력단에 연결되는 제1 스위칭 소자;

   상기 단위전지의 전압의 검출하는 분압회로;

   상기 분압회로의 전압의 기설정된 전압이하인 상기 단위전지의 과방전 상태에서 상기 제1 스위칭 소자를 오프(off)시켜 출력단에 전류가 흐르지 않도록 하는 제2 스위칭소자;

   상기 단위전지가 과방전상태에서 상기 제2 스위칭 소자에 전류가 흐르지 않도록 하는 제3 스위칭 소자를 포함하고,

   상기 분압회로를 형성하는 두 개의 저항 중 상기 단위전지의 한 극에 연결되는 저항과 병렬로 연결되며, 상기 단위전지의 초기 전압시연시간동안 방전되는 캐퍼시터가 더 연결되는 것을 특징으로 하는 집합전지를 구성하는 단위전지 보호회로.
2. 삭제
3. 삭제
4. 청구항 제1항에 있어서, 상기 제1 스위칭 소자는 P 채널 FET이고, 상기 제2 스위칭 소자와 상기 제3 스위칭 소자는 n 채널형 FET인 것을 특징으로 하는 집합전지를 구성하는 단위전지 보호회로.

Images