KR101022871B1 - Printed circuit board and fabricating method of the same - Google Patents

Printed circuit board and fabricating method of the same Download PDF

Info

Publication number
KR101022871B1
KR101022871B1 KR1020090073884A KR20090073884A KR101022871B1 KR 101022871 B1 KR101022871 B1 KR 101022871B1 KR 1020090073884 A KR1020090073884 A KR 1020090073884A KR 20090073884 A KR20090073884 A KR 20090073884A KR 101022871 B1 KR101022871 B1 KR 101022871B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
liquid crystal
via hole
crystal polymer
Prior art date
Application number
KR1020090073884A
Other languages
Korean (ko)
Other versions
KR20110016266A (en
Inventor
윤상준
오준록
윤금희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090073884A priority Critical patent/KR101022871B1/en
Priority to JP2009232517A priority patent/JP2011040699A/en
Publication of KR20110016266A publication Critical patent/KR20110016266A/en
Application granted granted Critical
Publication of KR101022871B1 publication Critical patent/KR101022871B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 내층 비아홀이 형성된 코어 절연층에 상기 내층 비아홀 내벽에 형성되는 내층 비아를 포함하는 내층 회로층이 형성된 코어기판, 상기 내층 비아홀의 내부를 포함하여 상기 코어기판에 적층된 액정 폴리머 절연층, 및 상기 액정 폴리머 절연층에 형성된 외층 회로층을 포함하는 것을 특징으로 하며, 액정 폴리머 절연층을 사용함으로써 내층 비아홀에 대한 충진성을 향상시킴으로써 내층 비아홀 내부에 플러깅 잉크 또는 도금층을 형성할 필요가 없는 인쇄회로기판 및 그 제조방법을 제공한다.The present invention relates to a printed circuit board and a method for manufacturing the same, including a core substrate having an inner circuit layer including an inner layer via formed on an inner wall of the inner layer via hole in a core insulating layer having an inner layer via hole, and including an inside of the inner layer via hole. And a liquid crystal polymer insulating layer laminated on the core substrate, and an outer circuit layer formed on the liquid crystal polymer insulating layer. The liquid crystal polymer insulating layer is used to improve the filling property of the inner layer via hole by using a liquid crystal polymer insulating layer. Provided are a printed circuit board and a method of manufacturing the same, which do not need to form a plugging ink or plating layer.

액정 폴리머 절연층, 비아홀, 충진 Liquid crystal polymer insulation layer, via hole, filling

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and fabricating method of the same}Printed circuit board and fabrication method of the same

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다. The present invention relates to a printed circuit board and a method of manufacturing the same.

일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다. In general, a printed circuit board is wired on one or both sides of a board made of various thermosetting synthetic resins with copper foil, and then an IC or an electronic component is disposed and fixed on the board and coated with an insulator by implementing electrical wiring therebetween.

도 1에는 종래의 일 예에 따른 플러깅 잉크가 비아홀 내부에 충진된 인쇄회로기판의 단면도가 도시되어 있다.1 is a cross-sectional view of a printed circuit board in which a plugging ink is filled in a via hole according to a conventional example.

도 1에 도시한 바와 같이, 종래의 일 예에 따른 인쇄회로기판(100)은 내층 비아(104)를 포함하는 내층 회로층(106)이 형성된 코어 절연층(102)에 열경화성 수지로 된 외층 절연층(110)이 적층되고, 상기 외층 절연층(110)에 내층 비아(104)와 연결되는 외층 비아(112)를 포함하는 외층 회로층(114)이 형성된 구조를 갖는다. 여기서, 내층 비아(104)는 코어 절연층(102)에 형성된 비아홀의 내벽에 형성되고, 비아홀의 내부는 에폭시계의 플러깅 잉크(plugging ink)(또는 도전성 페이스트(conductive paste)(108)가 충진된다. As shown in FIG. 1, the conventional printed circuit board 100 includes an outer layer insulating layer made of a thermosetting resin on a core insulating layer 102 on which an inner layer circuit layer 106 including an inner layer via 104 is formed. The layer 110 is stacked, and the outer circuit layer 114 including the outer layer vias 112 connected to the inner layer vias 104 is formed in the outer layer insulating layer 110. Here, the inner layer via 104 is formed on the inner wall of the via hole formed in the core insulating layer 102, and the inside of the via hole is filled with epoxy-based plugging ink (or conductive paste 108). .

그러나, 종래의 일예에 따른 인쇄회로기판(100)은 비아홀의 내부가 비어 있는 경우 신뢰성이 떨어지기 때문에, 내층 회로층(106)을 형성한 후 플러깅 잉크(108)를 충진하는 공정이 별도로 실시되어야 하고, 이로 인해 공정 효율이 떨어지는 문제점이 있었다. 특히, 플러깅 잉크(108)의 충진공정은 진공 프레스(vaccum press) 공정 또는 필름 라미네이션(film lamination) 공정에 의해 수행되는데, 비아홀의 직경이 150㎛ 이상인 경우 이를 충진하는데 상당히 시간이 소요되기 때문에 공정이 지연되는 문제점이 있었다. However, since the reliability of the printed circuit board 100 according to the conventional example is poor when the inside of the via hole is empty, the process of filling the plugging ink 108 after the inner circuit layer 106 is formed must be performed separately. And, there was a problem in that the process efficiency is lowered. In particular, the filling process of the plugging ink 108 may be performed by a vacuum press process or a film lamination process. Since the via hole has a diameter of 150 μm or more, it may take a long time to fill it. There was a delay.

또한, 도 2에는 종래의 다른 예에 따른 비아홀 내부에 도금층이 형성된 인쇄회로기판의 단면도가 도시되어 있다.2 is a cross-sectional view of a printed circuit board having a plating layer formed in a via hole according to another conventional example.

도 2에 도시한 바와 같이, 종래의 다른 예에 따른 인쇄회로기판(200)은 비아홀의 내부에 도금층(208)이 형성된 구조를 갖는 것을 특징으로 한다. 도 1에 도시한 플러깅 잉크(108)를 사용하는 경우와 비교할 때, 도금층(208)을 형성하는 경우 비아홀의 내부를 완전하게 메울 수 있는 장점은 있으나, 플러깅 잉크(108)를 주입할 때보다 더 많은 시간이 소요되는 문제점이 있었다. 특히, 비아홀의 직경이 큰 경우 도금층(208)을 형성하는데 상당히 많은 시간이 소요되었다. As shown in FIG. 2, the PCB 200 according to another example of the related art has a structure in which a plating layer 208 is formed in the via hole. Compared to the case where the plugging ink 108 shown in FIG. 1 is used, the plating layer 208 has an advantage of completely filling the inside of the via hole. However, when the plugging ink 108 is injected, the plugging ink 108 may be filled. There was a time-consuming problem. In particular, when the diameter of the via hole is large, it takes a long time to form the plating layer 208.

한편, 도 3에는 비아홀의 크기에 따라 비아홀 내부에 충진되는 열경화성 수지의 상태를 나타내는 도면이 도시되어 있다. 여기서, 도 3의 (a), (b), (c)는 각각 비아홀의 직경이 300㎛, 200㎛, 및 100㎛ 일 때, 열경화성 수지의 충진상태를 나타낸다. 도 3의 (c)에서 알 수 있는 바와 같이, 열경화성 수지를 100㎛의 직경을 갖는 비아홀 내부에 충진하는 경우 충진불량이 발생함을 알 수 있다. 따라서, 열경 화성 수지로된 외층 절연층(110)을 비아홀 내부에 일괄 적층하는 것은 현실적으로 불가능하기 때문에, 플러깅 잉크(108) 또는 도금층(208)의 형성은 필수적일 수 밖에 없었다. On the other hand, Figure 3 is a view showing a state of the thermosetting resin filled in the via hole in accordance with the size of the via hole. 3A, 3B, and 3C show filled states of the thermosetting resin when the diameters of the via holes are 300 μm, 200 μm, and 100 μm, respectively. As can be seen in Figure 3 (c), it can be seen that filling failure occurs when the thermosetting resin is filled in the via hole having a diameter of 100㎛. Therefore, since it is practically impossible to collectively stack the outer layer insulating layer 110 made of a thermosetting resin inside the via hole, the formation of the plugging ink 108 or the plating layer 208 was indispensable.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 비아홀 내부에 플러깅 잉크의 충진 또는 도금층 형성을 추가적으로 진행할 필요가 없어 구조 및 공정을 단순화할 수 있는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다. The present invention has been made to solve the above problems, an object of the present invention is to eliminate the need for additional filling of the filling ink or the plating layer formed in the via hole, and to simplify the structure and process of the printed circuit board and its manufacture It is to provide a method.

본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 내층 비아홀이 형성된 코어 절연층에 상기 내층 비아홀 내벽에 형성되는 내층 비아를 포함하는 내층 회로층이 형성된 코어기판, 상기 내층 비아홀의 내부를 포함하여 상기 코어기판에 적층된 액정 폴리머 절연층, 및 상기 액정 폴리머 절연층에 형성된 외층 회로층을 포함하는 것을 특징으로 한다.A printed circuit board according to a preferred embodiment of the present invention includes a core substrate having an inner circuit layer including an inner layer via formed on an inner wall of the inner via hole, and a core substrate including an inner side of the inner via hole. And an outer circuit layer formed on the liquid crystal polymer insulating layer laminated on the core substrate.

여기서, 상기 내층 비아홀은 100㎛ 이하의 직경을 갖는 것을 특징으로 한다.Here, the inner layer via hole has a diameter of 100 μm or less.

또한, 상기 코어 절연층은 액정 폴리머 재질로 이루어진 것을 특징으로 한다.In addition, the core insulating layer is characterized in that the liquid crystal polymer material.

또한, 상기 액정 폴리머 절연층은 상기 코어기판의 양면에 적층된 것을 특징으로 한다.In addition, the liquid crystal polymer insulating layer is characterized in that laminated on both sides of the core substrate.

또한, 상기 외층 회로층은 상기 내층 회로층과 연결된 외층 비아를 포함하는 것을 특징으로 한다.In addition, the outer circuit layer may include outer vias connected to the inner circuit layer.

또한, 상기 액정 폴리머 절연층에는 상기 외층 회로층 중에 패드부를 노출시 키는 오픈부를 갖는 솔더 레지스트층이 적층되는 것을 특징으로 한다.In addition, the liquid crystal polymer insulating layer is characterized in that the solder resist layer having an open portion for exposing the pad portion in the outer circuit layer is laminated.

본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, (A) 내층 비아홀이 형성된 코어 절연층에 상기 내층 비아홀 내벽에 형성되는 내층 비아를 포함하는 내층 회로층을 형성하는 단계, (B) 상기 내층 비아홀 내부를 포함하여 상기 코어 절연층에 액정 폴리머 절연층을 적층하는 단계, 및 (C) 상기 액정 폴리머 절연층에 외층 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.According to a preferred embodiment of the present invention, a method of manufacturing a printed circuit board includes: (A) forming an inner circuit layer including inner vias formed on inner wall of the inner via hole in a core insulating layer having inner via holes formed therein, (B) Stacking a liquid crystal polymer insulating layer on the core insulating layer including the inside of the inner layer via hole, and (C) forming an outer circuit layer on the liquid crystal polymer insulating layer.

이때, 상기 (A) 단계는, (A1) 코어 절연층에 내층 비아홀을 가공하는 단계, (A2) 상기 내층 비아홀의 내벽을 포함하여 상기 코어 절연층에 도금층을 형성하는 단계, 및 (A3) 상기 도금층을 패터닝하여 내층 비아를 포함하는 내층 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.At this time, the step (A), (A1) processing the inner via hole in the core insulating layer, (A2) forming a plating layer on the core insulating layer including the inner wall of the inner via hole, and (A3) Patterning the plating layer to form an inner circuit layer including inner vias.

또한, 상기 내층 비아홀은 100um 이하의 직경을 갖는 것을 특징으로 한다.In addition, the inner layer via hole has a diameter of 100 μm or less.

또한, 상기 코어 절연층은 액정 폴리머 재질로 이루어진 것을 특징으로 한다.In addition, the core insulating layer is characterized in that the liquid crystal polymer material.

또한, 상기 (B) 단계에서, 상기 액정 폴리머 절연층은 상기 코어 절연층의 양면에 적층되는 것을 특징으로 한다.In addition, in the step (B), the liquid crystal polymer insulating layer is characterized in that laminated on both sides of the core insulating layer.

또한, 상기 (C) 단계는, (C1) 상기 액정 폴리머 절연층에 상기 내층 회로층을 노출시키는 외층 비아홀을 가공하는 단계, (C2) 상기 외층 비아홀의 내부를 포함하여 상기 액정 폴리머 절연층에 도금층을 형성하는 단계, 및 (C3) 상기 도금층을 패터닝하여 외층 비아를 포함하는 외층 회로층을 형성하는 단계를 포함하는 것 을 특징으로 한다.Further, the (C) step, (C1) processing the outer layer via hole exposing the inner circuit layer on the liquid crystal polymer insulating layer, (C2) a plating layer on the liquid crystal polymer insulating layer including the inside of the outer layer via hole (C3) patterning the plating layer to form an outer circuit layer including outer layer vias.

또한, 상기 (C) 단계 이후에, (D) 상기 액정 폴리머 절연층에 솔더 레지스트층을 적층하는 단계, 및 (E) 상기 솔더 레지스트층에 상기 외층 회로층 중에 패드부를 노출시키는 오픈부를 가공하는 단계를 더 포함하는 것을 특징으로 한다.Further, after step (C), (D) laminating a solder resist layer on the liquid crystal polymer insulating layer, and (E) processing the open part exposing the pad part in the outer circuit layer on the solder resist layer. It characterized in that it further comprises.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다. The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may appropriately define the concept of a term in order to best describe its invention The present invention should be construed in accordance with the spirit and scope of the present invention.

본 발명에 따르면, 액정 폴리머 절연층을 이용하여 비아홀 내부를 포함하도록 적층함으로써 비아홀 내부에 플러깅 잉크의 충진 또는 도금층 형성을 추가적으로 진행할 필요가 없어 구조 및 공정을 단순화할 수 있게 된다. According to the present invention, since the liquid crystal polymer insulating layer is laminated to include the inside of the via hole, the structure and the process may be simplified since the filling of the plugging ink or the plating layer may not be additionally performed in the via hole.

또한, 본 발명에 따르면, 고온에서도 신뢰성이 높은 액정 폴리머 절연층을 이용함으로써 공정 진행시 변형이 잘 안될 뿐만 아니라 인쇄회로기판의 신뢰성을 도모할 수 있게 된다. In addition, according to the present invention, by using a liquid crystal polymer insulating layer having high reliability even at high temperature, not only the deformation is difficult during the process, but also the reliability of the printed circuit board can be achieved.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되 어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 "제1", "제2" 등의 용어는 임의의 양, 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이며, 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments associated with the accompanying drawings. In this specification, the terms "first", "second", and the like are not used to indicate any quantity, order, or importance, but are used to distinguish the components from each other. However, it should be noted that the same components are provided with the same number as much as possible even though they are shown in different drawings. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.  Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(300)에 대해 설명하기로 한다.4 is a cross-sectional view of a printed circuit board according to a preferred embodiment of the present invention. Hereinafter, the printed circuit board 300 according to the present exemplary embodiment will be described with reference to the drawings.

도 4에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(300)은 코어기판에 액정 폴리머 절연층(310)이 적층되되, 코어기판에 형성된 내층 비아홀(304)을 포함하여 적층된 구조를 갖는다. 즉, 본 발명은 액정 폴리머 절연층(310)을 이용하여 충진성을 보장함으로써, 내층 비아홀(304) 내부에 플러깅 잉크의 충진 또는 도금층의 형성이 필요없는 구조를 갖는 것을 특징으로 한다.As shown in FIG. 4, the printed circuit board 300 according to the present exemplary embodiment has a structure in which a liquid crystal polymer insulating layer 310 is stacked on a core board, and includes an inner layer via hole 304 formed on the core board. Have That is, the present invention is characterized by having a structure that does not require filling of the plugging ink or forming the plating layer in the inner layer via hole 304 by ensuring the filling property using the liquid crystal polymer insulating layer 310.

코어기판은 코어 절연층(302)에 내층 비아홀(304)이 형성되고, 내층 비아홀(304)의 내벽에 형성된 내층 비아(306)를 포함하는 내층 회로층(308)이 형성된 구조를 갖는다. The core substrate has a structure in which an inner via hole 304 is formed in the core insulating layer 302 and an inner circuit layer 308 including an inner via 306 formed in an inner wall of the inner via hole 304.

여기서, 코어 절연층(302)으로는 일반적으로 사용되는 에폭시(epoxy) 수지, 유리 에폭시(glass epoxy) 수지, 알루미나(alumina)를 함유한 에폭시 수지 등이 사용될 수 있으나, 고온에서도 안정적인 액정 폴리머(Liquid crystal polymer) 수지가 사용되는 것이 바람직하다. Here, as the core insulating layer 302, an epoxy resin, a glass epoxy resin, an epoxy resin containing alumina, or the like, which is generally used, may be used, but a liquid crystal polymer that is stable even at high temperature may be used. crystal polymer) resin is preferably used.

액정 폴리머 절연층(310)은 코어기판의 일면 또는 양면에 적층되되, 코어기판에 형성된 내층 비아홀(304)의 내부를 포함하여 한번에 적층된다. 여기서, 액정 폴리머 절연층(310)은 열가소성 수지로서, 유동성과 충진성이 우수하여 내층 비아홀(304)에 대한 충진성을 보장할 수 있기 때문에, 종래 절연층 적층 공정 전에 내층 비아홀 내부에 플러깅 잉크를 충진한다거나, 도금층을 형성하는 공정을 생략할 수 있어 공정의 단순화를 도모할 수 있게 된다. 또한, 액정 폴리머 절연층(310)은 유동성이 우수하여 내층 비아홀(304)의 직경이 100㎛ 이하인 경우에도 충진 신뢰성을 보장할 수 있게 된다. The liquid crystal polymer insulating layer 310 is stacked on one side or both sides of the core substrate, including the inside of the inner layer via hole 304 formed in the core substrate. Here, since the liquid crystal polymer insulating layer 310 is a thermoplastic resin and excellent in fluidity and filling property, it is possible to ensure the filling property of the inner layer via hole 304. The process of filling or forming a plating layer can be omitted, and the process can be simplified. In addition, since the liquid crystal polymer insulating layer 310 has excellent fluidity, the filling reliability may be ensured even when the inner via hole 304 has a diameter of 100 μm or less.

이대, 액정 폴리머 절연층(310)에는 내층 회로층(308)과 연결되는 외층 비아(312)를 포함하는 외층 회로층(314)이 형성된다. 또한, 액정 폴리머 절연층(310)의 상부에는 외층 회로층(314)을 외부로부터 보호하기 위한 솔더 레지스트층(316)이 적층될 수 있으며, 솔더 레지스트층(316)에는 외층 회로층(314) 중에 패드부를 노출시키는 오픈부(318)가 형성된다. The outer circuit layer 314 including the outer layer via 312 connected to the inner circuit layer 308 is formed on the liquid crystal polymer insulating layer 310. In addition, a solder resist layer 316 may be stacked on the liquid crystal polymer insulating layer 310 to protect the outer circuit layer 314 from the outside, and the solder resist layer 316 may be disposed in the outer circuit layer 314. An open portion 318 is formed that exposes the pad portion.

도 5 내지 도 8은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방 법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법에 대해 설명하기로 한다.5 to 8 are process cross-sectional views illustrating a method of manufacturing a printed circuit board according to a preferred embodiment of the present invention in the order of process. Hereinafter, a method of manufacturing a printed circuit board according to the present embodiment will be described with reference to this.

먼저, 도 5에 도시한 바와 같이, 코어 절연층(302)에 내층 비아(306)를 포함하는 내층 회로층(308)이 형성된 코어기판을 제조한다.First, as illustrated in FIG. 5, a core substrate on which an inner circuit layer 308 including an inner via 306 is formed in the core insulating layer 302 is manufactured.

본 단계는, 코어 절연층(302)에 레이저 또는 기계적 드릴을 통해 내층 비아홀(304)을 가공한 후, 내층 비아홀(304)의 내벽을 포함하여 코어 절연층(302)의 표면에 도금공정(무전해 동도금 공정 및 전해 동도금 공정)을 수행하여 도금층을 형성한 후, 상기 도금층을 패터닝하여 내층 회로층(308)을 형성함으로써 수행된다. In this step, after the inner via hole 304 is processed through a laser or a mechanical drill on the core insulating layer 302, a plating process (electroless) is performed on the surface of the core insulating layer 302 including the inner wall of the inner via hole 304. After the copper plating process and the electrolytic copper plating process are performed to form a plating layer, the plating layer is patterned to form an inner circuit layer 308.

여기서, 코어 절연층(302)으로는 일반적으로 사용되는 에폭시(epoxy) 수지, 유리 에폭시(glass epoxy) 수지, 알루미나(alumina)를 함유한 에폭시 수지 등이 사용될 수 있으나, 고온에서도 안정적인 액정 폴리머(Liquid crystal polymer) 수지가 사용되는 것이 바람직하다. Here, as the core insulating layer 302, an epoxy resin, a glass epoxy resin, an epoxy resin containing alumina, or the like, which is generally used, may be used, but a liquid crystal polymer that is stable even at high temperature may be used. crystal polymer) resin is preferably used.

다음, 도 6a에 도시한 바와 같이, 내층 비아홀(304)의 내부를 포함하여 코어 절연층(302)에 액정 폴리머 절연층(310)을 적층한다. Next, as shown in FIG. 6A, the liquid crystal polymer insulating layer 310 is stacked on the core insulating layer 302 including the inside of the inner via hole 304.

본 발명에서는 종래 인쇄회로기판의 절연층으로 사용되던 열경화성 수지 대신에 액정 폴리머 절연층(310)을 적층함으로써, 코어 절연층(302)에 액정 폴리머 절연층(310)을 적층하는 과정에서 내층 비아홀(304)의 내부를 충진할 수 있게 된다. 액정 폴리머 절연층은 열가소성 수지로서, 유동성과 충진성이 우수하여 내층 비아홀(304)에 대한 충진성을 보장할 수 있기 때문에, 종래 절연층 적층 공정 전에 내층 비아홀 내부에 플러깅 잉크를 충진한다거나, 도금층을 형성하는 공정을 생략할 수 있어 공정의 단순화를 도모할 수 있게 된다. 또한, 액정 폴리머 절연층(310)은 열팽창계수(CTE)가 17ppm/℃로서 구리와 거의 동일하기 때문에 공정 진행시 변형이 잘 안될 뿐만 아니라, 치수 안정성이 0.05% 이하로 타재료에 비해 안정하기 때문에 인쇄회로기판의 신뢰성을 도모할 수 있게 된다. 뿐만 아니라, 액정 폴리머 절연층(310)은 고온에서도 안정적이고 할로겐 프리(halogen free)로 친환경적이다. In the present invention, by stacking the liquid crystal polymer insulating layer 310 in place of the thermosetting resin used as the insulating layer of the conventional printed circuit board, the inner layer via hole in the process of laminating the liquid crystal polymer insulating layer 310 to the core insulating layer (302) The interior of the 304 can be filled. Since the liquid crystal polymer insulating layer is a thermoplastic resin and excellent in fluidity and filling property, it is possible to ensure filling of the inner layer via hole 304, so that the plugging ink is filled in the inner layer via hole before the conventional insulating layer lamination process, or the plating layer is filled. The step of forming can be omitted, and the process can be simplified. In addition, the liquid crystal polymer insulating layer 310 has a thermal expansion coefficient (CTE) of about 17 ppm / ° C, which is almost the same as that of copper. The reliability of the printed circuit board can be achieved. In addition, the liquid crystal polymer insulating layer 310 is stable at high temperatures and is halogen-free and environmentally friendly.

한편, 도 6b에는 비아홀의 크기에 따라 비아홀 내부에 충진되는 액정 폴리머 절연층의 상태를 나타내는 도면이 도시되어 있다. 여기서, 도 6b의 (a), (b), (c)는 각각 비아홀의 직경이 300㎛, 200㎛, 및 100㎛ 일 때, 액정 폴리머 절연층(310)의 충진상태를 나타낸다. 도 6b의 (c)에서 알 수 있는 바와 같이, 열경화성 수지를 비아홀 내부에 충진하는 도 3의 (c)와 비교할 때, 액정 폴리머 절연층(310)을 100㎛의 직경을 갖는 비아홀 내부에 충진하더라도 충진불량이 발생하지 않음을 알 수 있다. 즉, 본 발명에 따르면 비아홀의 직경이 작은 경우라도 비아홀에 대한 충분한 충진성을 담보할 수 있기 때문에, 플러깅 잉크 또는 도금층의 형성이 필요없게 된다. 6B is a view showing a state of the liquid crystal polymer insulating layer filled in the via hole according to the size of the via hole. 6A, 6B, and 6C show filled states of the liquid crystal polymer insulating layer 310 when the via holes have a diameter of 300 μm, 200 μm, and 100 μm, respectively. As can be seen from (c) of FIG. 6B, the liquid crystal polymer insulating layer 310 is filled into the via hole having a diameter of 100 μm, as compared with FIG. 3 (c) of filling the thermosetting resin into the via hole. It can be seen that filling failure does not occur. That is, according to the present invention, even if the diameter of the via hole is small, sufficient fillability to the via hole can be ensured, so that the formation of the plugging ink or the plating layer is unnecessary.

다음, 도 7에 도시한 바와 같이, 액정 폴리머 절연층(310)에 내층 회로층(308)과 연결되는 외층 비아(312)를 포함하는 외층 회로층(314)을 형성한다.Next, as shown in FIG. 7, an outer circuit layer 314 including an outer layer via 312 connected to the inner circuit layer 308 is formed on the liquid crystal polymer insulating layer 310.

이때, 외층 회로층(314)은 액정 폴리머 절연층(310)에 레이저 또는 기계적 드릴을 이용하여 외층 비아홀을 가공한 후, 상기 외층 비아홀의 내부를 포함하여 액정 폴리머 절연층(310)의 표면에 도금공정에 의해 도금층을 형성한 후, 상기 도금층을 패터닝함으로써 형성된다. 여기서, 패터닝 공정은, 예를 들어 도금층의 상부에 드라이 필름(dry film; DF)과 같은 에칭 레지스트를 도포한 후, 노광, 현상 공정을 통해 에칭 레지스트에 오픈부를 형성하고, 오픈부에 의해 노출된 도금층을 제거함으로써 수행된다. In this case, the outer circuit layer 314 is processed on the liquid crystal polymer insulating layer 310 by laser or mechanical drill, and then plated on the surface of the liquid crystal polymer insulating layer 310 including the inside of the outer layer via hole. After forming a plating layer by a process, it forms by patterning the said plating layer. Here, the patterning process, for example, by applying an etching resist such as a dry film (DF) on top of the plating layer, forming an open portion in the etching resist through an exposure, development process, and exposed by the open portion This is done by removing the plating layer.

마지막으로, 도 8에 도시한 바와 같이, 외층 회로층(314)이 형성된 액정 폴리머 절연층(310)에 외층 회로층(314)을 외부환경으로부터 보호하기 위한 솔더 레지스트층(solder resist layer; 316)을 적층한 후, 외층 회로층(314) 중에 패드부의 역할을 수행하는 부분이 노출될 수 있도록 오픈부(318)를 가공한다. Finally, as shown in FIG. 8, a solder resist layer 316 for protecting the outer circuit layer 314 from the external environment in the liquid crystal polymer insulating layer 310 having the outer circuit layer 314 formed thereon. After stacking, the open portion 318 is processed to expose a portion of the outer circuit layer 314 serving as a pad portion.

이때, 오픈부(318)는, 예를 들어 레이저 다이렉트 어블레이션(laser direct ablation; LDA) 공정에 의해 수행될 수 있다. In this case, the open part 318 may be performed by, for example, a laser direct ablation (LDA) process.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the printed circuit board and the manufacturing method thereof according to the present invention are not limited thereto, and the technical field of the present invention is related to the present invention. It will be apparent that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

도 1은 종래의 일 예에 따른 플러깅 잉크가 비아홀 내부에 충진된 인쇄회로기판의 단면도이다.1 is a cross-sectional view of a printed circuit board in which a plugging ink is filled in a via hole according to a conventional example.

도 2는 종래의 다른 예에 따른 비아홀 내부에 도금층이 형성된 인쇄회로기판의 단면도이다.2 is a cross-sectional view of a printed circuit board having a plating layer formed in a via hole according to another example of the related art.

도 3은 비아홀의 크기에 따라 비아홀 내부에 충진되는 열경화성 수지의 상태를 나타내는 도면이다. 3 is a view showing a state of the thermosetting resin filled in the via hole according to the size of the via hole.

도 4는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다.4 is a cross-sectional view of a printed circuit board according to a preferred embodiment of the present invention.

도 5 내지 도 8은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.5 to 8 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to a preferred embodiment of the present invention in the order of process.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

302 : 코어 절연층 304 : 내층 비아홀302: core insulating layer 304: inner layer via hole

306 : 내층 비아 308 : 내층 회로층306: inner layer via 308: inner layer circuit layer

310 : 액정 폴리머 절연층 312 : 외층 비아310: liquid crystal polymer insulating layer 312: outer layer via

314 : 외층 회로층 316 : 솔더 레지스트층314: outer circuit layer 316: solder resist layer

Claims (13)

내층 비아홀이 형성된 코어 절연층에 상기 내층 비아홀 내벽에 형성되는 내층 비아를 포함하는 내층 회로층이 형성된 코어기판;A core substrate having an inner circuit layer including an inner layer via formed on an inner wall of the inner layer via hole on a core insulating layer having an inner layer via hole formed therein; 상기 내층 비아홀의 내부를 포함하여 상기 코어기판에 적층된 액정 폴리머 절연층; 및A liquid crystal polymer insulating layer laminated on the core substrate including an inner portion of the inner via hole; And 상기 액정 폴리머 절연층에 형성된 외층 회로층Outer layer circuit layer formed on the liquid crystal polymer insulating layer 을 포함하는 것을 특징으로 하는 인쇄회로기판.Printed circuit board comprising a. 청구항 1에 있어서,The method according to claim 1, 상기 내층 비아홀은 100㎛ 이하의 직경을 갖는 것을 특징으로 하는 인쇄회로기판.The inner layer via hole has a diameter of 100㎛ or less. 청구항 1에 있어서,The method according to claim 1, 상기 코어 절연층은 액정 폴리머 재질로 이루어진 것을 특징으로 하는 인쇄회로기판.The core insulating layer is a printed circuit board, characterized in that made of a liquid crystal polymer material. 청구항 1에 있어서,The method according to claim 1, 상기 액정 폴리머 절연층은 상기 코어기판의 양면에 적층된 것을 특징으로 하는 인쇄회로기판.The liquid crystal polymer insulating layer is a printed circuit board, characterized in that laminated on both sides of the core substrate. 청구항 1에 있어서,The method according to claim 1, 상기 외층 회로층은 상기 내층 회로층과 연결된 외층 비아를 포함하는 것을 특징으로 하는 인쇄회로기판.Wherein the outer circuit layer includes outer vias connected to the inner circuit layer. 청구항 1에 있어서,The method according to claim 1, 상기 액정 폴리머 절연층에는 상기 외층 회로층 중에 패드부를 노출시키는 오픈부를 갖는 솔더 레지스트층이 적층되는 것을 특징으로 하는 인쇄회로기판.And a solder resist layer having an open portion for exposing a pad portion in the outer circuit layer on the liquid crystal polymer insulating layer. (A) 내층 비아홀이 형성된 코어 절연층에 상기 내층 비아홀 내벽에 형성되는 내층 비아를 포함하는 내층 회로층을 형성하는 단계;(A) forming an inner circuit layer including inner vias formed on inner walls of the inner via holes in a core insulating layer having inner vias formed therein; (B) 상기 내층 비아홀 내부를 포함하여 상기 코어 절연층에 액정 폴리머 절연층을 적층하는 단계; 및 (B) stacking a liquid crystal polymer insulating layer on the core insulating layer including the inner via hole; And (C) 상기 액정 폴리머 절연층에 외층 회로층을 형성하는 단계(C) forming an outer circuit layer on the liquid crystal polymer insulating layer 를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board comprising a. 청구항 7에 있어서,The method of claim 7, 상기 (A) 단계는,Step (A) is (A1) 코어 절연층에 내층 비아홀을 가공하는 단계;(A1) processing the inner via hole in the core insulating layer; (A2) 상기 내층 비아홀의 내벽을 포함하여 상기 코어 절연층에 도금층을 형 성하는 단계; 및 (A2) forming a plating layer on the core insulating layer including an inner wall of the inner via hole; And (A3) 상기 도금층을 패터닝하여 내층 비아를 포함하는 내층 회로층을 형성하는 단계(A3) patterning the plating layer to form an inner circuit layer including inner vias 를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board comprising a. 청구항 7에 있어서,The method of claim 7, 상기 내층 비아홀은 100um 이하의 직경을 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법The inner layer via hole has a diameter of less than 100um manufacturing method of a printed circuit board 청구항 7에 있어서,The method of claim 7, 상기 코어 절연층은 액정 폴리머 재질로 이루어진 것을 특징으로 하는 인쇄회로기판의 제조방법.The core insulating layer is a manufacturing method of a printed circuit board, characterized in that made of a liquid crystal polymer material. 청구항 7에 있어서,The method of claim 7, 상기 (B) 단계에서,In the step (B), 상기 액정 폴리머 절연층은 상기 코어 절연층의 양면에 적층되는 것을 특징으로 하는 인쇄회로기판의 제조방법.The liquid crystal polymer insulating layer is a manufacturing method of a printed circuit board, characterized in that laminated on both sides of the core insulating layer. 청구항 7에 있어서,The method of claim 7, 상기 (C) 단계는,Step (C) is (C1) 상기 액정 폴리머 절연층에 상기 내층 회로층을 노출시키는 외층 비아홀을 가공하는 단계;(C1) processing an outer layer via hole exposing the inner circuit layer to the liquid crystal polymer insulating layer; (C2) 상기 외층 비아홀의 내부를 포함하여 상기 액정 폴리머 절연층에 도금층을 형성하는 단계; 및 (C2) forming a plating layer on the liquid crystal polymer insulating layer including the inside of the outer layer via hole; And (C3) 상기 도금층을 패터닝하여 외층 비아를 포함하는 외층 회로층을 형성하는 단계(C3) patterning the plating layer to form an outer circuit layer including outer vias 를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board comprising a. 청구항 7에 있어서,The method of claim 7, 상기 (C) 단계 이후에,After the step (C), (D) 상기 액정 폴리머 절연층에 솔더 레지스트층을 적층하는 단계; 및 (D) depositing a solder resist layer on the liquid crystal polymer insulating layer; And (E) 상기 솔더 레지스트층에 상기 외층 회로층 중에 패드부를 노출시키는 오픈부를 가공하는 단계(E) processing the open portion exposing the pad portion in the outer circuit layer to the solder resist layer 를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board further comprising a.
KR1020090073884A 2009-08-11 2009-08-11 Printed circuit board and fabricating method of the same KR101022871B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090073884A KR101022871B1 (en) 2009-08-11 2009-08-11 Printed circuit board and fabricating method of the same
JP2009232517A JP2011040699A (en) 2009-08-11 2009-10-06 Printed board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090073884A KR101022871B1 (en) 2009-08-11 2009-08-11 Printed circuit board and fabricating method of the same

Publications (2)

Publication Number Publication Date
KR20110016266A KR20110016266A (en) 2011-02-17
KR101022871B1 true KR101022871B1 (en) 2011-03-16

Family

ID=43768131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090073884A KR101022871B1 (en) 2009-08-11 2009-08-11 Printed circuit board and fabricating method of the same

Country Status (2)

Country Link
JP (1) JP2011040699A (en)
KR (1) KR101022871B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6981372B2 (en) * 2018-06-25 2021-12-15 株式会社村田製作所 Circuit board manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106767A (en) * 1993-10-01 1995-04-21 Hitachi Ltd Multilayered wiring board and its manufacture
JP2005539382A (en) 2002-09-16 2005-12-22 ワールド・プロパティーズ・インコーポレイテッド Liquid crystal polymer composite, method for producing the same, and article formed therefrom
JP2006041460A (en) 2004-07-26 2006-02-09 Samsung Electro Mech Co Ltd Rigid flexible printed circuit board and its manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159201A (en) * 2003-11-28 2005-06-16 Ngk Spark Plug Co Ltd Wiring board and its manufacturing method
JP2006237088A (en) * 2005-02-22 2006-09-07 Sumitomo Metal Electronics Devices Inc Method of manufacturing multilayer printed wiring board
JP4587974B2 (en) * 2006-02-21 2010-11-24 新日鐵化学株式会社 Manufacturing method of multilayer printed wiring board
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106767A (en) * 1993-10-01 1995-04-21 Hitachi Ltd Multilayered wiring board and its manufacture
JP2005539382A (en) 2002-09-16 2005-12-22 ワールド・プロパティーズ・インコーポレイテッド Liquid crystal polymer composite, method for producing the same, and article formed therefrom
JP2006041460A (en) 2004-07-26 2006-02-09 Samsung Electro Mech Co Ltd Rigid flexible printed circuit board and its manufacturing method

Also Published As

Publication number Publication date
JP2011040699A (en) 2011-02-24
KR20110016266A (en) 2011-02-17

Similar Documents

Publication Publication Date Title
JP6373574B2 (en) Circuit board and manufacturing method thereof
KR100688769B1 (en) Embedded chip print circuit board and method for fabricating the same by means of plating
WO2015151512A1 (en) Interposer, semiconductor device, interposer manufacturing method, and semiconductor device manufacturing method
CN102656955A (en) A method of manufacturing substrates having asymmetric buildup layers
JP2011142286A (en) Electronic component-embedded printed circuit board, and method of manufacturing the same
KR20160070588A (en) Embedded printed circuit board and method of manufacturing the same
JP6795137B2 (en) Manufacturing method of printed circuit board with built-in electronic elements
US20140332253A1 (en) Carrier substrate and manufacturing method thereof
WO2014162478A1 (en) Component-embedded substrate and manufacturing method for same
KR20150102504A (en) Embedded board and method of manufacturing the same
KR101104210B1 (en) Electro device embedded printed circuit board and manufacturing method thereof
CN108811323B (en) Printed circuit board and method for manufacturing the same
US20160163626A1 (en) Interposer substrate and method of fabricating the same
JP5599860B2 (en) Manufacturing method of semiconductor package substrate
KR101022871B1 (en) Printed circuit board and fabricating method of the same
KR100972431B1 (en) Embedded printed circuit board and manufacturing method thereof
CN106888552A (en) Printed circuit board and manufacturing methods
KR101167420B1 (en) Printed circuit board and method of manufacturing the same
KR100704911B1 (en) Electronic chip embedded pcb and method of the same
KR20070007406A (en) Printed circuit board with embedded coaxial cable and manufacturing method thereof
JP2011222962A (en) Print circuit board and method of manufacturing the same
CN104604341A (en) Wiring substrate and production method therefor
JP2015041770A (en) Printed circuit board and manufacturing method of the same
KR20130053946A (en) Printede circuit board and printede circuit board manufacturing method
KR101084776B1 (en) Substrate having embedded electronic devices and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 9