KR101010064B1 - 테스트 보드용 주파수 가변 제어기 - Google Patents

테스트 보드용 주파수 가변 제어기 Download PDF

Info

Publication number
KR101010064B1
KR101010064B1 KR1020030089565A KR20030089565A KR101010064B1 KR 101010064 B1 KR101010064 B1 KR 101010064B1 KR 1020030089565 A KR1020030089565 A KR 1020030089565A KR 20030089565 A KR20030089565 A KR 20030089565A KR 101010064 B1 KR101010064 B1 KR 101010064B1
Authority
KR
South Korea
Prior art keywords
clock
output
frequency
test
divider
Prior art date
Application number
KR1020030089565A
Other languages
English (en)
Other versions
KR20050056535A (ko
Inventor
조영출
윤용식
장준
배진하
김진영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030089565A priority Critical patent/KR101010064B1/ko
Publication of KR20050056535A publication Critical patent/KR20050056535A/ko
Application granted granted Critical
Publication of KR101010064B1 publication Critical patent/KR101010064B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3173—Marginal testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 메인보드(main board)의 바이오스(BIOS)와 상관없이 메모리 모듈의 클럭을 조정할 수 있기 때문에 AC 마진 테스트(AC margin test)를 수행할 수 있고, 테스트 시간을 단축할 수 있는 테스트 보드용 주파수 가변 제어기에 관한 것으로, MCU(Main Control Unit)로부터 출력된 데이터를 처리하는 데이터 처리수단과, 기본클럭을 소정 분주비로 분주하는 제 1 분주기와, 데이터 처리 수단으로부터 출력된 데이터 값에 따라 분주비를 변경하여 출력클럭을 분주하는 제 2 분주기와, 기준클럭의 위상과 제2 분주기로부터 출력된 비교클럭의 위상을 비교하는 위상 비교기와, 위상 비교기로부터 출력된 결과에 따라 제어전압을 변경하는 제어전압 발생 수단과, 제어전압에 따라 기준클럭의 주파수를 변경하여 출력클럭을 발생하는 클럭 발진 수단을 포함하는 것을 특징으로 한다.

Description

테스트 보드용 주파수 가변 제어기{Frequency variable controller in test board}
도 1은 본 발명에 따른 테스트 보드를 나타낸 블록도.
도 2는 도 1의 주파수 가변 제어기를 나타낸 블록도.
본 발명은 테스트 보드(test board)용 클럭 가변 제어기에 관한 것으로, 보다 상세하게는 메인보드(main board)의 바이오스(이하 BIOS라 한다)와 상관없이 메모리 모듈의 클럭을 조정할 수 있기 때문에 AC 마진 테스트(AC margin test)를 수행할 수 있고, 테스트 시간을 단축할 수 있는 테스트 보드용 주파수 가변 제어기에 관한 것이다.
일반적으로 메모리 모듈(memory module)의 신뢰성 평가 방법은 테스트 장비를 이용하는 평가 방법과 메모리 모듈이 실제로 사용될 시스템에서 직접 메모리 모듈을 테스트하는 실장 평가 방법 등이 있다.
기술의 발달에 의해 메모리의 동작 주파수가 증가함에 따라 테스트 장비를 이용하여 신뢰성을 모두 테스트하는 것이 어렵게 되었다. 또한 테스트 장비가 고가 이기 때문에 테스트 비용이 증가하기 때문에, 테스트 장비를 이용하여 테스트하는 평가 방법보다 실장 평가 방법이 주로 수행되고 있다.
현재 메인보드에서 사용되는 주파수는 고정된 주파수 값을 가진 오실레이터(Oscillator)에서 생성된 클럭을 각 회로에 맞도록 공급하는 ISC(Initial Control System)에 의해서 결정된다.
또한 메모리 클럭을 초기화할 때 메인보드의 BIOS에 의해 한번 결정되면 파워 오프 상태가 되지 않는다면 변경될 수 없다.
그러나 메모리 테스트는 파워를 온오프 하지 않은 상태에서 다양한 클럭에 대해 수행되어야 하는데, 종래 기술에 따른 메인보드에서는 리부팅한 후에 클럭을 다시 세팅하여야 하는 문제점이 있다. 여기서 메모리 클럭의 변경은 메모리 클럭의 가변을 지원하는 BIOS에서만 가능하여 메모리 AC 마진 테스트(AC margin test)를 진행할 수 있는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은 파워를 온오프하지 않고 메인보드에서 메모리 클럭을 조정하여 AC 마진 테스트가 가능한 것이다.
본 발명의 다른 목적은 저속 메모리 모듈 및 고속 메모리 모듈을 하나의 메인보드에서 모두 테스트하는 것이다.
본 발명의 또 다른 목적은 메모리 클럭 마진 범위 내에서 테스트를 수행하여 테스트 시간을 줄이는 것이다.
상기 목적을 달성하기 위한 본 발명의 테스트 보드용 주파수 가변 제어기는 메인 보드와 병렬 통신을 수행하여 설정된 주파수에 대응하는 데이터를 출력하는 MCU(Main Control Unit); MCU로부터 출력된 데이터를 처리하여 상기 주파수에 대응하는 데이터 값을 출력하는 데이터 처리부; 기본클럭을 소정 분주비로 분주하여 기준클럭을 출력하는 제 1분주기; 데이터 처리부로부터 출력된 데이터 값에 해당하는 분주비로 출력클록을 분주하여 비교클록을 생성하는 제 2분주기; 테스트 모드시 기준클럭의 위상과 비교클럭의 위상을 비교하는 위상 비교기; 위상 비교기로부터 출력된 결과에 따라 제어전압을 변경하는 제어전압 발생부; 및 제어전압에 따라 기준클럭의 주파수를 변경하여 출력클럭을 발생하는 클럭 발진부를 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 테스트 보드를 나타낸 블록도이다. 여기서는 본 발명과 연관된 메인보드(10)와 주파수 가변 제어기(20)만을 도시한다.
메인보드(10)는 CPU(Central Processing Unit)(12), 메모리(14), AGP(Accelerated Graphics Port)(16), PCI(Peripheral Component Interconnect)(18) 등에 알맞은 주파수를 갖는 클럭을 분배하는 ICS(Initial Control System)(11)를 포함한다. 주파수 가변 제어기(20)는 ICS(11)에 클럭(CLKO)을 제공한다.
도 2는 도 1의 주파수 가변 제어기(20)를 나타낸 블록도이다.
주파수 가변 제어기(20)는 MCU(Main Controller Unit)(22), 발진기(Oscillator)(24), 제어부(26), 클럭 발생부(28), 디스플레이 장치(30)를 포함한다.
MCU(22)는 사용자가 원하는 주파수를 설정하기 위한 데이터(DIN)를 출력하고, 설정된 주파수를 디스플레이 장치(30)를 통해 사용자에게 알려준다.
발진기(24)는 소정의 주파수를 갖는 클럭을 발생한다. 여기서 발진기(24)는 메인보드(10)에 설치된 발진기를 대체할 수 있다. 또한, 주파수 가변 제어기(20)가 메인보드(10)에 설치된 발진기로부터 고정된 클럭을 입력받는 경우 발진기(24)를 사용하지 않을 수도 있다.
제어부(26)는 MCU(22)로부터 출력된 데이터(DIN)를 처리하는 데이터 처리부(32)와, 발진기(24)로부터 출력된 기본클럭(CLKB)을 분주하는 제 1 분주기(34)와, 클럭 발생부(28)로부터 출력된 출력클럭(CLKO)을 데이터 처리부(32)로부터 출력된 데이터 값(DV)에 해당하는 분주비로 분주하는 제 2 분주기(36)를 포함한다.
클럭 발생부(28)는 제 1 분주기(34)로부터 출력된 기준클럭(CLKR)과 제 2 분주기(36)로부터 출력된 비교클럭(CLKC)의 위상을 비교하는 위상 비교기(38)와, 위상비교기(38)로부터 출력된 결과(PD)에 따라 제어전압(VCOIN)을 변화시키는 제어전압 발생부(40)와, 제어전압 발생부(40)로부터 출력된 제어전압(VCOIN)에 따라 기준클럭(CLKR)의 주파수를 변환하여 출력하는 클럭 발진부(42)를 포함한다. 여기서, 클럭 발진부(42)는 VCO-PLL(Voltage Controlled Oscillator Phase Locked Loop)로 구성할 수 있다.
이와 같이 구성된 본 발명에 따른 테스트 보드용 주파수 가변 제어기(20)의 동작을 설명하면 다음과 같다.
먼저, 초기 상태에서 제 1 분주기(34)는 발진기(24)로부터 출력된 기본클럭(CLKB)을 분주하여 기준클럭(CLKR)을 발생한다. 여기서, 제 1 분주기(34)의 분주비는 1/100으로 설정한다. 예를 들어 기본클럭(CLKB)이 200MHz 이고 메모리 모듈이 DDR400이라면 1% 가변 시 기준클럭(CLKR)은 2MHz 단위로 가변 되는데, DDR로 환산하면 4MHz 단위가 된다.
데이터 처리부(32)는 MCU로부터 출력된 데이터(DIN)를 처리하여 8 비트의 데이터 값(DV)으로 출력한다.
제 2 분주기(36)는 출력클럭(CLKO)을 데이터 값(DV)에 해당하는 분주비 1/M(1≤M≤100)으로 분주하여 비교클럭(CLKC)을 출력한다.
위상 비교기(38)는 기준클럭(CLKR)과 비교클럭(CLKC)의 위상 차이를 검출하여 결과 값(PD)을 출력한다.
제어전압 발생부(40)는 위상 비교기(38)로부터 출력된 결과 값(PD)에 따라 제어 전압(VCOIN)을 변환한다.
클럭 발진부(42)는 전압 제어 발진기(Voltage Controlled Oscillator; 이하 VCO라 한다)를 포함하는데, 이때 제어 전압(VCOIN)에 따라 VCO의 발진 주파수를 변경한다. 따라서, 출력클럭(CLKO)의 주파수는 제어전압(VCOIN)에 따라 변경된다.
이와 같이 본 발명에 따른 주파수 가변 제어기(20)는 소프트웨어 적으로 원 하는 주파수를 설정하면 MCU(22)가 그에 해당하는 데이터(DIN)를 출력하고, 출력클럭(CLKO)을 피드백(feedback)하여 데이터 값(DV)에 따라 주파수를 변경하여 비교 클럭(CLKC)을 출력하면, 이에 따라 출력 클럭(CLKO)이 원하는 주파수로 변경된다.
따라서, AC 마진 테스트 시에 마진 범위 내에서 출력클럭(CLKO)을 오버 클러킹(over clocking)하여 테스트를 수행하는 경우 테스트 시간을 줄일 수 있다.
또한, 출력클럭(CLKO)을 오버 클러킹하여 테스트를 수행할 수 있기 때문에 차세대 마더보드가 개발되지 않은 상태에서도 차세대 마더보드의 상황에서 실장 테스트를 수행할 수 있는 효과가 있다.
본 발명에 따른 주파수 가변 제어기는 메인보드 또는 그래픽 카드에 고정되어 있는 발진기를 대체하여 메인보드에 클럭(CLKO)을 제공할 수 있다.
현재 메모리 모듈 테스트 환경에서 파워 가변 제어기가 직렬 통신을 사용하기 때문에 주파수 가변 제어기(20)는 병렬 통신을 해야한다. 따라서 메인보드(10)의 병렬 포트와 주파수 가변 제어기(20)를 커넥터(connector)로 연결한다.
또한 주파수 가변 제어기(20)를 제어하는 프로그램은 주파수를 퍼센트(percent) 값으로 설정하여 제 2 분주기(36)의 분주비를 조절한다.
따라서, 본 발명에 따른 주파수 가변 제어기(20)는 종래 메인보드에서도 다른 인터페이스 필요 없이 연동이 가능하며, 그래픽 카드에서도 고정 발진기를 대체하여 사용될 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 주파수 가변 제어기는 파워를 온오프하지 않고 메인보드에서 메모리 클럭을 조정하여 AC 마진 테스트가 가능한 효과가 있다.
또한, 본 발명은 저속 메모리 모듈 및 고속 메모리 모듈을 하나의 메인보드에서 모두 테스트할 수 있는 효과가 있다.
게다가, 본 발명은 메모리 클럭 마진 범위 내에서 테스트를 수행하여 테스트 시간을 줄이는 것이다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 메인 보드와 병렬 통신을 수행하여 설정된 주파수에 대응하는 데이터를 출력하는 MCU(Main Control Unit);
    상기 MCU로부터 출력된 데이터를 처리하여 상기 주파수에 대응하는 데이터 값을 출력하는 데이터 처리부;
    기본클럭을 소정 분주비로 분주하여 기준클럭을 출력하는 제 1분주기;
    상기 데이터 처리부로부터 출력된 상기 데이터 값에 해당하는 분주비로 출력클록을 분주하여 비교클록을 생성하는 제 2분주기;
    테스트 모드시 상기 기준클럭의 위상과 상기 비교클럭의 위상을 비교하는 위상 비교기;
    상기 위상 비교기로부터 출력된 결과에 따라 제어전압을 변경하는 제어전압 발생부; 및
    상기 제어전압에 따라 상기 기준클럭의 주파수를 변경하여 상기 출력클럭을 발생하는 클럭 발진부를 포함하는 것을 특징으로 하는 테스트 보드용 주파수 가변 제어기.
  2. 제 1항에 있어서, 상기 클럭 발진부는 VCO-PLL(Voltage Controlled Oscillator Phase Locked Loop)로 구성하는 것을 특징으로 하는 테스트 보드용 주파수 가변 제어기.
  3. 제 1항에 있어서, 상기 제 1 분주기의 분주비를 1/100으로 설정하고, 상기 데이터 값을 퍼센트 단위로 변경하여, 상기 제 2 분주기의 분주비를 1 내지 1/100으로 변경하는 것을 특징으로 하는 테스트 보드용 주파수 가변 제어기.
  4. 제 1 항에 있어서, 상기 기본클럭을 발생하는 발진기(Oscillator)를 더 포함하는 것을 특징으로 하는 테스트 보드용 주파수 가변 제어기.
  5. 제 1항에 있어서, 상기 MCU의 제어에 따라 상기 주파수를 표시하는 디스플레이 장치를 더 포함하는 것을 특징으로 하는 테스트 보드용 주파수 가변 제어기.
  6. 제 5항에 있어서, 상기 디스플레이 장치는 FND(Multi segmented LED Displays)인 것을 특징으로 하는 테스트 보드용 주파수 가변 제어기.
KR1020030089565A 2003-12-10 2003-12-10 테스트 보드용 주파수 가변 제어기 KR101010064B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030089565A KR101010064B1 (ko) 2003-12-10 2003-12-10 테스트 보드용 주파수 가변 제어기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030089565A KR101010064B1 (ko) 2003-12-10 2003-12-10 테스트 보드용 주파수 가변 제어기

Publications (2)

Publication Number Publication Date
KR20050056535A KR20050056535A (ko) 2005-06-16
KR101010064B1 true KR101010064B1 (ko) 2011-01-24

Family

ID=37251130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030089565A KR101010064B1 (ko) 2003-12-10 2003-12-10 테스트 보드용 주파수 가변 제어기

Country Status (1)

Country Link
KR (1) KR101010064B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001159928A (ja) * 1999-12-01 2001-06-12 Mitsubishi Electric Corp テスト機能を備えた内部動作クロック生成回路
JP2001228216A (ja) * 2000-02-18 2001-08-24 Nec Corp デバイス動的特性測定用テスト回路
KR20030092507A (ko) * 2002-05-30 2003-12-06 주식회사 유니테스트 패턴 발생 기판 장치
JP2004212310A (ja) * 2003-01-08 2004-07-29 Toshiba Corp 動作テスト回路を含む半導体集積回路、および、その動作テスト方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001159928A (ja) * 1999-12-01 2001-06-12 Mitsubishi Electric Corp テスト機能を備えた内部動作クロック生成回路
JP2001228216A (ja) * 2000-02-18 2001-08-24 Nec Corp デバイス動的特性測定用テスト回路
KR20030092507A (ko) * 2002-05-30 2003-12-06 주식회사 유니테스트 패턴 발생 기판 장치
JP2004212310A (ja) * 2003-01-08 2004-07-29 Toshiba Corp 動作テスト回路を含む半導体集積回路、および、その動作テスト方法

Also Published As

Publication number Publication date
KR20050056535A (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
USRE42293E1 (en) System and method for optimizing clock speed generation in a computer
US6788156B2 (en) Adaptive variable frequency clock system for high performance low power microprocessors
US7886164B1 (en) Processor temperature adjustment system and method
US7882369B1 (en) Processor performance adjustment system and method
US7849332B1 (en) Processor voltage adjustment system and method
US7590194B2 (en) Information handling system capable of detecting frequency lock of signals downstream from a signal synthesized by frequency synthesizer
KR930005797B1 (ko) 마이크로 프로세서 리세트회로 및 방법과 컴퓨터시스템
EP0385567A2 (en) Clock signal generator for a data processing system
US7617059B2 (en) Method and apparatus for measuring the duty cycle of a digital signal
CN113986795B (zh) 一种支持pcie时钟的时钟架构、方法及介质
US6378098B1 (en) Semiconductor test system
US20080016422A1 (en) Test apparatus, shift amount measuring apparatus, shift amount measuring method and diagnostic method
KR101010064B1 (ko) 테스트 보드용 주파수 가변 제어기
US7808283B2 (en) Synchronous frequency synthesizer
US8095720B2 (en) Voltage indicator signal generation system and method
US7444570B2 (en) Apparatus and method for controlling frequency of an I/O clock for an integrated circuit during test
JPH04140812A (ja) 情報処理システム
US6144239A (en) Semiconductor integrated circuit with phase adjusting function and system using the same
KR20130123204A (ko) 위상 고정 루프, 이를 포함하는 집적회로 칩 및 테스트 시스템
US20100281290A1 (en) Clock generating circuit of computer
US7620126B2 (en) Method and apparatus for detecting frequency lock in a system including a frequency synthesizer
WO2007122990A1 (ja) 信号出力装置、信号検出装置、試験装置、電子デバイスおよびプログラム
US6392404B1 (en) Triggered integrated circuit tester
US7813410B1 (en) Initiating spread spectrum modulation
EP4361769A1 (en) Dynamic configuration of an oscillator using adaptive voltage and code scaling to follow a target frequency

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee