KR101008262B1 - Surface mounting devices and fabricating method thereof - Google Patents

Surface mounting devices and fabricating method thereof Download PDF

Info

Publication number
KR101008262B1
KR101008262B1 KR1020090001994A KR20090001994A KR101008262B1 KR 101008262 B1 KR101008262 B1 KR 101008262B1 KR 1020090001994 A KR1020090001994 A KR 1020090001994A KR 20090001994 A KR20090001994 A KR 20090001994A KR 101008262 B1 KR101008262 B1 KR 101008262B1
Authority
KR
South Korea
Prior art keywords
substrate
surface mount
cavity
mount device
terminal electrode
Prior art date
Application number
KR1020090001994A
Other languages
Korean (ko)
Other versions
KR20100082619A (en
Inventor
이규복
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020090001994A priority Critical patent/KR101008262B1/en
Publication of KR20100082619A publication Critical patent/KR20100082619A/en
Application granted granted Critical
Publication of KR101008262B1 publication Critical patent/KR101008262B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape

Abstract

표면실장소자 패키지를 적용하는 공간을 최소화할 수 있어서 공간을 효율적으로 사용할 수 있는 표면실장소자 패키지 및 그 제조방법이 제안된다. 본 발명에 따른 표면실장소자 패키지는 상면에 캐비티가 형성된 기판, 캐비티 내에 위치하는 표면실장소자 및 표면실장소자를 외부기판과 연결하되, 기판의 측면에 형성되는 단자전극을 포함한다. A surface mount device package and a method of manufacturing the same are proposed, which can minimize the space to which the surface mount device package is applied and thus efficiently use the space. The surface mount device package according to the present invention includes a substrate having a cavity formed on an upper surface thereof, a surface mount device positioned in a cavity, and a surface mount device connected to an external substrate, and including terminal electrodes formed on side surfaces of the substrate.

표면실장, 공간활용, 단자전극, 캐비티 Surface Mount, Space Utilization, Terminal Electrode, Cavity

Description

표면실장소자 패키지 및 그 제조방법{Surface mounting devices and fabricating method thereof}Surface mounting device package and manufacturing method thereof

본 발명은 표면실장소자 패키지 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 표면실장소자 패키지를 적용하는 공간을 최소화할 수 있어서 공간을 효율적으로 사용할 수 있는 표면실장소자 패키지 및 그 제조방법에 관한 것이다. The present invention relates to a surface mount device package and a method for manufacturing the same, and more particularly, to a surface mount device package and a method for manufacturing the same, which can minimize the space for applying the surface mount device package and can efficiently use the space. will be.

표면실장소자들은 표면에 직접 실장되는 경우도 있으나, 일반적으로 물리적 충격으로부터의 보호 및 신호배선의 안정화를 위하여 패키지 형태로 제조되어 실장된다. 따라서, 패키지 형태로 제조되면 표면실장소자는 별도의 기판상에 금속본딩으로 실장되어 원래의 표면실장소자보다 더 큰 사이즈를 갖게 된다. 그러나, 휴대단말기기 등의 디바이스 내에 다양한 멀티미디어 기능들이 추가되면서 디바이스 내의 공간 활용도를 높이기 위하여 표면실장소자 패키지의 소형화가 계속 시도되고 있다. Surface mount devices may be directly mounted on a surface, but are generally manufactured and packaged in a package form for protection from physical shock and stabilization of signal wiring. Therefore, when manufactured in the form of a package, the surface mount device is mounted on a separate substrate by metal bonding to have a larger size than the original surface mount device. However, as various multimedia functions are added to devices such as portable terminal devices, miniaturization of surface mount device packages has been continuously attempted to increase space utilization in the device.

도 1은 일반적인 표면실장소자 패키지(10)의 단면도이다. 기판(11)상에 캐비 티(C)가 형성되어 있고, 캐비티(C) 내부에 표면실장소자(12)가 실장되어 있다. 표면실장소자(12)는 기판(11)내부의 신호배선(14)과 내부 단자전극(15)을 통하여 전기적으로 연결되고, 신호배선(14)은 외부 단자전극(13)과 전기적으로 연결된다. 표면실장소자 패키지(10)는 외부 단자전극(13)을 통하여 외부기판(미도시)과 연결되어 실장된다. 1 is a cross-sectional view of a general surface mount device package 10. The cavity C is formed on the board | substrate 11, and the surface mounting element 12 is mounted in the cavity C. As shown in FIG. The surface mounting element 12 is electrically connected through the signal wiring 14 inside the substrate 11 and the internal terminal electrode 15, and the signal wiring 14 is electrically connected with the external terminal electrode 13. The surface mount device package 10 is connected to and mounted with an external substrate (not shown) through the external terminal electrode 13.

디바이스의 소형화, 경량화 경향에 따라 표면실장소자가 실장된 패키지(10)의 소형화가 더욱 요청되고 있다. 예를 들면, 온도보상수정 진동자 패키지의 패키지의 크기는 2.0mm x 1.6mm x 1.2mm(너비 x 길이 x 높이) 정도까지 작아지고 있다. 이러한 크기는 크리스털의 크기나 온도보상 IC칩의 크기를 고려할 때 소형화의 한계점에 도달했다고 볼 수 있다. In accordance with the trend toward smaller and lighter devices, miniaturization of the package 10 on which the surface mount device is mounted is required. For example, the package size of the temperature compensated crystal oscillator package is being reduced to about 2.0 mm x 1.6 mm x 1.2 mm (width x length x height). This size has reached the limit of miniaturization in consideration of crystal size and temperature compensation IC chip size.

그러므로, 표면실장소자 패키지를 더욱 소형화할 수 있는 기술의 개발이 요청된다. Therefore, the development of a technology that can further miniaturize the surface-mount device package is required.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 표면실장소자 패키지 내부구성을 변경하지 않고도 표면실장소자 패키지를 적용하는 공간을 최소화할 수 있어서 공간을 효율적으로 사용할 수 있는 표면실장소자 패키지 및 그 제조방법을 제공하는데 있다. The present invention is to solve the above-described problems, an object of the present invention is to minimize the space to apply the surface-mounting device package without changing the internal structure of the surface-mounting device package surface mounting device that can use the space efficiently It is to provide a package and a method of manufacturing the same.

이상과 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 표면실장소자 패키지는 상면에 캐비티가 형성된 기판; 캐비티 내에 위치하는 표면실장소자; 및 표면실장소자를 외부기판과 연결하되, 기판의 측면에 형성되는 단자전극;을 포함한다. Surface-mounted device package according to an aspect of the present invention for achieving the above object is a substrate formed with a cavity on the upper surface; A surface mount element located in the cavity; And a terminal electrode connected to the surface mount device with the external substrate and formed on the side of the substrate.

이러한 표면실장소자 패키지는 온도보상 수정발진기(Temperature-compensated crystal oscillator, TCXO), SAW (Surface acoustic wave) 필터, 듀플렉서, PAM(Power AMP Module) 소자, 및 아이솔레이터(isolator) 중 어느 하나일 수 있다. The surface mount device package may be any one of a temperature-compensated crystal oscillator (TCXO), a surface acoustic wave (SAW) filter, a duplexer, a power AMP module (PAM) device, and an isolator.

표면실장소자 패키지의 너비는 1.6mm내지 2.2mm이고, 길이는 1.2mm 내지 1.8mm이며, 높이는 1.0mm 내지 1.4mm일 수 있는데, 특히, 너비는 1.6mm이고, 길이 는 1.2mm이며, 높이는 1.2mm일 수 있다. The surface mount package may have a width of 1.6 mm to 2.2 mm, a length of 1.2 mm to 1.8 mm, and a height of 1.0 mm to 1.4 mm, in particular a width of 1.6 mm, a length of 1.2 mm, and a height of 1.2 mm. Can be.

표면실장소자 패키지의 표면실장소자가 크리스탈 블랭크(crystal blank)이고, 크리스탈 블랭크가 위치하는 캐비티가 제1캐비티인 경우, 패키지 하면에 형성된 제2캐비티 내에 온도보상 칩;을 더 포함하여 표면실장소자 패키지는 온도보상 수정발진기일 수 있다. When the surface mount device of the surface mount device package is a crystal blank, and the cavity in which the crystal blank is located is the first cavity, a temperature compensation chip in the second cavity formed on the bottom surface of the package; May be a temperature compensated crystal oscillator.

이 때, 단자전극은, 크리스탈 블랭크와 접합하는 쪽의 기판 측면에 위치하거나 또는 크리스탈 블랭크와 접합하는 쪽의 기판 반대측면에 위치할 수 있다. At this time, the terminal electrode may be located on the side of the substrate on the side of the side to be joined with the crystal blank or on the side opposite to the substrate on the side of the side of the side to be joined to the crystal blank.

본 발명의 다른 측면에 따르면, 기판의 상면에 캐비티를 형성하는 단계; 캐비티 내에 표면실장소자를 실장하는 단계; 및 표면실장소자를 외부기판과 연결하는 단자 전극을 기판의 측면에 형성하는 단계;를 포함하는 표면실장소자 패키지 제조방법이 제공된다. According to another aspect of the invention, forming a cavity on the upper surface of the substrate; Mounting a surface mount element in the cavity; And forming a terminal electrode on the side of the substrate, the terminal electrode connecting the surface mount element to the external substrate.

본 발명에 따르면, 표면실장소자 패키지 내부 구조나 공정을 많이 변경하지 않으면서, 표면실장소자 패키지를 적용하는 공간을 최소화할 수 있도록 하여 공간을 효율적으로 사용하는 효과가 있다. According to the present invention, it is possible to minimize the space for applying the surface mount device package without changing the internal structure or the process of the surface mount device package much, thereby effectively using the space.

따라서, 표면실장소자 패키지를 실장하는 통신장치의 내부공간을 최대한 활용할 수 있고, 다른 부품도 효율적 배치가 가능하여 장치의 소형화를 유도하는 효과가 있다. Therefore, the internal space of the communication device mounting the surface mount device package can be utilized to the maximum, and other components can be efficiently arranged, thereby inducing the miniaturization of the device.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art.

도 2a는 본 발명의 일실시예에 따른 표면실장소자 패키지(100)의 단면도이고, 도 2b는 도 2a의 표면실장소자 패키지(100)를 실장한 것을 나타낸 도면이다. 이하 도 2a 및 도 2b를 참조하여 설명하기로 한다. 2A is a cross-sectional view of the surface mount device package 100 according to an embodiment of the present invention, and FIG. 2B is a view showing the surface mount device package 100 of FIG. 2A mounted. Hereinafter, a description will be given with reference to FIGS. 2A and 2B.

본 발명에 따른 표면실장소자 패키지(100)는 상면에 캐비티(C)가 형성된 기판(110); 캐비티(C) 내에 위치하는 표면실장소자(120); 및 표면실장소자(120)를 외부기판(160)과 연결하되, 기판(110)의 측면에 형성되는 단자전극(130)을 포함한다. 본 도면에서 단자전극(130)은 외부기판(160)과 표면실장소자(120)를 전기적으로 연결하고, 표면실장소자 패키지(100)를 외부기판(160)상에 실장하기 위한 것인데, 표 면실장소자(120)를 기판(110)상에 실장하기 위한 전극으로서, 내부단자전극(150)과의 구별을 위하여 외부단자전극(130)이라 지칭하기로 한다. The surface mount device package 100 according to the present invention includes a substrate 110 having a cavity C formed thereon; A surface mount element 120 positioned in the cavity C; And a terminal electrode 130 that connects the surface mount device 120 to the external substrate 160 and is formed on the side surface of the substrate 110. In this drawing, the terminal electrode 130 is for electrically connecting the external substrate 160 and the surface mounting device 120 and mounting the surface mounting device package 100 on the external substrate 160. As an electrode for mounting the device 120 on the substrate 110, it will be referred to as an external terminal electrode 130 to distinguish it from the internal terminal electrode 150.

본 실시예에서 기판(110)은 고온동시소성세라믹(High Temperature Co-fired Ceramic, HTCC) 기판 또는 저온동시소성세라믹(Low Temperature Co-fired Ceramic, LTCC) 기판과 같은 세라믹 기판을 사용할 수 있다. In the present embodiment, the substrate 110 may use a ceramic substrate such as a high temperature co-fired ceramic (HTCC) substrate or a low temperature co-fired ceramic (LTCC) substrate.

기판(110)에는 캐비티(C)가 형성되는데, 캐비티(C)가 형성되는 면을 상면으로 정의하기로 한다. 기판(110) 상면에는 캐비티(C)가 형성되는데 캐비티(C)는 표면실장소자(120)를 실장하기 위한 공간이다. 캐비티(C)는 예를 들어, 전술한 HTCC 기판의 경우, 화학적으로 에칭하거나 또는 LTCC기판의 일부를 물리적으로 펀칭하여 형성할 수 있다. A cavity C is formed in the substrate 110, and a surface on which the cavity C is formed is defined as an upper surface. A cavity C is formed on an upper surface of the substrate 110, and the cavity C is a space for mounting the surface mount device 120. For example, in the case of the HTCC substrate described above, the cavity C may be formed by chemically etching or physically punching a part of the LTCC substrate.

기판(110)의 내부에는 신호배선(140)이 형성되어 표면실장소자(120)를 외부단자전극(130)과 연결하거나, 기판(110) 내부의 다른 소자와 연결한다. 신호배선(140)은 전술한 세라믹 기판 제조시, 세라믹 그린시트에 금속을 인쇄하고 적층, 소성하여 세라믹 기판 내부에 형성할 수 있다. The signal wiring 140 is formed inside the substrate 110 to connect the surface mount device 120 to the external terminal electrode 130 or to other elements inside the substrate 110. The signal line 140 may be formed in the ceramic substrate by printing, laminating, and firing metal on the ceramic green sheet when the ceramic substrate is manufactured.

캐비티(C)내에는 표면실장소자(120)가 실장된다. 표면실장소자(120)로는 다양한 종류의 표면실장형 수동소자 또는 능동소자가 사용될 수 있다. 그에 따라, 표 면실장소자 패키지(100)는 온도보상 수정발진기(Temperature-compensated crystal oscillator, TCXO), SAW (Surface acoustic wave) 필터, 듀플렉서, PAM(Power AMP Module) 소자, 또는 아이솔레이터(isolator)등의 패키지 일 수 있다. 이하, 도 3에서는 표면실장소자(120)가 크리스털 블랭크인 경우 온도보상 수정발진기인 표면실장소자 패키지(100)에 대하여 설명하기로 한다. In the cavity C, the surface mounting element 120 is mounted. As the surface mount device 120, various types of surface mount passive devices or active devices may be used. Accordingly, the surface mount device package 100 may include a temperature-compensated crystal oscillator (TCXO), a surface acoustic wave (SAW) filter, a duplexer, a power amplifier module (PAM) device, an isolator, or the like. Can be the package. 3, the surface mount device package 100, which is a temperature compensation crystal oscillator, will be described when the surface mount device 120 is a crystal blank.

표면실장소자(120)는 내부단자전극(150)을 매개로 하여 기판(110)의 캐비티(C) 바닥면에 실장된다. 내부단자전극(150)은 예를 들면 솔더볼 패드와 같은 접합전극일 수 있다. The surface mounting device 120 is mounted on the bottom surface of the cavity C of the substrate 110 through the internal terminal electrode 150. The internal terminal electrode 150 may be, for example, a junction electrode such as a solder ball pad.

표면실장소자 패키지(100)의 측면에는 외부단자전극(130)이 형성된다. 외부단자전극(130)은 표면실장소자 패키지(100)를 외부기판(160)과 접합할 수 있어서 표면실장소자 패키지(100)를 외부기판(160)에 본딩하면서 외부기판(160)과 연결된 외부전원(미도시)이나 외부기판(160)내의 신호신호배선(미도시)과 연결한다. 외부단자전극(130)은 도 2a에서와 같이 패드형태일 수 있어서, 도 2b에서와 같이 표면실장소자 패키지(100)를 외부기판(160)상에 실장할 때 표면실장소자 패키지(100)를 지지할 수 있다. The external terminal electrode 130 is formed on the side surface of the surface mount device package 100. The external terminal electrode 130 may bond the surface mount device package 100 to the external substrate 160 so that the surface mount device package 100 is bonded to the external substrate 160 while being connected to the external substrate 160. Or a signal signal wiring (not shown) in the external substrate 160. The external terminal electrode 130 may be in the form of a pad as shown in FIG. 2A, so that the surface mount device package 100 is supported when the surface mount device package 100 is mounted on the external substrate 160 as shown in FIG. 2B. can do.

본 발명에서, 외부단자전극(130)은 기판(110)의 측면에 형성된다. 따라서, 이러한 외부단자전극(130)의 형성위치로 인하여 표면실장소자 패키지(100)가 외부 기판(160)에 실장되면, 도 2b와 같은 형태를 나타낸다. 따라서, 도 2b를 참조하면, 표면실장소자 패키지(100)는 밑면의 너비 또는 길이보다 높이가 더 높게 되므로 외부기판(160)의 공간활용도는 높다. In the present invention, the external terminal electrode 130 is formed on the side of the substrate 110. Therefore, when the surface mount device package 100 is mounted on the external substrate 160 due to the formation position of the external terminal electrode 130, the surface as shown in FIG. 2B. Therefore, referring to FIG. 2B, the surface mount device package 100 has a height higher than the width or length of the bottom surface, so that the space utilization of the external substrate 160 is high.

예를 들어, 표면실장소자 패키지(100)의 너비(W)는 1.6mm내지 2.2mm이고, 길이(미도시)는 1.2mm 내지 1.8mm이며, 높이(H)는 1.0mm 내지 1.4mm일 수 있다. 만약, 너비(W)는 1.6mm이고, 길이(미도시)는 1.2mm이며, 높이(H)는 1.2mm인 경우에 도 2a에서와 같이 표면실장소자(120)가 실장된 면을 상면으로 하여 표면실장소자 패키지(100)를 실장하는 경우, 밑면의 가로의 길이는 W인 1.9mm이다. 그러나, 도 2b에서와 같이 외부단자전극(130)이 기판(110)의 측면에 형성되어 외부기판(160)에 실장되는 경우, 외부단자전극(130)이 형성된 면이 외부기판(160)에 실장되므로 그 가로의 길이는 H인 1.2mm 이고, 높이는 W인 1.6mm이다. 따라서, 본 발명에 따라 외부단자전극(130)이 기판(110)의 측면에 형성되면, 표면실장소자 패키지(100) 실장영역이 보다 좁은 범위가 되므로 효율적인 공간활용도를 갖는다. For example, the width W of the surface mount device package 100 may be 1.6 mm to 2.2 mm, the length (not shown) may be 1.2 mm to 1.8 mm, and the height H may be 1.0 mm to 1.4 mm. . If the width W is 1.6 mm, the length (not shown) is 1.2 mm, and the height H is 1.2 mm, the surface-mounted device 120 is mounted on the upper surface as shown in FIG. 2A. When mounting the surface mounting element package 100, the horizontal length of the bottom surface is 1.9 mm which is W. However, when the external terminal electrode 130 is formed on the side of the substrate 110 and mounted on the external substrate 160 as shown in FIG. 2B, the surface on which the external terminal electrode 130 is formed is mounted on the external substrate 160. Therefore, the length of the horizontal is 1.2mm which is H, and the height is 1.6mm which is W. Therefore, when the external terminal electrode 130 is formed on the side surface of the substrate 110 according to the present invention, since the mounting area of the surface mount device package 100 becomes a narrower range, it has an efficient space utilization.

도 3은 본 발명의 일실시예에 따라 표면실장소자가 크리스탈 블랭크(221)인 경우의 표면실장소자 패키지의 단면도이다. 따라서, 본 도면에서 표면실장소자 패키지는 온도보상 수정발진기(200)이다. 본 도면에 따르는 실시예에서는 표면실장소자를 크리스탈 블랭크 및 온도보상 칩으로 하여 표면실장소자 패키지가 온도보상 수정발진기라고 하였으나, 이와 달리 표면실장소자 패키지내에 2이상의 소자가 실 장되는 어떠한 경우에도 본 실시예가 적용될 수 있음은 자명한 사항이고 온도보상 수정발진기에 한정되지 않는다. 3 is a cross-sectional view of a surface mount device package when the surface mount device is a crystal blank 221 according to an embodiment of the present invention. Therefore, the surface-mount device package in the drawing is a temperature compensation crystal oscillator 200. In the embodiment according to this drawing, the surface-mounting device package is called a temperature compensation crystal oscillator using the surface-mounting device as a crystal blank and a temperature compensation chip. However, in any case where two or more devices are mounted in the surface-mounting device package. It is obvious that the examples can be applied and are not limited to temperature compensated crystal oscillators.

온도보상 수정발진기(200)의 원리는 다음과 같다. 수정의 결정체에서 적절하게 끊어낸 수정편 즉, 크리스탈 블랭크(221)의 양면에 전극을 설치하고 전극간에 교류를 통할 때 그 주파수가 수정편의 기계적 고유진동과 일치하면 공진(共振)을 일으킨다. 이 때 전극간의 전기임피던스는 일종의 전기적인 직렬공진회로와 같은 특성을 나타내고, 그 공진주파수는 수정편의 종류 ·모양 ·크기 등으로 결정되는 기계적 고유진동주파수로 결정되며, 그 값은 매우 커서 수만~수십 만에 이른다. 이와 같은 수정의 진동판을 수정발진기라 한다. The principle of the temperature compensation crystal oscillator 200 is as follows. When the electrodes are placed on both sides of the crystal blank, ie, the crystal blank 221 properly cut out of the crystal, and the alternating current flows between the electrodes, resonance occurs when the frequency coincides with the mechanical natural vibration of the crystal. At this time, the electrical impedance between the electrodes has the same characteristics as a kind of electrical series resonant circuit, and its resonance frequency is determined by the mechanical natural vibration frequency determined by the type, shape, and size of the crystal piece. Reaches the bay. Such a diaphragm of crystal is called a crystal oscillator.

수정발진기는 주위 온도에 따라 발진주파수가 변동되는 온도특성이 있으며, 온도특성에 따른 주파수 변동을 보상하기 위해 온도보상회로를 별도로 구비하는 온도보상 수정발진기(Temperature compensated crystal oscillator, TCXO)가 있다. The crystal oscillator has a temperature characteristic in which the oscillation frequency varies according to the ambient temperature, and there is a temperature compensated crystal oscillator (TCXO) having a separate temperature compensation circuit to compensate for the frequency variation according to the temperature characteristic.

온도보상 수정발진기(200)에는 캐비티 내부에 단차가 형성되어 있어서, 두 종류의 소자가 실장될 수 있다. 이 때, 상부의 캐비티는 제1캐비티(C1)이고, 하부의 캐비티는 제2캐비티(C2)라 하기로 한다. 제1캐비티(C1)에는 크리스탈 블랭크(221)가 제1내부단자전극(251)을 이용하여 실장되어 있고, 제2캐비티(C2)에는 전술한 바와 같이 온도보상회로를 구현하는 온도보상 칩(222)이 제2단자전극(252)을 이용하여 실장되어 있다. In the temperature compensation crystal oscillator 200, a step is formed in the cavity, so that two kinds of devices may be mounted. At this time, the upper cavity is the first cavity (C 1 ), the lower cavity is referred to as a second cavity (C 2 ). The crystal blank 221 is mounted on the first cavity C 1 using the first internal terminal electrode 251, and the temperature compensation chip implements the temperature compensation circuit as described above in the second cavity C 2 . 222 is mounted using the second terminal electrode 252.

크리스탈 블랭크(221)는 수정편으로서 전술한 바와 같이 기계적 고유진동과 일치하는 주파수에서 공진을 일으키는 발진기 역할을 한다. 온도보상 칩(222)에는 써미스터의 저항값 변화를 이용한 온도검출회로, 저항값 변화로 전압을 제어하는 제어전압발생회로, 및 제어된 전압으로 커패시턴스를 조절하여 주파수를 조정하는 주파수 조정회로가 포함되어 적절이 온도변화값을 보상하여 주파수를 조정한다. 크리스탈 블랭크(221) 및 온도보상 칩(222)은 각각 신호배선(240)을 통해 외부단자전극(230)과 연결된다. The crystal blank 221 serves as an oscillator that causes resonance at a frequency consistent with mechanical natural vibration as described above as a crystal piece. The temperature compensation chip 222 includes a temperature detection circuit using a change in the resistance value of the thermistor, a control voltage generation circuit controlling a voltage by changing the resistance value, and a frequency adjusting circuit adjusting the frequency by adjusting the capacitance with the controlled voltage. Adjust the frequency appropriately to compensate for temperature changes. The crystal blank 221 and the temperature compensation chip 222 are connected to the external terminal electrode 230 through the signal wiring 240, respectively.

도 4는 본 발명의 일실시예에 따라 표면실장소자가 크리스탈 블랭크인 경우에 외부단자전극이 반대측에 형성된 표면실장소자 패키지의 단면도이다. 도 4의 표면실장소자 패키지는 도 3에서와 같이 온도보상 수정발진기(300)이다. 도 4의 온도보상 수정발진기(300)는 외부단자전극(330)이 형성된 위치를 제외하고는 도 3의 온도보상 수정발진기(200)와 동일하므로 동일한 설명은 생략하기로 한다. 아울러, 본 도면에 따르는 실시예에서는 표면실장소자를 크리스탈 블랭크 및 온도보상 칩으로 하여 표면실장소자 패키지가 온도보상 수정발진기라고 하였으나, 이와 달리 표면실장소자 패키지내에 2이상의 소자가 실장되는 어떠한 경우에도 본 실시예가 적용될 수 있음은 자명한 사항이고 온도보상 수정발진기에 한정되지 않는다. 4 is a cross-sectional view of a surface mount device package in which external terminal electrodes are formed on opposite sides when the surface mount device is a crystal blank according to an embodiment of the present invention. The surface mount device package of FIG. 4 is a temperature compensation crystal oscillator 300 as shown in FIG. 3. Since the temperature compensation crystal oscillator 300 of FIG. 4 is the same as the temperature compensation crystal oscillator 200 of FIG. 3 except for the position where the external terminal electrode 330 is formed, the same description will be omitted. In addition, in the embodiment of the present invention, the surface-mounting device package is a temperature compensation crystal oscillator using the surface-mounting device as a crystal blank and a temperature compensation chip. However, in any case where two or more devices are mounted in the surface-mounting device package. It is obvious that the embodiment can be applied and is not limited to the temperature compensation crystal oscillator.

도 3의 온도보상 수정발진기(200)의 외부단자전극(230)은 크리스탈 블랭크(221)와 접합하는 쪽의 기판(210) 측면에 위치하고 있다. 이와 달리 도 4의 온도보상 수정발진기(300)에서 외부단자전극(330)은 크리스탈 블랭크(321)와 접합하는 쪽의 기판(310) 측면에 위치하는 것이 아니라, 그 반대측면에 위치한다. The external terminal electrode 230 of the temperature compensation crystal oscillator 200 of FIG. 3 is located on the side of the substrate 210 on the side of the crystal blank 221. On the contrary, in the temperature compensation crystal oscillator 300 of FIG. 4, the external terminal electrode 330 is not positioned on the side of the substrate 310 on the side of the crystal blank 321, but on the opposite side thereof.

외부단자전극(330)이 제1캐비티(C1) 내의 크리스탈 블랭크(321)가 접합하는 측에 위치하는 경우(도 3참조), 온도보상 칩(322) 및 외부단자전극(330) 간의 거리가 가까우므로 그 반대측면에 형성된 경우(도 4참조)보다 신호배선(340)을 형성하는데 유리한 측면이 있을 수 있다. 그러나, 도 4의 경우와 같이 크리스탈 블랭크(321)가 접합하는 측 반대측면에 형성된 경우에는 온도보상 칩(322)과 외부단자전극(330)간에 신호배선공간이 더 넓어 신호배선 교차 등의 제품불량을 방지할 수 있는 효과가 있다. When the external terminal electrode 330 is located on the side where the crystal blank 321 in the first cavity C1 is bonded (see FIG. 3), the distance between the temperature compensation chip 322 and the external terminal electrode 330 is close. Therefore, there may be an advantageous side in forming the signal wiring 340 than in the case formed on the opposite side (see Figure 4). However, in the case where the crystal blank 321 is formed on the opposite side to the junction as shown in FIG. There is an effect that can prevent.

도 5는 본 발명의 일실시예에 따라 표면실장소자가 크리스탈 블랭크(421)인 경우의 하면 캐비티(Cb)에 온도보상 칩(422)이 실장된 표면실장소자 패키지의 단면도이다. 도 5의 표면실장소자 패키지는 도 3에서와 같이 온도보상 수정발진기(400)이다. 5 is a cross-sectional view of a surface mount device package in which a temperature compensation chip 422 is mounted in a lower surface cavity C b when the surface mount device is a crystal blank 421 according to an embodiment of the present invention. The surface mount device package of FIG. 5 is a temperature compensated crystal oscillator 400 as shown in FIG. 3.

도 5의 온도보상 수정발진기(400)는 온도보상 칩(322)의 위치를 제외하고는 도 3의 온도보상 수정발진기(200)와 동일하므로 동일한 설명은 생략하기로 한다. 아울러, 본 도면에 따르는 실시예에서는 표면실장소자를 크리스탈 블랭크 및 온도보상 칩으로 하여 표면실장소자 패키지가 온도보상 수정발진기라고 하였으나, 이와 달리 표면실장소자 패키지 내에 2이상의 소자가 실장되는 어떠한 경우에도 본 실시예가 적용될 수 있음은 자명한 사항이고 온도보상 수정발진기에 한정되지 않는다. Since the temperature compensation crystal oscillator 400 of FIG. 5 is the same as the temperature compensation crystal oscillator 200 of FIG. 3 except for the position of the temperature compensation chip 322, the same description will be omitted. In addition, in the embodiment of the present invention, the surface-mounting device package is a temperature compensation crystal oscillator using the surface-mounting device as a crystal blank and a temperature compensation chip. However, in any case where two or more devices are mounted in the surface-mounting device package. It is obvious that the embodiment can be applied and is not limited to the temperature compensation crystal oscillator.

본 실시예에서, 상면 캐비티(Ct)에는 크리스탈 블랭크(421)가 하면 캐비티(Cb)에는 온도보상 칩(422)이 위치하고 있다. 외부단자전극(430)이 기판(410)의 측면에 위치하므로 기판(410)의 하면에 위치하는 경우보다 신호배선(440) 구성이 어려울 수 있다. 따라서, 도 3과 같이 하나의 캐비티에 단차를 두어 제1캐비티(C1), 제2캐비티(C2)로 구성하여 크리스탈 블랭크(421) 및 온도보상 칩(422)을 함께 실장하는 것이 아니라, 기판(410)의 상면 및 하면에 각각 캐비티를 두어 각각에 크리스탈 블랭크(421) 및 온도보상 칩(422)을 독립적으로 실장한다. In the present exemplary embodiment, the crystal blank 421 is positioned at the upper surface cavity C t , and the temperature compensation chip 422 is positioned at the lower cavity C b . Since the external terminal electrode 430 is positioned on the side of the substrate 410, the signal wiring 440 may be more difficult than the case where the external terminal electrode 430 is disposed on the bottom surface of the substrate 410. Therefore, the crystal blank 421 and the temperature compensation chip 422 are not mounted together by forming the first cavity C 1 and the second cavity C 2 by setting a step in one cavity as shown in FIG. 3. Cavities are disposed on the upper and lower surfaces of the substrate 410, respectively, and the crystal blanks 421 and the temperature compensation chips 422 are independently mounted on each other.

그에 따라, 신호배선(440)이 보다 효율적으로 구성될 수 있고, 하나의 캐비티에 두가지 소자를 실장할 때 발생할 수 있는 공정상의 어려움을 제거할 수 있다. 예를 들어, 하나의 캐비티에 2가지 소자를 실장할 때는 보다 정확하게 내부단자전 극을 형성하고, 이를 정확한 위치에 실장하여야 하는 어려움이 있으나, 별도 캐비티(Ct, Cb)에 실장하면 이러한 어려움이 감소된다. 따라서 공정면에서 유리한 점이 있다. Accordingly, the signal wiring 440 may be more efficiently configured, and process difficulties that may occur when two devices are mounted in one cavity may be eliminated. For example, when mounting two devices in one cavity, there is a difficulty in forming an internal terminal pole more accurately and mounting it in the correct position, but when mounting in a separate cavity (C t , C b ) Is reduced. Therefore, there is an advantage in process.

본 발명의 다른 측면에 따르면, 기판의 상면에 캐비티를 형성하는 단계; 캐비티 내에 표면실장소자를 실장하는 단계; 및 표면실장소자를 외부기판과 연결하는 단자 전극을 기판의 측면에 형성하는 단계;를 포함하는 표면실장소자 패키지 제조방법이 제공된다. According to another aspect of the invention, forming a cavity on the upper surface of the substrate; Mounting a surface mount element in the cavity; And forming a terminal electrode on the side of the substrate, the terminal electrode connecting the surface mount element to the external substrate.

본 발명에서는 단자 전극을 기판의 측면에 형성하여 단자 전극이 형성된 측면을 외부기판에 실장한다. 그에 따라, 보다 좁은 면적만으로 표면실장소자 패키지를 외부기판에 실장할 수 있어서, 외부기판의 공간활용도가 높은 측면이 있다. In the present invention, the terminal electrode is formed on the side of the substrate, and the side on which the terminal electrode is formed is mounted on the external substrate. Accordingly, the surface-mounting device package can be mounted on the external substrate with only a smaller area, so that the space utilization of the external substrate is high.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니라, 첨부된 청구범위에 의해 해석되어야 한다. 또한, 본 발명에 대하여 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당해 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.The invention is not to be limited by the foregoing embodiments and the accompanying drawings, but should be construed by the appended claims. In addition, it will be apparent to those skilled in the art that various forms of substitution, modification, and alteration are possible within the scope of the present invention without departing from the technical spirit of the present invention.

도 1은 일반적인 표면실장소자 패키지의 단면도이다.1 is a cross-sectional view of a general surface mount device package.

도 2a는 본 발명의 일실시예에 따른 표면실장소자 패키지의 단면도이고, 도 2b는 도 2a의 표면실장소자 패키지를 실장한 것을 나타낸 도면이다. 2A is a cross-sectional view of a surface mount device package according to an embodiment of the present invention, and FIG. 2B is a view showing the surface mount device package of FIG. 2A mounted.

도 3은 본 발명의 일실시예에 따라 표면실장소자가 크리스탈 블랭크인 경우의 표면실장소자 패키지의 단면도이다. 3 is a cross-sectional view of a surface mount device package when the surface mount device is a crystal blank according to an embodiment of the present invention.

도 4는 본 발명의 일실시예에 따라 표면실장소자가 크리스탈 블랭크인 경우에 외부단자전극이 반대측에 형성된 표면실장소자 패키지의 단면도이다. 4 is a cross-sectional view of a surface mount device package in which external terminal electrodes are formed on opposite sides when the surface mount device is a crystal blank according to an embodiment of the present invention.

도 5는 본 발명의 일실시예에 따라 표면실장소자가 크리스탈 블랭크인 경우의 하면 캐비티에 온도보상 칩이 실장된 표면실장소자 패키지의 단면도이다. 5 is a cross-sectional view of a surface mount device package in which a temperature compensation chip is mounted in a bottom cavity when the surface mount device is a crystal blank according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 표면실장소자 패키지 110 기판100 Surface-Mount Package 110 Board

120 표면실장소자 130 외부단자전극120 Surface Mount Device 130 External Terminal Electrode

140 신호배선 150 내부단자전극140 Signal wiring 150 Internal terminal electrode

160 외부기판 C 캐비티160 Outer Board C Cavity

Claims (8)

상부에 제 1 캐비티가 형성되고, 상기 제 1 캐비티 하부에 제 2 캐비티가 형성되는 기판;A substrate having a first cavity formed thereon and a second cavity formed below the first cavity; 상기 제 1 캐비티 내에 위치하는 크리스탈 블랭크;A crystal blank located within the first cavity; 상기 제 2 캐비티 내에 위치하는 온도보상 칩; 및A temperature compensation chip located in the second cavity; And 상기 크리스탈 블랭크를 외부기판과 연결하되, 상기 기판의 측면에 형성되는 단자전극;을 포함하는 온도보상 수정발진기 패키지.And a terminal electrode connected to the crystal blank with an external substrate, the terminal electrode being formed on a side of the substrate. 삭제delete 제1항에 있어서, The method of claim 1, 상기 온도보상 수정발진기 패키지는,The temperature compensation crystal oscillator package, 너비는 1.6mm내지 2.2mm이고, Width is 1.6mm to 2.2mm, 길이는 1.2mm 내지 1.8mm이며, The length is from 1.2mm to 1.8mm, 높이는 1.0mm 내지 1.4mm인 것을 특징으로 하는 온도보상 수정발진기 패키지.The temperature compensation crystal oscillator package, characterized in that the height is 1.0mm to 1.4mm. 제3항에 있어서, The method of claim 3, 상기 온도보상 수정발진기 패키지는,The temperature compensation crystal oscillator package, 상기 너비는 1.6mm이고, The width is 1.6mm, 상기 길이는 1.2mm이며, The length is 1.2mm, 상기 높이는 1.2mm인 것을 특징으로 하는 온도보상 수정발진기 패키지.The height compensation crystal oscillator package, characterized in that 1.2mm. 삭제delete 제1항에 있어서, The method of claim 1, 상기 단자전극은,The terminal electrode, 상기 크리스탈 블랭크와 접합하는 쪽의 기판 측면에 위치하는 것을 특징으로 하는 온도보상 수정발진기 패키지. The temperature compensation crystal oscillator package, characterized in that located on the side of the substrate to be bonded to the crystal blank. 제1항에 있어서, The method of claim 1, 상기 단자전극은,The terminal electrode, 상기 크리스탈 블랭크와 접합하는 쪽의 기판 반대측면에 위치하는 것을 특징으로 하는 온도보상 수정발진기 패키지. The temperature compensation crystal oscillator package, characterized in that located on the opposite side of the substrate on the side that is bonded to the crystal blank. 삭제delete
KR1020090001994A 2009-01-09 2009-01-09 Surface mounting devices and fabricating method thereof KR101008262B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090001994A KR101008262B1 (en) 2009-01-09 2009-01-09 Surface mounting devices and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090001994A KR101008262B1 (en) 2009-01-09 2009-01-09 Surface mounting devices and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20100082619A KR20100082619A (en) 2010-07-19
KR101008262B1 true KR101008262B1 (en) 2011-01-13

Family

ID=42642662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090001994A KR101008262B1 (en) 2009-01-09 2009-01-09 Surface mounting devices and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR101008262B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541079B1 (en) * 2003-06-10 2006-01-10 삼성전기주식회사 Ceramic package and manufacturing method thereof
KR20080099655A (en) * 2007-05-10 2008-11-13 서울산업대학교 산학협력단 Flip chip package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541079B1 (en) * 2003-06-10 2006-01-10 삼성전기주식회사 Ceramic package and manufacturing method thereof
KR20080099655A (en) * 2007-05-10 2008-11-13 서울산업대학교 산학협력단 Flip chip package

Also Published As

Publication number Publication date
KR20100082619A (en) 2010-07-19

Similar Documents

Publication Publication Date Title
US7759844B2 (en) Surface-mount type crystal unit
JP4444740B2 (en) Crystal oscillator for surface mounting
JP2002111435A (en) Piezo oscillator and piezoelectric device equipped with it
KR100965468B1 (en) Temperature-compensated crystal oscillator
JP4713215B2 (en) Mounting method of surface mount crystal oscillator
JP2002271142A (en) Surface-mounted quartz oscillator and its manufacturing method
US20080290956A1 (en) Surface-mount type crystal oscillator
JP2009239413A (en) Piezoelectric oscillator
KR101008262B1 (en) Surface mounting devices and fabricating method thereof
US7049174B2 (en) Method of manufacturing mounting substrate and surface mount crystal oscillator
JP2001308640A (en) Integrated temperature-compensated circuit board and temperature-compensated crystal oscillator
JP2001094378A (en) Surface mounted container, piezoelectric device and temperature compensating quartz oscillator
JP2008252467A (en) Piezoelectric device for surface mounting
JP4529623B2 (en) Piezoelectric oscillator
JP2000124738A (en) Piezoelectric oscillator and piezoelectric vibration device
JP2007324851A (en) Surface mount type temperature-compensated crystal oscillator
JP2002076775A (en) Crystal oscillator for surface mounting
JP7306095B2 (en) Piezoelectric device and method for manufacturing piezoelectric device
JP2006041924A (en) Package for housing piezoelectric resonator, and piezoelectric device
JP2012119853A (en) Piezoelectric device
JP4680277B2 (en) High frequency circuit module
KR20170109805A (en) Thermistor for piezoelectric device and piezoelectric device package including the same
JP4071889B2 (en) Crystal oscillator
JP4587727B2 (en) Piezoelectric vibrator storage package and piezoelectric device
JP4178902B2 (en) Surface mount type piezoelectric oscillator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee