KR101007544B1 - 공진회로를 구비한 비가역 회로소자 및 그의 제조 방법 - Google Patents

공진회로를 구비한 비가역 회로소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR101007544B1
KR101007544B1 KR1020100116772A KR20100116772A KR101007544B1 KR 101007544 B1 KR101007544 B1 KR 101007544B1 KR 1020100116772 A KR1020100116772 A KR 1020100116772A KR 20100116772 A KR20100116772 A KR 20100116772A KR 101007544 B1 KR101007544 B1 KR 101007544B1
Authority
KR
South Korea
Prior art keywords
plate
inductor
housing
garnet ferrite
pieces
Prior art date
Application number
KR1020100116772A
Other languages
English (en)
Inventor
김태원
이용신
이영기
Original Assignee
(주)파트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)파트론 filed Critical (주)파트론
Priority to KR1020100116772A priority Critical patent/KR101007544B1/ko
Priority to PCT/KR2010/008332 priority patent/WO2012070698A1/ko
Application granted granted Critical
Publication of KR101007544B1 publication Critical patent/KR101007544B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/38—Circulators
    • H01P1/383—Junction circulators, e.g. Y-circulators
    • H01P1/387—Strip line circulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/36—Isolators

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

본 발명은 비가역 회로소자에 관한 것으로, 보다 상세하게는 비가역 회로소자를 구성함에 있어 인덕터와 커패시터로 구성된 공진회로를 구비함으로써 삽입손실의 증가없이 고조파 특성을 감쇠할 수 있는 공진회로를 구비한 비가역 회로소자및 그의 제조 방법에 관한 것이다. 본 발명은, 공진기 부품을 포함하여 구성되는 비가역 회로소자에 있어서, 다수의 단자통과홈(110a)(110b)(110c)을 갖는 상부가 개방된 수용홈(411)을 갖는 원통형 형상으로 형성된 금속제 하우징(410); 하우징(410)의 수용홈(411) 저면에 안착되는 커패시터 플레이트(400); 커패시터 플레이트(400) 상면에 안착되며 하우징(410)의 내주면에 접촉되는 다수의 인덕터 편(392)과 비가역 회로소자의 공진기 부품을 정렬하는 다수의 정렬 편(391)이 형성되며, 커패시터 플레이트(400)와 공진회로를 구성하는 인덕터 플레이트(390); 인덕터 플레이트(390) 상면에 차례로 적층되어 수납되는 공진기 부품; 및 공진기 부품 상면에서 하우징(410)과 결합된 커버(310);를 포함하여 구성됨을 특징으로 한다. 따라서 본 발명에 따르면, 드롭-인 서큘레이터/아이솔레이터와 같은 비가역 회로소자뿐만 아니라, 필터, 커플러, 콤바이너, 스위치 및 적어도 하나의 접지를 포함하는 소자에 적용되어 메인 대역에 대한 2배 내지 3배수의 2차 고조파 주파수 또는 3차 고조파 주파수 중 하나 이상의 고조파 주파수에 대한 효과적인 감쇠가 가능하다.

Description

공진회로를 구비한 비가역 회로소자 및 그의 제조 방법{Circulator/Isolator comprising resonance circuit and method for fabricating thereof}
본 발명은 비가역 회로소자에 관한 것으로, 보다 상세하게는 비가역 회로소자를 구성함에 있어 인덕터와 커패시터로 구성된 공진회로를 구비함으로써 삽입손실의 증가없이 고조파 특성을 감쇄할 수 있는 공진회로를 구비한 비가역 회로소자및 그의 제조 방법에 관한 것이다.
비가역 회로소자 중 하나인 아이솔레이터(Isolator)는 페라이트의 마이크로파 회절현상을 이용한 비가역적 특성을 갖는 수동회로부품으로, 주로 이동통신 시스템에 채용되어 파워 엠프의 안정 동작, 임피던스 정합, 반사파제거 등의 기능을 수행하여 시스템의 안정화에 중요한 역할을 담당하는 소자이다.
아이솔레이터는 이동통신 단말기 및 중계기 등에 적용되며 소형화에 적합한 집중정수(Lumped Element)형 소자와 기지국 등의 고출력 시스템에 적용되는 분포정수(Distributed Element)형 소자로 구별할 수 있다.
일반적으로, 아이솔레이터의 구조는 여러 가지가 있으나, 주로 서큘레이터(circulator)의 한쪽 포트(port)를 종단(termination)시키는 방법이 많이 사용되고 있다.
이러한, 아이솔레이터는 그 형상에 따라서 동축형(coaxial), 드롭-인형(drop-in), 도파관형(waveguide) 및 집중정수형(lumped element)으로 구분되고 있다.
드롭-인(Drop-In) 아이솔레이터는 분포정수형 소자로서, 일반적으로 스트립라인 Y 접합(Stripline Y Junction)형 형태로 구현된다. 이러한, Y 접합형 드롭-인 아이솔레이터는 집중정수형 소자에 비해 고출력 시스템에 유리하고 삽입 손실, 아이솔레이션 등의 특성이 좋으며, 쉽게 광대역화할 수 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 비가역 회로소자를 설명하기로 한다.
도 1은 일반적인 무선통신장비의 송신단을 나타낸 도면이다.
일반적인 무선통신장비의 송신단은 도 1에 나타낸 바와 같이 송신대역을 통과시키는 대역통과필터(1), 전력증폭기(2), 아이솔레이터(3) 및 안테나(4)로 구성되며, 대역통과필터(1)를 통해 소정 신호의 주파수 대역이 통과되고, 통과된 신호는 전력증폭기(2)를 거쳐 증폭된 후 안테나(4)를 통해 송신하게 된다.
이때, 안테나(4)를 통해 역방향 신호가 입력되거나 송신된 신호의 반사파가 입력될 경우, 송신장비의 오동작을 야기하거나 전력증폭기(2) 등의 파손이 발생할 수 있었다.
따라서, 아이솔레이터(3)는 이러한 문제점을 해결하기 위하여 전력증폭기(2)의 다음 단에 구성되어, 안테나(4)로부터 수신되는 역방향 신호 또는 송신신호의 반사파를 차단하는 기능을 수행한다.
도 2는 일반적인 서큘레이터를 구현하는 도면이고, 도 3은 서큘레이터의 포트(port) 한쪽에 저항을 달아 아이솔레이터 동작을 할 수 있도록 나타낸 도면이다.
도 2에 나타낸 서큘레이터(Circulator)를 참조하면, 포트 1(port1)로 입력된 신호는 포트 2(port2)로 출력되고, 포트 2(port2)로 입력된 신호는 포트 3(port3)으로 출력된다. 그리고, 포트 3(port3)으로 입력된 신호는 포트 1(port1)로 출력되어 순환적인 서큘레이터 동작을 하게 된다.
그리고, 도 3에 나타낸 아이솔레이터(Isolator)는 서큘레이터(Circulator)의 임의의 한쪽 포트(port)에 종단저항(R)을 달아 아이솔레이터 동작을 하도록 나타낸 도면이다. 임의의 한쪽 포트로써 포트3(port 3) 한쪽에 종단저항(R)을 달아 포트 2(port2)에 입력된 신호는 종단저항(R)에 의해 제거된다.
이러한, 서큘레이터를 이용한 아이솔레이터는 영구자석과 페라이트(ferrite; 강자성체)의 비가역성을 이용하여 방향성을 가지며, 주파수 변이 조절을 용이하게 해 준다.
도 4는 종래 기술에 따른 비가역 회로소자를 설명하기 위한 분해 사시도이다.
종래 기술에 따른 비가역 회로소자(200)는 무선통신 시스템에서 입,출력되는 정상적으로 전송되는 전송파와 그 역류의 반사파의 전송 및 반송회로를 구현하도록 적층되어 하우징(110)에 탑재되는 여러 소자들로 구성되어 있다.
하우징(110)은 자기 차폐 및 내부 구성 소자의 외부 케이스 역할을 하는 것으로, 측면에 3개의 단자통과홈(110a)(110b)(110c)을 갖는 상부가 개방된 수용홈(111)을 갖는 원통형 형상으로 형성된다.
이러한 하우징(110)의 수용홈(111)에는 내부 구성 소자로써 하부 마그네트(100), 하부 극판(pole piece)(90), 하부 가넷 페라이트(garnet ferrite)(80), 중심 도체(70), 상부 가넷 페라이트(60), 상부 극판(50), 상부 마그네트(40), 온도 보상판(30), 탑 플레이트(20) 및 커버(10)가 순차적으로 적층된다.
여기서, 하부 마그네트(100)와 상부 마그네트(40)는 하부 가넷 페라이트(80)와 상부 가넷 페라이트(60)에 DC 자계를 인가한다.
하부 극판(90)과 상부 극판(50) 각각은 하부 마그네트(100)와 상부 마그네트(40)의 자력을 집적(集積)시켜 하부 가넷 페라이트(80)와 상부 가넷 페라이트(60)에 자력을 균일하게 분포하게 하고 접지판의 역할을 한다.
하부 가넷 페라이트(80)와 상부 가넷 페라이트(60)는 페라이트 또는 페라이트에 유전체가 결합된 소자인데, 중심 도체(70)를 사이에 두고 중심 도체(70)와 상부 및 하부 가넷 페라이트(60)(80) 각각의 인덕턴스 L값과 캐패시턴스 C값을 구현시켜 원하는 주파수의 대역에서 비가역 현상이 일어나게 하는 역할을 한다.
중심 도체(70)는 신호의 전송을 가능하게 하는 전송도체의 기능을 제공하는데, 중심 도체(70)의 선로의 현상에 따라 L값과 C값이 구현되어 개발자가 원하는 주파수대역에서 공진을 일어나게 하는 역할을 한다. 이와 같은 중심 도체(70)는 포트 1(70a), 포트2(70b), 포트3(70c) 입출력포트 3개를 구비하고, 이러한 각각의 단자들은 하우징(110)의 3방향으로 절개된 단자통과홈(110a)(110b)(110c)을 통하여 하우징(110) 외부로 돌출된다.
온도 보상판(thermal sheet metal)(30)은 온도의 변화에 따라 자석에 의해 상부 및 하부 가넷 페라이트(60)(80)에 전달되는 자계의 세기가 변하는 특성을 보완해주기 위한 자계 병렬 온도 보상판이다.
탑 플레이트(20)는 외주면에서 외측으로 돌출된 다수의 돌출편(20a)(20b)(20c)을 구비하여 하우징(110)의 수용홈(111)에 구성된 다수의 내부 구성 소자의 정렬이 틀어지는 것을 방지한다.
커버(10)는 하우징(110)의 수용홈(111)에 구성된 내구 구성 소자를 보호한다.
도 5는 종래 기술에 따른 비가역 회로소자의 Y-접합 드롭-인 타입 서큘레이터의 단면 구조도이고, 도 6은 도 5에 나타낸 비가역 회로소자의 Y-접합 드롭-인 서큘레이터에 이용되는 마그네트가 전도성인 경우의 접지 구성 단면 구조도이고, 도 7은 도 5에 나타낸 비가역 회로소자의 Y-접합 드롭-인 서큘레이터에 이용되는 마그네트가 비전도성인 경우의 접지 구성 단면 구조도이며, 도 8은 종래 기술에 따른 비가역 회로소자의 고조파 특성을 설명하기 위한 그래프이다.
종래 기술에 따른 비가역 회로소자의 Y-접합 드롭-인 타입 서큘레이터의 개략 단면 구조는 도 5에 나타낸 바와 같이, 하우징(110) 내부의 수용홈(111)에 하부 마그네트(100), 하부 극판(pole piece)(90), 하부 가넷 페라이트(garnet ferrite)(80), 중심 도체(70), 상부 가넷 페라이트(60), 상부 극판(50) 및 상부 마그네트(40)가 순차적으로 적층된 것을 나타내고 있다. 여기서, 설명의 편의를 위하여 온도 보상판(30), 탑 플레이트(20) 및 커버(10)는 생략하였다.
도 5에 나타낸 드롭-인(Drop-In) 타입은 스트립라인(Stripline) 구조로 상부 및 하부 극판(50)(90)과 상부 및 하부 마그네트(40)(100)가 전기적으로 접지로 연결되어 있어야 한다. 이를 위하여 상부 및 하부 극판(50)(90)은 하우징(110)에 전기적으로 연결되어 있다.
이때, 상부 및 하부 마그네트(40)(100)로써 도체로 구성되는 마그네트(예로써, SmCo계)를 이용하는 경우 접지를 위한 별도의 표면처리가 필요없으므로 도 6과 같이 상부 및 하부 마그네트(40)(100)에 각각 접촉된 상부 및 하부 극판(50)(90)이 하우징(110)에 직접 접촉하도록 한다.
그러나, 상부 및 하부 마그네트(40)(100)로써 부도체로 구성되는 마그네트(예로써, Sr ferrite)계 자석을 이용하는 경우 하우징(110)과 전기적으로 연결을 하기 위해서는 도 7과 같이 상부 및 하부 마그네트(40)(100) 표면에 도금막(120)(130)을 형성한다.
이러한, 종래 기술에 따른 드롭-인 아이솔레이터는 가넷 페라이트(60)(80)과 중심도체(70)로 구성된 공진기 설계에 있어 3차원 설계 기술이 진보되면서 아이솔레이터에 적용되고 있다.
여기서, 적절한 상부 및 하부 가넷 페라이트(60)(80), 상부 및 하부 마그네트(40)(100) 및 하우징(110)의 선택 또한 드롭-인 아이솔레이터의 고성능화에 필수적인 요건이다.
이때, 드롭-인 아이솔레이터는 집중정수형에 비해 사용전력이 높으며, 시스템의 고출력화에 적합하도록 허용 전력 범위가 높아지는 경향이 있다. 이에 따라 고출력 시 발열되는 열의 방출문제에 대해서 구조적으로 충분한 고려가 이루어져야 하며, 출력 파워가 높아질수록 가넷 페라이트(60)(80)의 비선형 특성으로 발생하는 고조파(Harmonic) 및 IMD(Intermodulation) 효과가 두드려져 이를 최소화 할 수 있어야 하는 방안을 강구해야 한다.
여기서, 종래 기술에 따른 비가역 회로소자의 고조파 특성을 설명하기 위한 그래프인 도 8을 참조하면, 서큘레이터가 2110 내지 2170MHz의 메인 대역에서 동작하도록 설계된 경우 2차 고조파 주파수는 4220~4340MHz에서 감쇠특성이 27dB 근방이고, 3차 고조파 주파수는 6330~6510MHz에서 3차 고조파 감쇠 특성이 25dB 근방인 것을 알 수 있다.
따라서, 하나의 주파수성분을 가지는 신호(Fundamental)는 어떤 소자,회로, 혹은 시스템을 통과하면서 그 배수에 해당하는 에너지원을 생성해내게 된다. 이러한 어떤 특정 주파수의 배수 주파수 성분을 일반적으로 고조파(Harmonic)라고 불리운다.
일반적으로 증폭기의 효율 및 선형성 개선을 위해서는 고조파의 제어가 필수적인데, 종래 기술에 따른 아이솔레이터 및 서큘레이터 등의 페라이트를 이용한 비가역 회로소자에 있어서 고조파 특성의 제어가 특히 3차 고조파에서 매우 까다로운 것을 알 수 있다. 종래의 방식에서 반드시 고조파의 감쇄가 필요하다면 저역 통과 필터(LPF)를 사용하여 고조파를 감쇄 시킬 수는 있지만 불가피하게 저역통과 필터의 삽입 손실이 추가되어 비가역소자의 손실 특성을 악화 시킨다.
그와 같은 이유는 분포소자인 Y 접합 서큘레이터는 정션(Junction)으로도 지칭되는 중심도체와 가넷 페라이트에 의해 임의의 모양을 갖는 공진기를 형성하는데 현재까지 서큘레이터 설계시 고조파의 특성제어를 위한 특별한 방법은 없고, 단순히 메인 대역(Main Band)의 특성을 구현하기 위해 임의의 형태의 공진기를 설계하기 때문인 것으로 특정 주파수의 배수 성분인 고조파 특성을 저하시킬 수 있는 특별한 방법이 없었다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 본 발명은 비가역 회로소자를 구성함에 있어 인덕터와 커패시터로 구성된 공진회로를 구비함으로써 삽입손실의 증가없이 고조파 특성을 감쇠할 수 있는 공진회로를 구비한 비가역 회로소자 및 그의 제조 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명 공진회로를 구비한 비가역 회로소자는 공진기 부품을 포함하여 구성되는 비가역 회로소자에 있어서, 다수의 단자통과홈을 갖는 상부가 개방된 수용홈을 갖는 원통형 형상으로 형성된 금속제 하우징; 하우징의 수용홈 저면에 안착되는 커패시터 플레이트; 커패시터 플레이트 상면에 안착되며 하우징의 내주면에 접촉되는 다수의 인덕터 편과 비가역 회로소자의 공진기 부품을 정렬하는 다수의 정렬 편이 형성되며, 커패시터 플레이트와 공진회로를 구성하는 인덕터 플레이트; 인덕터 플레이트 상면에 차례로 적층되어 수납되는 공진기 부품; 및 공진기 부품 상면에서 하우징과 결합된 커버;를 포함하여 구성됨을 특징으로 한다.
그리고 상기한 목적을 달성하기 위한 본 발명 공진회로를 구비한 비가역 회로소자의 제조 방법은, 공진기 부품을 포함하여 구성되는 비가역 회로소자의 제조 방법에 있어서, 다수의 단자통과홈을 갖는 상부가 개방된 수용홈을 갖는 원통형 형상으로 형성된 금속제 하우징을 준비하는 단계; 하우징의 수용홈 저면에 커패시터 플레이트를 안착하는 단계; 하우징의 내주면에 접촉되는 다수의 인덕터 편과 비가역 회로소자의 공진기 부품을 정렬하는 다수의 정렬 편으로 구성되어 커패시터 플레이트와 공진회로를 구성하도록 커패시터 플레이트 상면에 인덕터 플레이트를 안착하는 단계; 인덕터 플레이트 상면에 공진기 부품을 적층하는 단계; 및 공진기 부품 상면에서 하우징의 수용홈내의 부품을 보호하기 위한 커버를 결합하는 단계;를 포함하여 구성됨을 특징으로 한다.
본 발명에 따르면 드롭-인 서큘레이터/아이솔레이터와 같은 비가역 회로소자뿐만 아니라, 필터, 커플러, 콤바이너, 스위치 적어도 하나의 접지를 포함하는 소자에 적용되어 메인 대역에 대한 2배 내지 3배수의 2차 고조파 주파수 또는 3차 고조파 주파수 중 하나 이상의 고조파 주파수에 대한 효과적인 감쇠가 가능하다.
도 1은 일반적인 무선통신장비의 송신단을 나타낸 도면,
도 2는 일반적인 서큘레이터를 구현하는 도면,
도 3은 서큘레이터의 포트(port) 한쪽에 저항을 달아 아이솔레이터를 구현하는 도면,
도 4는 종래 기술에 따른 비가역 회로소자를 설명하기 위한 분해 사시도,
도 5는 종래 기술에 따른 비가역 회로소자의 Y-접합 드롭-인 타입 서큘레이터의 단면 구조도,
도 6은 도 5에 나타낸 비가역 회로소자의 Y-접합 드롭-인 서큘레이터에 이용되는 마그네트가 전도성인 경우의 접지 구성 단면 구조도,
도 7은 도 5에 나타낸 비가역 회로소자의 Y-접합 드롭-인 서큘레이터에 이용되는 마그네트가 비전도성인 경우의 접지 구성 단면 구조도,
도 8은 종래 기술에 따른 비가역 회로소자의 고조파 특성을 설명하기 위한 그래프,
도 9는 본 발명에 따른 공진회로를 구비한 비가역 회로소자를 설명하기 위한 분해 사시도,
도 10은 도 9에 나타낸 공진회로를 구비한 비가역 회로소자의 인덕터 플레이트를 상세히 나타낸 도면,
도 11 및 도 12는 본 발명에 따른 공진회로를 구비한 비가역 회로소자의 Y-접합 드롭-인 타입 서큘레이터를 설명하기 위한 도면,
도 13 및 도 14는 본 발명에 따른 공진회로를 구비한 비가역 회로소자의 인덕터 회로가 형성된 인덕터 플레이트를 설명하기 위한 도면,
도 15는 본 발명에 따른 공진회로를 구비한 비가역 회로소자의 고조파 특성을 설명하기 위한 그래프,
도 16은 본 발명에 따른 공진회로를 구비한 비가역 회로소자 제조 방법을 설명하기 위한 플로우차트이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
아울러, 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며 이 경우는 해당되는 발명의 설명부분에서 상세히 그 의미를 기재하였다.
또한, 실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고, 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략하기로 하는데, 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
도 9는 본 발명에 따른 비가역 회로소자를 설명하기 위한 분해 사시도이다.
본 발명에 따른 비가역 회로소자(500)는 도 9에 나타낸 바와 같이, 자기 차폐 및 내부 구성 소자의 외부 케이스 역할을 하는 것으로, 측면에 3개의 단자통과홈(110a)(110b)(110c)을 갖는 상부가 개방된 수용홈(111)을 갖는 원통형 형상으로 형성된 금속제 하우징(410)과, 하우징(410)의 수용홈(411) 저면의 접지면에 안착되는 커패시터 플레이트(400)와, 커패시터 플레이트(400) 상면에 안착되며 하우징(410)의 내주면에 접촉되는 다수의 인덕터 편(392)과 비가역 회로소자의 공진기 부품을 정렬하는 다수의 정렬 편(391)이 형성된 인덕터 플레이트(390)와, 인덕터 플레이트(390)상에 차례로 적층되는 하부 가넷 페라이트(garnet ferrite)(380), 중심 도체(370), 상부 가넷 페라이트(360), 상부 극판(350), 상부 마그네트(340), 온도 보상판(330) 및 탑 플레이트(320)와, 탑 플레이트(320) 상면에서 하우징(410)과 결합된 커버(310)로 구성된다.
여기서, 상부 마그네트(340)는 하부 가넷 페라이트(380)와 상부 가넷 페라이트(360)에 DC 자계를 인가한다.
그리고, 상부 극판(350)은 상부 마그네트(340)의 자력을 집적(集積)시켜 하부 가넷 페라이트(380)와 상부 가넷 페라이트(360)에 자력을 균일하게 분포하게 하고 접지판을 제공한다.
또한, 하부 가넷 페라이트(380)와 상부 가넷 페라이트(360)는 페라이트 또는 페라이트에 유전체가 결합된 소자인데, 중심 도체(370)를 사이에 두고 각각의 인덕턴스 L값과 캐패시터 C값을 구현시켜 신호원인 전파의 가역 전송 및 비가역 전송을 가능하게 한다.
중심도체(370)는 신호원 즉, 전송파와 반송파의 전송을 가능하게 하는 전송도체의 기능을 제공하는데, 이와 같은 중심도체(370)는 입력신호가 인가되는 입력단자(370a)와 신호가 출력되는 출력단자(370b) 및 반송파의 제거를 위한 접지단자(370c)를 구비한다. 여기서, 중심도체(370) 각각의 단자들은 하우징(410)의 3방향으로 절개된 단자통과홈(410a)(410b)(410c)을 통하여 하우징(410) 외부로 돌출된다.
온도 보상판(thermal sheet metal)(330)은 온도의 변화에 따라 자석에 의해 상부 및 하부 가넷 페라이트에 전달되는 자계의 세기가 변하는 특성을 보완해주기 위한 자계 병렬 온도 보상판으로, 중심도체(370)와 중심도체(370) 상부 및 하부의 상부 가넷 페라이트(360)와 상기 하부 가넷 페라이트(380)간의 전기적 특성값을 구현하기 위한 자로(磁路)을 형성시키면서 하우징(310)에서 생성되는 열을 냉각시켜주는 방열가능을 수행한다.
탑 플레이트(320)는 탑 플레이트(320)의 외주면에서 외측으로 돌출된 다수의 돌출편(320a)(320b)(320c)을 구비하여 하우징(410)의 수용홈(411)에 구성된 다수의 내부 구성 소자의 정렬이 틀어지는 것을 방지한다.
커버(310)는 하우징(410)의 수용홈(411)에 구성된 내구 구성 소자를 보호한다.
도 10은 도 9에 나타낸 비가역 회로소자의 인덕터 플레이트를 상세히 나타낸 도면이다.
본 발명에 따른 비가역 회로소자의 인덕터 플레이트(390)는 도 10에 나타낸 바와 같이, 하우징(410)의 내주면에 접촉되도록 인덕터 플레이트(390)의 외주면에서 외부로 연장형성된 다수의 인덕터 편(392)과, 인덕터 플레이트(390)의 외주면에서 커버(310) 방향으로 수직하게 형성된 다수의 정렬 편(391a)(391b)(391c)로 구성된다. 여기서, 인덕터 플레이트(390)의 두께나, 다수의 정렬 편(391a)(391b)(391c)의 개수 및 다수의 인덕터 편(392)의 개수는 실험이나 현장경험에 따라 구성될 수 있으며, 인덕터를 위한 인덕터 편(392)이 구비되지 않고 전기적으로 접지되지 않은 상태에서 커패시터 플레이트만으로도 공진회로를 형성하여 고조파의 특성제어가 가능하다.
도 11 및 도 12는 본 발명에 따른 비가역 회로소자의 Y-접합 드롭-인 타입 서큘레이터를 설명하기 위한 도면이다.
본 발명에 따른 비가역 회로소자의 Y-접합 드롭-인 타입 서큘레이터는 도 11에 나타낸 바와 같이, 하우징(410) 내부의 수용홈에 커패시터 플레이트(400)와, 인덕터 플레이트(390), 하부 가넷 페라이트(garnet ferrite)(380), 중심 도체(370), 상부 가넷 페라이트(360), 상부 극판(350) 및 상부 마그네트(340)가 순차적으로 적층된 것을 나타내고 있다. 여기서, 설명의 편의를 위하여 온도 보상판(330), 탑 플레이트(320) 및 커버(310)는 생략하였다.
이러한, 본 발명에 따른 비가역 회로소자에서는 커패시터 플레이트(400)와 인덕터 플레이트(390)가 하나의 병렬 공진 회로를 구성한다. 이때, 인덕터 플레이트(390)와 커패시터 플레이트(400)는 도 12에 나타낸 바와 같이 인덕터 회로(393)와 커패시터 회로(401)로 이용된다.
도 13 및 도 14는 본 발명에 따른 비가역 회로소자의 인덕터 회로가 형성된 인덕터 플레이트를 설명하기 위한 도면이다.
본 발명에 따른 비가역 회로소자의 인덕터 회로가 형성된 인덕터 플레이트는 인덕터 플레이트(390)의 외주면에서 외측으로 연장형성된 다수의 인덕터(392)가 원형의 하우징(410) 내주면에 접촉되어 접지(GND)된 것을 나타내고 있다.
이러한, 도 11 내지 도 14를 보면, 인덕터 플레이트(390)와 접지로 이용되는 하우징(410) 내주면 연결부위는 인덕터로써 등가회로화 할 수 있으며, 인덕터 플레이트(390)의 하단에 위치한 유전체 플레이트(400)와 병렬 연결되어 L-C 병렬 공진회로를 형성하게 된다.
이러한 L-C 공진회로는 서큘레이터의 1차 주파수의 메인 대역 특성에 영향을 주지 않고, 2~3 배수의 주파수 대역에서 감쇄 회로 및 대역 저지 필터(Band Stop Filter)로서 작용함으로써 대역 저지의 공진 주파수의 조절이 가능하므로 원하는 주파수 대역의 고조파특성의 감쇠를 제어할 수 있게 된다. 또한, 고조파 감쇠에 의한 삽입손실 증가 없이 효과적으로 고조파를 감쇠할 수 있다.
도 15는 본 발명에 따른 비가역 회로소자의 고조파 특성을 설명하기 위한 그래프이다.
본 발명에 따른 비가역 회로소자의 고조파 특성은 도 15에 나타낸 바와 같이, 서큘레이터가 2110 내지 2170MHz의 메인 대역에서 동작하도록 설계된 경우 2차 고조파 주파수는 4220~4340MHz에서 감쇠특성이 25dB 내지 27dB 근방이고, 3차 고조파 주파수는 6330~6510MHz에서 감쇠 특성이 32dB 내지 40dB 근방으로써, 종래에 비해 약 7dB 내지 15dB 정도(25 내지 32%) 개선된 효과가 발생한 것을 알 수 있다.
이를 표 1을 통해 정리하면 다음과 같다.
전달 특성(S21) 적용 전 적용 후
Operating Frequency(2110~2170MHz) 0.23 dB max 0.19 dB max
2nd Harmonic(4220~4340MHz) 27.1 dB min 25.2 dB min
3rd Harmonic(6330~6510MHz) 25.0 dB min 32.0 dB min
도 16은 본 발명에 따른 공진회로를 구비한 비가역 회로소자 제조 방법을 설명하기 위한 플로우차트이다.
본 발명에 따른 공진회로를 구비한 비가역 회로소자 제조 방법은 다수의 단자통과홈(410a)(410b)(410c)을 갖는 상부가 개방된 수용홈(411)을 갖는 원통형 형상으로 형성된 금속제 하우징(410)을 준비한다(S10). 물론, 이러한 하우징(410)은 원통형 형상뿐 아니라 직육면체 형상 등으로 구성할 수 있으며, 특별히 그 형상을 한정할 필요는 없다.
그 다음 하우징(410)의 수용홈(411) 저면에 커패시터 플레이트(400)를 안착한다(S20).
이어, 하우징(410)의 내주면에 접촉되는 다수의 인덕터 편(392)과 상기 비가역 회로소자의 상기 공진기 부품을 정렬하는 다수의 정렬 편(391)으로 구성되어 상기 커패시터 플레이트(400)와 공진회로를 구성하도록 상기 커패시터 플레이트(400) 상면에 인덕터 플레이트(390)를 안착한다(S30).
여기서, 인덕터 플레이트(390)의 다수의 인덕터 편(392)은 인덕터 플레이트(390)의 외주면에서 하우징(410)의 내주면에 접촉되도록 연장형성하고, 인덕터 플레이트(390)의 다수의 정렬 편(391)은 인덕터 플레이트(390)의 외주면에서 커버(310) 방향으로 수직하게 형성한다.
이어, 인덕터 플레이트(390) 상면에 공진기 부품을 적층한다(S40). 이때, 공진기 부품의 적층은 인덕터 플레이트(390) 상면에 하부 가넷 페라이트(garnet ferrite)(380)와, 중심 도체(370) 및 상부 가넷 페라이트(360)를 차례로 적층하는 것으로 이루어진다.
또한, 상부 가넷 페라이트(360) 상에 자력을 집적(集積)시켜 하부 가넷 페라이트(380)와 상부 가넷 페라이트(360)에 자력을 원활하게 전이하는 상부 극판(350)과, 하부 가넷 페라이트(380)와 상부 가넷 페라이트(360)에 DC 자계를 인가하는 상부 마그네트(340)를 차례로 적층한다.
그 다음, 상부 마그네트(340) 상에 온도의 변화에 따라 상부 및 하부 가넷 페라이트(360)(380)에 전달되는 자계의 세기가 변하는 특성을 보완해주기 위한 자계 병렬 온도 보상회로 역할의 온도 보상판(330)을 적층한다.
또한, 외주면에서 외측으로 돌출된 다수의 돌출편(320a)(320b)(320c)을 구비하여 하우징(410)에 구성된 공진기 부품인 상부 극판(350), 상부 마그네트(340) 및 온도 보상판(330)의 정렬이 틀어지는 것을 방지하는 탑 플레이트(320)를 적층한다.
그리고, 마지막으로 하우징(410)의 수용홈(411)내의 부품을 보호하기 위한 커버(310)를 결합한다(S50).
그에 따라 커패시터 플레이트(400)와 공진회로를 구성하는 인덕터 플레이트(390)는 공진회로를 구비한 비가역 회로소자의 메인 대역의 2차 고조파 주파수 또는 3차 고조파 주파수 중 하나 이상의 고조파 주파수에 대한 감쇠를 수행한다.
상기와 같이, 본 발명을 바람직한 실시예를 통해 설명하였으나, 이는 본 발명의 이해를 돕고자 하는 것일 뿐, 본 발명의 기술적 범위를 이에 한정하고자 하는 것이 아니다.
따라서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 범위내에서 다양한 변형이나 개조가 이루어질 수 있음은 말할 나위가 없다.
예를 들어, 본 발명의 상세한 설명 및 도면에서는 인덕터 플레이트의 다수의 정렬 편을 3개로 구성하고, 다수의 인덕터 편의 개수 12개로 구성하였으나 정렬 편이나 인덕터 편의 개수는 이에 한정되지 않는다.
또한, 상기에 기술한 방식처럼 인덕터 플레이트와 유전체 플레이트는 설명 및 도시된 바와 같이 공진기 하부에 1개에만 위치할 수도 있고, 높은 값의 인덕턴스 및 커패시턴스 등이 필요하거나 기타 상황에서는 공진기 상 하부 모두에도 적용할 수 있다.
그리고, 본 발명은 스트립라인 구조뿐만 아니라 마이크로스트립, CPW, 코액셔블 등 모든 전송선 구조 및 에지 커플드 라인 및 브로드사이드 커플드 라인 등의 결합 선로에 적용 가능하다.
한편, 본 발명은 드롭-인 서큘레이터/아이솔레이터뿐만 아니라, 필터, 커플러, 콤바이너, 스위치 등의 수동 소자뿐만 아니라 능동 소자 등 적어도 하나의 접지를 포함하는 모든 소자에 적용이 가능하다.
310 : 커버 320 : 탑 플레이트
330 : 온도 보상판 340 : 상부 마그네트
350 : 상부 극판 360 : 상부 가넷 페라이트
370 : 중심 도체 380 : 하부 가넷 페라이트
390 : 인덕터 플레이트 400 : 커패시터 플레이트
410 : 하우징 500 : 비가역 회로소자

Claims (9)

  1. 공진기 부품을 포함하여 구성되는 비가역 회로소자에 있어서,
    다수의 단자통과홈(410a)(410b)(410c)을 갖는 상부가 개방된 수용홈(411)을 갖는 원통형 형상으로 형성된 금속제 하우징(410);
    상기 하우징(410)의 상기 수용홈(411) 저면에 안착되는 커패시터 플레이트(400);
    상기 커패시터 플레이트(400) 상면에 안착되며 상기 하우징(410)의 내주면에 접촉되는 다수의 인덕터 편(392)과 상기 비가역 회로소자의 상기 공진기 부품을 정렬하는 다수의 정렬 편(391)이 형성되며, 상기 커패시터 플레이트(400)와 공진회로를 구성하는 인덕터 플레이트(390);
    상기 인덕터 플레이트(390) 상면에 차례로 적층되어 수납되는 상기 공진기 부품; 및
    상기 공진기 부품 상면에서 상기 하우징(410)과 결합된 커버(310);를 포함하여 구성됨을 특징으로 하는 공진회로를 구비한 비가역 회로소자.
  2. 제1항에 있어서,
    상기 인덕터 플레이트(390)의 상기 다수의 인덕터 편(392)은 상기 하우징(410)의 내주면에 접촉되도록 상기 인덕터 플레이트(390)의 외주면에서 외부로 연장형성되고,
    상기 인덕터 플레이트(390)의 상기 다수의 정렬 편(391)은 상기 인덕터 플레이트(390)의 외주면에서 상기 커버(310) 방향으로 수직하게 형성된 것을 특징으로 하는 공진회로를 구비한 비가역 회로소자.
  3. 제1항 또는 제2항에 있어서,
    상기 공진기 부품은 하부 가넷 페라이트(garnet ferrite)(380), 중심 도체(370), 상부 가넷 페라이트(360)를 포함하는 것을 특징으로 하는 공진회로를 구비한 비가역 회로소자.
  4. 제3항에 있어서,
    상기 상부 가넷 페라이트(360) 상에
    자력을 집적(集積)시켜 상기 하부 가넷 페라이트(380)와 상기 상부 가넷 페라이트(360)에 자력을 원활하게 전이하는 상부 극판(350)과,
    상기 하부 가넷 페라이트(380)와 상기 상부 가넷 페라이트(360)에 DC 자계를 인가하는 상부 마그네트(340)와,
    상기 중심도체(370)와 상기 중심도체(370) 상부 및 하부의 상기 상부 가넷 페라이트(360)와 상기 하부 가넷 페라이트(380)간의 전기적 특성값을 구현하기 위한 자로(磁路)을 형성시키면서 상기 하우징(310)에서 생성되는 열을 냉각시켜주는 방열가능을 수행하는 온도 보상판(330)과,
    외주면에서 외측으로 돌출된 다수의 돌출편(320a)(320b)(320c)을 구비하여 상기 하우징(410)에 구성된 상기 공진기 부품인 상기 상부 극판(350), 상기 상부 마그네트(340) 및 온도 보상판(330)의 정렬이 틀어지는 것을 방지하는 탑 플레이트(320) 및
    상기 하우징(410)과 체결되는 상기 수용홈(411)내의 부품을 보호하는 커버(310)를 포함하여 구성됨을 특징으로 하는 공진회로를 구비한 비가역 회로소자.
  5. 공진기 부품을 포함하여 구성되는 비가역 회로소자의 제조 방법에 있어서,
    다수의 단자통과홈(410a)(410b)(410c)을 갖는 상부가 개방된 수용홈(411)을 갖는 원통형 형상으로 형성된 금속제 하우징(410)을 준비하는 단계;
    상기 하우징(410)의 상기 수용홈(411) 저면에 커패시터 플레이트(400)를 안착하는 단계;
    상기 하우징(410)의 내주면에 접촉되는 다수의 인덕터 편(392)과 상기 비가역 회로소자의 상기 공진기 부품을 정렬하는 다수의 정렬 편(391)으로 구성되어 상기 커패시터 플레이트(400)와 공진회로를 구성하도록 상기 커패시터 플레이트(400) 상면에 인덕터 플레이트(390)를 안착하는 단계;
    상기 인덕터 플레이트(390) 상면에 상기 공진기 부품을 적층하는 단계; 및
    상기 공진기 부품 상면에서 상기 하우징(410)의 수용홈(411)내의 부품을 보호하기 위한 커버(310)를 결합하는 단계;를 포함하여 구성됨을 특징으로 하는 공진회로를 구비한 비가역 회로소자의 제조 방법.
  6. 제5항에 있어서,
    상기 인덕터 플레이트(390)의 상기 다수의 인덕터 편(392)은 상기 인덕터 플레이트(390)의 외주면에서 상기 하우징(410)의 내주면에 접촉되도록 연장형성하고,
    상기 인덕터 플레이트(390)의 상기 다수의 정렬 편(391)은 상기 인덕터 플레이트(390)의 외주면에서 상기 커버(310) 방향으로 수직하게 형성하는 것을 특징으로 하는 공진회로를 구비한 비가역 회로소자의 제조 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 공진기 부품을 적층하는 단계는
    상기 인덕터 플레이트(390) 상면에 하부 가넷 페라이트(garnet ferrite)(380)와, 중심 도체(370) 및 상부 가넷 페라이트(360)를 차례로 적층하는 단계를 포함하여 이루어지는 것을 특징으로 하는 공진회로를 구비한 비가역 회로소자의 제조 방법.
  8. 제7항에 있어서,
    상기 상부 가넷 페라이트(360) 상에
    자력을 집적(集積)시켜 상기 하부 가넷 페라이트(380)와 상기 상부 가넷 페라이트(360)에 자력을 원활하게 전이하는 상부 극판(350)과,
    상기 하부 가넷 페라이트(380)와 상기 상부 가넷 페라이트(360)에 DC 자계를 인가하는 상부 마그네트(340)와,
    온도의 변화에 따라 상기 상부 및 하부 가넷 페라이트(360)(380)에 전달되는 자계의 세기가 변하는 특성을 보완해주기 위한 온도 보상판(330)과,
    외주면에서 외측으로 돌출된 다수의 돌출편(320a)(320b)(320c)을 구비하여 상기 하우징(410)에 구성된 상기 상부 극판(350), 상기 상부 마그네트(340) 및 상기 온도 보상판(330)의 정렬이 틀어지는 것을 방지하는 탑 플레이트(320)를 차례로 적층하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 공진회로를 구비한 비가역 회로소자의 제조 방법.
  9. 제5항에 있어서,
    상기 커패시터 플레이트(400)와 공진회로를 구성하는 인덕터 플레이트(390)는 상기 공진회로를 구비한 비가역 회로소자의 메인 대역의 2차 고조파 주파수 또는 3차 고조파 주파수 중 하나 이상의 고조파 주파수에 대한 감쇠를 수행하는 것을 특징으로 하는 공진회로를 구비한 비가역 회로소자의 제조 방법.
KR1020100116772A 2010-11-23 2010-11-23 공진회로를 구비한 비가역 회로소자 및 그의 제조 방법 KR101007544B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100116772A KR101007544B1 (ko) 2010-11-23 2010-11-23 공진회로를 구비한 비가역 회로소자 및 그의 제조 방법
PCT/KR2010/008332 WO2012070698A1 (ko) 2010-11-23 2010-11-24 공진회로를 구비한 비가역 회로소자 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100116772A KR101007544B1 (ko) 2010-11-23 2010-11-23 공진회로를 구비한 비가역 회로소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR101007544B1 true KR101007544B1 (ko) 2011-01-14

Family

ID=43616148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100116772A KR101007544B1 (ko) 2010-11-23 2010-11-23 공진회로를 구비한 비가역 회로소자 및 그의 제조 방법

Country Status (2)

Country Link
KR (1) KR101007544B1 (ko)
WO (1) WO2012070698A1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013173639A2 (en) 2012-05-18 2013-11-21 Skyworks Solutions, Inc. Apparatus and methods related to junction ferrite devices having improved insertion loss performance
KR101611034B1 (ko) 2014-05-01 2016-04-20 주식회사 나노웨이브 페러데이 공진기 상부에 파워디텍터를 내장한 아이솔레이터
KR101620681B1 (ko) 2014-03-26 2016-05-12 주식회사 나노웨이브 커버 하부에 파워디텍터를 내장한 아이솔레이터
US9793037B2 (en) 2011-05-06 2017-10-17 Skyworks Solutions, Inc. Apparatus and methods related to ferrite based circulators
WO2017200880A3 (en) * 2016-05-20 2018-07-26 Trak Microwave Corporation Below resonance circulator and method of manufacturing the same
WO2019118870A1 (en) * 2017-12-14 2019-06-20 Trak Microwave Corporation Broadband circulator and method of manufacturing the same
KR102029992B1 (ko) * 2018-05-21 2019-10-08 세인플렉스 주식회사 비가역 회로소자
KR20200004042A (ko) * 2018-07-03 2020-01-13 (주)에드모텍 고전력 광대역 서큘레이터
KR20210054337A (ko) * 2019-11-05 2021-05-13 (주)파트론 공진 회로를 구비한 비가역 소자
KR20220006136A (ko) * 2019-10-28 2022-01-14 (주)파트론 공진 회로를 구비한 비가역 소자

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129676B (zh) * 2020-01-14 2022-01-21 中国电子科技集团公司第九研究所 一种提高环行器谐波抑制性能的方法及环行器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936610A (ja) * 1995-07-25 1997-02-07 Tokin Corp 非可逆回路素子
JP2005130022A (ja) 2003-10-21 2005-05-19 Hitachi Metals Ltd 非可逆回路素子
KR100617623B1 (ko) 2004-03-31 2006-09-08 주식회사 세모스 소자특성이 우수한 비가역 회로소자
JP2007049758A (ja) 2006-11-22 2007-02-22 Tdk Corp 非可逆回路素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936610A (ja) * 1995-07-25 1997-02-07 Tokin Corp 非可逆回路素子
JP2005130022A (ja) 2003-10-21 2005-05-19 Hitachi Metals Ltd 非可逆回路素子
KR100617623B1 (ko) 2004-03-31 2006-09-08 주식회사 세모스 소자특성이 우수한 비가역 회로소자
JP2007049758A (ja) 2006-11-22 2007-02-22 Tdk Corp 非可逆回路素子

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793037B2 (en) 2011-05-06 2017-10-17 Skyworks Solutions, Inc. Apparatus and methods related to ferrite based circulators
WO2013173639A2 (en) 2012-05-18 2013-11-21 Skyworks Solutions, Inc. Apparatus and methods related to junction ferrite devices having improved insertion loss performance
WO2013173639A3 (en) * 2012-05-18 2014-02-06 Skyworks Solutions, Inc. Apparatus and methods related to junction ferrite devices having improved insertion loss performance
CN104380526A (zh) * 2012-05-18 2015-02-25 天工方案公司 与具有改进的插入损耗性能的结铁氧体装置相关的设备和方法
EP2850688A4 (en) * 2012-05-18 2016-01-20 Skyworks Solutions Inc DEVICE AND METHOD FOR CONNECTING FERRITE DEVICES WITH IMPROVED INSERTION LOSS PERFORMANCE
US9711835B2 (en) 2012-05-18 2017-07-18 Skyworks Solutions, Inc. Apparatus and methods related to junction ferrite devices having improved insertion loss performance
KR101620681B1 (ko) 2014-03-26 2016-05-12 주식회사 나노웨이브 커버 하부에 파워디텍터를 내장한 아이솔레이터
KR101611034B1 (ko) 2014-05-01 2016-04-20 주식회사 나노웨이브 페러데이 공진기 상부에 파워디텍터를 내장한 아이솔레이터
US10333192B2 (en) 2016-05-20 2019-06-25 Smiths Interconnect, Inc. Below resonance circulator and method of manufacturing the same
WO2017200880A3 (en) * 2016-05-20 2018-07-26 Trak Microwave Corporation Below resonance circulator and method of manufacturing the same
EP3459139A4 (en) * 2016-05-20 2019-12-25 Trak Microwave Corporation CIRCULATOR BELOW THE RESONANCE FREQUENCY AND ITS MANUFACTURING METHOD
US10615476B2 (en) 2016-05-20 2020-04-07 Smiths Interconnect, Inc. Method of manufacturing a microstrip circulator
WO2019118870A1 (en) * 2017-12-14 2019-06-20 Trak Microwave Corporation Broadband circulator and method of manufacturing the same
US11532863B2 (en) 2017-12-14 2022-12-20 Trak Microwave Limited Broadband circulator and method of manufacturing the same
KR102029992B1 (ko) * 2018-05-21 2019-10-08 세인플렉스 주식회사 비가역 회로소자
KR20200004042A (ko) * 2018-07-03 2020-01-13 (주)에드모텍 고전력 광대역 서큘레이터
KR102082882B1 (ko) * 2018-07-03 2020-02-28 (주)에드모텍 고전력 광대역 서큘레이터
KR20220006136A (ko) * 2019-10-28 2022-01-14 (주)파트론 공진 회로를 구비한 비가역 소자
KR102437893B1 (ko) 2019-10-28 2022-08-30 (주)파트론 공진 회로를 구비한 비가역 소자
KR20210054337A (ko) * 2019-11-05 2021-05-13 (주)파트론 공진 회로를 구비한 비가역 소자
KR102307551B1 (ko) * 2019-11-05 2021-09-30 (주)파트론 공진 회로를 구비한 비가역 소자

Also Published As

Publication number Publication date
WO2012070698A1 (ko) 2012-05-31

Similar Documents

Publication Publication Date Title
KR101007544B1 (ko) 공진회로를 구비한 비가역 회로소자 및 그의 제조 방법
US4236125A (en) Wide band high power very high or ultra high frequency circulators
EP0948079B1 (en) Nonreciprocal circuit device
US6639485B2 (en) Nonreciprocal circuit device and communication device using same
US9705172B2 (en) Non-reciprocal circuit element
US7432777B2 (en) Non-reciprocal circuit element, composite electronic component, and communication apparatus
CA2037722A1 (en) Electric power system for hyperfrequencies with a gyromagnetic effect such as a circulator, insulator or filter
US6690248B2 (en) Nonreciprocal circuit device including ports having different characteristic impedances and communication apparatus including same
JP2001332908A (ja) 非可逆回路素子および通信装置
KR100435810B1 (ko) 비가역 회로 소자, 비가역 회로 및 통신 장치
US5745014A (en) Nonreciprocal circuit element
US7009465B2 (en) Isolator including small matching capacitors, and communication apparatus including the isolator
US6597253B2 (en) Nonreciprocal circuit device and communication apparatus including the same
JP2012054864A (ja) 非可逆回路素子
KR100317276B1 (ko) 집중 정수형 아이솔레이터
US20160294032A1 (en) Non-reciprocal circuit element
KR102437893B1 (ko) 공진 회로를 구비한 비가역 소자
JP2001320205A (ja) 非可逆回路素子および通信装置
US8279017B2 (en) Magnetic resonance type isolator
US8319575B2 (en) Magnetic resonance type isolator
KR101601113B1 (ko) 비가역 회로 소자
KR20210054337A (ko) 공진 회로를 구비한 비가역 소자
KR20190101022A (ko) 비가역회로소자
Okada et al. An ultra miniature isolator with broadband isolation using ferrite gyrator
JP2001358504A (ja) 非可逆回路素子および通信装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140123

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170106

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee