KR101007172B1 - 다중 디스플레이 계층의 블렌딩 - Google Patents

다중 디스플레이 계층의 블렌딩 Download PDF

Info

Publication number
KR101007172B1
KR101007172B1 KR1020087032132A KR20087032132A KR101007172B1 KR 101007172 B1 KR101007172 B1 KR 101007172B1 KR 1020087032132 A KR1020087032132 A KR 1020087032132A KR 20087032132 A KR20087032132 A KR 20087032132A KR 101007172 B1 KR101007172 B1 KR 101007172B1
Authority
KR
South Korea
Prior art keywords
tiles
overlay layer
tile
layer
overlay
Prior art date
Application number
KR1020087032132A
Other languages
English (en)
Other versions
KR20090018985A (ko
Inventor
스콧 하워드 킹
수하일 자릴
이 량
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20090018985A publication Critical patent/KR20090018985A/ko
Application granted granted Critical
Publication of KR101007172B1 publication Critical patent/KR101007172B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/37Details of the operation on graphic patterns
    • G09G5/377Details of the operation on graphic patterns for mixing or overlaying two or more graphic patterns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/122Tiling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Image Processing (AREA)

Abstract

디스플레이를 위해 메모리로부터 이미지를 판독하는데 요구되는 대역폭의 양을 감소시키는 이미지 프로세싱 기술을 설명한다. 기술에 따르면, 프로세서가 감소된 양의 프로세싱 리소스를 이용하여 메모리로부터 디스플레이 계층을 판독할 수 있도록 프로세서는 메모리에 낮은 변화율 디스플레이 계층을 저장한다. 오버레이 모듈은 낮은 변화율 디스플레이 계층을 결합된 오버레이 계층으로 블렌딩한다. 프로세서는 메모리로부터 오버레이 계층을 판독하고, 메모리에 기록된 오버레이 계층에 대한 프로세싱 정보에 기초하여 오버레이 계층을 선택적으로 프로세싱한다. 프로세서는 이후 오버레이 계층 및 높은 변화율 비디오 디스플레이 계층을 블렌딩하여 높은 변화율에 따라 디스플레이를 위한 단일 이미지를 업데이트한다. 또한, 오버레이 모듈은 낮은 변화율에 따라 낮은 변화율 디스플레이 계층에 기초하여 오버레이 계층을 업데이트한다.
오버레이 계층, 변화율, 대역폭, 오버레이 모듈

Description

다중 디스플레이 계층의 블렌딩{BLENDING MULTIPLE DISPLAY LAYERS}
기술분야
본 명세서는 비디오 프로세싱 기술에 관한 것이고, 더 상세하게는, 다중 디스플레이 계층의 비디오 프로세싱 기술에 관한 것이다.
배경기술
MDP (Mobile Display Processor) 는 WCD (Wireless communication device) 내의 디스플레이에 전송될 단일 이미지를 구성하기 위해 다중 계층을 블렌딩한다. 몇몇 예시적인 WCD 는 셀룰러 또는 위성 라디오텔레폰, 라디오텔레폰 기지국, 하나 이상의 무선 네트워킹 표준을 지원하는 컴퓨터, 무선 네트워킹용 무선 액세스 포인트, 휴대용 컴퓨터 내에 통합된 PCMCIA 카드, 직접 양방향 통신 디바이스, 무선 통신 기능이 구비된 개인 휴대용 정보 단말기 (PDA) 등을 포함한다.
WCD 내에서 동작하는 수개의 상이한 애플리케이션은 임의의 주어진 시간에 디스플레이에 정보를 전송할 수도 있다. 예를 들어, 시스템 애플리케이션은 디스플레이에 신호 강도 표시자를 전송할 수도 있으며, 비디오 애플리케이션은 디코딩된 비디오를 전송할 수도 있다. 몇몇 경우에, 동일한 애플리케이션은 동일한 시간에 디스플레이에 다중 디스플레이 아이템을 전송할 수도 있다. 예를 들어, 비디오 애플리케이션은 디코딩된 비디오 플러스 비디오 카운터 및 비디오 제어 버튼을 전송할 수도 있다. 비디오 애플리케이션은 또한 디코딩된 비디오를 프레이밍하는 장식용 보더 (decorative border) 를 전송할 수도 있다. 다른 실시예로서, 시스템 애플리케이션은 신호 강도 표시자 플러스 클록을 디스플레이에 전송할 수도 있다. WCD 내에서 동작하는 애플리케이션에 의해 전송된 디스플레이 아이템의 각각은 별개의 디스플레이 계층을 포함할 수도 있다.
통상적으로, WCD 내에서 동작하는 비디오 애플리케이션으로부터 디코딩된 비디오와 같이, 애플리케이션으로부터 디스플레이로 전송되는 디스플레이 계층 중 하나만이 높은 비율 (rate) 로 변한다. 예를 들어, 디코딩된 비디오는 초당 대략 30 프레임의 비율로 변할 수도 있다. 디스플레이에 전송되는 나머지 디스플레이 계층은 보다 더 낮은 비율로 변할 수도 있거나 변하지 않을 수도 있다. 예를 들어, 시각 정보 및 비디오 카운터는 초당 대략 1 프레임의 비율로 변할 수도 있다. 또한, 천천히 변하는 디스플레이 계층의 작은 서브-섹션만이 변할 수도 있다.
MDP 는 상이한 디스플레이 계층을 함께 블렌딩하여 디스플레이를 위한 단일 이미지를 형성하고, 가장 신속하게 변하는 디스플레이 계층의 비율에 따라 단일 이미지를 업데이트한다. 예를 들어, 디코딩된 비디오가 초당 대략 30 프레임의 비율로 변하면, MDP 는 초당 대략 30 프레임의 비율로 디스플레이 계층 전부를 판독 및 블렌딩한다. 높은 비율로 WCD 내의 메모리로부터 디스플레이 계층 전부를 판독하는 것은 대량의 대역폭을 요구할 수도 있다.
개요
일반적으로, 본 개시는 디스플레이를 위해 메모리로부터 이미지를 판독하는데 요구되는 대역폭의 양을 감소시키는 이미지 프로세싱 기술에 관한 것이다. 개시된 이미지 프로세싱 기술에 따르면, 프로세서가 감소된 양의 프로세싱 리소스를 이용하여 메모리로부터 디스플레이 계층을 판독할 수 있도록 프로세서는 메모리에 낮은 변화율 디스플레이 계층을 저장한다. 기술은 디스플레이된 이미지를 업데이트하기 위해 메모리로부터 판독되어야 하는 낮은 변화율 계층의 수를 감소시킨다. 몇몇 실시형태에서, 기술은 무선 통신 디바이스 (WCD) 에서 구현될 수도 있다.
예를 들어, 이미지 프로세싱 기술은 낮은 변화율 디스플레이 계층을 결합된 오버레이 계층으로 블렌딩하고, 오버레이 계층을 메모리에 저장한다. 몇몇 실시형태에서, 오버레이 계층은 헤더를 포함하는 복수의 타일로서 저장될 수도 있다. 오버레이 모듈은 헤더에 타일에 대한 프로세싱 정보를 기록한다. 이미지를 준비하기 위해, 프로세서는 높은 변화율에 따라 디코딩된 비디오 디스플레이 계층과 같은 높은 변화율 디스플레이 계층을 판독 및 프로세싱한다. 그러나, 낮은 변화율 정보의 다중의 계층을 판독하는 대신에, 프로세서는 결합된 오버레이 계층을 판독한다.
프로세서는 메모리로부터 오버레이 계층의 타일을 판독하고 높은 변화율에 따라 헤더에 기록된 프로세싱 정보에 기초하여 타일을 선택적으로 프로세싱한다. 오버레이 계층의 각각의 투명하지 않은 타일은 이후 디스플레이 이미지를 업데이트하기 위해 높은 변화율 디스플레이 계층의 대응하는 타일과 블렌딩된다. 이러한 방식으로, 결합된 오버레이 계층을 이용하여, 메모리로부터 프로세서로 낮은 변화율 계층을 판독하고 높은 변화율에 따라 디스플레이 이미지를 업데이트하는데 이용되는 프로세싱 리소스의 양은 감소된다.
또한, 이미지 프로세싱 기술은 오버레이 모듈을 인에이블하여 낮은 변화율에 따라 낮은 변화율 디스플레이 계층에 기초하여 오버레이 계층을 업데이트한다. 이미지 프로세싱 기술은 메모리에 고정 사이즈 헤더가 있는 고정 사이즈 기록으로서 오버레이 계층의 타일을 저장하는 것을 포함할 수도 있다. 오버레이 모듈은 어떤 타일이 변하는 디스플레이 아이템을 포함하는지를 결정하고 고정 사이즈 기록에 기초하여 메모리에 저장된 변하는 타일을 위치시킬 수도 있다. 오버레이 모듈은 이후 낮은 변화율에 따라 오버레이 계층의 변하는 타일만을 업데이트할 수도 있다. 이러한 방식으로, 낮은 변화율에 따라 오버레이 모듈로 오버레이 계층을 업데이트하는데 이용된 프로세싱 리소스의 양이 감소된다.
일 실시형태에서, 본 개시는 오버레이 계층을 형성하기 위해 2 개 이상의 디스플레이 계층을 결합시키는 단계, 메모리에 기록된 오버레이 계층에 대한 프로세싱 정보에 기초하여 오버레이 계층을 선택적으로 프로세싱하는 단계, 및 디스플레이 디바이스 상에 표현을 위한 이미지를 형성하기 위해 오버레이 계층을 비디오 계층과 결합시키는 단계를 포함하는 방법을 제공한다. 그 방법은 또한 비디오 계층과 연관된 변화율에 대응하는 제 1 변화율로 이미지를 업데이트하는 단계, 및 제 1 변화율보다 더 낮은 제 2 변화율로 오버레이 계층을 업데이트하는 단계를 포함한다.
다른 실시형태에서, 본 개시는 명령들을 포함하는 컴퓨터-판독가능 매체를 제공한다. 명령들은 프로그램가능 프로세서로 하여금, 오버레이 계층을 형성하기 위해 2 개 이상의 디스플레이 계층을 결합시키게 하고, 메모리에 기록된 오버레이 계층에 대한 프로세싱 정보에 기초하여 오버레이 계층을 선택적으로 프로세싱하게 하며, 디스플레이 디바이스 상에 표현을 위한 이미지를 형성하기 위해 오버레이 계층과 비디오 계층을 결합시키게 한다. 명령들은 또한 프로그램가능 프로세서로 하여금 비디오 계층과 연관된 변화율에 대응하는 제 1 변화율로 이미지를 업데이트하게 하고, 제 1 변화율보다 더 낮은 제 2 변화율로 오버레이 계층을 업데이트하게 한다.
다른 실시형태에서, 본 개시는 오버레이 계층을 형성하기 위해 2 개 이상의 디스플레이 계층을 결합시키는 오버레이 모듈을 포함하는 시스템을 제공한다. 그 시스템은 또한 메모리에 기록된 오버레이 계층에 대한 프로세싱 정보에 기초하여 오버레이 계층을 선택적으로 프로세싱하고, 디스플레이 디바이스 상에 표현을 위한 이미지를 형성하기 위해 오버레이 계층을 비디오 계층과 결합시키며, 비디오 계층과 연관된 변화율에 대응하는 제 1 변화율로 이미지를 업데이트하는 프로세서를 포함한다. 오버레이 모듈은 제 1 변화율보다 더 낮은 제 2 변화율로 오버레이 계층을 업데이트한다.
추가적인 실시형태에서, 본 개시는 오버레이 계층을 형성하기 위해 2 개 이상의 디스플레이 계층을 결합시키는 단계, 헤더를 포함하는 복수의 타일로서 메모리에 오버레이 계층을 저장하는 단계, 타일 각각의 헤더에 복수의 타일의 각각에 대한 프로세싱 정보를 기록하는 단계, 복수의 타일의 헤더에 기록된 프로세싱 정보에 기초하여 오버레이 계층의 복수의 타일을 선택적으로 프로세싱하는 단계, 및 디스플레이 디바이스 상에 표현을 위한 이미지를 형성하기 위해 오버레이 계층을 비디오 계층과 결합시키는 단계를 포함하는 방법을 제공한다.
그 방법은 또한 비디오 계층과 연관된 변화율에 대응하는 제 1 변화율로 이미지를 업데이트하는 단계를 포함하고, 여기서 이미지를 업데이트하는 단계는 메모리로부터 오버레이 계층을 판독하는 단계, 복수의 타일의 헤더에 기록된 프로세싱 정보에 기초하여 오버레이 계층의 복수의 타일을 선택적으로 프로세싱하는 단계, 및 제 1 변화율에 따라 오버레이 계층을 비디오 계층과 재결합시키는 단계를 포함한다. 또한, 그 방법은 제 1 변화율보다 더 낮은 제 2 변화율로 오버레이 계층을 업데이트하는 단계를 포함하며, 여기서 오버레이 계층을 업데이트하는 단계는 메모리로부터 2 개 이상의 디스플레이 계층을 판독하는 단계 및 제 2 변화율에 따라 디스플레이 계층을 재결합시키는 단계를 포함한다.
여기서 설명한 기술은 하드웨어, 소프트웨어, 펌웨어, 또는 임의의 그 조합에서 구현될 수도 있다. 소프트웨어에서 구현되면, 기술은, 프로세서에 의해 실행되는 경우 여기서 설명한 방법 중 하나 이상을 수행하는 명령들을 포함하는 컴퓨터 판독가능 매체에 의해 전체적으로 또는 부분적으로 실현될 수도 있다.
하나 이상의 실시형태에 대한 상세한 사항은 첨부 도면 및 이하의 설명에서 개시된다. 발명의 다른 특징, 목적, 및 장점은 상세한 설명 및 도면, 그리고 청구범위로부터 명백해진다.
도면의 간단한 설명
도 1 은 메모리로부터 이미지를 판독하는데 요구되는 대역폭의 양을 감소시 키는 이미징 프로세싱 기술을 구현하는 이동 디스플레이 프로세서 (MDP) 를 포함하는 대표적인 무선 통신 디바이스 (WCD) 를 도시한 블록도이다.
도 2 는 도 1 의 MDP 시스템을 더 상세히 도시한 블록도이다.
도 3 은 WCD 에서 디스플레이를 위한 단일 디스플레이 이미지를 형성하기 위해 디스플레이 계층을 함께 블렌딩하는 종래 동작을 도시한 것이다.
도 4 는 결합된 오버레이 계층을 형성하기 위해 2 개 이상의 낮은 변화율 디스플레이 계층을 함께 블렌딩하고, 이후 디스플레이 디바이스 상의 디스플레이를 위한 단일 디스플레이 이미지를 형성하기 위해 오버레이 계층을 높은 변화율 비디오 계층과 결합시키는 대표적인 동작을 도시한 것이다.
도 5 는 WCD 내의 시스템 컨트롤러 및 비디오 애플리케이션 컨트롤러로부터 낮은 변화율 디스플레이 계층을 결합시키는 대표적인 오버레이 계층을 도시한 것이다.
도 6 은 복수의 타일로 분할된 도 5 의 오버레이 계층을 도시한 것이다.
도 7 은 도 5 의 오버레이 계층의 단일 타일을 더 상세히 도시한 것이다.
도 8a 는 도 5 의 오버레이 계층의 단일 타일의 픽셀 스트립을 도시한 것이다.
도 8b 는 메모리에서 라인 스트라이드에 의해 분리되지 않는 연속적인 메모리 위치에 저장된 도 5 의 단일 타일의 픽셀 스트립을 도시한 것이다.
도 9 는 타일에 대한 프로세싱 정보를 기록하는 헤더를 포함하는 오버레이 계층의 타일을 도시한 것이다.
도 10 은 메모리에 오버레이 계층을 저장하고 오버레이 계층을 이용하여 높은 변화율에 따라 디스플레이 이미지를 업데이트하는 대표적인 동작을 도시한 흐름도이다.
도 11 은 디스플레이 이미지를 업데이트하기 위해 높은 변화율에 따라 오버레이 계층을 선택적으로 프로세싱하는 대표적인 동작을 도시한 흐름도이다.
도 12 는 WCD 의 메모리에 오버레이 계층을 저장 및 업데이트하는 대표적인 동작을 도시한 흐름도이다.
도 13a 및 도 13b 는 오버레이 계층을 이용하여 높은 변화율에 따라 디스플레이 이미지를 업데이트하는 대표적인 동작을 도시한 흐름도이다.
상세한 설명
도 1 은 메모리 (22) 로부터 디스플레이를 위한 이미지를 판독하는데 요구되는 대역폭의 양을 감소시키는 이미지 프로세싱 기술을 구현하는 MDP (mobile display processor) 시스템 (18) 을 포함하는 대표적인 무선 통신 디바이스 (WCD; 10) 를 도시한 블록도이다. 도 1 의 실시예에서, MDP 시스템 (18) 은 이동 라디오텔레폰, 위성 라디오텔레폰, 휴대용 컴퓨터 내에 통합된 무선 통신 카드, 무선 통신 기능이 구비된 개인 휴대 정보 단말기 (PDA), 또는 무선 통신할 수 있는 임의의 다양한 유형의 디바이스의 형태를 취할 수도 있는 WCD (10) 내에 상주한다. 다른 실시형태에서, MDP 시스템 (18) 은 유선 통신 디바이스 및 주로 통신에 직접 관여하지 않는 디바이스를 포함하는 다른 디바이스에서 이용될 수도 있다.
WCD (10) 는 복수의 기지국과 통신할 수도 있다. 기지국은 일반적으로 WCD (10) 에 네트워크 액세스를 제공하기 위해 WCD (10) 와 무선으로 통신하는 정지 장비이다. 예를 들어, 기지국은 텔레폰 콜이 WCD (10) 로 또는 WCD (10) 로부터 라우팅될 수 있도록 WCD (10) 와 공중 교환 전화망 (PSTN; public switched telephone network) 과의 인터페이스를 제공할 수도 있다. 다른 방법으로, 또는 추가적으로, 기지국은 패킷-기반 보이스 정보 또는 패킷-기반 데이터의 송신을 위해 패킷-기반 네트워크에 커플링될 수도 있다.
도 1 의 실시예에서, WCD (10) 는 시스템 컨트롤러 (12), 비디오 애플리케이션 컨트롤러 (14), 안테나 (15), 송신기/수신기 (16), MDP 시스템 (18), 디스플레이 디바이스 (20), 및 메모리 (22) 를 포함한다. 시스템 컨트롤러 (12) 는 WCD (10) 의 동작을 제어할 수 있는 이동국 모뎀 (MSM) 을 포함할 수도 있다. 송신기/수신기 (16) 는 안테나 (15) 를 통해 기지국으로부터 무선 신호를 수신한다. 무선 신호는 이후 프로세싱 및/또는 메모리 (22) 에의 저장을 위해 시스템 컨트롤러 (12) 에 전송된다. 예를 들어, 보이스 신호의 수신 시에, 시스템 컨트롤러 (12) 는 WCD (10) 의 사용자가 보이스 신호를 들을 수 있도록 보이스 신호를 즉시 프로세싱할 수도 있다. 다른 실시예로서, 비디오 데이터의 수신 시에, 시스템 컨트롤러 (12) 는 WCD (10) 의 사용자가 비디오 데이터를 시청하기 원할 때까지 메모리 (22) 에 비디오 데이터를 저장할 수도 있다. 다른 실시형태에서, 시스템 컨트롤러 (12) 는 WCD (10) 내에 포함된 디지털 캠코더와 같은 비디오 캡처 디바이스로부터 비디오 데이터를 수신할 수도 있다.
디스플레이 디바이스 (20) 는 액정 디스플레이 (LCD), 브라운관 (CRT) 디스 플레이, 플라즈마 디스플레이, 또는 다른 유형의 디스플레이 디바이스를 포함할 수도 있다. 디스플레이 디바이스 (20) 상에 표현을 위한 이미지는 WCD (10) 내에서 동작하는 수개의 상이한 애플리케이션으로부터 다중 디스플레이 계층을 포함할 수도 있다. 예를 들어, WCD (10) 의 사용자가 수신된 비디오를 시청하기 원하는 경우, 시스템 컨트롤러 (12) 는 메모리 (22) 로부터 저장된 비디오 데이터를 검색하고 비디오 데이터를 비디오 애플리케이션 컨트롤러 (14) 에 전송할 수도 있다. 비디오 애플리케이션 컨트롤러 (14) 는 비디오 데이터를 디코딩하고 디코딩된 비디오를 비디오 디스플레이 계층으로서 준비한다.
비디오 애플리케이션 컨트롤러 (14) 는 디스플레이 디바이스 (20) 상의 디스플레이를 위해 프로세싱될 비디오 디스플레이 계층을 MDP 시스템 (18) 에 전송할 수도 있다. 비디오 애플리케이션 컨트롤러 (14) 는 또한 비디오 카운터 및 비디오 제어 버튼을 비디오 제어 디스플레이 계층으로서 전송할 수도 있고, MDP 시스템 (18) 에 보더 디스플레이 계층으로서 디코딩된 비디오를 프레이밍하는 장식용 보더를 전송할 수도 있다. 시스템 컨트롤러 (12) 는 신호 강도 표시자, 네트워크 상태 표시자, 및 시간 및/또는 날짜를 시스템 상태 디스플레이 계층으로서 MDP 시스템 (18) 에 전송할 수도 있다.
통상적으로, 디스플레이를 위해 시스템 컨트롤러 (12) 및 비디오 애플리케이션 컨트롤러 (14) 로부터 MDP 시스템 (18) 으로 전송되는 디스플레이 계층 중 하나만이 높은 비율로 변한다. 특히, 비디오 애플리케이션 컨트롤러 (14) 로부터의 비디오 디스플레이 계층은 높은 프레임율로 업데이트되는 디코딩된 데이터를 포함 할 수도 있다. 예를 들어, 몇몇 애플리케이션에서, 비디오 디스플레이 계층의 디코딩된 비디오는 초당 대략 30 프레임의 비율로 변할 수도 있다. 디스플레이를 위해 MDP 프로세서 (18) 에 전송된 나머지 디스플레이 계층은 보다 더 낮은 비율로 변할 수도 있거나 전혀 변하지 않을 수도 있다. 몇몇 경우에, 낮은 변화율 디스플레이 계층의 작은 서브-섹션만이 변할 수도 있다. 예를 들어, 시스템 상태 디스플레이 계층에 포함된 시간 클록 및 비디오 제어 디스플레이 계층에 포함된 비디오 카운터는 초당 1 프레임의 비율로 변할 수도 있다. 날짜 표시는 하루 한번만 변할 수도 있다. 시스템 상태 디스플레이 계층에 포함된 신호 강도 표시자는 WCD (10) 에 의해 수신된 신호 강도가 변하는 경우에만 변할 수도 있다. 또한, 비디오 제어 디스플레이 계층에 포함된 비디오 제어 버튼 및 보더 디스플레이 계층에 포함된 장식용 보더는 디코딩된 비디오의 디스플레이 중에 변하지 않을 수도 있다.
MDP 시스템 (18) 은 낮은 변화율 디스플레이 계층을 함께 블렌딩하여 결합된 오버레이 계층을 형성한다. 다중의 낮은 변화율 디스플레이 계층이 결합되어 단일 오버레이 계층을 형성할 수도 있다. 다른 방법으로는, 다른 실시형태에서, 낮은 변화율 디스플레이 계층의 상이한 세트가 상이한 오버레이 계층을 형성하도록 결합될 수도 있다. 그러나, 단일 오버레이 계층의 발생이 보통 바람직하다. 낮은 변화율 디스플레이 계층의 각각을 개별적으로 판독 및 프로세싱하는 것과 비교하여, MDP 시스템 (18) 이 감소된 양의 프로세싱 리소스를 이용하여 메모리 (22) 로부터 오버레이 계층을 판독할 수 있도록, 여기서 설명한 이미지 프로세싱 기술은 메모리 (22) 에 오버레이 계층을 저장하는 것을 포함한다.
MDP 시스템 (18) 은 이후 오버레이 계층 및 비디오 디스플레이 계층을 블렌딩하여 비디오 디스플레이 계층의 높은 변화율에 따라 디스플레이를 위한 이미지를 업데이트한다. 따라서, MDP 시스템 (18) 은 비디오 디스플레이 계층의 높은 변화율로 이미지를 업데이트하지만, 오버레이 계층의 낮은 변화율 디스플레이 계층을 결합하여 높은 변화율로 각 개별 낮은 변화율 계층을 업데이트하는 것을 피한다. 또한, MDP 시스템 (18) 은 디스플레이 계층의 낮은 변화율에 따라 낮은 변화율 디스플레이 계층에 기초하여 오버레이 계층을 업데이트한다. 이러한 방식으로, 이미지 프로세싱 기술은 디스플레이 디바이스 (20) 상의 디스플레이를 위해 메모리 (22) 로부터 이미지를 판독하는데 요구되는 대역폭의 양을 실질적으로 감소시킨다.
도 2 는 도 1 의 MDP 시스템 (18) 을 더 상세히 도시한 블록도이다. MDP 시스템 (18) 은 메모리 컨트롤러 (23), 오버레이 모듈 (24), 이동 디스플레이 프로세서 (MDP; mobile display processor) 및 디스플레이 버퍼 (28) 를 포함한다. MDP 시스템 (18) 은 메모리 (22) 에 낮은 변화율 디스플레이 계층을 저장하기 위한 오버레이 모듈 (24) 을 포함한다. MDP (26) 가 결합된 오버레이 계층으로서 메모리 컨트롤러 (23) 를 통해 메모리 (22) 로부터 다중의 낮은 변화율 디스플레이 계층을 판독할 수 있도록 오버레이 모듈 (24) 은 2 개 이상의 낮은 변화율 계층을 결합한다. 이러한 방식으로, MDP (26) 는 감소된 양의 프로세싱 리소스를 이용하여 메모리 (22) 로부터 디스플레이 계층을 판독한다. MDP (26) 는 비디오 애플리케이션 컨트롤러 (14) 로부터 수신된 계층 또는 높은 변화율 디스플레이 계층과, 오버레이 계층에서 결합된 시스템 컨트롤러 (12) 로부터 수신된 다중의 낮은 변화율 디스플레이 계층을 블렌딩하여, 디스플레이 버퍼 (28) 를 통해 디스플레이 디바이스 (20) 로 전송될 단일 이미지를 구성한다.
디스플레이 디바이스 (20) 가 LCD 를 포함하는 경우에, 디스플레이 디바이스 (20) 는 상위 로우에서 시작하여 디스플레이 디바이스 (20) 의 하위 로우로 진행하는 로우별로 디스플레이된 이미저리(imagery)를 업데이트한다. 업데이트 동작은 MDP 시스템 (18) 내의 디스플레이 버퍼 (28) 로부터 이미지 데이터를 판독하고 이미지 데이터를 디스플레이 디바이스 (20) 에 위치시킨다. 디스플레이 버퍼 (28) 내의 판독 포인터 (read pointer) 는 시간상 동일한 포인트에서 디스플레이 디바이스 (20) 에 판독되는 디스플레이 버퍼 (28) 에서의 위치로 포인팅함으로써 특정 포인트에서 디스플레이 디바이스 (20) 가 업데이트하는 특정 로우를 표시한다.
WCD (10) 의 사용자가 디스플레이 디바이스 (20) 상에서 높은 변화율 비디오 (예를 들어, 영화 또는 비디오 게임의 그래픽) 를 시청하면, "눈물 흘리기(tearing)"로 알려진 현상이 발생하는 것을 방지하도록 주의하여야 한다. 눈물 흘리기는 새로운 비디오 컨텐츠로 기록되는 디스플레이 버퍼 (28) 에서의 위치로 포인팅하는 기록 포인터(write pointer)가 판독 포인터를 교차하는 경우에 발생한다. 이것이 발생하는 경우, 디스플레이 디바이스 (20) 의 상위 부분은 프레임 n 을 나타내지만 디스플레이 디바이스 (20) 의 하위 부분은 프레임 n+1 을 나타낸다. 단일 디스플레이 버퍼, 예를 들어, 디스플레이 버퍼 (28) 로 시스템에서 눈물 흘리기를 방지하기 위한 공지된 기술은 "빔을 따르기(following the beam)"로 알려져 있다. 이 기술은 비디오 컨텐츠가 디스플레이 디바이스 (20) 로 전송된 직후에 디스플레이 버퍼 (28) 의 컨텐츠를 업데이트한다.
때때로 프레임 버퍼 (28) 에서 비디오 컨텐츠는 디스플레이 디바이스 (20) 로 가기 전에 회전될 필요가 있다. 이러한 요건의 예는 WCD (10) 의 사용자가 포트레이트(portrait) 모드 디스플레이 상에서 와이드 스크린 포맷으로 영화를 보기 원하는 경우이다. 비디오 컨텐츠는 로우별 포맷으로 메모리 (22) 에 저장된다. 회전되기 위해, 비디오 컨텐츠는 컬럼별 방식으로 MDP 시스템 (18) 을 통해 디스플레이 디바이스 (20) 로 전송되어야 한다. 메모리 컨트롤러 (23) 는 연속 데이터의 버스트를 판독하여서, 이 회전 방법은 비효율적이다. 그러나, MDP 시스템 (18) 내의 MDP (26) 는 타일별 방식으로 비디오 컨텐츠에 액세스하는 능력을 가진다. 타일로 된 비디오 컨텐츠에 액세스함으로써, 메모리 컨트롤러 (23) 는 회전되지 않은 타일의 각 로우에 대해 픽셀의 긴 버스트를 임포트(import)하도록 허용된다. MDP (26) 는 이후 내부적으로 타일을 효율적으로 회전시킨다.
빔을 따르기 위해서, MDP (26) 는 메모리 컨트롤러 (23) 를 통해 메모리 (22) 로부터 회전되지 않은 이미지의 타일의 제 1 컬럼을 인출한다. 제 1 타일이 판독되면서, MDP (26) 는 제 1 타일을 효율적으로 회전시키고 디스플레이 버퍼 (28) 에 저장한다. 일단 회전되지 않는 이미지의 타일의 전체 제 1 컬럼이 회전하고 디스플레이 버퍼 (28) 에 저장되면, 회전된 이미지의 타일의 제 1 로우는 디스플레이 디바이스 (20) 로 전송될 수도 있다.
여기서 설명한 이미지 프로세싱 기술은 MDP 시스템 (18) 내의 오버레이 모듈 (24) 을 인에이블하여, 결합된 오버레이 계층으로 2 개 이상의 낮은 변화율 디스플레이 계층 (예를 들어, 비디오 제어 계층, 시스템 상태 계층, 및 보더 계층) 을 블렌딩한다. MDP (26) 는 이후 다중의 낮은 변화율 디스플레이 계층 대신에 오버레이 계층을 판독 및 프로세싱하여, 디스플레이 디바이스 (20) 상의 디스플레이를 위한 이미지를 업데이트한다. 몇몇 실시형태에서, 다중 오버레이 계층은 낮은 변화율 디스플레이 계층의 상이한 서브세트를 이용하여 생성될 수도 있다. 그러나, 단일 오버레이 계층의 발생은 보통 바람직하다.
대표적인 실시형태에서, 오버레이 모듈 (24) 은 헤더를 포함하는 복수의 타일로서 오버레이 계층을 메모리 (22) 에 저장한다. 오버레이 모듈 (24) 은 그 개개의 헤더에 타일의 각각에 대한 프로세싱 정보를 기록한다. 현재 타일의 헤더는 오버레이 계층 내의 다른 타일 중에서 현재 타일의 포지션 또는 순서를 표시하는 번호를 포함할 수도 있다. 헤더는 또한 현재 타일의 투명성을 표시하는 타일 상태 및 오버레이 계층에서의 수개의 인접 타일의 투명성을 표시하는 인접 타일 상태를 포함할 수도 있다. 타일이 실질적으로 어떠한 이미지 컨텐츠도 포함하지 않으면 타일은 실질적으로 투명한 것으로 간주될 수도 있다. 또한, 헤더는 타일에서의 데이터를 변환하여 데이터를 저장하는데 요구되는 메모리의 양을 감소시키는데 이용되는 기술을 표시하는 현재 타일의 압축 유형을 포함할 수도 있다. 압축 유형은 컴포넌트 기초 압축 및 픽셀 기초 압축을 포함하는 실행-길이 인코딩 (RLE; run-length encoding) 압축 유형과 관계 있을 수 있거나, 압축과 관계가 아예 없을 수도 있다. 마지막으로, 알려진 수의 버스트에서 전체 다음 타일이 판독될 수 있도록 헤더는 일 그룹 또는 "버스트"에서 판독할 다음 타일에서의 데이터의 바이트 수를 표시하는 오버레이 계층의 다음 타일의 버스트 길이를 포함한다. 몇몇 경우에, 다음 타일의 버스트 길이는 오버레이 계층의 다음의 투명하지 않는 타일의 버스트 길이를 포함할 수도 있다.
MDP (26) 는 높은 변화율에 따라 비디오 애플리케이션 컨트롤러 (14) 로부터 높은 변화율 비디오 디스플레이 계층을 판독 및 프로세싱한다. MDP (26) 는 또한 메모리 (22) 로부터 오버레이 계층을 판독하고, 높은 변화율에 따라 헤더에 기록된 프로세싱 정보에 기초하여 오버레이 계층의 복수의 타일을 선택적으로 프로세싱한다. 오버레이 계층은 이후 높은 변화율 비디오 디스플레이 계층과 블렌딩되어 WCD (10) 내의 디스플레이 디바이스 (20) 상의 디스플레이를 위해 단일 이미지를 형성한다.
예를 들어, MDP (26) 는 현재 타일의 상태 및 현재 타일의 헤더에 기록된 인접 타일의 상태를 판독할 수도 있다. 그 상태는 현재 타일이 실질적으로 투명하고 수개의 (있다면) 인접 타일이 또한 실질적으로 투명한지 여부에 관한 표시자를 포함할 수도 있다. 타일이 이미지 컨텐츠를 실질적으로 포함하지 않으면 타일은 실질적으로 투명하다. 타일이 투명하면, 기초가 되는 높은 변화율 비디오 계층의 뚜렷한 뷰잉을 허용하는 것이 의도된다. 타일이 오버레이 계층에서 낮은 변화율 계층과 높은 변화율 비디오 계층을 결합하는 최후 이미지에 임팩트를 가 지지 않으므로, MDP (26) 는 실질적으로 투명하다고 표시된 타일의 판독 및 프로세싱을 스킵할 수도 있다.
이러한 방식으로, MDP (26) 는 오버레이 계층의 타일의 부분을 프로세싱하기만 할 필요가 있으며, 이는 높은 변화율에 따라 메모리 (22) 로부터 MDP (26) 로 판독하는데 요구되는 대역폭의 양을 감소시킨다. 따라서, 낮은 변화율 정보가 비디오 계층에 의해 지시된 높은 변화율로 여전히 프로세싱되더라도, 단일 오버레이 계층으로의 다중 계층의 결합 및 식별력 있는 타일 프로세싱은 디스플레이될 최후 이미지를 생성하는데 요구되는 프로세싱 리소스를 실질적으로 감소시킨다.
다른 프로세싱 특징으로서, 오버레이 모듈 (24) 은 라인 스트라이드에 의해 분리되지 않는 연속적인 메모리 위치에 오버레이 계층의 복수의 타일 각각 내의 픽셀 로우, 즉, "픽셀 스트립"을 저장할 수도 있다. 오버레이 모듈 (24) 은 이후 오버레이 계층의 복수의 타일의 적어도 일부분에 대해 효율적인 실행 길이(run-length) 인코딩 (RLE) 을 수행하고 메모리 (22) 에 저장된 타일의 헤더에 타일의 각각에 이용되는 압축 유형을 기록할 수도 있다. 이러한 방식으로, MDP (26) 는 메모리 (22) 로부터 압축된 타일을 판독할 수도 있으며, 이는 특히 업데이트가 비디오 계층에 의해 요구되는 높은 변화율로 일어나는 경우, 메모리 (22) 로부터 MDP (26) 로 이미지를 판독하는데 요구되는 대역폭의 양을 또한 감소시킨다. MDP (26) 는 이후 타일의 헤더에 기록된 압축 유형에 따라 프로세싱을 위해 타일을 압축해제할 수도 있다.
오버레이 모듈 (24) 은 또한 메모리 (22) 에 저장된 타일의 헤더에서 타일의 각각에 대해, 다음 타일, 즉 다음의 투명하지 않은 타일의 버스트 길이를 기록할 수도 있다. 이러한 방식으로, MDP (26) 는 얼마나 많은 버스트가 메모리 (22) 로부터 특정 타일을 판독하는 것을 수행하는지 여부를 시간보다 앞서 결정할 수도 있으며, 이는 디스플레이를 위해 오버레이 계층을 프로세싱하는 경우에 대기시간을 감소시킨다.
또한, 오버레이 모듈 (24) 은 낮은 변화율에 따라 낮은 변화율 디스플레이 계층에 기초하여 오버레이 계층을 업데이트한다. 오버레이 모듈 (24) 은 메모리 (22) 에 고정 사이즈 헤더를 갖는 고정 사이즈 기록으로서 오버레이 계층의 타일을 저장할 수도 있다. 즉, 각 타일은 동일한 고정 사이즈를 가질 수도 있다. 오버레이 모듈 (24) 은 이후 어떤 타일이 변하는 디스플레이 아이템을 포함하는지를 결정하고, 고정 사이즈 기록에 기초하여 메모리 (22) 에 저장된 변하는 타일을 위치시킬 수도 있다. 이러한 방식으로, 오버레이 모듈 (24) 은 오버레이 계층의 변하는 타일만을 업데이트할 필요가 있으며, 이는 낮은 변화율에 따라 오버레이 모듈 (24) 로 오버레이 계층을 업데이트하는데 요구되는 대역폭의 양을 감소시킨다.
도 3 은 디스플레이 계층을 함께 블렌딩하여 WCD 에서 디스플레이를 위한 단일 디스플레이 이미지 (38) 를 형성하는 종래 동작을 도시한다. 도시된 실시예에서, 비디오 제어 계층 (30), 시스템 상태 계층 (32), 보더 계층 (34), 및 비디오 계층 (36) 은 디스플레이 이미지 (38) 를 형성하기 위해 결합된다. 통상적으로, 비디오 계층 (36) 만이 높은 비율로 변하고, 나머지 디스플레이 계층은 보다 더 낮은 비율로 변하거나 또는 변하지 않는다. 그러나, 도 3 에 도시된 종래 동작에서, MDP 는 모든 디스플레이 계층을 함께 블렌딩하여, 가장 신속하게 변하는 디스플레이 계층의 비율에 따라 디스플레이 이미지 (38) 를 업데이트한다. 높은 비율로 메모리로부터 모든 디스플레이 계층을 판독하는 것은 대량의 대역폭을 요청할 수도 있고, 계층 중 많은 계층이 매우 낮은 변화율로 변한다는 사실로 볼 때 비효율적이다.
도 3 에 도시된 바와 같이, 백그라운드 계층은 디코딩된 비디오를 포함하는 비디오 계층 (36) 이다. 완전히 투명한 비디오 계층 (38) 의 시야 영역 및 적어도 부분적으로 불투명한 장식용 보더를 포함하는 보더 계층 (34) 이 비디오 계층 (36) 의 상부에 있다. 다음 계층은 WCD 에 의해 수신된 신호 강도를 나타내는 신호 강도 표시자를 포함하는 시스템 상태 계층 (32) 이다. 시스템 상태 계층 (32) 은 또한 시각 정보 및/또는 날짜 정보를 제시하는 클록 (미도시) 을 포함할 수도 있다. 디스플레이 아이템을 포함하는 시스템 상태 계층 (32) 의 작은 서브-섹션은 적어도 부분적으로 불투명할 수도 있고, 시스템 상태 계층 (32) 의 나머지 섹션은 비디오 계층 (36) 을 뷰잉하기 위해 완전히 투명할 수도 있다. 최종 계층은 WCD 의 사용자가 비디오 계층 (36) 에서 디코딩된 비디오의 플레이백을 제어할 수 있게 하는 비디오 제어 버튼을 포함하는 비디오 제어 계층 (30) 이다. 비디오 제어 계층 (30) 은 또한 비디오 시간 정보를 제시하는 비디오 카운터 (미도시) 를 포함할 수도 있다. 시스템 상태 계층 (32) 과 유사하게, 디스플레이 아이템을 포함하는 비디오 제어 계층 (30) 의 작은 서브-섹션은 적어도 부분적으로 불투명할 수도 있고, 비디오 제어 계층 (30) 의 나머지 섹션은 비디오 계층 (36) 을 뷰잉하기 위해 완전히 투명할 수도 있다.
디스플레이 계층 (30, 32, 34 및 36) 의 각각은 상이한 비율로 변할 수도 있다. 예를 들어, 비디오 계층 (36) 은 높은 비율로, 예를 들어, 초당 대략 30 프레임으로 변할 수도 있다. 보더 계층 (34) 은 디코딩된 비디오의 디스플레이 중에 변하지 않을 수도 있다. 시스템 상태 계층 (32) 은 낮은 비율로, 예를 들어, 초당 대략 1 프레임으로 또는 WCD 에 의해 수신된 신호 강도가 변하는 경우에 변할 수도 있다. 비디오 제어 계층 (30) 은 낮은 비율로, 예를 들어 초당 대략 1 프레임으로 변할 수도 있거나, 또는 디코딩된 비디오의 디스플레이 중 변하지 않을 수도 있다. 시스템 상태 계층 (32) 및 비디오 제어 계층 (30) 에 대해 변하는 데이터량은 일반적으로 비디오 카운터의 마지막 디지트, 시간 디스플레이 상의 초, 또는 신호 강도 표시자의 바(bar)의 개수와 같이 아주 최소한이다. 종래의 동작에서, 비디오 계층 (36) 이 초당 대략 30 프레임의 비율로 변하면, 개별 디스플레이 계층의 변화율과 무관하게, MDP 는 초당 대략 30 프레임의 비율로 모든 디스플레이 계층 (30, 32, 34 및 36) 을 판독 및 블렌딩한다.
포맷 초당 30 프레임의 MBps
비디오 15
2 Bpp 그래픽 18
3 Bpp 그래픽 26
4 Bpp 그래픽 35
합계 94
메모리로부터 프로세서로 개별 디스플레이 계층을 판독하는데 요구되는 대역폭이 꽤 클 수 있다. 상기에서 주어진 표 1 은 비디오 그래픽 어레이 (VGA) 사이즈의 디스플레이 계층에 대해 초당 30 프레임으로 메모리로부터 MDP 로 다양한 데이터 포맷을 패스하는데 요구되는 초당 메가바이트 (MBps; Mega Bytes per second) 로 표시하는 대역폭의 양을 나타낸다. 통상적인 VGA 디스플레이 계층은 40 타일×30 타일일 수도 있고, 또는 각 타일이 16×16 픽셀 블록인 경우에, 640 픽셀×480 픽셀일 수도 있다. 디스플레이 계층 포맷은 비디오 포맷 및 픽셀당 바이트 (Bpp; Byte per pixel) 그래픽의 수가 증가하는 포맷을 포함한다. 디스플레이 이미지 (38) 가 비디오의 각각으로부터 하나의 계층, 2 Bpp 그래픽, 3 Bpp 그래픽, 및 4 Bpp 그래픽 데이터 포맷을 포함하는 경우에, MDP 를 가지고 초당 30 프레임으로 개별 디스플레이 계층을 이용하여 디스플레이 이미지 (38) 를 업데이트하는데 요구되는 총 대역폭은 대략 94 MBps 이다.
포맷 바이트/16 픽셀 사이클/16 픽셀 효율
비디오 48 46 78%
루마 16 22 55%
크로마 32 24 100%
2 Bpp 그래픽 32 24 100%
3 Bpp 그래픽 48 46 78%
4 Bpp 그래픽 64 48 100%
또한, 최적 메모리 또는 버스 액세스는 반드시 상이한 데이터 포맷에 대해 개별 디스플레이 계층의 각각의 타일의 매칭 치수와 동일한 사이즈인 것은 아니다. 예를 들어, 32 바이트를 판독하는 비용은 대략 24 버스 사이클이다. 16 바이트를 판독하는 비용은 그보다 대략 2 사이클 적을 뿐이다. 즉, 2 초과의 버스 사이클의 비용에 대해, 데이터 판독량은 2 배가 될 수 있지만, 타일 치수를 넘어 데이터를 판독할 이유가 없다. 32 바이트를 판독하는 것과 비교하여 16 바이트를 판독하는 효율은 대략 55% 이다. 상기에서 주어진 표 2 는 다양한 데이터 포맷의 개별 디스플레이 계층에 대한 16 픽셀의 로우가 있는 판독 타일의 버스/메모리 효율을 나타낸다. 표 2 에서 볼 수 있는 바와 같이, MDP 로 개별 디스플레이 계층을 이용하여 디스플레이 이미지 (38) 를 업데이트하는데 필요한 94 MBps 를 넘어 얼마간의 대역폭 오버헤드가 있다.
도 4 는 2 개 이상의 낮은 변화율 디스플레이 계층을 함께 블렌딩하여 단일 오버레이 계층 (40) 을 형성한 후, 오버레이 계층 (40) 과 비디오 계층 (36) 을 결합시켜 WCD (10) 내의 디스플레이 디바이스 (20) 상의 디스플레이를 위한 단일 디스플레이 이미지 (38) 를 형성하는 대표적인 동작을 도시한다. 예를 들어, 도 3 의 비디오 제어 계층 (30), 시스템 상태 계층 (32), 및 보더 계층 (34) 은 오버레이 계층 (40) 을 형성하도록 결합될 수도 있다. 다른 실시형태에서, 상이한 디스플레이 아이템을 포함하는 다소간 낮은 변화율 디스플레이 계층이 블렌딩되어 오버레이 계층 (40) 을 형성한다. 또한, 단일 오버레이 계층이 보통 바람직하더라도, 다중 오버레이 계층이 형성될 수도 있다. MDP (26) 는 오버레이 계층 (40) 과 비디오 계층 (36) 을 함께 판독 및 블렌딩하여 비디오 계층 (36) 의 높은 변화율에 따라 디스플레이 이미지 (38) 를 업데이트할 수도 있다. 오버레이 모듈 (24) 은 낮은 변화율 디스플레이 계층 (30, 32 및 34) 을 함께 블렌딩하여 디스플레이 계층의 낮은 변화율에 따라 오버레이 계층 (40) 을 업데이트할 수도 있다. 이러한 방식으로, 디스플레이 이미지 (38) 를 업데이트하는데 요구되는 대역폭의 양은 도 3 을 참조하여 설명한 종래 동작에 비해 실질적으로 감소될 수도 있다.
도 4 에 도시된 바와 같이, 백그라운드 계층은 비디오 애플리케이션 컨트롤러 (14) 로부터 디코딩된 비디오를 포함한 비디오 계층 (36) 이다. 보더 계층 (34), 시스템 상태 계층 (32), 및 비디오 제어 계층 (30) 으로부터의 디스플레이 아이템을 포함하는 오버레이 계층 (40) 은 비디오 계층 (36) 의 상부에 있다. 디스플레이 아이템을 포함하는 오버레이 계층 (40) 의 작은 서브-섹션은 적어도 부분적으로 불투명할 수도 있고, 오버레이 계층 (40) 의 나머지 섹션은 비디오 계층 (36) 을 시청하기 위해 완전히 투명할 수도 있다.
오버레이 계층 (40) 및 비디오 계층 (36) 은 상이한 비율로 변한다. 예를 들어, 비디오 계층 (36) 은 높은 비율로, 예를 들어, 초당 대략 30 프레임으로 변할 수도 있다. 오버레이 계층 (40) 은 낮은 비율로, 예를 들어, 초당 대략 1 프레임으로 변할 수도 있다. 또한, 오버레이 계층 (40) 에 대해 변하는 데이터량은 비디오 카운터의 마지막 디지트, 시간 디스플레이 상의 초, 또는 신호 강도 표시자의 바의 개수와 같이 아주 최소한이다. 대표적인 동작에서, 비디오 계층 (36) 이 초당 대략 30 프레임의 비율로 변하고 오버레이 계층 (40) 이 초당 대략 1 프레임의 비율로 변하면, MDP (26) 는 오버레이 계층 (40) 및 비디오 계층 (36) 을 판독 및 블렌딩하여 초당 대략 30 프레임의 비율로 디스플레이 이미지 (38) 를 업데이트한다. 또한, 오버레이 모듈 (24) 은 디스플레이 계층 (30, 32, 및 34) 을 판독 및 블렌딩하여 초당 대략 1 프레임의 비율로 오버레이 계층 (40) 을 업데이트한다.
오버레이 모듈 (24) 은 오버레이 계층 (40) 을 구성하는 디스플레이 계층 (30, 32 및 34) 의 각각에 대해 이용된 상이한 셰이딩으로 인해 4 Bpp 데이터 포맷의 오버레이 계층 (40) 을 저장할 수도 있다. 낮은 변화율 디스플레이 계층을 블렌딩하여 오버레이 모듈 (24) 을 이용하여 오버레이 계층 (40) 을 형성하는 것은 대략 94 MBps 내지 대략 50 MBps 의 초당 30 프레임으로 MDP (26) 을 가지고 오버레이 계층 (40) 을 이용하여 디스플레이 이미지 (38) 를 업데이트하는데 요구되는 대역폭의 양을 감소시킨다. 표 1 로부터, 초당 30 프레임으로 비디오 계층 (36) 을 업데이트하는 것은 대략 15 MBps 를 요청하고, 초당 30 프레임으로 4 Bpp 그래픽 포맷으로 오버레이 계층 (40) 을 업데이트하는 것은 대략 35 MBps 를 요청한다.
오버레이 모듈 (24) 로 오버레이 계층 (40) 을 형성하는 부작용은 메모리 (22) 로부터 오버레이 모듈 (24) 로 낮은 변화율 디스플레이 계층 (30, 32 및 34) 을 판독하고, 이후 오버레이 계층 (40) 을 메모리 (22) 에 다시 기록하는데 요구되는 대역폭의 양을 증가시키는 것이다. 초당 1 프레임으로 오버레이 모듈 (24) 을 가지고 오버레이 계층 (40) 을 업데이트 및 기록하는데 요구되는 총 대역폭은 대략 4 MBps 이다. 표 1 로부터, 각각이 상이한 데이터 포맷에 따르는 3 개의 디스플레이 계층을 초당 1 프레임으로 업데이트하는 것은 대략 18 + 26+ 35 MBps 나누기 30 이 요청되고, 오버레이 계층 (40) 을 초당 1 프레임으로 기록하는 것은 대략 35 MBps 나누기 30 이 요청된다. 따라서, 높은 변화율에 따라 오버레이 계층 (40) 을 이용하여 디스플레이 이미지 (38) 를 업데이트하는데 요구되는 대역폭의 총량은 대략 54 MBps 이고, 이는 모든 낮은 변화율 디스플레이 계층을 개별적으로 판독하는데 요구되는 양보다 실질적으로 적다.
도 5 는 WCD (10) 내의 시스템 컨트롤러 (12) 및 비디오 애플리케이션 컨트롤러 (14) 로부터 낮은 변화율 디스플레이 계층을 결합하는 대표적인 오버레이 계층 (40) 을 도시한다. 상술한 바와 같이, 오버레이 계층 (40) 은 비디오 계층 (36) 위에 위치되어 WCD (10) 의 디스플레이 디바이스 (20) 상의 디스플레이를 위한 이미지를 형성할 수도 있다. 예를 들어, 비디오 제어 계층 (30), 시스템 상태 계층 (32), 및 보더 계층 (34) 은 오버레이 계층 (40) 을 형성하도록 결합될 수도 있다. 오버레이 계층 (40) 은 보더 계층 (34) 으로부터의 장식용 보더 (52), 시스템 상태 계층 (32) 으로부터의 신호 강도 표시자 (54), 및 비디오 제어 계층 (30) 으로부터의 비디오 제어 버튼 (56) 을 포함한다. 디스플레이 아이템을 포함하는 오버레이 계층 (40) 의 작은 서브-섹션은 적어도 부분적으로 불투명할 수도 있고, 오버레이 계층 (40) 의 나머지 섹션은 디스플레이 디바이스 (20) 상에서 디스플레이되는 경우에 비디오 계층 (36) 을 뷰잉하기 위해 완전히 투명할 수도 있다. 이전에 언급한 바와 같이, 다양한 실시형태에서, 오버레이 계층 (40) 은 또한 클록 정보, 날짜 정보, 네트워크 상태 정보, 또는 추가적인 계층으로부터 취해진 다양한 다른 정보 중 임의의 것을 포함할 수도 있다.
도 6 은 복수의 타일 (60) 로 분할된 도 5의 오버레이 계층 (40) 을 도시한다. 설명을 위해, 도 6 은 오버레이 계층 (40) 에서 16 개 타일 (60) 만을 나타낸다. 그러나, VGA 사이즈의 오버레이 계층은 통상적으로 오버레이 계층에서 총 1200 타일의 경우 40 타일×30 타일이다. 오버레이 계층 (40) 의 타일 (60) 각각은 16×16 픽셀 블록 또는 32×32 픽셀 블록을 포함할 수도 있다. MDP (26) 는 도 2 를 참조하여 설명한 바와 같이 비디오 애플리케이션 컨트롤러 (14) 로부터 타일별로 백그라운드 비디오 계층 (36) 을 프로세싱하여 효율적인 회전을 허용한다. 따라서, MDP (26) 는 또한 메모리 (22) 로부터 타일별로 오버레이 계층 (40) 을 프로세싱한다. 타일 (60) 의 넘버링은 MDP (26) 가 오버레이 계층 (40) 을 프로세싱하는 순서를 나타낸다.
볼 수 있는 바와 같이, 오버레이 계층 (40) 은 장식용 보더 (52), 신호 강도 표시자 (54), 및 비디오 제어 버튼 (56) 과 같은 디스플레이 아이템을 포함하지 않는 몇 개의 타일 (60) 을 포함한다. 디스플레이 아이템이 없는 타일 (60) 은 완전히 투명할 수도 있다. VGA 사이즈의 오버레이 계층에서, 장식용 보더는 타일의 약 10% 에서 존재할 수도 있고, 임의의 나머지 디스플레이 아이템은 타일의 다른 10% 를 통상적으로 점유한다. 따라서, VGA 사이즈의 오버레이 계층에서 타일의 대략 80% 가 완전히 투명하다.
도 7 은 오버레이 계층 (40) 의 단일 타일 (60A) 을 더 상세히 도시한다. 오버레이 계층 (40) 의 타일 (60) 각각은 실질적으로 타일 (60A) 과 실질적으로 유사할 수도 있다. 타일 (60A) 은 픽셀 (62) 의 2차원 어레이를 포함한다. 설명을 위해, 도 7 은 사이즈가 8 픽셀×8 픽셀인 타일 (60A) 을 도시한다. 그러나, VGA 사이즈의 오버레이 계층은 통상적으로 사이즈가 16 픽셀×16 픽셀 또는 32 픽셀×32 픽셀인 타일을 가진다. 도시된 실시형태에서, 타일 (60A) 은 보더 계층 (34) 으로부터 장식용 보더 (52) 의 부분을 포함하는 오버레이 계층 (40) 의 보더 타일이다. 타일 (60A) 은 동일한 값, 즉, 장식용 보더 (52) 이거나 또는 완전히 투명한 큰 영역을 가지며, 이는 RLE 에 도움이 된다.
상술한 바와 같이, 오버레이 계층 (40) 의 형성 시에, 오버레이 모듈 (24) 은 헤더를 포함하는 복수의 타일 (60) 로서 메모리 (20) 에 오버레이 계층 (40) 을 저장한다. 오버레이 모듈 (24) 은 헤더에 복수의 타일 (60) 에 대한 프로세싱 정보를 기록한다. 예를 들어, 타일 (60A) 의 헤더는 오버레이 계층 (40) 의 현재 타일 (60A) 의 타일 수, 현재 타일 (60A) 의 투명성을 표시하는 타일 상태, 및 오버레이 계층 (40) 의 수개의 인접 타일의 투명성을 표시하는 인접 타일 상태를 포함할 수도 있다.
MDP (26) 는 메모리 (22) 로부터 오버레이 계층 (40) 을 판독하고 높은 변화율에 따라 헤더에 기록된 프로세싱 정보에 기초하여 오버레이 계층 (40) 의 복수의 타일 (60) 을 선택적으로 프로세싱한다. MDP (26) 는 높은 변화율에 따라 비디오 애플리케이션 컨트롤러 (14) 로부터 높은 변화율 비디오 디스플레이 계층 (36) 을 판독 및 프로세싱한다. 프로세싱 중에, MDP (26) 는 오버레이 계층 (40) 의 투명하지 않은 타일 각각과 비디오 디스플레이 계층 (36) 의 대응하는 타일을 결합하여, WCD (10) 내의 디스플레이 디바이스 (20) 상의 디스플레이를 위한 단일의 블렌딩된 이미지를 형성한다.
오버레이 계층 (40) 의 타일 (60A) 의 판독 시에, MDP (26) 는 현재 타일 (60A) 의 상태 및 현재 타일 (60A) 의 헤더에 기록된 인접 타일의 상태를 기록한다. 그 상태는 현재 타일 (60A) 이 실질적으로 투명하고 수개의 (있다면) 인접 타일이 또한 실질적으로 투명한지 여부에 관한 표시자를 포함할 수도 있다. MDP (26) 는 실질적으로 투명하도록 표시된 타일을 프로세싱하는 것을 스킵하고, 비디오 디스플레이 계층 (36) 의 대응하는 타일에만 기초하여 디스플레이 이미지 (38) 를 업데이트할 수도 있다. MDP (26) 는 이후 다음의 투명하지 않는 타일을 판독할 수도 있다.
예를 들어, 현재 타일 (60A) 이 투명하고 2 개의 인접 타일이 또한 투명하다고 현재 타일 상태가 표시하면, MDP (26) 는 오버레이 계층의 현재 타일 (60A) 및 2 개의 인접 타일을 프로세싱하는 것을 스킵할 수도 있다. 오버레이 계층 (40) 의 투명 타일 각각에 대해, MDP (26) 는 비디오 디스플레이 계층 (36) 의 대응하는 타일을 판독하고, 디스플레이 이미지 (38) 를 업데이트하는 것을 준비할 때까지 디스플레이 버퍼 (28) 에 비디오 디스플레이 계층 타일을 전송한다. MDP (26) 는 이후 프로세싱을 위해 오버레이 계층 (40) 의 세번째로 투명하지 않은 인접 타일을 판독한다. MDP (26) 는 투명하지 않은 오버레이 계층 타일과 비디오 디스플레이 계층 (36) 의 대응하는 타일을 블렌딩하고, 디스플레이 이미지 (38) 를 업데이트하는 것을 준비할 때까지 디스플레이 버퍼 (28) 에 결합된 타일을 전송한다. 따라서, 다중의 실질적으로 투명한 타일이 오버레이 계층 (40) 에서 서로 인접하는 경우, MDP (26) 는 첫번째 타일의 헤더를 판독하여 실질적으로 투명한 타일의 수를 결정할 필요만이 있다. 현재 타일 (60A) 이 실질적으로 투명하지만 어떠한 인접 타일도 실질적으로 투명하지 않은 경우에, MDP (26) 는 현재 타일 (60A) 에 대응하는 비디오 계층 타일을 디스플레이 버퍼 (28) 에 전송한 후에 디폴트에 의해 다음 타일 인접 현재 타일 (60A) 에 기록한다.
이러한 방식으로, MDP (26) 는 단지 오버레이 계층 (40) 의 복수의 타일 (60) 의 부분을 프로세싱할 필요가 있으며, 이는 높은 변화율에 따라 메모리 (22) 로부터 MDP (26) 로 오버레이 계층 (50) 을 판독하는데 요구되는 대역폭의 양을 감소시킨다. 오버레이 계층 (15) 이 통상적인 사이즈의 오버레이 계층인 경우에, 오버레이 계층 (40) 의 복수의 타일 (60) 의 대략 80% 는 실질적으로 투명하다. MDP (26) 는 이후 복수의 타일 (60) 의 헤더에 현재 및 인접 타일의 상태를 기록하고, 투명성 표시에 기초하여 복수의 타일 (60) 의 80% 를 프로세싱하는 것을 스킵할 수도 있다.
오버레이 계층 (40) 의 실질적으로 투명한 타일의 프로세싱을 스킵하는 것은 초당 30 프레임으로 메모리 (22) 로부터 MDP (26) 로 오버레이 계층 (40) 을 판독하는데 요구되는 대략 35 MBps 를 대략 7 MBps 로 80% 감소시킨다. 따라서, 오버레이 모듈 (24) 을 이용하여 오버레이 계층 (40) 의 타일 (60) 의 헤더로 투명성 상태를 기록하고 오버레이 계층 (40) 의 투명하지 않은 타일만을 선택적으로 프로세싱하는 것은 대략 54 MBps 내지 대략 26 MBps 로 오버레이 계층 (40) 을 이용하여 높은 변화율에 따라 디스플레이 이미지 (38) 를 업데이트하는데 요구되는 대역폭을 또한 감소시킨다.
오버레이 모듈 (24) 은 또한 오버레이 계층 (40) 의 타일 (60) 의 적어도 일부분에 RLE 를 수행할 수도 있다. 예를 들어, 오버레이 모듈 (24) 은 메모리 (22) 에의 효율적인 저장을 위해 타일 (60A) 에 RLE 를 수행하여 타일 (60A) 을 압축할 수도 있다. 오버레이 모듈 (24) 은 이후 타일 (60A) 의 헤더에 타일 (60A) 에 이용된 압축 유형을 기록한다. 압축 유형은 예를 들어, 컴포넌트 기초 압축 또는 픽셀 기초 압축을 포함할 수도 있다. 다른 방법으로는, 몇몇 실시형태에서, 어떠한 압축도 이용되지 않을 수도 있다.
오버레이 모듈 (24) 은 타일 (60A) 에 메모리 (22) 에의 가장 효율적인 저장을 제공하는 압축 유형에 기초하여 타일 (60A) 을 압축할 수도 있다. 몇몇 경우에, 타일 (60A) 은 가장 효율적이게 압축되지 않고 저장될 수도 있다. 타일 (60A) 의 최대 저장 사이즈는 타일 (60A) 의 데이터 사이즈에 타일 (60A) 의 헤더 사이즈를 더한 것이다.
이러한 방식으로, MDP (26) 는 메모리 (22) 로부터 오버레이 계층 (40) 에 압축된 타일 (60) 을 기록할 수도 있고, 타일 (60) 의 헤더에 기록된 압축 유형에 기초하여 프로세싱을 위해 타일 (60) 을 압축해제할 수도 있다. 타일 (60) 의 부분을 압축하기 위한 오버레이 계층 (24) 에 대한 부담은 상당히 낮다. 부담이 매우 낮기 때문에, 오버레이 계층 (24) 은 알려진 타겟이 MDP (26) 인 경우에 더 큰 이득을 인에이블하는 손실 있는 압축 방식을 구현할 수도 있다.
도 8a 는 오버레이 계층 (40) 의 타일 (60A) 의 픽셀 스트립 (64A-64H)("픽셀 스트립 (64)") 을 도시한다. 픽셀 스트립 (64) 은 타일 (60A) 내의 픽셀의 로우이다. 도 8a 에서, 소문자 "a" 내지 "h"는 타일 (60A) 을 구성하는 픽셀 스트립 (64) 을 나타낸다. 설명을 위해, 도 8a 는 타일 (60A) 이 8 개 픽셀 스트립 (64) 을 갖는 것으로 나타낸다. 그러나, VGA 사이즈의 오버레이 계층은 통상적으로 16 개 픽셀 스트립 또는 32 개 픽셀 스트립을 포함하는 타일을 가진다.
MDP (26) 는 스트립별 방식으로 메모리 (22) 로부터 타일 (60A) 을 판독한다. 픽셀 스트립 (64) 의 각각은 메모리 (22) 의 연속적인 메모리 위치에 저장된다. 메모리 컨트롤러 (23) 는 연속적인 메모리 위치로부터 데이터의 버스트에서 판독하는 경우에 가장 효율적으로 동작할 수도 있다. 예를 들어, 메모리 컨트롤러 (23) 는 32 바이트의 버스트를 전송하는 경우에 가장 효율적으로 동작할 수도 있다 (상기 표 2 참조). 일 실시예에서, 통상적인 타일의 픽셀 스트립은 64 바이트이며, 픽셀 당 4 바이트로 16 픽셀이 있다. 따라서, 픽셀 스트립은 가장 효율적인 전송 중 2 개에서 메모리 (22) 로부터 MDP (26) 로 판독될 수도 있다.
종래에는, 타일의 픽셀 스트립 "a" 및 픽셀 스트립 "b" 는 "라인 스트라이드"의해 서로 분리된 메모리 위치에 저장된다. 라인 스트라이드는 라인을 나타내는데 걸리는 바이트의 수를 지칭한다. 이 경우에, 타일이 RLE 를 이용하여 압축되면, 압축된 픽셀 스트립은 라인 스트라이드에 의해 메모리에서 분리된다. 이 저장 기술은 수개의 결점을 가진다. 먼저, RLE 에 대한 통상적인 압축 비율은 4 내지 1 정도이다. 따라서, 32 바이트의 2 개의 매우 효율적인 버스트에서 픽셀 스트립을 인출하는 대신에, 상술한 바와 같이, MDP 는 16 바이트의 하나의 비효율적인 버스트에서 픽셀 스트립을 인출한다. 두번째 결점은 픽셀 스트립의 실행 길이는 16 픽셀 또는 32 픽셀 중 하나로 제한된다는 것이다. 다른 결점은 MDP 가 제 1 버스트를 프로세싱한 후까지 얼마나 많은 버스트가 타일 (60A) 에 판독하는 것을 수행하는지를 알지 못한다는 것이며, 이는 디스플레이를 위해 타일 (60A) 을 프로세싱하는 경우에 대기시간을 증가시킨다.
도 8b 는 메모리 (22) 에서 라인 스트라이드에 의해 분리되지 않은 연속적인 메모리 위치에 저장된 타일 (60A) 의 픽셀 스트립 (64) 을 도시한다. 이 경우에, 오버레이 모듈 (24) 은 픽셀 스트립 (64) 에 대한 실행 길이 제한 없이 타일 (60A) 에 대해 효율적인 RLE 를 수행할 수도 있다. 오버레이 모듈 (24) 은 이후 라인 스트라이드 없이 메모리 (22) 에 픽셀 스트립 "a" (64A) 에서 픽셀 스트립 "h" (64H) 까지의 순서로 압축된 픽셀 스트립 (64) 을 저장한다. 오버레이 모듈 (24) 은 또한 메모리 (22) 의 타일 (60A) 의 헤더에 타일 (60A) 에 대한 압축 유형을 기록한다. MDP (26) 는 이후 32 바이트 또는 64 바이트의 연속적이고 효율적인 버스트에서 메모리 (22) 로부터 타일 (60A) 의 픽셀 스트립 (64) 을 판독할 수도 있다.
오버레이 모듈 (24) 은 또한 제 1 타일 (60A) 의 헤더에 오버레이 계층 (40) 의 다음 타일, 즉 다음의 투명하지 않은 타일의 버스트 길이를 기록할 수도 있다. 이러한 방식으로, MDP (26) 는 얼마나 많은 버스트가 메모리 (22) 로부터 다음 타일을 판독하는 것을 수행하는지 여부를 시간보다 앞서 결정할 수도 있으며, 이는 디스플레이를 위해 오버레이 계층 (40) 을 프로세싱하는 경우에 대기시간을 감소시킨다.
라인 스트라이드에 의해 분리되지 않은 메모리 (22) 의 연속적인 메모리 위치에 오버레이 계층 (40) 의 타일 (60) 의 픽셀 스트립을 저장하는 것은 오버레이 모듈 (24) 이 그 오리지널 사이즈의 25% 로 복수의 타일 (60) 을 효율적으로 압축할 수 있게 한다. 오버레이 계층 (40) 의 타일 (60) 을 압축하는 것은 초당 30 프레임으로 메모리 (22) 로부터 MDP (26) 로 오버레이 계층 (40) 을 판독하는데 요구되는 대략 7 MBps 를 대략 2 MBps 로 75% 감소시킨다. 따라서, 오버레이 계층 (40) 의 타일 (60) 의 픽셀 스트립의 저장을 리오더링하고 메모리 (22) 의 타일 (60) 을 압축하는 것은 대략 26 MBps 내지 대략 21 MBps 의 높은 변화율에 따라 오버레이 계층 (40) 을 이용하여 디스플레이 이미지 (38) 를 업데이트하는데 요구되는 대역폭을 감소시킨다.
도 5 및 도 6 에 도시된 바와 같이, 오버레이 계층 (40) 은 장식용 보더 (52), 신호 강도 표시자 (54), 및 비디오 제어 버튼 (56) 을 포함하는 다중의 디스플레이 아이템을 포함한다. 장식용 보더 (52) 는 디코딩된 비디오의 디스플레이 중에 변하지 않는다. 오버레이 계층 (40) 의 타일 번호 3 에 위치한 신호 강도 표시자 (54) 는 WCD (10) 에 의해 수신된 신호 강도가 변할 때마다 변한다. 타일 13, 14 및 15 에 위치한 비디오 제어 버튼 (56) 은 또한 디코딩된 비디오의 디스플레이 중에 변하지 않는다. 그러나, 비디오 제어 버튼 (56) 은 디코딩된 비디오가 진행하면서, 예를 들어, 초당 한번 변하는 비디오 카운터를 포함할 수도 있다. 따라서, 디코딩된 비디오의 디스플레이 중에 변하는 오버레이 계층 (40) 의 디스플레이 아이템은 비교적 작고 하나 이상의 타일 (60) 의 작은 서브-세트로 집중된다.
종래에, WCD 의 소프트웨어 모듈은 RLE 를 이용하여 디스플레이 계층의 타일을 압축하여 WCD 에서의 메모리를 절약할 수도 있다. 이 경우에, 소프트웨어 모듈은 상이하게 타일 각각을 압축하고 메모리에 변하는 사이즈의 기록의 타일을 저장한다. 따라서, 메모리의 특정 어드레스에 디스플레이 계층의 특정 타일을 맵핑하는 것은 똑바르지 않다.
여기서 설명한 이미지 프로세싱 기술은 디스플레이를 위해 메모리 (22) 로부터 이미지를 판독하는데 이용된 대역폭을 감소시킬 수 있지만, WCD (10) 의 메모리를 반드시 절약하는 것은 아니다. 오버레이 모듈 (24) 은 타일 (60) 각각이 어떻게 압축되는지와 무관하게 메모리 (22) 에 고정된 사이즈의 헤더가 있는 고정 사이즈 기록으로서 오버레이 계층 (40) 의 복수의 타일 (60) 을 저장할 수도 있다. 고정 사이즈 기록은 압축되지 않은 타일을 저장하기에 충분히 크다. 타일 (60A) 이 압축되면, 타일 (60A) 의 고정 사이즈 기록의 나머지 부분은 블랭크거나 또는 정크 데이터로 채워질 수도 있다. 고정 사이즈 기록에 복수의 타일 (60) 을 저장하는 것은 타일 (60) 각각이 메모리 (22) 내에 정적 시작 및 끝 저장 포인트를 갖는 것을 보장한다. 이러한 방식으로, 오버레이 계층 (40) 의 타일 (60) 각각은 메모리 (22) 의 특정 어드레스에 맵핑될 수도 있다.
오버레이 모듈 (24) 은 낮은 변화율, 예를 들어, 초당 1 프레임에 따라 낮은 변화율 디스플레이 계층 (30, 32 및 34) 에 기초하여 오버레이 계층 (40) 을 업데이트한다. 오버레이 계층 (40) 을 업데이트하기 위해, 오버레이 모듈 (24) 은 메모리 (22) 로부터 낮은 변화율 디스플레이 계층 (30, 32 및 34) 의 각각을 판독하고 낮은 변화율 디스플레이 계층의 타일을 오버레이 계층 (40) 과 비교하여 타일 (60) 중 어떤 것이 변하는 디스플레이 아이템을 포함하는지 결정한다. 도 5 및 도 6 의 도시된 실시예에서, 오버레이 모듈 (24) 은 타일 (3, 13, 14 및 15) 이 변하는 디스플레이 아이템을 포함한다고 결정할 수도 있다.
메모리 (22) 에 고정 사이즈 기록으로서 오버레이 계층 (40) 의 타일 (60) 을 저장함으로써, 오버레이 모듈 (24) 은 메모리 (22) 에서의 변하는 타일의 특정 어드레스에 기초하여 메모리 (22) 에 저장된 변하는 타일을 위치시킬 수 있다. 예를 들어, 오버레이 모듈 (24) 은 메모리 (22) 에서 오버레이 계층 (40) 의 타일 (3, 13, 14 및 15), 또는 임의의 다른 타일을 어디서 발견하여야 하는지를 정확히 안다. 이러한 방식으로, 오버레이 모듈 (24) 은 오버레이 계층 (40) 의 변하는 타일을 업데이트할 필요가 있을 뿐이며, 이는 낮은 변화율에 따라 오버레이 계층 (40) 을 업데이트하는데 요구되는 대역폭의 양을 감소시킨다.
상술한 바와 같이, 오버레이 모듈 (24) 로 오버레이 계층 (40) 을 형성하는 부작용은 메모리 (22) 로부터 오버레이 모듈 (24) 로 낮은 변화율 디스플레이 계층 (30, 32 및 34) 을 판독하고, 이후 메모리 (22) 에 다시 오버레이 계층 (40) 을 기록하는데 요구되는 대역폭의 양이 증가한다는 것이다. 초당 1 프레임으로 오버레이 모듈 (24) 을 가지고 오버레이 계층 (40) 을 업데이트 및 기록하는데 요구되는 대역폭은 대략 4 MBps 이다. 오버레이 계층 (40) 의 변하는 타일만을 업데이트하는 것은 애플리케이션의 라이프 동안 초당 1 프레임으로 오버레이 모듈 (24) 을 가지고 오버레이 계층 (40) 을 업데이트 및 기록하는데 요구되는 대역폭의 양을 대략 1 MBps 로 감소시킨다. 따라서, 메모리 (22) 에 고정 사이즈 기록으로서 오버레이 계층 (40) 의 타일 (60) 을 저장하는 것은 대략 21 MBps 에서 대략 18 MBps 까지 오버레이 계층 (40) 을 이용하여 높은 변화율에 따라 디스플레이 이미지 (38) 를 업데이트하는데 요구되는 대역폭을 감소시킨다.
도 9 는 타일 (72) 에 대한 프로세싱 정보를 기록한 헤더 (70) 를 포함하는 오버레이 계층의 타일 (72) 을 도시한다. 도 2 의 오버레이 모듈 (24) 은 헤더 (70) 에 타일 (72) 에 대한 프로세싱 정보를 기록하고, 메모리 컨트롤러 (23) 를 통해 도 1 의 메모리 (22) 에 헤더 (70) 와 함께 타일 (72) 을 저장할 수도 있다. 몇몇 실시형태에서, 오버레이 모듈 (24) 은 메모리 (22) 에 고정 사이즈 기록으로서 타일 (72) 을 저장하고, 메모리 (22) 에 고정 사이즈 헤더로서 타일 (72) 의 헤더 (70) 를 저장할 수도 있다.
타일 (72) 의 헤더 (70) 는 타일 번호 (74), 타일 상태 (76), 인접 타일 상태 (78), 타일 압축 유형 (80), 및 다음 타일 버스트 길이 (82) 를 포함한다. 다른 실시형태에서, 타일 (72) 의 헤더 (70) 는 타일 (72) 에 대한 다소간의 프로세싱 정보를 포함할 수도 있다. 타일 번호 (74) 는 오버레이 계층의 다른 타일에 대하여 오버레이 계층에서의 타일 (72) 의 위치를 특정한다. 예를 들어, 오버레이 계층은 대략 1200 개 타일을 포함할 수도 있다. 타일 상태 (76) 는 타일 (72) 이 실질적으로 투명한지 여부를 표시한다. 인접 타일 상태 (78) 는 실질적으로 투명한 오버레이 계층의 타일 (72) 에 대해 수개의 인접 타일을 표시한다. MDP (26) 는 실질적으로 투명하다고 표시된 타일중 임의의 타일의 프로세싱을 스킵할 수도 있다. 예를 들어, 타일 (72) 이 투명하고 2 개의 인접 타일도 투명하다고 타일 상태 (76) 가 표시하면, MDP (26) 는 타일 (72) 및 2 개의 인접 타일의 프로세싱을 스킵하고 프로세싱을 위해 세번째 인접 타일을 판독할 수도 있다.
타일 압축 유형 (80) 은 타일 (72) 에 대한 RLE 압축 유형을 식별한다. 압축 유형은 컴포넌트 기초 압축, 픽셀 기초 압축을 포함하거나, 압축이 없는 것을 포함할 수도 있다. MDP (26) 는 타일 압축 유형 (80) 에 의해 식별된 압축 유형에 기초하여 타일 (72) 을 압축해제할 수도 있다. 다음 타일 버스트 길이 (82) 는 오버레이 계층의 다음 타일에 대한 버스트 길이를 특정한다. 몇몇 경우에, 다음 타일의 버스트 길이는 오버레이 계층의 다음의 투명하지 않은 타일의 버스트 길이를 포함할 수도 있다. MDP (26) 는 다음 타일 버스트 길이 (82) 에 기초하여 오버레이 계층의 다음 타일, 즉 다음의 투명하지 않은 타일을 판독할 수도 있다. 타일을 판독하기 전에 타일에 대한 버스트 길이를 앎으로써, MDP (26) 는 오버레이 계층의 프로세싱에서 대기시간을 감소시킬 수도 있다.
도 10 은 메모리에 오버레이 계층을 저장하고 오버레이 계층을 이용하여 높은 변화율에 따라 디스플레이 이미지를 업데이트하는 대표적인 동작을 도시한 흐름도이다. 도 1 및 도 2의 WCD (10) 내의 MDP 시스템 (18) 을 참조하여 여기서 동작을 설명한다. MDP 시스템 (18) 은 시스템 컨트롤러 (12) 및 비디오 애플리케이션 컨트롤러 (14) 로부터 디스플레이용 정보를 수신한다 (84). 예를 들어, MDP 시스템 (18) 은 시스템 컨트롤러 (12) 로부터 시스템 상태 디스플레이 계층으로서 신호 강도 표시자 및 클록을 수신할 수도 있다. MDP 시스템 (18) 은 또한 비디오 계층으로서의 디코딩된 비디오, 보더 계층으로서의 디코딩된 비디오를 프레이밍하는 장식용 보더, 및 비디오 제어 계층으로서의 비디오 제어 버튼 및 비디오 카운터를 비디오 애플리케이션 컨트롤러 (14) 로부터 수신할 수도 있다.
MDP 시스템 (18) 에 의해 수신된 디스플레이 계층의 각각은 상이한 비율로 변할 수도 있다. 예를 들어, 비디오 계층은 높은 비율, 예를 들어, 초당 대략 30 프레임으로 변할 수도 있다. 보더 계층은 디코딩된 비디오의 디스플레이 중에 변하지 않을 수도 있다. 시스템 상태 계층은 낮은 비율, 예를 들어, 초당 대략 1 프레임 또는 WCD (10) 에 의해 수신된 신호 강도가 변하는 경우에 변할 수도 있다. 비디오 제어 계층은 낮은 비율, 예를 들어, 초당 대략 1 프레임으로 변할 수도 있거나, 또는 디코딩된 비디오의 디스플레이 중에 변하지 않을 수도 있다. 시스템 상태 계층 및 비디오 제어 계층에 대해 변하고 있는 데이터의 양은 일반적으로 비디오 카운터의 마지막 디지트, 시간 디스플레이에서의 초, 또는 신호 강도 표시자의 바의 수와 같이 아주 최소한이다.
오버레이 모듈 (24) 은 낮은 변화율 디스플레이 계층, 예를 들어, 보더 계층, 시스템 상태 계층, 및 비디오 제어 계층을 결합된 오버레이 계층으로 결합시킨다 (86). 낮은 변화율 디스플레이 계층을 비디오 계층과 분리된 오버레이 계층으로 결합시키는 것은 오버레이 모듈 (24) 이 낮은 변화율로 오버레이 계층을 업데이트할 수 있게 하고, MDP (26) 가 높은 변화율로 다중 분리 디스플레이 계층 대신에 비디오 계층과, 오버레이 계층을 프로세싱할 수 있게 한다. 오버레이 계층 (24) 은 이후 헤더를 포함하는 복수의 타일로서 메모리 컨트롤러 (23) 를 통해 메모리 (22) 에 오버레이 계층을 저장한다 (88).
오버레이 모듈 (24) 은 메모리 (22) 내의 타일의 헤더에 타일에 대한 프로세싱 정보를 기록한다 (90). 예를 들어, 현재 타일의 헤더는 오버레이 계층에서의 현재 타일의 타일 번호, 현재 타일의 투명성을 표시하는 타일 상태, 및 오버레이 계층에서의 수개의 인접 타일의 투명성을 표시하는 인접 타일 상태를 포함할 수도 있다.
MDP (26) 는 메모리 (22) 로부터 오버레이 계층을 판독하고, 오버레이 계층에서의 타일의 헤더에 기록된 프로세싱 정보를 판독한다. MDP (26) 는 이후 높은 변화율에 따라 프로세싱 정보에 기초하여 오버레이 계층을 선택적으로 프로세싱한다 (92). MDP (26) 는 비디오 애플리케이션 컨트롤러 (14) 로부터 비디오 디스플레이 계층을 판독하고 높은 변화율에 따라 비디오 디스플레이 계층을 프로세싱한다 (94). 일단 비디오 계층 및 오버레이 계층에서의 타일들이 프로세싱되면, MDP (26) 는 오버레이 계층에서의 투명하지 않는 타일의 각각을 비디오 계층에서의 대응하는 타일과 결합시켜, WCD (10) 의 디스플레이 디바이스 (20) 상의 디스플레이를 위해 이미지를 업데이트한다 (96).
이러한 방식으로, MDP (26) 는 개별의 낮은 변화율 디스플레이 계층 대신에 오버레이 계층을 메모리 (22) 로부터 판독할 수도 있으며, 이는 MDP (26) 로 디스플레이 계층을 판독하는데 요구되는 대역폭의 양을 감소시킨다. 또한, 오버레이 계층에서의 타일의 헤더에 프로세싱 정보를 기록하는 것은 MDP (26) 가 오버레이 계층에서의 타일을 선택적으로 프로세싱하게 하며, 이는 MDP (26) 로 디스플레이 계층을 판독하는데 요구되는 대역폭의 양을 또한 감소시킨다.
오버레이 모듈 (24) 은 이후 낮은 변화율에 따라 시스템 컨트롤러 (12) 및 비디오 애플리케이션 컨트롤러 (14) 로부터 낮은 변화율 디스플레이 계층에 기초하여 오버레이 계층을 업데이트한다 (98). 오버레이 모듈 (24) 은 메모리 (22) 로부터 개별의 낮은 변화율 디스플레이 계층을 판독하고 낮은 변화율 디스플레이 계층을 합병하여 업데이트된 오버레이 계층을 형성한다. 오버레이 모듈 (24) 은 낮은 변화율 디스플레이 계층의 낮은 변화율, 예를 들어, 초당 대략 1 프레임에 따라 오버레이 계층을 업데이트한다. 이러한 방식으로, 오버레이 모듈 (24) 은 MDP (26) 에 의해 요구되는 대역폭을 실질적으로 감소시켜 메모리 (22) 로부터 디스플레이 이미지를 판독 및 업데이트하면서, 오버레이 모듈 (24) 에 의해 요구되는 대역폭을 약간 증가시키기만 하여 오버레이 계층을 업데이트한다.
도 11 은 높은 변화율에 따라 오버레이 계층을 선택적으로 프로세싱하여 디스플레이 이미지를 업데이트하는 대표적인 동작을 도시한 흐름도이다. 예를 들어, 동작은 더 상세히 도 10 의 단계 94 를 포함할 수도 있다. 도 1 및 도 2 의 WCD (10) 내의 MDP 시스템 (18) 을 참조하여 여기서 동작을 설명한다.
MDP (26) 는 메모리 컨트롤러 (23) 를 통해 메모리 (22) 로부터 오버레이 계층에서의 타일을 판독한다 (100). 상술한 바와 같이, 타일은 타일에 대한 프로세싱 정보를 저장하는 헤더를 포함한다. MDP (26) 는 현재 타일의 헤더에 기록된 현재 타일에 대한 프로세싱 정보를 판독한다 (102). 현재 타일이 실질적으로 투명하지 않으면 (103의 아니오 지점), MDP (26) 는 프로세싱 정보에 기초하여 현재 타일을 프로세싱한다 (106). 이 경우에, MDP (26) 는 현재 오버레이 계층 타일과 비디오 디스플레이 계층에서의 대응하는 타일을 블렌딩하여 디스플레이 이미지를 업데이트할 수도 있다. 현재 타일이 실질적으로 투명하면 (103 의 예 지점), MDP (26) 는 현재 타일을 프로세싱하는 것을 스킵한다 (104). 이 경우에, 오버레이 계층에서의 현재 타일은 임의의 디스플레이 아이템을 포함하지 않고, 따라서 디스플레이 이미지에서 업데이트될 필요가 없다. MDP (26) 는 비디오 디스플레이 계층에서의 대응하는 타일로 디스플레이를 업데이트할 수도 있다.
MDP (26) 는 오버레이 계층에서의 임의의 인접 타일이 실질적으로 투명한지 여부를 결정한다 (107). 수개의 인접 타일이 실질적으로 투명하면, MDP (26) 는 오버레이 계층에서의 그 수개의 인접 타일을 프로세싱하는 것을 스킵한다. 이 경우에, 오버레이 계층에서의 수개의 인접 타일은 임의의 디스플레이 아이템을 포함하지 않아서, 디스플레이 이미지에서 업데이트될 필요가 없다. MDP (26) 는 오버레이 계층에서의 수개의 인접 타일 각각에 대해 비디오 디스플레이 계층에서의 대응하는 타일로 디스플레이 이미지를 업데이트할 수도 있다. MDP (26) 는 이후 메모리 컨트롤러 (23) 를 통해 메모리 (22) 로부터 수개의 투명 타일 이후에 오버레이 계층에서의 다음 타일을 판독한다 (110). 어떠한 인접 타일도 실질적으로 투명하지 않으면, MDP (26) 는 메모리 컨트롤러 (23) 를 통해 메모리 (22) 로부터 현재 타일 이후에 오버레이 계층에서의 다음 타일을 판독한다 (110). 어떤 경우에도, MDP (26) 는 이후 여기서 설명한 동작에 따라 다음 타일을 계속 선택적으로 프로세싱한다.
도 12 는 WCD의 메모리에 오버레이 계층을 저장 및 업데이트하는 대표적인 동작을 도시한 흐름도이다. 도 1 및 도 2 의 WCD 내의 오버레이 모듈 (24) 을 참조하여 여기서 동작을 설명한다. 오버레이 모듈 (24) 은 시스템 컨트롤러 (12) 및 비디오 애플리케이션 컨트롤러 (14) 로부터의 낮은 변화율 디스플레이 계층을 단일 오버레이 계층으로 결합시킨다 (118). 오버레이 모듈 (24) 은 이후 헤더를 포함하는 복수의 타일로서 메모리 (22) 에 오버레이 계층을 저장한다 (120).
상술한 바와 같이, VGA 사이즈의 오버레이 계층은 통상적으로 대략 1200 개 타일, 즉, 40 타일 × 30 타일을 포함한다. 타일의 각각은 16×16 픽셀 블록 또는 32×32 픽셀 블록을 포함할 수도 있다. 타일의 픽셀의 각 로우는 "픽셀 스트립"으로 지칭된다. 오버레이 모듈 (24) 은 메모리 (22) 내의 라인 스트라이드에 의해 분리되지 않는 연속적인 메모리 위치에서 타일의 각각의 픽셀 스트립을 저장한다 (122). 오버레이 모듈 (24) 은 이후 오버레이 계층에서 복수의 타일의 적어도 일부분에 대해 RLE 를 수행한다 (124). 오버레이 모듈 (24) 은 주어진 타일에 대한 가장 효율적인 저장 기술에 기초하여 오버레이 계층에서의 타일의 각각에 대해 압축 유형을 결정할 수도 있다. 예를 들어, 오버레이 모듈 (24) 은 오버레이 계층에서의 타일에 대해 픽셀 기초 압축 또는 컴포넌트 기초 압축을 수행할 수도 있다. 몇몇 경우에, 오버레이 모듈 (24) 은 어떠한 압축도 수행하지 않을 수도 있다.
오버레이 모듈 (24) 은 메모리 (22) 에 고정 사이즈 헤더를 포함하는 고정 사이즈 기록으로서 오버레이 계층에 복수의 타일을 저장한다 (126). 고정 사이즈 기록은 압축되지 않은 타일을 저장하기에 충분하게 크다. 타일이 압축되면, 타일의 고정 사이즈 기록의 나머지 부분은 정크 데이터로 채워지거나 블랭크일 수도 있다. 고정 사이즈 기록에 복수의 타일을 저장하는 것은 각 타일이 메모리 (22) 내의 정적 시작 및 끝 저장 포인트를 가지는 것을 보장한다. 이러한 방식으로, 오버레이 계층에서의 타일의 각각은 메모리 (22) 에서의 특정 어드레스에 맵핑될 수도 있다.
오버레이 모듈 (24) 은 이후 복수의 타일에 대한 프로세싱 정보를 타일의 헤더에 기록한다. 예를 들어, 오버레이 모듈 (24) 은 오버레이 계층에서의 복수의 타일 각각에 대한 현재 타일의 헤더에 압축 유형, 예를 들어, 픽셀 기초, 컴포넌트 기초, 또는 어느 것도 아닌 것을 기록한다 (128). 이러한 방식으로, MDP (26) 는 헤더로부터 압축 유형을 판독하여 현재 타일을 압축해제할지 여부를 결정할 수도 있고, 압축해제가 필요하면, 어떤 압축해제 기술을 사용할지를 결정할 수도 있다. 오버레이 모듈 (24) 은 또한 현재 타일의 헤더에서 현재 타일의 상태 및 인접 타일의 상태를 기록한다 (130). 즉, 복수의 타일 각각의 헤더는 현재 타일이 투명한지 여부의 표시를 포함한다. 복수의 타일 각각의 헤더는 또한 현재 타일에 인접하는 수개의 타일이 투명한지 여부의 표시를 포함한다. 이러한 방식으로, MDP (26) 는 헤더로부터 현재 타일 및 인접 타일을 판독하고 상태 정보에 기초하여 오버레이 계층에서의 하나 이상의 타일을 프로세싱하는 것을 스킵할 수도 있다.
오버레이 모듈 (24) 은 또한 오버레이 계층에서의 복수의 타일 각각에 대해 현재 타일의 헤더에 다음 타일에 대한 버스트 길이를 기록한다 (132). 몇몇 경우에, 다음 타일은 오버레이 계층에서의 다음으로 투명하지 않은 타일을 포함할 수도 있다. 이러한 방식으로, MDP (26) 는 헤더로부터 다음 타일 버스트 길이를 판독하여 다음 타일에서 판독하기에 가장 효율적인 방식을 결정할 수도 있다. 다음 타일의 첫번째 버스트를 프로세싱하기 전에 다음 타일에 대한 데이터에서 얼마나 많은 효율적인 버스트의 판독을 수행하는지를 아는 것은 실질적으로 디스플레이용 오버레이 계층을 프로세싱하는 경우에 대기시간을 감소시킬 수도 있다.
일단 오버레이 계층이 메모리 (22) 에 적당히 저장되면, 오버레이 모듈 (24) 은 낮은 변화율, 예를 들어, 초당 1 시간으로 낮은 변화율 디스플레이 계층에 기초하여 오버레이 계층을 업데이트한다. 낮은 변화율이 만료하는 경우 (133), 오버레이 모듈 (24) 은 오버레이 계층에서의 복수의 타일 중 어떤 것이 디스플레이 아이템을 변경하는지를 포함하는 것을 결정한다 (134). 예를 들어, 오버레이 모듈 (24) 은 메모리 (22) 로부터 낮은 변화율 디스플레이 계층의 각각을 판독하고 낮은 변화율 디스플레이 계층의 타일을 오버레이 계층과 비교하여 오버레이 계층에서의 타일 중 어떤 것이 디스플레이 아이템을 변경하는 것을 포함하는지 여부를 결정할 수도 있다.
메모리 (22) 에 고정 사이즈 기록으로서 오버레이 계층에서의 타일을 저장함으로써, 오버레이 모듈 (24) 은 메모리 (22) 에 고정 사이즈 기록의 특정 어드레스에 기초하여 메모리 (22) 에 저장된 변하는 타일을 위치시킨다 (136). 오버레이 모듈 (24) 은 이후 오버레이 계층에서의 변하는 타일만을 업데이트하고 업데이트된 오버레이 계층을 메모리 (22) 에 저장한다 (138). 통상적으로, 변하는 디스플레이 아이템은 오버레이 계층에서의 복수의 타일의 작은 서브세트에 위치되며, 이는 낮은 변화율에 따라 오버레이 모듈 (24) 로 오버레이 계층을 업데이트하는데 요구되는 대역폭의 양을 감소시킨다.
도 13a 및 도 13b 는 오버레이 계층을 이용하여 높은 변화율에 따라 디스플레이 이미지를 선택적으로 업데이트하는 대표적인 동작을 도시한 흐름도이다. 도 1 및 도 2 의 WCD (10) 내의 MDP (26) 를 참조하여 여기서 동작을 설명한다. MDP (26) 는 알려져 있다면 현재 타일의 버스트 길이에 기초하여 메모리 (22) 로부터 오버레이 계층에서의 타일을 판독한다 (140).
상술한 바와 같이, 타일은 타일에 대한 프로세싱 정보를 저장하는 헤더를 포함한다. 도 13a 에 도시된 바와 같이, MDP (26) 는 오버레이 계층 타일이 실질적으로 투명한지 여부를 표시하는 오버레이 계층 타일의 헤더에 기록된 현재 타일 상태를 판독한다 (142). MDP (26) 는 또한 실질적으로 투명한 오버레이 계층에서의 수개의 인접 오버레이 계층 타일을 표시하는 오버레이 계층 타일의 헤더에 기록된 인접 타일 상태를 판독한다 (144). 또한, MDP (26) 는 다음 타일, 즉 다음 투명하지 않은 타일에서 판독할 가장 효율적인 버스트 길이를 특정하는 오버레이 계층 타일의 헤더에 기록된 다음 타일 버스트 길이를 메모리 (22) 로부터 판독한다 (146). MDP (26) 는 이후 비디오 애플리케이션 컨트롤러 (14) 로부터 비디오 디스플레이 계층에서의 대응하는 타일을 판독한다 (148).
MDP (26) 는 오버레이 계층 타일의 헤더로부터 타일 상태에 기초하여 오버레이 계층 타일이 실질적으로 투명한지 여부를 결정한다 (149). 오버레이 계층 타일이 실질적으로 투명하지 않으면, MDP (26) 는, 오버레이 계층 타일을 RLE 하는데 이용되는 압축 유형이 있다면, 이를 식별하는 오버레이 계층 타일의 헤더에 기록된 현재 타일 압축 유형을 판독한다 (154). 압축 유형은 컴포넌트 기초 압축, 픽셀 기초 압축을 포함하거나, 또는 어떠한 압축도 포함하지 않을 수도 있다. MDP (26) 는 이후 오버레이 계층 타일에 대한 압축 유형에 기초하여 오버레이 계층 타일을 압축해제한다 (156). 이러한 방식으로, 현재 타일이 압축되면, MDP (26) 는 현재 타일에 대해 어떤 압축해제 기술을 이용하여야 하는지 여부를 결정할 수도 있다. MDP (26) 는 오버레이 계층 타일과 대응하는 비디오 계층 타일을 결합시켜 디스플레이 이미지 타일을 형성한다 (158). MDP (26) 는 결합된 타일을 전송하여, 디스플레이 디바이스 (20) 상의 디스플레이 이미지를 업데이트할 준비가 될 때까지 결합된 타일을 디스플레이 버퍼 (28) 에 전송한다 (160).
오버레이 계층 타일이 실질적으로 투명하면, MDP (26) 는 오버레이 계층 타일을 프로세싱하는 것을 스킵한다 (150). 이러한 경우에, 오버레이 계층에서의 현재 타일은 임의의 디스플레이 아이템을 포함하지 않고, 따라서 디스플레이 이미지에서 업데이트될 필요가 없다. MDP (26) 는 디스플레이 디바이스 (20) 상의 디스플레이 이미지를 업데이트할 준비가 될 때까지 디스플레이 버퍼 (28) 에 대응하는 비디오 계층 타일을 전송한다 (152).
도 3b 에 도시된 바와 같이, MDP (26) 는 이후 오버레이 계층 타일의 헤더로부터 판독된 인접 타일 상태에 기초하여 오버레이 계층의 임의의 인접 오버레이 계층 타일이 실질적으로 투명한지 여부를 결정한다 (161). 수개의 인접 타일이 실질적으로 투명하면, MDP (26) 는 오버레이 계층의 그 수개의 인접 타일의 프로세싱을 스킵한다 (162). MDP (26) 는 이후 수개의 투명한 인접 오버레이 계층 타일의 각각에 대해 비디오 애플리케이션 컨트롤러 (14) 로부터 비디오 디스플레이 계층의 대응하는 타일을 판독한다 (164). MDP (26) 는 디스플레이 디바이스 (20) 상의 디스플레이 이미지를 업데이트할 준비가 될 때까지 디스플레이 버퍼 (28) 에 대응하는 수개의 대응하는 비디오 계층 타일을 전송한다 (166). MDP (26) 는 이후 다음 타일의 버스트 길이에 기초하여 메모리 (22) 로부터 수개의 투명 오버레이 계층 타일 후의 오버레이 계층의 다음 타일을 판독한다 (168).
어떠한 인접 오버레이 계층 타일도 실질적으로 투명하지 않으면, MDP (26) 는 다음 타일의 버스트 길이에 기초하여 메모리 (22) 로부터 현재 오버레이 계층 타일 이후의 오버레이 계층의 다음 타일을 판독한다 (168). 어떤 경우에도, MDP (26) 는 이후 여기에 설명된 동작에 따라 다음 타일을 선택적으로 계속 프로세싱한다. 이러한 방식으로, 메모리 (22) 로부터 MDP (26) 으로 디스플레이 계층을 판독하여 디스플레이 디바이스 (20) 상의 디스플레이 이미지를 업데이트하는데 요구되는 대역폭의 양은 실질적으로 감소된다.
수개의 실시형태를 설명하였다. 그러나, 이들 실시형태에 대한 다양한 변형이 가능하고, 여기에 제시된 원리는 다른 실시형태에도 적용될 수 있다. 여기서 설명한 방법은 하드웨어, 소프트웨어, 및/또는 펌웨어에서 구현될 수도 있다. 이러한 방법의 다양한 태스크는 마이크로프로세서, 임베디드(embedded) 컨트롤러, 또는 프로세서 코어와 같은 로직 엘리먼트의 하나 이상의 어레이에 의해 실행가능한 명령 세트로서 구현될 수도 있다. 일 실시예에서, 하나 이상의 이러한 태스크는 휴대폰과 같은 개인용 통신 디바이스의 다양한 디바이스의 동작을 제어하도록 구성된 이동국 모뎀 칩 또는 칩세트 내에서 실행을 위해 배열된다.
본 명세서에서 설명된 기술은 범용 마이크로프로세서, DSP (digital signal processor), ASIC (application specific integrated circuit), FPGA (field programmable gate array), 또는 다른 동등한 로직 디바이스 내에서 구현될 수도 있다. 용어 "프로세서" 또는 "프로세싱 회로"는 일반적으로 전술한 로직 회로 중 임의의 것 자체 또는 다른 로직 회로와 결합하여, 또는 임의의 다른 동등한 회로를 지칭할 수도 있다. 몇몇 실시형태에서, 여기서 설명한 기능성은 인코딩 및 디코딩을 위해 구성된 전용 소프트웨어 모듈 또는 하드웨어 유닛 내에서, 또는 결합된 비디오 인코더-디코더 (CODEC) 에 통합되어 제공될 수도 있다. 소프트웨어에서 구현되면, 기술은 RAM (random access memory), ROM (read-only memory), NVRAM (non-volatile random access memory), EEPROM (electrically erasable programmable read-only memory), FLASH 메모리 등과 같은 컴퓨터-판독가능 매체 상의 명령으로서 내장될 수도 있다. 명령들은 하나 이상의 프로세서로 하여금 본 명세서에 설명된 기능성의 일정 양태를 수행하게 한다.
추가적인 실시예로서, 실시형태는 하드-와이어 회로로서, 특수 용도의 집적 회로로 제작된 회로 구성으로서, 또는 비휘발성 저장으로 로딩된 펌웨어 프로그램 또는 머신-판독가능 코드로서 데이터 저장 매체로부터 또는 이로 로딩된 소프트웨어 프로그램으로서 부분적으로 또는 전체적으로 구현될 수도 있으며, 이러한 코드는 마이크로프로세서 또는 다른 디지털 신호 프로세싱 유닛과 같은 로직 엘리먼트의 어레이에 의해 실행가능한 명령들이다. 데이터 저장 매체는 (제한 없이 동적 또는 정적 RAM, ROM, 및/또는 플래시 RAM 을 포함할 수도 있는) 반도체 메모리 또는 강유전체, 오보닉, 중합성, 또는 위상-변화 메모리와 같은 저장 엘리먼트의 어레이; 또는 자기 또는 광학 디스크와 같은 디스크 매체일 수도 있다.
본 명세서에서, 다양한 기술을 설명하였다. 예를 들어, 디스플레이를 위해 메모리로부터 이미지를 판독하는데 이용된 대역폭의 양을 감소시키는 이미지 프로세싱 기술이 설명된다. 이미지 프로세싱 기술은 낮은 변화율 디스플레이 계층을 결합된 오버레이 계층으로 블렌딩하고 헤더를 포함하는 복수의 타일로서 메모리에 오버레이 계층을 저장하는 것을 포함한다. 오버레이 계층은 프로세서가 감소된 양의 프로세싱 리소스를 이용하여 메모리로부터 디스플레이 계층을 판독할 수 있도록 메모리에 저장될 수도 있다.
예를 들어, MDP 는 메모리로부터 오버레이 계층을 판독하고 높은 변화율에 따라 헤더에 기록된 프로세싱 정보에 기초하여 오버레이 계층의 복수의 타일을 선택적으로 프로세싱한다. MDP 는 또한 높은 변화율에 따라 비디오 디스플레이 계층을 판독 및 프로세싱한다. MDP 는 오버레이 계층의 각각의 투명하지 않은 타일을 높은 변화율 디스플레이 계층의 대응하는 타일과 블렌딩하여 디스플레이 디바이스 상의 디스플레이 이미지를 업데이트한다. 이러한 방식으로, 메모리로부터 MDP 로 디스플레이 계층을 판독하고 높은 변화율에 따라 디스플레이 이미지를 업데이트하는데 요구되는 대역폭의 양이 감소된다.
또한, 이미지 프로세싱 기술은 오버레이 모듈을 인에이블하여 낮은 변화율에 따라 낮은 변화율 디스플레이 계층에 기초하여 오버레이 계층을 업데이트한다. 오버레이 모듈은 오버레이 계층의 변하는 타일만을 업데이트할 수도 있다. 이러한 방식으로, 낮은 변화율에 따라 오버레이 모듈을 가지고 오버레이 모듈을 업데이트하는데 요구되는 대역폭의 양은 감소된다.
무선 통신 디바이스에서 디스플레이를 위한 이미지를 프로세싱하는 것을 주로 참조하여 설명하였지만, 이미지 프로세싱 기술은 통신을 지원하거나 지원하지 않을 수도 있는 디스플레이 디바이스와 같은 다른 디바이스 또는 유선 통신 디바이스에서 구현될 수도 있다. 이들 및 다른 실시형태는 다음의 청구범위의 범위 내에 있다.

Claims (51)

  1. 오버레이 계층을 형성하기 위해 2 개 이상의 디스플레이 계층을 결합시키는 단계;
    메모리에 기록된 상기 오버레이 계층에 대한 프로세싱 정보에 기초하여 상기 오버레이 계층을 선택적으로 프로세싱하는 단계;
    디스플레이 디바이스 상에의 표현을 위한 이미지를 형성하기 위해 상기 오버레이 계층을 비디오 계층과 결합시키는 단계;
    상기 비디오 계층의 변화율에 대응하는 제 1 변화율로 상기 이미지를 업데이트하는 단계; 및
    상기 제 1 변화율보다 더 낮은 제 2 변화율로 상기 오버레이 계층을 업데이트하는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  2. 제 1 항에 있어서,
    상기 이미지를 업데이트하는 단계는,
    상기 메모리로부터 상기 오버레이 계층을 판독하는 단계;
    상기 메모리에 기록된 상기 오버레이 계층에 대한 프로세싱 정보에 기초하여 상기 오버레이 계층을 선택적으로 프로세싱하는 단계; 및
    상기 제 1 변화율에 따라 상기 오버레이 계층을 상기 비디오 계층과 재결합시키는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  3. 제 1 항에 있어서,
    상기 오버레이 계층을 업데이트하는 단계는,
    상기 메모리로부터 상기 2 개 이상의 디스플레이 계층을 판독하는 단계; 및
    상기 제 2 변화율에 따라 상기 2 개 이상의 디스플레이 계층을 재결합시키는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  4. 제 1 항에 있어서,
    헤더를 포함하는 복수의 타일로서 메모리에 상기 오버레이 계층을 저장하는 단계; 및
    상기 타일 각각의 헤더에 상기 복수의 타일 각각에 대한 프로세싱 정보를 기록하는 단계를 더 포함하며,
    상기 오버레이 계층을 선택적으로 프로세싱하는 단계는 상기 복수의 타일의 상기 헤더에 기록된 상기 프로세싱 정보에 기초하여 상기 오버레이 계층의 상기 복수의 타일을 선택적으로 프로세싱하는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  5. 제 4 항에 있어서,
    상기 헤더에 프로세싱 정보를 기록하는 단계는,
    현재 타일이 투명한지 여부를 표시하는 현재 타일 상태, 상기 오버레이 계층에서의 투명한 다수의 인접 타일을 표시하는 인접 타일 상태, 상기 현재 타일에 대한 압축 유형, 및 상기 오버레이 계층의 다음 타일에 대한 버스트 길이 중 하나 이상을 상기 복수의 타일의 상기 헤더에 기록하는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  6. 제 4 항에 있어서,
    타일 단위로 상기 메모리로부터 상기 오버레이 계층을 판독하는 단계; 및
    상기 복수의 타일의 상기 헤더에 기록된 상기 프로세싱 정보를 판독하는 단계를 더 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  7. 제 4 항에 있어서,
    상기 복수의 타일을 선택적으로 프로세싱하는 단계는,
    상기 복수의 타일의 상기 헤더에 기록된 상기 프로세싱 정보에 기초하여 상기 오버레이 계층의 상기 복수의 타일의 적어도 일부분의 프로세싱을 스킵하는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  8. 제 4 항에 있어서,
    상기 복수의 타일을 선택적으로 프로세싱하는 단계는,
    현재 타일의 헤더에 기록된 현재 타일 상태에 기초하여 상기 오버레이 계층의 상기 현재 타일이 투명한지 여부를 결정하는 단계; 및
    상기 현재 타일이 투명하다고 결정되는 경우에 상기 현재 타일의 프로세싱을 스킵하는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  9. 제 8 항에 있어서,
    상기 복수의 타일을 선택적으로 프로세싱하는 단계는,
    상기 현재 타일의 헤더에 기록된 인접 타일 상태에 기초하여 상기 오버레이 계층의 상기 현재 타일에 대해 투명한 다수의 인접 타일을 결정하는 단계; 및
    상기 오버레이 계층의 상기 다수의 인접 타일의 프로세싱을 스킵하는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  10. 제 4 항에 있어서,
    상기 오버레이 계층을 저장하는 단계는,
    상기 타일의 각각에 대한 압축 유형에 따라 상기 오버레이 계층의 상기 복수의 타일의 적어도 일부분을 압축하는 단계; 및
    상기 타일 각각의 헤더에 상기 타일의 각각에 대한 압축 유형을 기록하는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  11. 제 10 항에 있어서,
    상기 복수의 타일의 적어도 일부분을 압축하는 단계는, 상기 복수의 타일에 대해 실행 길이(run-length) 인코딩을 수행하는 단계를 포함하고,
    상기 압축 유형은 픽셀 기반 압축, 컴포넌트 기반 압축을 포함하거나, 또는 어떠한 압축도 포함하지 않는, 디스플레이 데이터를 프로세싱하는 방법.
  12. 제 10 항에 있어서,
    상기 오버레이 계층을 선택적으로 프로세싱하는 단계는,
    현재 타일의 헤더에 기록된 상기 현재 타일에 대한 압축 유형을 판독하는 단계; 및
    상기 현재 타일에 대한 상기 압축 유형에 따라 상기 현재 타일을 압축해제하는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  13. 제 4 항에 있어서,
    상기 오버레이 계층을 저장하는 단계는, 상기 메모리에서 라인 스트라이드에 의해 분리되지 않는 연속적인 메모리 위치에 상기 복수의 타일의 각각의 픽셀 스트립을 저장하는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  14. 제 13 항에 있어서,
    상기 오버레이 계층을 저장하는 단계는, 상기 복수의 타일의 각각에 대한 제한되지 않은 픽셀 스트립 실행 길이로 상기 오버레이 계층의 상기 복수의 타일의 적어도 일부분에 대해 실행 길이 인코딩을 수행하는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  15. 제 4 항에 있어서,
    상기 복수의 타일을 선택적으로 프로세싱하는 단계는, 현재 타일의 헤더에서 상기 오버레이 계층의 다음 타일에 대한 버스트 길이를 판독하는 단계를 포함하고,
    상기 방법은, 상기 다음 타일에 대한 버스트 길이에 따라 상기 메모리로부터 상기 다음 타일을 판독하는 단계를 더 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  16. 제 4 항에 있어서,
    상기 오버레이 계층을 저장하는 단계는, 상기 메모리에, 고정 사이즈 헤더를 포함하는 고정 사이즈 기록에 있어서의 상기 복수의 타일의 각각을 저장하는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  17. 제 16 항에 있어서,
    상기 오버레이 계층을 업데이트 하는 단계는,
    상기 오버레이 계층의 상기 복수의 타일 중 어떤 것이 변하는 디스플레이 아이템을 포함하는지를 결정하는 단계;
    상기 고정 사이즈 기록에 기초하여 상기 메모리에 변하는 타일을 위치시키는 단계; 및
    상기 오버레이 계층의 상기 변하는 타일만을 업데이트하는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
  18. 프로그램가능 프로세서로 하여금,
    오버레이 계층을 형성하기 위해 2 개 이상의 디스플레이 계층을 결합시키게 하고;
    메모리에 기록된 상기 오버레이 계층에 대한 프로세싱 정보에 기초하여 상기 오버레이 계층을 선택적으로 프로세싱하게 하고;
    디스플레이 디바이스 상에의 표현을 위한 이미지를 형성하기 위해 상기 오버레이 계층을 비디오 계층과 결합시키게 하고;
    상기 비디오 계층의 변화율에 대응하는 제 1 변화율로 상기 이미지를 업데이트하게 하며; 및
    상기 제 1 변화율보다 더 낮은 제 2 변화율로 상기 오버레이 계층을 업데이트하게 하는
    제 1 명령들을 포함하는, 디스플레이 데이터를 프로세싱하는데 사용되는 컴퓨터-판독가능 매체.
  19. 제 18 항에 있어서,
    상기 제 1 명령들은 상기 프로그램가능 프로세서로 하여금,
    상기 메모리로부터 상기 오버레이 계층을 판독하게 하고;
    상기 메모리에 기록된 상기 오버레이 계층에 대한 상기 프로세싱 정보에 기초하여 상기 오버레이 계층을 선택적으로 프로세싱하게 하며; 및
    상기 제 1 변화율에 따라 상기 이미지를 업데이트하기 위해 상기 오버레이 계층을 상기 비디오 계층과 재결합시키게 하는, 디스플레이 데이터를 프로세싱하는데 사용되는 컴퓨터-판독가능 매체.
  20. 제 18 항에 있어서,
    상기 제 1 명령들은 상기 프로그램가능 프로세서로 하여금,
    상기 메모리로부터 상기 2 개 이상의 디스플레이 계층을 판독하게 하며; 및
    상기 제 2 변화율에 따라 상기 오버레이 계층을 업데이트하기 위해 상기 2 개 이상의 디스플레이 계층을 재결합시키게 하는, 디스플레이 데이터를 프로세싱하는데 사용되는 컴퓨터-판독가능 매체.
  21. 제 18 항에 있어서,
    상기 프로그램가능 프로세서로 하여금,
    헤더를 포함하는 복수의 타일로서 메모리에 상기 오버레이 계층을 저장하게 하며; 및
    상기 타일 각각의 헤더에 상기 복수의 타일의 각각에 대한 프로세싱 정보를 기록하게 하는
    제 2 명령들을 더 포함하고,
    상기 제 1 명령들은 상기 프로그램가능 프로세서로 하여금, 상기 복수의 타일의 상기 헤더에 기록된 상기 프로세싱 정보에 기초하여 상기 오버레이 계층의 상기 복수의 타일을 선택적으로 프로세싱하게 하는, 디스플레이 데이터를 프로세싱하는데 사용되는 컴퓨터-판독가능 매체.
  22. 제 21 항에 있어서,
    상기 프로그램가능 프로세서로 하여금,
    타일 단위로 상기 메모리로부터 상기 오버레이 계층을 판독하게 하며; 및
    상기 복수의 타일의 상기 헤더에 기록된 상기 프로세싱 정보를 판독하게 하는
    제 3 명령들을 더 포함하는, 디스플레이 데이터를 프로세싱하는데 사용되는 컴퓨터-판독가능 매체.
  23. 제 21 항에 있어서,
    상기 제 1 명령들은 상기 프로그램가능 프로세서로 하여금, 상기 복수의 타일의 상기 헤더에 기록된 상기 프로세싱 정보에 기초하여 상기 오버레이 계층의 상기 복수의 타일의 적어도 일부분의 프로세싱을 스킵하게 하는, 디스플레이 데이터를 프로세싱하는데 사용되는 컴퓨터-판독가능 매체.
  24. 제 21 항에 있어서,
    상기 제 1 명령들은 상기 프로그램가능 프로세서로 하여금,
    현재 타일의 헤더에 기록된 현재 타일 상태에 기초하여 상기 오버레이 계층의 상기 현재 타일이 투명한지 여부를 결정하게 하고;
    상기 현재 타일이 투명하다고 결정되는 경우에 상기 현재 타일의 프로세싱을 스킵하게 하고;
    상기 현재 타일의 헤더에 기록된 인접 타일 상태에 기초하여 상기 오버레이 계층의 상기 현재 타일에 대해 투명한 다수의 인접 타일을 결정하게 하며; 및
    상기 오버레이 계층의 상기 다수의 인접 타일의 프로세싱을 스킵하게 하는, 디스플레이 데이터를 프로세싱하는데 사용되는 컴퓨터-판독가능 매체.
  25. 제 21 항에 있어서,
    상기 제 2 명령들은 상기 프로그램가능 프로세서로 하여금,
    상기 타일의 각각에 대한 압축 유형에 따라 상기 오버레이 계층의 상기 복수의 타일의 적어도 일부분을 압축하게 하고; 및
    상기 타일 각각의 헤더에 상기 타일의 각각에 대한 압축 유형을 기록하게 하며,
    상기 제 1 명령들은 상기 프로그램가능 프로세서로 하여금,
    현재 타일의 헤더에 기록된 상기 현재 타일에 대한 압축 유형을 판독하게 하고; 및
    상기 현재 타일에 대한 압축 유형에 따라 상기 현재 타일을 압축해제하게 하는, 디스플레이 데이터를 프로세싱하는데 사용되는 컴퓨터-판독가능 매체.
  26. 제 21 항에 있어서,
    상기 제 2 명령들은 상기 프로그램가능 프로세서로 하여금,
    상기 메모리에서 라인 스트라이드에 의해 분리되지 않는 연속적인 메모리 위치에 상기 복수의 타일의 각각의 픽셀 스트립을 저장하게 하며; 및
    상기 복수의 타일의 각각에 대한 제한되지 않은 픽셀 스트립 실행 길이로 상기 오버레이 계층의 상기 복수의 타일의 적어도 일부분에 대해 실행 길이 인코딩을 수행하게 하는, 디스플레이 데이터를 프로세싱하는데 사용되는 컴퓨터-판독가능 매체.
  27. 제 21 항에 있어서,
    상기 제 1 명령들은 상기 프로그램가능 프로세서로 하여금, 현재 타일의 헤더에서 상기 오버레이 계층의 다음 타일에 대한 버스트 길이를 판독하게 하고;
    상기 컴퓨터-판독가능 매체는, 상기 프로그램가능 프로세서로 하여금, 상기 다음 타일에 대한 버스트 길이에 따라 상기 메모리로부터 상기 다음 타일을 판독하게 하는 제 4 명령들을 더 포함하는, 디스플레이 데이터를 프로세싱하는데 사용되는 컴퓨터-판독가능 매체.
  28. 제 21 항에 있어서,
    상기 프로그램가능 프로세서로 하여금 상기 오버레이 계층을 업데이트하게 하는 제 5 명령들을 더 포함하고,
    상기 제 5 명령들은 상기 프로그램가능 프로세서로 하여금,
    상기 메모리에, 고정 사이즈 헤더를 포함하는 고정 사이즈 기록에 있어서의 상기 복수의 타일의 각각을 저장하게 하고;
    상기 오버레이 계층의 상기 복수의 타일 중 어떤 것이 변하는 디스플레이 아이템을 포함하는지를 결정하게 하고;
    상기 고정 사이즈 기록에 기초하여 상기 메모리에 변하는 타일을 위치시키게 하며; 및
    상기 오버레이 계층의 상기 변하는 타일만을 업데이트하게 하는, 디스플레이 데이터를 프로세싱하는데 사용되는 컴퓨터-판독가능 매체.
  29. 오버레이 계층을 형성하기 위해 2 개 이상의 디스플레이 계층을 결합시키는 오버레이 모듈; 및
    메모리에 기록된 상기 오버레이 계층에 대한 프로세싱 정보에 기초하여 상기 오버레이 계층을 선택적으로 프로세싱하고, 디스플레이 디바이스 상에의 표현을 위한 이미지를 형성하기 위해 상기 오버레이 계층을 비디오 계층과 결합시키며, 그리고 상기 비디오 계층의 변화율에 대응하는 제 1 변화율로 상기 이미지를 업데이트하는 프로세서를 포함하며,
    상기 오버레이 모듈은 상기 제 1 변화율보다 더 낮은 제 2 변화율로 상기 오버레이 계층을 업데이트하는, 디스플레이 데이터를 프로세싱하는 시스템.
  30. 제 29 항에 있어서,
    상기 프로세서는, 상기 메모리로부터 상기 오버레이 계층을 판독하고, 상기 메모리에 기록된 상기 오버레이 계층에 대한 상기 프로세싱 정보에 기초하여 상기 오버레이 계층을 선택적으로 프로세싱하며, 그리고 상기 제 1 변화율에 따라 상기 이미지를 업데이트하기 위해 상기 오버레이 계층을 상기 비디오 계층과 재결합시키는, 디스플레이 데이터를 프로세싱하는 시스템.
  31. 제 29 항에 있어서,
    상기 오버레이 모듈은 상기 메모리로부터 상기 2 개 이상의 디스플레이 계층을 판독하고, 상기 제 2 변화율에 따라 상기 오버레이 계층을 업데이트하기 위해 상기 2 개 이상의 디스플레이 계층을 재결합시키는, 디스플레이 데이터를 프로세싱하는 시스템.
  32. 제 29 항에 있어서,
    상기 2 개 이상의 디스플레이 계층은, 비디오 제어 버튼 및 비디오 카운터를 포함하는 비디오 제어 계층, 신호 강도 표시자 및 시간 클록을 포함하는 시스템 상태 계층, 및 장식용 보더(decorative border)를 포함하는 보더 계층 중 2 개 이상을 포함하는, 디스플레이 데이터를 프로세싱하는 시스템.
  33. 제 29 항에 있어서,
    상기 2 개 이상의 디스플레이 계층은 느리게 변하는 디스플레이 계층 및 정적 디스플레이 계층을 포함하는, 디스플레이 데이터를 프로세싱하는 시스템.
  34. 제 29 항에 있어서,
    상기 시스템은 무선 통신 디바이스 (WCD) 내에 포함되는, 디스플레이 데이터를 프로세싱하는 시스템.
  35. 제 34 항에 있어서,
    상기 시스템은, 상기 WCD 내의 비디오 애플리케이션 컨트롤러 및 시스템 컨트롤러 중 적어도 하나로부터 상기 2 개 이상의 디스플레이 계층을 수신하는, 디스플레이 데이터를 프로세싱하는 시스템.
  36. 제 34 항에 있어서,
    상기 2 개 이상의 디스플레이 계층보다 높은 변화율을 갖는 디스플레이 계층은 비디오 계층을 포함하고,
    상기 시스템은 상기 WCD 내의 비디오 애플리케이션 컨트롤러로부터 상기 비디오 계층을 수신하는, 디스플레이 데이터를 프로세싱하는 시스템.
  37. 제 29 항에 있어서,
    상기 오버레이 모듈은, 헤더를 포함하는 복수의 타일로서 메모리에 상기 오버레이 계층을 저장하고, 상기 타일 각각의 헤더에 상기 복수의 타일의 각각에 대한 프로세싱 정보를 기록하며;
    상기 프로세서는 상기 복수의 타일의 상기 헤더에 기록된 상기 프로세싱 정보에 기초하여 상기 오버레이 계층의 상기 복수의 타일을 선택적으로 프로세싱하는, 디스플레이 데이터를 프로세싱하는 시스템.
  38. 제 37 항에 있어서,
    상기 오버레이 모듈은, 현재 타일이 투명한지 여부를 표시하는 현재 타일 상태, 상기 오버레이 계층에서의 투명한 다수의 인접 타일을 표시하는 인접 타일 상태, 상기 현재 타일의 압축 유형, 및 상기 오버레이 계층의 다음 타일에 대한 버스트 길이 중 하나 이상을 상기 복수의 타일의 상기 헤더에 기록하는, 디스플레이 데이터를 프로세싱하는 시스템.
  39. 제 37 항에 있어서,
    상기 프로세서는, 타일 단위로 상기 메모리로부터 상기 오버레이 계층을 판독하고, 상기 복수의 타일의 상기 헤더에 기록된 상기 프로세싱 정보를 판독하는, 디스플레이 데이터를 프로세싱하는 시스템.
  40. 제 37 항에 있어서,
    상기 프로세서는 상기 복수의 타일의 상기 헤더에 기록된 상기 프로세싱 정보에 기초하여 상기 오버레이 계층의 상기 복수의 타일의 적어도 일부분의 프로세싱을 스킵하는, 디스플레이 데이터를 프로세싱하는 시스템.
  41. 제 37 항에 있어서,
    상기 프로세서는, 현재 타일의 헤더에 기록된 현재 타일 상태에 기초하여 상기 오버레이 계층의 상기 현재 타일이 투명한지 여부를 결정하고, 상기 현재 타일이 투명하다고 결정되는 경우에 상기 현재 타일의 프로세싱을 스킵하는, 디스플레이 데이터를 프로세싱하는 시스템.
  42. 제 41 항에 있어서,
    상기 프로세서는, 상기 현재 타일의 헤더에 기록된 인접 타일 상태에 기초하여 상기 오버레이 계층의 상기 현재 타일에 대해 투명한 다수의 인접 타일을 결정하고, 상기 오버레이 계층의 상기 다수의 인접 타일의 프로세싱을 스킵하는, 디스플레이 데이터를 프로세싱하는 시스템.
  43. 제 37 항에 있어서,
    상기 오버레이 모듈은 상기 타일의 각각에 대한 압축 유형에 따라 상기 오버레이 계층의 상기 복수의 타일의 적어도 일부분을 압축하고, 상기 타일 각각의 헤더에 상기 타일의 각각에 대한 압축 유형을 기록하는, 디스플레이 데이터를 프로세싱하는 시스템.
  44. 제 43 항에 있어서,
    상기 오버레이 계층은 상기 복수의 타일의 일부분을 압축하기 위해 상기 복수의 타일에 대해 실행 길이 인코딩을 수행하고,
    상기 압축 유형은 픽셀 기반 압축, 컴포넌트 기반 압축을 포함하거나, 또는 어떠한 압축도 포함하지 않는, 디스플레이 데이터를 프로세싱하는 시스템.
  45. 제 43 항에 있어서,
    상기 프로세서는, 현재 타일의 헤더에 기록된 상기 현재 타일에 대한 압축 유형을 판독하고, 상기 현재 타일에 대한 상기 압축 유형에 따라 상기 현재 타일을 압축해제하는, 디스플레이 데이터를 프로세싱하는 시스템.
  46. 제 37 항에 있어서,
    상기 오버레이 모듈은 상기 메모리에서 라인 스트라이드에 의해 분리되지 않는 연속적인 메모리 위치에 상기 복수의 타일의 각각의 픽셀 스트립을 저장하는, 디스플레이 데이터를 프로세싱하는 시스템.
  47. 제 46 항에 있어서,
    상기 오버레이 모듈은, 상기 복수의 타일의 각각에 대한 제한되지 않은 픽셀 스트립 실행 길이로 상기 오버레이 계층의 상기 복수의 타일의 적어도 일부분에 대해 실행 길이 인코딩을 수행하는, 디스플레이 데이터를 프로세싱하는 시스템.
  48. 제 37 항에 있어서,
    상기 프로세서는, 현재 타일의 헤더에서 상기 오버레이 계층의 다음 타일에 대한 버스트 길이를 판독하고, 상기 다음 타일에 대한 버스트 길이에 따라 상기 메모리로부터 상기 다음 타일을 판독하는, 디스플레이 데이터를 프로세싱하는 시스템.
  49. 제 37 항에 있어서,
    상기 오버레이 모듈은, 상기 메모리에, 고정 사이즈 헤더를 포함하는 고정 사이즈 기록에 있어서의 상기 복수의 타일의 각각을 저장하는, 디스플레이 데이터를 프로세싱하는 시스템.
  50. 제 49 항에 있어서,
    상기 오버레이 모듈은, 상기 오버레이 계층의 상기 복수의 타일 중 어떤 것이 변하는 디스플레이 아이템을 포함하는지를 결정하고, 상기 고정 사이즈 기록에 기초하여 상기 메모리에 변하는 타일을 위치시키며, 상기 오버레이 계층의 상기 변하는 타일만을 업데이트하는, 디스플레이 데이터를 프로세싱하는 시스템.
  51. 오버레이 계층을 형성하기 위해 2 개 이상의 디스플레이 계층을 결합시키는 단계;
    헤더를 포함하는 복수의 타일로서 메모리에 상기 오버레이 계층을 저장하는 단계;
    상기 타일 각각의 헤더에 상기 복수의 타일의 각각에 대한 프로세싱 정보를 기록하는 단계;
    상기 복수의 타일의 상기 헤더에 기록된 상기 프로세싱 정보에 기초하여 상기 오버레이 계층의 상기 복수의 타일을 선택적으로 프로세싱하는 단계;
    디스플레이 디바이스 상에의 표현을 위한 이미지를 형성하기 위해 상기 오버레이 계층을 비디오 계층과 결합시키는 단계;
    상기 비디오 계층의 변화율에 대응하는 제 1 변화율로 상기 이미지를 업데이트하는 단계로서, 상기 메모리로부터 상기 오버레이 계층을 판독하는 단계, 상기 복수의 타일의 상기 헤더에 기록된 상기 프로세싱 정보에 기초하여 상기 오버레이 계층의 상기 복수의 타일을 선택적으로 프로세싱하는 단계, 및 상기 제 1 변화율에 따라 상기 오버레이 계층을 상기 비디오 계층과 재결합시키는 단계를 포함하는, 상기 이미지를 업데이트하는 단계; 및
    상기 제 1 변화율보다 더 낮은 제 2 변화율로 상기 오버레이 계층을 업데이트하는 단계로서, 상기 메모리로부터 상기 2 개 이상의 디스플레이 계층을 판독하는 단계 및 상기 제 2 변화율에 따라 상기 2 개 이상의 디스플레이 계층을 재결합시키는 단계를 포함하는, 상기 오버레이 계층을 업데이트하는 단계를 포함하는, 디스플레이 데이터를 프로세싱하는 방법.
KR1020087032132A 2006-06-08 2007-05-23 다중 디스플레이 계층의 블렌딩 KR101007172B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/450,621 US8018472B2 (en) 2006-06-08 2006-06-08 Blending multiple display layers
US11/450,621 2006-06-08

Publications (2)

Publication Number Publication Date
KR20090018985A KR20090018985A (ko) 2009-02-24
KR101007172B1 true KR101007172B1 (ko) 2011-01-12

Family

ID=38821443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087032132A KR101007172B1 (ko) 2006-06-08 2007-05-23 다중 디스플레이 계층의 블렌딩

Country Status (6)

Country Link
US (1) US8018472B2 (ko)
EP (1) EP2024963A2 (ko)
JP (1) JP5290162B2 (ko)
KR (1) KR101007172B1 (ko)
CN (1) CN101460992B (ko)
WO (1) WO2007146570A2 (ko)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531521B2 (en) * 2006-10-06 2013-09-10 Sightlogix, Inc. Methods and apparatus related to improved surveillance using a smart camera
JP2008306512A (ja) * 2007-06-08 2008-12-18 Nec Corp 情報提供システム
US8884983B2 (en) * 2008-06-30 2014-11-11 Microsoft Corporation Time-synchronized graphics composition in a 2.5-dimensional user interface environment
US8285223B2 (en) * 2008-12-18 2012-10-09 Sony Corporation Wireless link status presentation for wireless displays
US9998697B2 (en) 2009-03-02 2018-06-12 Flir Systems, Inc. Systems and methods for monitoring vehicle occupants
USD765081S1 (en) 2012-05-25 2016-08-30 Flir Systems, Inc. Mobile communications device attachment with camera
US9986175B2 (en) 2009-03-02 2018-05-29 Flir Systems, Inc. Device attachment with infrared imaging sensor
US9235876B2 (en) 2009-03-02 2016-01-12 Flir Systems, Inc. Row and column noise reduction in thermal images
US10757308B2 (en) 2009-03-02 2020-08-25 Flir Systems, Inc. Techniques for device attachment with dual band imaging sensor
US9451183B2 (en) 2009-03-02 2016-09-20 Flir Systems, Inc. Time spaced infrared image enhancement
US9756264B2 (en) 2009-03-02 2017-09-05 Flir Systems, Inc. Anomalous pixel detection
US9473681B2 (en) 2011-06-10 2016-10-18 Flir Systems, Inc. Infrared camera system housing with metalized surface
US9635285B2 (en) 2009-03-02 2017-04-25 Flir Systems, Inc. Infrared imaging enhancement with fusion
US10244190B2 (en) 2009-03-02 2019-03-26 Flir Systems, Inc. Compact multi-spectrum imaging with fusion
US9948872B2 (en) 2009-03-02 2018-04-17 Flir Systems, Inc. Monitor and control systems and methods for occupant safety and energy efficiency of structures
US9208542B2 (en) 2009-03-02 2015-12-08 Flir Systems, Inc. Pixel-wise noise reduction in thermal images
US9517679B2 (en) 2009-03-02 2016-12-13 Flir Systems, Inc. Systems and methods for monitoring vehicle occupants
US9843742B2 (en) 2009-03-02 2017-12-12 Flir Systems, Inc. Thermal image frame capture using de-aligned sensor array
US9674458B2 (en) 2009-06-03 2017-06-06 Flir Systems, Inc. Smart surveillance camera systems and methods
CN101527134B (zh) * 2009-04-03 2011-05-04 华为技术有限公司 一种显示方法、显示控制器及显示终端
US9756262B2 (en) 2009-06-03 2017-09-05 Flir Systems, Inc. Systems and methods for monitoring power systems
US9292909B2 (en) 2009-06-03 2016-03-22 Flir Systems, Inc. Selective image correction for infrared imaging devices
US9819880B2 (en) 2009-06-03 2017-11-14 Flir Systems, Inc. Systems and methods of suppressing sky regions in images
US10091439B2 (en) 2009-06-03 2018-10-02 Flir Systems, Inc. Imager with array of multiple infrared imaging modules
US9716843B2 (en) 2009-06-03 2017-07-25 Flir Systems, Inc. Measurement device for electrical installations and related methods
US9843743B2 (en) 2009-06-03 2017-12-12 Flir Systems, Inc. Infant monitoring systems and methods using thermal imaging
US9848134B2 (en) 2010-04-23 2017-12-19 Flir Systems, Inc. Infrared imager with integrated metal layers
US9207708B2 (en) 2010-04-23 2015-12-08 Flir Systems, Inc. Abnormal clock rate detection in imaging sensor arrays
US9706138B2 (en) 2010-04-23 2017-07-11 Flir Systems, Inc. Hybrid infrared sensor array having heterogeneous infrared sensors
JP5507681B2 (ja) * 2010-06-03 2014-05-28 パナソニック株式会社 表示制御装置、表示制御方法、表示制御プログラムおよび集積回路
JP5740149B2 (ja) * 2010-12-22 2015-06-24 クラリオン株式会社 表示制御装置、表示レイヤ合成プログラム
US9143703B2 (en) 2011-06-10 2015-09-22 Flir Systems, Inc. Infrared camera calibration techniques
CA2838992C (en) 2011-06-10 2018-05-01 Flir Systems, Inc. Non-uniformity correction techniques for infrared imaging devices
US9706137B2 (en) 2011-06-10 2017-07-11 Flir Systems, Inc. Electrical cabinet infrared monitor
US9509924B2 (en) 2011-06-10 2016-11-29 Flir Systems, Inc. Wearable apparatus with integrated infrared imaging module
US10079982B2 (en) 2011-06-10 2018-09-18 Flir Systems, Inc. Determination of an absolute radiometric value using blocked infrared sensors
US10051210B2 (en) 2011-06-10 2018-08-14 Flir Systems, Inc. Infrared detector array with selectable pixel binning systems and methods
EP2719166B1 (en) 2011-06-10 2018-03-28 Flir Systems, Inc. Line based image processing and flexible memory system
US9235023B2 (en) 2011-06-10 2016-01-12 Flir Systems, Inc. Variable lens sleeve spacer
US10841508B2 (en) 2011-06-10 2020-11-17 Flir Systems, Inc. Electrical cabinet infrared monitor systems and methods
US9900526B2 (en) 2011-06-10 2018-02-20 Flir Systems, Inc. Techniques to compensate for calibration drifts in infrared imaging devices
CN103748867B (zh) 2011-06-10 2019-01-18 菲力尔系统公司 低功耗和小形状因子红外成像
US10389953B2 (en) 2011-06-10 2019-08-20 Flir Systems, Inc. Infrared imaging device having a shutter
US10169666B2 (en) 2011-06-10 2019-01-01 Flir Systems, Inc. Image-assisted remote control vehicle systems and methods
US9058653B1 (en) 2011-06-10 2015-06-16 Flir Systems, Inc. Alignment of visible light sources based on thermal images
US9961277B2 (en) 2011-06-10 2018-05-01 Flir Systems, Inc. Infrared focal plane array heat spreaders
US9811884B2 (en) 2012-07-16 2017-11-07 Flir Systems, Inc. Methods and systems for suppressing atmospheric turbulence in images
KR101412419B1 (ko) * 2012-08-20 2014-06-25 주식회사 팬택 개선된 사용자 인터페이스 기능을 갖는 이동통신 단말과 사용자 인터페이스 제공 방법
US9754560B2 (en) * 2012-08-20 2017-09-05 Open Invention Network, Llc Pooling and tiling data images from memory to draw windows on a display device
KR102007749B1 (ko) * 2012-08-29 2019-08-06 삼성전자주식회사 단말에서의 화면 녹화 방법 및 장치와 그 방법에 대한 프로그램 소스를 저장한 기록 매체
CN103247068B (zh) * 2013-04-03 2016-03-30 上海晨思电子科技有限公司 一种渲染方法和装置
US9716737B2 (en) * 2013-05-08 2017-07-25 Qualcomm Incorporated Video streaming in a wireless communication system
CN103487795B (zh) * 2013-09-29 2015-12-02 惠州市德赛西威汽车电子股份有限公司 一种泊车辅助用倒车雷达显示方法及其系统
US9973692B2 (en) 2013-10-03 2018-05-15 Flir Systems, Inc. Situational awareness by compressed display of panoramic views
US10270818B1 (en) * 2013-11-08 2019-04-23 Google Llc Inline resharing
US11297264B2 (en) 2014-01-05 2022-04-05 Teledyne Fur, Llc Device attachment with dual band imaging sensor
US9632832B2 (en) 2014-02-27 2017-04-25 Empire Technology Development Llc Thread and data assignment in multi-core processors based on cache miss data
US10638194B2 (en) * 2014-05-06 2020-04-28 At&T Intellectual Property I, L.P. Embedding interactive objects into a video session
CN104267889B (zh) * 2014-09-15 2019-03-29 联想(北京)有限公司 一种控制方法和电子设备
KR102396288B1 (ko) * 2014-10-27 2022-05-10 삼성디스플레이 주식회사 유기 발광 표시 장치
US10074154B2 (en) * 2014-12-12 2018-09-11 Nxp Usa, Inc. Display controller and a method thereof
WO2016118848A1 (en) * 2015-01-22 2016-07-28 Clearstream. Tv, Inc. Video advertising system
US20170039676A1 (en) * 2015-05-05 2017-02-09 Mediatek Inc. Graphics system and associated method for generating dirtiness information in image having multiple frames
US20160328871A1 (en) * 2015-05-05 2016-11-10 Mediatek Inc. Graphics system and associated method for displaying blended image having overlay image layers
US20170024916A1 (en) * 2015-07-21 2017-01-26 Microsoft Technology Licensing, Llc Media composition using aggregate overlay layers
US10621690B2 (en) * 2015-09-17 2020-04-14 Qualcomm Incorporated Storing bandwidth-compressed graphics data
US10885603B2 (en) * 2015-12-25 2021-01-05 Intel Corporation Alpha blending and display update bandwidth saving during render and display operations
US9858697B2 (en) * 2016-01-07 2018-01-02 Livio, Inc. Methods and systems for communicating a video image
US10643296B2 (en) 2016-01-12 2020-05-05 Qualcomm Incorporated Systems and methods for rendering multiple levels of detail
US10643381B2 (en) 2016-01-12 2020-05-05 Qualcomm Incorporated Systems and methods for rendering multiple levels of detail
CN107316270A (zh) * 2016-04-25 2017-11-03 联发科技股份有限公司 为由多个帧组成的图像数据生成脏信息的方法及图形系统
WO2017187508A1 (ja) * 2016-04-26 2017-11-02 オリンパス株式会社 表示処理装置および撮像装置
TWI618029B (zh) * 2016-07-26 2018-03-11 聯發科技股份有限公司 圖形處理裝置
JP6784115B2 (ja) * 2016-09-23 2020-11-11 コニカミノルタ株式会社 超音波診断装置及びプログラム
US10547846B2 (en) * 2017-04-17 2020-01-28 Intel Corporation Encoding 3D rendered images by tagging objects
JP2019014450A (ja) * 2017-07-10 2019-01-31 トヨタ自動車株式会社 車両用表示装置
WO2019021484A1 (ja) * 2017-07-28 2019-01-31 オリンパス株式会社 表示処理装置および撮像装置
CN108810602B (zh) * 2018-03-30 2020-09-04 武汉斗鱼网络科技有限公司 一种用于显示直播间信息的方法、装置及计算机设备
CN110363831B (zh) * 2019-07-17 2023-04-07 Oppo广东移动通信有限公司 图层合成方法、装置、电子设备及存储介质
CN110377263B (zh) * 2019-07-17 2021-08-17 Oppo广东移动通信有限公司 图像合成方法、装置、电子设备及存储介质
US11151965B2 (en) * 2019-08-22 2021-10-19 Qualcomm Incorporated Methods and apparatus for refreshing multiple displays

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1164571A1 (en) * 1999-11-29 2001-12-19 Seiko Epson Corporation Driver with built-in ram, display unit with the driver, and electronic device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208335B1 (en) * 1997-01-13 2001-03-27 Diva Systems Corporation Method and apparatus for providing a menu structure for an interactive information distribution system
US7117440B2 (en) * 1997-12-03 2006-10-03 Sedna Patent Services, Llc Method and apparatus for providing a menu structure for an interactive information distribution system
US6754905B2 (en) * 1998-07-23 2004-06-22 Diva Systems Corporation Data structure and methods for providing an interactive program guide
US6904610B1 (en) * 1999-04-15 2005-06-07 Sedna Patent Services, Llc Server-centric customized interactive program guide in an interactive television environment
US6724403B1 (en) 1999-10-29 2004-04-20 Surfcast, Inc. System and method for simultaneous display of multiple information sources
WO2001045426A1 (en) 1999-12-14 2001-06-21 Broadcom Corporation Video, audio and graphics decode, composite and display system
JP2001285749A (ja) * 2000-01-24 2001-10-12 Matsushita Electric Ind Co Ltd 画像合成装置、記録媒体及びプログラム
US7039241B1 (en) * 2000-08-11 2006-05-02 Ati Technologies, Inc. Method and apparatus for compression and decompression of color data
US6714218B1 (en) * 2000-09-05 2004-03-30 Intel Corporation Scaling images
US7035459B2 (en) * 2001-05-14 2006-04-25 Nikon Corporation Image compression apparatus and image compression program
TWI273539B (en) * 2001-11-29 2007-02-11 Semiconductor Energy Lab Display device and display system using the same
US7428338B2 (en) * 2002-01-10 2008-09-23 Ricoh Co., Ltd. Header-based processing of images compressed using multi-scale transforms
JP2003233809A (ja) * 2002-02-07 2003-08-22 Matsushita Electric Ind Co Ltd 画像合成装置および画像合成方法
TWI299485B (en) * 2002-08-13 2008-08-01 Tpo Displays Corp Display Control device And Display Control Method
US6911984B2 (en) * 2003-03-12 2005-06-28 Nvidia Corporation Desktop compositor using copy-on-write semantics
US8063916B2 (en) * 2003-10-22 2011-11-22 Broadcom Corporation Graphics layer reduction for video composition
US7868890B2 (en) 2004-02-24 2011-01-11 Qualcomm Incorporated Display processor for a wireless device
TWI281827B (en) 2004-03-23 2007-05-21 Via Tech Inc Method of image display with real time compression
CN1700299A (zh) * 2004-05-17 2005-11-23 松下电器产业株式会社 图像合成输出装置、方法、程序和记录媒体及其显示装置和移动通信器械
US20060044328A1 (en) 2004-08-26 2006-03-02 Rai Barinder S Overlay control circuit and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1164571A1 (en) * 1999-11-29 2001-12-19 Seiko Epson Corporation Driver with built-in ram, display unit with the driver, and electronic device

Also Published As

Publication number Publication date
WO2007146570A2 (en) 2007-12-21
JP5290162B2 (ja) 2013-09-18
CN101460992A (zh) 2009-06-17
US8018472B2 (en) 2011-09-13
US20070285439A1 (en) 2007-12-13
KR20090018985A (ko) 2009-02-24
EP2024963A2 (en) 2009-02-18
JP2009540371A (ja) 2009-11-19
CN101460992B (zh) 2011-10-05
WO2007146570A3 (en) 2008-04-10

Similar Documents

Publication Publication Date Title
KR101007172B1 (ko) 다중 디스플레이 계층의 블렌딩
CN1172553C (zh) 在一移动终端中的屏幕显示装置和使用该屏幕显示装置的方法
US20050184993A1 (en) Display processor for a wireless device
US7868898B2 (en) Methods and apparatus for efficiently accessing reduced color-resolution image data
US20060227104A1 (en) Rotation display apparatus using two display buffers in mobile phone and method thereof
US8269786B2 (en) Method for reading and writing image data in memory
US10446071B2 (en) Device and method of using slice update map
KR102619668B1 (ko) 슬라이스 업데이트 맵을 이용하는 장치 및 방법
US20070046792A1 (en) Image compositing
US20200267386A1 (en) Image compression method and image processing system
US20080090610A1 (en) Portable electronic device
US20060098031A1 (en) System and method for effectively performing image rotation procedures in a compressed domain
US7389004B2 (en) Image processing apparatus
US20050068336A1 (en) Image overlay apparatus and method for operating the same
US7505073B2 (en) Apparatus and method for displaying a video on a portion of a display without requiring a display buffer
US20030160748A1 (en) Display control circuit, semiconductor device, and portable device
US8064709B2 (en) Method and apparatus for buffering output pixel data of a joint photographic experts group image
WO2004043056A1 (ja) 画像変換装置及び画像変換方法並びに記録媒体
US20040213467A1 (en) Image processing apparatus
US20050185852A1 (en) Method and apparatus to generate complex borders
US20070171231A1 (en) Image display controlling device and image display controlling method
US20040183948A1 (en) Real time smart image scaling for video input
EP1209907A1 (en) Display device
US20060209080A1 (en) Memory management for mobile terminals with limited amounts of graphics memory
JP2003087790A (ja) 画像データの圧縮方法、および画像データ出力装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee