KR100992720B1 - Via-hole filling method of PCB - Google Patents

Via-hole filling method of PCB Download PDF

Info

Publication number
KR100992720B1
KR100992720B1 KR1020030050873A KR20030050873A KR100992720B1 KR 100992720 B1 KR100992720 B1 KR 100992720B1 KR 1020030050873 A KR1020030050873 A KR 1020030050873A KR 20030050873 A KR20030050873 A KR 20030050873A KR 100992720 B1 KR100992720 B1 KR 100992720B1
Authority
KR
South Korea
Prior art keywords
layer
hole
circuit pattern
forming
filling
Prior art date
Application number
KR1020030050873A
Other languages
Korean (ko)
Other versions
KR20050011836A (en
Inventor
이성규
이광태
남상혁
윤성호
명복식
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020030050873A priority Critical patent/KR100992720B1/en
Publication of KR20050011836A publication Critical patent/KR20050011836A/en
Application granted granted Critical
Publication of KR100992720B1 publication Critical patent/KR100992720B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판의 통홀 충진방법에 관한 것이다. 본 발명은 절연층(31)의 양측 표면에 통홀(37)을 통해 전기적으로 연결된 회로패턴(33)을 형성하는 단계와, 상기 회로패턴(33)이 형성된 절연층(31)의 회로패턴(33)과 통홀(37)을 포함하는 일면을 덮는 보호층(40)을 형성하는 단계와, 상기 보호층(40)을 선택적으로 제거하여 회로패턴(33)을 선택적으로 노출시키고 상기 통홀(37)에 충진층(45)을 형성하는 단계와, 상기 통홀(37)에 구비된 충진층(45)상에 소정의 두께로 덧씌움층(47)을 형성하는 단계를 포함하여 구성된다. 이와 같은 구성을 가지는 본 발명에 의하면 인쇄회로기판(30)의 통홀(37)이 보다 확실하게 충진되어 이후의 반도체소자 실장이나 몰딩공정에서 불량발생이 줄어드는 이점이 있다.
The present invention relates to a through-hole filling method of a printed circuit board. The present invention provides a method of forming a circuit pattern 33 electrically connected to both surfaces of an insulating layer 31 through a through hole 37, and a circuit pattern 33 of the insulating layer 31 on which the circuit pattern 33 is formed. And forming a protective layer 40 covering one surface including the through hole 37 and selectively removing the protective layer 40 to selectively expose the circuit pattern 33 to the through hole 37. Forming the filling layer 45, and forming the overcoat layer 47 to a predetermined thickness on the filling layer 45 provided in the through hole 37. According to the present invention having such a configuration, the through hole 37 of the printed circuit board 30 is more reliably filled, thereby reducing the occurrence of defects in the subsequent semiconductor device mounting or molding process.

인쇄회로기판, 통홀, 충진Printed Circuit Boards, Holes, Filling

Description

인쇄회로기판의 통홀 충진방법{Via-hole filling method of PCB}Via-hole filling method of PCB

도 1a는 일반적인 메모리카드의 내부 구성을 보인 단면도.1A is a cross-sectional view showing an internal configuration of a general memory card.

도 1b는 일반적인 메모리카드의 외관 구성을 보인 배면도.Figure 1b is a rear view showing the appearance configuration of a typical memory card.

도 2는 종래 기술에 의한 인쇄회로기판의 통홀 충진방법을 순차적으로 보인 작업순서도.Figure 2 is a flow chart showing a sequentially through-hole filling method of a printed circuit board according to the prior art.

도 3은 종래 기술에 의한 인쇄회로기판의 통홀 충진방법의 문제점을 보인 단면도.Figure 3 is a cross-sectional view showing a problem of the through-hole filling method of a conventional printed circuit board.

도 4는 본 발명에 의한 인쇄회로기판의 통홀 충진방법의 바람직한 실시예를 순차적으로 보인 작업순서도.4 is a flowchart showing a preferred embodiment of the through-hole filling method of a printed circuit board according to the present invention sequentially.

도 5는 본 발명에 의한 인쇄회로기판의 통홀 충진방법의 다른 실시예를 순차적으로 보인 작업순서도.5 is a flowchart showing another embodiment of the through-hole filling method of a printed circuit board according to the present invention sequentially.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

30,130: 인쇄회로기판 31,131: 절연층30,130: printed circuit board 31,131: insulating layer

33,133: 회로패턴 35,135: 연결패드33,133: circuit pattern 35,135: connection pad

37,137: 통홀 40,140: 보호층37,137: through hole 40,140: protective layer

45,145: 충진층 47: 덧씌움층45,145: Filling layer 47: Overlay layer

50,150: 도금층50,150: plating layer

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 더욱 상세하게는 인쇄회로기판의 상면과 하면을 전기적으로 연결시키는 통홀 내부를 충진시키는 방법에 관한 것이다.The present invention relates to a method for manufacturing a printed circuit board, and more particularly, to a method for filling an inside of a through hole for electrically connecting a top surface and a bottom surface of a printed circuit board.

다양한 종류의 전자기기가 사용되면서 데이터를 저장하고 이동시킬 수 있는 다양한 형태의 저장매체가 제시되어 있다. 메모리카드도 그 중에 하나로서 디지털카메라, 캠코더 등에서 사용될 수 있다. 도 1에는 일반적인 메모리카드의 일종인 스마트 미디어카드(Smart Media Card) 또는 멀티 미디어카드(Multi Media Card)의 내부 및 배면 구성이 도시되어 있다.As various types of electronic devices are used, various types of storage media for storing and moving data have been proposed. Memory cards can also be used in digital cameras, camcorders and the like as one of them. FIG. 1 illustrates the internal and rear configurations of a smart media card or a multi media card, which is a type of a general memory card.

도면에 도시된 바에 따르면, 메모리카드(C)는 인쇄회로기판(1) 상에 반도체소자(13)를 실장하고 상기 반도체소자를 몰딩컴파운드로 몰딩하여 만들어진다.As shown in the drawing, the memory card C is formed by mounting a semiconductor element 13 on a printed circuit board 1 and molding the semiconductor element with a molding compound.

이에 사용되는 인쇄회로기판(1)은 절연층(3)의 표면에 회로패턴(5)이 형성된다. 상기 회로패턴(5)상에는 솔더리지스트(6)가 도포되어 보호층을 형성한다. 상기 회로패턴(5)중 일부는 외부와의 전기적 연결을 위한 연결패드(7)가 된다. 상기 연결패드(7)는 도 1b에 잘 도시된 바와 같이, 인쇄회로기판(1)의 하면 일부에 형성되고 메모리카드의 일측을 통해 전체가 노출되어 메모리카드가 사용되는 제품과의 전기적 연결을 수행한다.In the printed circuit board 1 used therein, a circuit pattern 5 is formed on the surface of the insulating layer 3. The solder resist 6 is coated on the circuit pattern 5 to form a protective layer. Some of the circuit patterns 5 become connection pads 7 for electrical connection with the outside. As shown in FIG. 1B, the connection pad 7 is formed on a portion of the bottom surface of the printed circuit board 1 and is exposed to the whole through one side of the memory card to perform electrical connection with the product in which the memory card is used. do.

인쇄회로기판(1)의 상면과 하면 사이의 전기적 연결은 통홀(9)을 통해 이루 어진다. 상기 통홀(9)의 내부에도 회로패턴(5)이 형성되고, 상기 솔더리지스트(6)가 충진된다.Electrical connection between the upper and lower surfaces of the printed circuit board 1 is made through the through hole (9). A circuit pattern 5 is also formed in the barrel hole 9 and the solder resist 6 is filled.

이와 같은 구성을 가지는 인쇄회로기판(1)의 상면에는 반도체소자(13)가 본드(11)로 부착되어 실장된다. 상기 반도체소자(13)는 상기 인쇄회로기판(1)의 회로패턴(5)과 와이어(15)를 통해 전기적으로 연결된다. 그리고, 상기 반도체소자(13)와 와이어(15)는 몰딩컴파운드에 의해 몰딩되어 외부환경으로 부터 보호된다. 도면부호 17은 몰딩컴파운드로 형성된 몰딩부이다.The semiconductor element 13 is attached to the upper surface of the printed circuit board 1 having such a configuration as a bond 11 and mounted. The semiconductor device 13 is electrically connected to the circuit pattern 5 of the printed circuit board 1 through a wire 15. In addition, the semiconductor device 13 and the wire 15 are molded by a molding compound and protected from an external environment. Reference numeral 17 is a molding part formed of a molding compound.

한편, 인쇄회로기판(1)의 통홀(9)을 충진하는 공정이 도 2에 도시되어 있는데, 이를 간단하게 설명한다. 먼저 도 2a에 도시된 바와 같이, 절연층(3)의 상면과 하면에 회로패턴(5)이 형성되어 있고, 상면과 하면의 회로패턴(5)은 통홀(9)을 통해 전기적으로 연결된다. 인쇄회로기판(1)의 하면에는 연결패드(7)가 형성된다. 상기 연결패드(7)는 하면에 형성된 회로패턴(5) 자체이다.Meanwhile, a process of filling the barrel hole 9 of the printed circuit board 1 is illustrated in FIG. 2, which will be briefly described. First, as shown in FIG. 2A, circuit patterns 5 are formed on the top and bottom surfaces of the insulating layer 3, and the circuit patterns 5 on the top and bottom surfaces are electrically connected through the through holes 9. The connection pad 7 is formed on the bottom surface of the printed circuit board 1. The connection pad 7 is a circuit pattern 5 itself formed on the bottom surface.

상기와 같은 구성의 인쇄회로기판(1)의 상면에만 솔더레지스트(6)를 도포한다. 상기 솔더레지스트(6)는 회로패턴(5)을 보호하고 외부와 절연시킨다. 상기 솔더레지스트(6)는 상기 통홀(9)에도 충진된다. 이와 같은 상태가 도 2b에 도시되어 있다.The solder resist 6 is applied only to the upper surface of the printed circuit board 1 having the above configuration. The solder resist 6 protects and insulates the circuit pattern 5 from the outside. The solder resist 6 is also filled in the through hole 9. This state is shown in FIG. 2B.

다음으로는 도 2c에 도시된 바와 같이, 솔더레지스트(6)의 필요부분에 노광을 수행한다. 이때 통홀(9) 상부의 솔더레지스트(6)는 노광되어지지만 내부의 솔더레지스트(6)는 노광되어지지 않게 된다. 노광후에는 현상과정을 통해 노광되지 않은 부분의 솔더레지스트(6)를 제거한다. 이때 제거된 부분의 회로패턴(5)은 노출되 어 상기 반도체소자(13)와의 전기적 연결을 위한 부분이 된다.Next, as shown in FIG. 2C, exposure is performed to the required portion of the solder resist 6. At this time, the solder resist 6 of the upper portion of the barrel hole 9 is exposed, but the solder resist 6 therein is not exposed. After the exposure, the solder resist 6 of the unexposed portion is removed through a developing process. In this case, the circuit pattern 5 of the removed portion is exposed to become a portion for electrical connection with the semiconductor device 13.

한편, 상기와 같이 노광과 현상과정을 통해 선택적으로 솔더레지스트(6)를 제거한 후에는 솔더레지스트(6)를 경화시킨다. 이와 같은 상태가 도 2d에 도시되어 있다.Meanwhile, after the solder resist 6 is selectively removed through the exposure and development processes as described above, the solder resist 6 is cured. This state is shown in FIG. 2D.

그러나 상기한 바와 같은 종래 기술에서는 다음과 같은 문제점이 있다.However, the above-described conventional techniques have the following problems.

도 2d에 잘 도시된 바와 같이, 종래 기술에서는 상기 통홀(9)에 해당되는 부분의 솔더레지스트(6)가 통홀(9) 내부 측으로 밀려지며 경화되어 두께가 상대적으로 얇고, 통홀(9) 내부는 빈 공간으로 되어 반도체소자(13)의 실장이나 패키징과정에서 압력에 의해 터지게 되는 문제점이 있다. 도 3에는 본드(11)가 통홀(9)에 해당되는 솔더레지스트(6)부분을 뚫고 나간 상태가 도시되어 있다. 이와 같은 경우 심하면 상기 본드(11)가 인쇄회로기판(1)의 반대면으로 흘러 불량이 발생할 수 있게 된다.As shown in FIG. 2D, in the prior art, the solder resist 6 of the portion corresponding to the tonghol 9 is pushed and cured to the inside of the tonghol 9 so that the thickness is relatively thin, and the inside of the tonghol 9 There is a problem that the empty space is burst by the pressure during the mounting or packaging process of the semiconductor device (13). 3 illustrates a state in which the bond 11 penetrates through the portion of the solder resist 6 corresponding to the barrel hole 9. In such a case, the bond 11 may flow to the opposite surface of the printed circuit board 1 so that a defect may occur.

따라서, 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 인쇄회로기판의 통홀의 충진 및 통홀의 절연을 확실하게 하는 것이다.Accordingly, an object of the present invention is to solve the problems of the prior art as described above, and to ensure filling of the through-holes and insulation of the through-holes of a printed circuit board.

상기한 바와 같은 목적은 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 절연층의 양측 표면에 통홀을 통해 전기적으로 연결된 회로패턴을 형성하는 단계와, 상기 회로패턴이 형성된 절연층의 회로패턴과 통홀을 포함하는 일면을 덮는 보호층을 형성하는 단계와, 상기 보호층을 선택적으로 제거하여 회로패턴을 선택적으로 노출시키고 상기 통홀에 충진층을 형성하는 단계와, 상기 통홀에 구비된 충진층상에 소정의 두께로 덧씌움층을 형성하는 단계를 포함하여 구성된다.According to a feature of the present invention for achieving the above object, the present invention comprises the steps of forming a circuit pattern electrically connected to both surfaces of the insulating layer through the through hole, and the circuit pattern of the insulating layer formed with the circuit pattern Forming a protective layer covering one surface including a through hole, selectively removing the protective layer to selectively expose a circuit pattern, and forming a filling layer in the through hole; And forming an overlay layer with a thickness of.

상기 덧씌움층을 형성한 후에 이를 경화하는 단계를 더 포함하여 구성된다.It further comprises the step of curing the after forming the overlying layer.

상기 덧씌움층을 형성하여 경화시킨 후에 외부로 노출된 회로패턴에 금도금층을 형성하는 단계를 더 포함한다.The method may further include forming a gold plated layer on the circuit pattern exposed to the outside after forming and curing the overlay layer.

본 발명의 다른 특징에 따르면, 본 발명은 절연층의 양측 표면에 통홀을 통해 전기적으로 연결된 회로패턴을 형성하는 단계와, 상기 회로패턴이 형성된 절연층의 포함하는 일면을 덮는 보호층을 형성하는 단계와, 상기 보호층을 선택적으로 제거하여 외부와의 접촉을 위한 회로패턴 부분과 통홀을 노출시키는 단계와, 외부로 노출된 회로패턴 상에 도금층을 형성하는 단계와, 상기 통홀 내부와 주변에 충진층을 형성하는 단계와, 상기 통홀에 형성된 충진층을 경화하는 단계를 포함하여 구성된다.According to another feature of the invention, the present invention comprises the steps of forming a circuit pattern electrically connected through the through-holes on both surfaces of the insulating layer, and forming a protective layer covering one surface including the insulating layer on which the circuit pattern is formed And selectively removing the protective layer to expose the circuit pattern portion and the through hole for contact with the outside, forming a plating layer on the externally exposed circuit pattern, and filling layers in and around the through hole. And forming a hardened layer formed in the through hole.

상기 충진층과 덧씌움층은 스크린 인쇄법으로 형성되고, 그 재질은 포토솔더레지스트가 바람직하다.The filling layer and the overlay layer are formed by screen printing, the material is preferably a photo solder resist.

이와 같은 본 발명에 의한 인쇄회로기판의 통홀충진방법에 의하면 통홀을 관통하여 반도체소자의 부착을 위한 본드나 몰딩컴파운드가 반대면으로 전달되는 것이 방지된다.According to the method of filling the through-hole of the printed circuit board according to the present invention, the bond or the molding compound for attaching the semiconductor device is prevented from passing through the through-hole to the opposite side.

이하 본 발명에 의한 인쇄회로기판의 통홀충진방법의 바람직한 실시예들을 첨부된 도면을 참고하여 상세하게 설명한다. Hereinafter, preferred embodiments of a through-hole filling method of a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings.                     

도 4에는 본 발명에 의한 인쇄회로기판의 통홀충진방법의 바람직한 실시예의 공정이 순차적으로 도시되어 있다.Figure 4 shows in sequence the process of the preferred embodiment of the through-hole filling method of a printed circuit board according to the present invention.

이에 도시된 바에 따르면, 절연층(31)의 표면에 구비된 금속층을 현상, 노광, 에칭 등의 공정을 거쳐 회로패턴(33)과 연결패드(35)를 형성한다. 상기 회로패턴(33)과 연결패드(35)는 실질적으로 동일한 과정을 통해 동시에 형성되는 구성이나 그 역할에 따라 달리 호칭된다. 그리고, 상기 일면에 형성된 회로패턴(33)과 타면에 형성된 연결패드(35)는 통홀(37)을 통해 전기적으로 연결된다. 이와 같은 인쇄회로기판(30)은 절연층(31)의 표면에 금속층이 구비된 모재를 사용하여 형성하는데, 도 4a에 그 구성이 잘 도시되어 있다.As shown in the drawing, the circuit pattern 33 and the connection pad 35 are formed on the metal layer provided on the surface of the insulating layer 31 by a process such as developing, exposing and etching. The circuit pattern 33 and the connection pad 35 are called differently depending on the configuration or the role thereof formed at the same time through substantially the same process. In addition, the circuit pattern 33 formed on the one surface and the connection pad 35 formed on the other surface are electrically connected through the through hole 37. Such a printed circuit board 30 is formed using a base material provided with a metal layer on the surface of the insulating layer 31, which is well illustrated in FIG. 4A.

상기 인쇄회로기판(30)중 일면에만 보호층(40)을 형성하는데, 상기 보호층(40)은 인쇄회로기판(30)의 회로패턴(33)을 보호하고 외부와 절연되게 하는 것이다. 상기 보호층(40)은 포토솔더레지스트로 형성된다. 상기 포토솔더레지스트는 스크린인쇄법으로 도포되는 것이 일반적이다. 상기 포토솔더레지스트는 상기 통홀(37)에도 충진된다. 이와 같은 상태가 도 4b에 도시되어 있다.The protective layer 40 is formed only on one surface of the printed circuit board 30, and the protective layer 40 protects the circuit pattern 33 of the printed circuit board 30 and is insulated from the outside. The protective layer 40 is formed of photo solder resist. The photo solder resist is generally applied by screen printing. The photo solder resist is also filled in the through hole 37. This state is shown in FIG. 4B.

다음으로 상기 보호층(40)을 선택적으로 제거하는 공정을 수행한다. 상기 보호층(40)은 노광과 현상 등의 공정을 통해 선택적으로 제거된다. 즉, 예를 들어 제거되지 않아야 되는 부분에만 자외선을 노광하여 경화시킨다. 이와 같이 노광을 통해 제거되지 않아야 할 부분이 경화된 상태가 도 4c에 도시되어 있다.Next, a process of selectively removing the protective layer 40 is performed. The protective layer 40 is selectively removed through a process such as exposure and development. That is, for example, ultraviolet rays are cured by exposing only the portions that should not be removed. The state in which the portion that should not be removed through exposure is cured is shown in FIG. 4C.

그리고, 상기 노광되지 않은 부분을 제거한 상태가 도 4d에 도시되어 있다. 여기에서 알 수 있듯이, 상기 통홀(37)에서 제거되지 않고 남아 있는 보호층은 충 진층(45)이 된다. 상기 충진층(45)은 상기 통홀(37)을 막아주는 역할을 한다. 여기서 상기 충진층(45)은 상기 통홀(37)의 반대쪽까지 채워지지는 않는다. 이는 인쇄회로기판(30)의 일면에서만 노광을 하여 통홀(37) 내부의 포토솔더레지스트는 경화되지 않았기 때문이다.The state where the unexposed portion is removed is shown in FIG. 4D. As can be seen, the protective layer remaining without being removed from the through hole 37 becomes the filling layer 45. The filling layer 45 serves to block the barrel hole 37. Here, the filling layer 45 is not filled to the opposite side of the through hole 37. This is because the photosolder resist inside the barrel hole 37 is not cured by exposing only one surface of the printed circuit board 30.

다음으로, 상기 충진층(45) 상에 덧씌움층(47)을 형성한다. 상기 덧씌움층(47) 역시 포토솔더레지스트를 스크린인쇄법으로 도포하는 것이 바람직하다. 상기 덧씌움층(47)은 상기 충진층(45)을 두께를 두껍게 하기 위한 것이다. 이와 같은 상태가 도 4e에 도시되어 있다. 여기서 상기 덧씌움층(47)은 아직 경화되지 않은 상태이다.Next, an overlay layer 47 is formed on the filling layer 45. It is preferable that the overcoat layer 47 is also coated with a photosolder resist. The covering layer 47 is to thicken the filling layer 45. This state is shown in FIG. 4E. Here, the overlay layer 47 is not yet hardened.

한편, 도 4f에는 상기 덧씌움층(47)이 경화된 상태가 도시되어 있다. 여기서 상기 덧씌움층(47)의 경화조건은 온도가 대략 150°이고 시간이 80분 정도이다. 이와 같이 덧씌움층(47)이 경화가 되면 상기 충진층(45)과 일체로 된다.On the other hand, FIG. 4F shows a state in which the overlay layer 47 is cured. Here, the curing conditions of the overlay layer 47 is about 150 degrees in temperature and about 80 minutes in time. In this way, when the covering layer 47 is cured, it is integrated with the filling layer 45.

다음으로, 상기 인쇄회로기판(30)중 노출된 회로패턴(33)이나 연결패드(35)에 도금층(50)을 형성한다. 상기 도금층(50)은 금재질로 되는 것이 바람직하고, 예를 들면 반도체소자나 외부와의 전기적 연결이 좋게 하는 역할을 한다.Next, the plating layer 50 is formed on the exposed circuit pattern 33 or the connection pad 35 of the printed circuit board 30. The plating layer 50 is preferably made of a gold material, for example, serves to improve electrical connection with a semiconductor device or the outside.

다음으로, 도 5를 참고하여 본 발명의 다른 실시예를 설명한다. 도 5에는 본 발명의 다른 실시예의 공정이 순차적으로 도시되어 있다.Next, another embodiment of the present invention will be described with reference to FIG. 5. 5 illustrates a process of another embodiment of the present invention sequentially.

이에 도시된 바에 따르면, 절연층(131)의 표면에 구비된 금속층을 현상, 노광, 에칭 등의 공정을 거쳐 회로패턴(133)과 연결패드(135)를 형성한다. 그리고, 상기 일면에 형성된 회로패턴(133)과 타면에 형성된 연결패드(135)는 통홀(137)을 통해 전기적으로 연결된다. 이와 같은 인쇄회로기판(130)은 절연층(131)의 표면에 금속층이 구비된 모재를 사용하여 형성한다. (도 5a 참조)As shown in the drawing, the circuit pattern 133 and the connection pad 135 are formed on the metal layer provided on the surface of the insulating layer 131 through a process such as developing, exposing and etching. In addition, the circuit pattern 133 formed on the one surface and the connection pad 135 formed on the other surface are electrically connected through the through hole 137. The printed circuit board 130 is formed using a base material provided with a metal layer on the surface of the insulating layer 131. (See Figure 5A)

다음으로, 상기 인쇄회로기판(130)중 일면에만 보호층(140)을 형성하는데, 상기 보호층(140)은 인쇄회로기판(130)의 회로패턴(133)을 보호하고 외부와 절연되게 하는 것이다. 상기 보호층(140)은 포토솔더레지스트로 형성된다. 상기 포토솔더레지스트는 스크린인쇄법으로 도포되는 것이 일반적이다. 이와 같은 상태가 도 5b에 도시되어 있다.Next, the protective layer 140 is formed on only one surface of the printed circuit board 130, and the protective layer 140 protects the circuit pattern 133 of the printed circuit board 130 and is insulated from the outside. . The protective layer 140 is formed of photo solder resist. The photo solder resist is generally applied by screen printing. This state is shown in FIG. 5B.

이제, 상기 보호층(140)을 선택적으로 제거하는 공정을 수행한다. 상기 보호층(140)은 노광과 현상 등의 공정을 통해 선택적으로 제거된다. 즉, 예를 들어 제거되지 않아야 되는 부분에만 자외선을 노광하여 경화시킨다. 이와 같이 노광을 통해 제거되지 않아야 할 부분이 경화된 상태가 도 5c에 도시되어 있다. 여기에서 알 수 있듯이, 본 실시예에서는 통홀(137)부분의 보호층(140)을 완전히 제거하였다.Now, a process of selectively removing the protective layer 140 is performed. The protective layer 140 is selectively removed through a process such as exposure and development. That is, for example, ultraviolet rays are cured by exposing only the portions that should not be removed. The state in which the portion that should not be removed through exposure is cured is illustrated in FIG. 5C. As can be seen here, in this embodiment, the protective layer 140 of the through hole 137 is completely removed.

그리고, 도 5d에는 인쇄회로기판(130)에서 노출되어 있는 부분, 즉 회로패턴(133), 연결패드(135) 등의 표면에 도금층(150)을 형성한다. 상기 도금층(150)은 금으로 형성되는 것이 바람직하다. 이와 같이 도금층(150)을 형성하는 것은 인쇄회로기판(130)과 외부와의 전기적 연결이 보다 잘 되도록 하기 위함이다.In FIG. 5D, the plating layer 150 is formed on the surface of the printed circuit board 130, that is, the surface of the circuit pattern 133 and the connection pad 135. The plating layer 150 is preferably formed of gold. The plating layer 150 is formed in this way so that the electrical connection between the printed circuit board 130 and the outside is better.

상기와 같이 도금층(150)을 형성한 후에는 상기 통홀(137)을 충진한다. 즉, 스크린인쇄법을 사용하여 상기 통홀(137)에 포토솔더레지스트를 충진하여 충진층(145)을 형성한다. 이때, 스크린의 메쉬를 적절하게 선택하여 포토솔더레지 스트가 통홀(137)을 통해 반대면으로까지 흘러가지 않게 한다. 이와 같은 상태가 도 5e에 도시되어 있다.After the plating layer 150 is formed as described above, the through hole 137 is filled. That is, the filling layer 145 is formed by filling a photosolder resist into the through hole 137 using a screen printing method. At this time, the mesh of the screen is appropriately selected so that the photo solder resist does not flow to the opposite surface through the through hole 137. This state is shown in FIG. 5E.

마지막으로 상기 충진층(145)을 경화시킨다. 이때, 상기 충진층(145)을 형성하는 포토솔더레지스트를 150°의 온도에서 80분정도 두어 경화시킨다. 이와 같이 한 후, 후 처리공정을 거쳐 인쇄회로기판(130)의 제작을 완료한다.Finally, the filling layer 145 is cured. At this time, the photosolder resist forming the filling layer 145 is cured by placing it for about 80 minutes at a temperature of 150 °. After doing so, the fabrication of the printed circuit board 130 is completed through a post-processing process.

이하 상기한 바와 같은 공정으로 구성되는 본 발명에 의한 인쇄회로기판의 통홀충진방법의 작용을 설명한다.Hereinafter, the operation of the through-hole filling method of the printed circuit board according to the present invention constituted as described above will be described.

상기와 같은 과정을 거쳐 만들어지는 인쇄회로기판(30,130)은 주로 메모리카드의 제작에 사용되는데, 인쇄회로기판(30,130)의 상면 중앙에 반도체소자를 본드로 접착하고, 반도체소자와 회로패턴을 와이어로 전기적으로 연결한다. 그리고 상기 반도체소자와 와이어를 포함하는 인쇄회로기판(30,130)의 상면을 몰딩컴파운드로 몰딩하게 된다.Printed circuit boards 30 and 130 made through the above process are mainly used for fabricating memory cards. A semiconductor device is bonded to the center of the upper surface of the printed circuit board 30 and 130 by a bond, and the semiconductor device and the circuit pattern are wired. Connect electrically. The upper surfaces of the printed circuit boards 30 and 130 including the semiconductor device and the wire are molded with a molding compound.

한편, 본 발명의 방법에 의해 형성된 인쇄회로기판(30,130)은 통홀(37,137)의 충진이 충진층(45,145) 및 덧씌움층(47)에 의해 상대적으로 두껍게 형성된다. 따라서, 인쇄회로기판(30,130)에 반도체소자를 실장하는 과정에서 가해지는 압력에 의해 상기 통홀(37,137)을 통해 본드(반도체소자의 접착을 위한)가 반도체소자가 실장되는 반대면으로 전달되는 것이 방지된다.Meanwhile, in the printed circuit boards 30 and 130 formed by the method of the present invention, the filling of the through holes 37 and 137 is formed relatively thick by the filling layers 45 and 145 and the overlay layer 47. Accordingly, the bond (for adhesion of the semiconductor device) is prevented from being transferred to the opposite surface on which the semiconductor device is mounted through the through holes 37 and 137 by the pressure applied in the process of mounting the semiconductor device to the printed circuit boards 30 and 130. do.

그리고, 몰딩컴파운드로 상기 반도체소자를 몰딩함에 있어서도, 상기 통홀(37,137)이 몰딩영역에 있더라도 몰딩컴파운드의 압력에 의해 상기 충진층(45,145)이 파손되어 몰딩컴파운드가 인쇄회로기판(30,130)의 반대면으로 전 달되는 것이 방지된다.Also, even when molding the semiconductor device with a molding compound, even when the barrel holes 37 and 137 are in the molding region, the filling layers 45 and 145 are damaged by the pressure of the molding compound, and the molding compound is opposite to the printed circuit boards 30 and 130. Transmission is prevented.

본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.The rights of the present invention are not limited to the embodiments described above, but are defined by the claims, and those skilled in the art can make various modifications and adaptations within the scope of the claims. It is self-evident.

위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 통홀충진방법에서는 통홀을 폐쇄하는 충진층에 덧씌움층을 형성하거나 인쇄회로기판의 도금층을 형성하고 난 후에 충진층을 형성하도록 하여 통홀을 막아주는 층의 두께가 두껍게 되도록 하였다.In the through-hole filling method of a printed circuit board according to the present invention as described above in detail to form a fill layer to close the through-hole or to form a fill layer after forming a plating layer of the printed circuit board to prevent the through-holes The thickness of the layer was made thick.

따라서, 인쇄회로기판에 반도체소자를 실장하거나 몰딩부를 형성하는 과정에서 통홀을 통해 인쇄회로기판의 반대면으로 본드나 몰딩컴파운드가 전달되는 것이 방지되어 인쇄회로기판의 수율이 향상되는 효과를 기대할 수 있다.Therefore, in the process of mounting a semiconductor device on the printed circuit board or forming a molding part, the bonding or molding compound is prevented from being transferred to the opposite surface of the printed circuit board through the through hole, thereby improving the yield of the printed circuit board. .

Claims (6)

절연층의 양측 표면에 통홀을 통해 전기적으로 연결된 회로패턴을 형성하는 단계와,Forming a circuit pattern electrically connected to both surfaces of the insulating layer through the through holes; 상기 회로패턴이 형성된 절연층의 회로패턴과 통홀을 포함하는 일면을 덮는 보호층을 형성하는 단계와,Forming a protective layer covering one surface including a circuit pattern and a through hole of the insulating layer on which the circuit pattern is formed; 상기 보호층을 선택적으로 제거하여 상기 통홀 내부와 상기 회로 패턴 위에 충진층을 형성하는 단계와,Selectively removing the protective layer to form a filling layer in the through hole and on the circuit pattern; 상기 통홀에 구비된 충진층상에 상기 회로 패턴보다 외부를 향해 돌출되는 덧씌움층을 형성하는 단계를 포함하고,Forming an overlaying layer protruding outward from the circuit pattern on the filling layer provided in the through hole; 상기 덧씌움층은, 상기 통홀 위에 형성된 부분의 두께가 상기 회로 패턴 위에 형성된 부분의 두께보다 두껍게 형성된 것을 특징으로 하는 인쇄회로기판의 통홀충진방법.The overlying layer is a through-hole filling method of the printed circuit board, characterized in that the thickness of the portion formed on the through hole is thicker than the thickness of the portion formed on the circuit pattern. 제 1 항에 있어서, 상기 덧씌움층을 형성한 후에 이를 경화하는 단계를 더 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 통홀충진방법.The method of claim 1, further comprising the step of curing the overlying layer after the formation of the overfill layer. 제 2 항에 있어서, 상기 덧씌움층을 형성하여 경화시킨 후에 외부로 노출된 회로패턴에 금도금층을 형성하는 단계를 더 포함함을 특징으로 하는 인쇄회로기판의 통홀충진방법.The method of claim 2, further comprising forming a gold plated layer on a circuit pattern exposed to the outside after the forming and curing of the overlay layer. 절연층의 양측 표면에 통홀을 통해 전기적으로 연결된 회로패턴을 형성하는 단계와,Forming a circuit pattern electrically connected to both surfaces of the insulating layer through the through holes; 상기 회로패턴이 형성된 절연층의 포함하는 일면을 덮는 보호층을 형성하는 단계와,Forming a protective layer covering one surface of the insulating layer on which the circuit pattern is formed; 상기 보호층을 선택적으로 제거하여 외부와의 접촉을 위한 회로패턴 부분과 통홀을 노출시키는 단계와,Selectively removing the protective layer to expose a circuit pattern portion and a through hole for contact with the outside; 외부로 노출된 회로패턴 상에 도금층을 형성하는 단계와,Forming a plating layer on the circuit pattern exposed to the outside; 상기 통홀 내부와 주변에 충진층을 형성하는 단계와,Forming a filling layer in and around the through hole; 상기 통홀에 형성된 충진층을 경화하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 통홀충진방법.The through-hole filling method of the printed circuit board, characterized in that comprising the step of curing the filling layer formed in the through-hole. 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 충진층과 덧씌움층은 스크린 인쇄법으로 형성됨을 특징으로 하는 인쇄회로기판의 통홀충진방법.5. The method of claim 1, wherein the filling layer and the overlay layer are formed by screen printing. 제 5 항에 있어서, 상기 충진층과 덧씌움층은 포토솔더레지스트로 형성됨을 특징으로 하는 인쇄회로기판의 통홀충진방법.6. The method of claim 5, wherein the filling layer and the overlay layer are formed of photo solder resist.
KR1020030050873A 2003-07-24 2003-07-24 Via-hole filling method of PCB KR100992720B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030050873A KR100992720B1 (en) 2003-07-24 2003-07-24 Via-hole filling method of PCB

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030050873A KR100992720B1 (en) 2003-07-24 2003-07-24 Via-hole filling method of PCB

Publications (2)

Publication Number Publication Date
KR20050011836A KR20050011836A (en) 2005-01-31
KR100992720B1 true KR100992720B1 (en) 2010-11-05

Family

ID=37223771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030050873A KR100992720B1 (en) 2003-07-24 2003-07-24 Via-hole filling method of PCB

Country Status (1)

Country Link
KR (1) KR100992720B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056261A (en) * 1996-08-07 1998-02-24 Sumitomo Kinzoku Electro Device:Kk Plating method at through hole part or photo-via part in ball grid array package
JPH11214830A (en) 1998-01-22 1999-08-06 Mitsui High Tec Inc Manufacture of substrate
JP2000323807A (en) * 1999-05-13 2000-11-24 Noda Screen:Kk Printed wiring board and manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056261A (en) * 1996-08-07 1998-02-24 Sumitomo Kinzoku Electro Device:Kk Plating method at through hole part or photo-via part in ball grid array package
JPH11214830A (en) 1998-01-22 1999-08-06 Mitsui High Tec Inc Manufacture of substrate
JP2000323807A (en) * 1999-05-13 2000-11-24 Noda Screen:Kk Printed wiring board and manufacture thereof

Also Published As

Publication number Publication date
KR20050011836A (en) 2005-01-31

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US5875100A (en) High-density mounting method and structure for electronic circuit board
KR100964833B1 (en) Semiconductor device and method of manufacturing the same
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
US5841192A (en) Injection molded ball grid array casing
KR100551641B1 (en) A method of manufacturing a semiconductor device and a semiconductor device
US20080102410A1 (en) Method of manufacturing printed circuit board
US20100139962A1 (en) Wiring board and method of manufacturing the same
KR20030039553A (en) Wire bonding pad structure of semiconductor package pcb
US20060283627A1 (en) Substrate structure of integrated embedded passive components and method for fabricating the same
US7101781B2 (en) Integrated circuit packages without solder mask and method for the same
US5736789A (en) Ball grid array casing for integrated circuits
JP2008288489A (en) Process for producing built-in chip substrate
US6673690B2 (en) Method of mounting a passive component over an integrated circuit package substrate
JP2009117699A (en) Component for semiconductor package, and manufacturing method of component for semiconductor package
KR100923501B1 (en) Manufacturing method of package board
KR101582547B1 (en) Semiconductor package for embedding semiconductor chip and the method for manufacturing the same
KR100992720B1 (en) Via-hole filling method of PCB
KR100585163B1 (en) Memory cards and method of fabricating thereof
KR100901511B1 (en) Printed circuit board having electro component and manufacturing method thereof
KR20100011818A (en) Printed circuit board and method of fabricating the same and method for fabricating memory card
US9974166B2 (en) Circuit board and manufacturing method thereof
JP2006210796A (en) Circuit device and manufacturing method thereof
JP3423174B2 (en) Chip-on-board mounting structure and method of manufacturing the same
US6448170B1 (en) Method of producing external connector for substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131007

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 9