KR100989165B1 - In-Plane Switching Mode Liquid Crystal Display device and method for fabricating the same - Google Patents

In-Plane Switching Mode Liquid Crystal Display device and method for fabricating the same Download PDF

Info

Publication number
KR100989165B1
KR100989165B1 KR1020030035257A KR20030035257A KR100989165B1 KR 100989165 B1 KR100989165 B1 KR 100989165B1 KR 1020030035257 A KR1020030035257 A KR 1020030035257A KR 20030035257 A KR20030035257 A KR 20030035257A KR 100989165 B1 KR100989165 B1 KR 100989165B1
Authority
KR
South Korea
Prior art keywords
common
line
gate
electrode
liquid crystal
Prior art date
Application number
KR1020030035257A
Other languages
Korean (ko)
Other versions
KR20040103275A (en
Inventor
이재균
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030035257A priority Critical patent/KR100989165B1/en
Publication of KR20040103275A publication Critical patent/KR20040103275A/en
Application granted granted Critical
Publication of KR100989165B1 publication Critical patent/KR100989165B1/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47LDOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L15/00Washing or rinsing machines for crockery or tableware
    • A47L15/14Washing or rinsing machines for crockery or tableware with stationary crockery baskets and spraying devices within the cleaning chamber
    • A47L15/18Washing or rinsing machines for crockery or tableware with stationary crockery baskets and spraying devices within the cleaning chamber with movably-mounted spraying devices
    • A47L15/22Rotary spraying devices
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47LDOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L15/00Washing or rinsing machines for crockery or tableware
    • A47L15/42Details
    • A47L15/4214Water supply, recirculation or discharge arrangements; Devices therefor
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47LDOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L15/00Washing or rinsing machines for crockery or tableware
    • A47L15/42Details
    • A47L15/421Safety arrangements for preventing water damage

Landscapes

  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Water Supply & Treatment (AREA)

Abstract

본 발명은 개구율을 높이고 커플링 현상에 의한 크로스 토크를 방지하기 위한 횡전계 방식 액정표시장치 및 제조 방법에 관한 것으로, 본 발명의 횡전계방식 액정표시장치는, 하부기판 상에 제1 방향으로 형성되는 게이트 라인; 상기 하부기판 상에, 상기 제1 방향으로 상기 게이트 라인과 절연되어 형성되는 공통 라인; 상기 하부기판 상에 상기 공통 라인에서 연장되어 상기 제1 방향에 수직한 제2 방향으로 형성되는 공통 전극; 상기 게이트 라인, 공통 라인 및 공통 전극을 포함한 상기 하부기판의 전면에 형성된 게이트 절연막 상에, 인접한 상기 공통 전극과 적어도 일부가 오버랩되고, 화소 영역이 정의되도록 상기 제2 방향으로 상기 게이트 라인에 교차되어 형성되는 데이터 라인; 상기 게이트 라인과 데이터 라인이 교차하는 부분에 형성되며, 게이트 전극, 반도체층, 소오스 및 드레인 전극으로 이루어진 박막트랜지스터; 상기 각 화소 영역에 대응되어, 상기 게이트 절연막 상에 상기 박막트랜지스터의 드레인 전극에 연결되고, 상기 공통 전극과 교번하여 상기 공통 전극에 평행하게 형성되는 화소 전극; 및 상기 게이트 라인과 상기 제2 방향으로 인접한 상기 공통 전극 또는 상기 공통 라인에 각각 형성된 콘택홀에 접촉하는 투명 도전성 금속으로 형성되어, 상기 게이트 라인과 상기 제2 방향으로 인접한 상기 공통 전극 또는 상기 공통 라인을 서로 전기적으로 연결하는 공통 라인 연결부를 포함하여 구성된다.The present invention relates to a transverse electric field type liquid crystal display device and a manufacturing method for increasing the aperture ratio and preventing crosstalk due to the coupling phenomenon, the transverse electric field type liquid crystal display device of the present invention is formed in the first direction on the lower substrate A gate line; A common line formed on the lower substrate and insulated from the gate line in the first direction; A common electrode extending from the common line on the lower substrate and formed in a second direction perpendicular to the first direction; At least a portion of the adjacent common electrode overlaps the gate insulating film formed on the front surface of the lower substrate including the gate line, the common line, and the common electrode, and crosses the gate line in the second direction to define a pixel region. A data line formed; A thin film transistor formed at a portion where the gate line and the data line cross each other and formed of a gate electrode, a semiconductor layer, a source and a drain electrode; A pixel electrode corresponding to each of the pixel regions, the pixel electrode being connected to the drain electrode of the thin film transistor on the gate insulating layer, and alternately formed to be parallel to the common electrode; And a transparent conductive metal contacting the common electrode adjacent to the gate line in the second direction or the contact hole formed in the common line, and the common electrode or the common line adjacent to the gate line in the second direction. It is configured to include a common line connection electrically connecting each other.

공통 라인(Common line), 공통라인 연결부, 공통전극 Common line, common line connection, common electrode

Description

횡전계 방식 액정표시장치 및 제조 방법{In-Plane Switching Mode Liquid Crystal Display device and method for fabricating the same}In-Plane Switching Mode Liquid Crystal Display device and method for fabricating the same}

도 1은 일반적인 TN 액정 패널을 개략적으로 도시한 사시도1 is a perspective view schematically showing a typical TN liquid crystal panel

도 2a 및 도 2b는 TN 액정패널의 전압인가 시 액정분자의 모양을 도시한 개략적인 사시도2A and 2B are schematic perspective views showing shapes of liquid crystal molecules when voltage is applied to a TN liquid crystal panel;

도 3은 일반적인 횡전계 방식 액정표시장치를 개괄적으로 도시한 단면도3 is a cross-sectional view schematically showing a general transverse electric field type liquid crystal display device

도 4a 및 도 4b는 횡전계 방식 액정표시장치에서 전압 온/오프(On/Off)시 액정분자 배열의 변화를 나타내는 도면 4A and 4B are views illustrating a change in arrangement of liquid crystal molecules upon voltage on / off in a transverse electric field type liquid crystal display device.

도 5a 및 도 5b는 횡전계 방식 액정표시장치에서 공통 전극과 화소 전극의 전계 인가에 따른 액정분자의 상태를 개략적으로 도시한 평면도5A and 5B are plan views schematically illustrating liquid crystal molecules according to electric field applied to a common electrode and a pixel electrode in a transverse electric field type liquid crystal display device;

도 6은 종래 기술에 따른 횡전계 방식 액정표시장치의 평면도6 is a plan view of a transverse electric field type liquid crystal display device according to the prior art;

도 7은 도 6의 I-I'선상의 단면도FIG. 7 is a cross-sectional view taken along line II ′ of FIG. 6;

도 8은 종래 기술의 횡전계 방식 액정표시장치를 개략적으로 나타낸 평면도8 is a plan view schematically showing a transverse electric field type liquid crystal display device of the related art

도 9는 본 발명에 따른 횡전계 방식 액정표시장치의 평면도9 is a plan view of a transverse electric field type liquid crystal display device according to the present invention;

도 10은 도 9의 Ⅱ~Ⅱ'선상의 단면도10 is a cross-sectional view taken along line II-II 'of FIG.

도 11은 본 발명의 횡전계 방식 액정표시장치를 개략적으로 나타낸 평면도11 is a plan view schematically showing a transverse electric field type liquid crystal display device of the present invention.

도면의 주요부분에 대한 부호의 설명 Explanation of symbols for main parts of the drawings                 

50 : 하부 기판 51 : 게이트 라인50: lower substrate 51: gate line

52 : 데이터 라인 53 : 화소 전극52: data line 53: pixel electrode

54 : 공통 라인 55 : 공통 전극54 common line 55 common electrode

55a : 콘택 홀 56 : 공통라인 연결부 55a: contact hole 56: common line connection

58 : 게이트 절연막 59 : 보호막58 gate insulating film 59 protective film

63a,63b : 제 1, 제 2 배향막 64 : 블랙매트릭스층63a, 63b: first and second alignment layers 64: black matrix layer

65 : 칼라필터층 66 : 액정층 65 color filter layer 66 liquid crystal layer

본 발명은 횡전계 방식 액정표시장치에 관한 것으로, 특히 공통전극을 데이터 라인에 오버랩하는 공통전극을 포함하여 개구율을 높이고, 게이트 라인에 인접한 공통전극 또는 공통라인을 데이터 라인에 평행한 방향으로 연결하는 공통라인 연결부를 포함하여 커플링 현상을 줄일 수 있는 횡전계 방식 액정표시장치 및 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transverse electric field type liquid crystal display device, and more particularly, to include a common electrode overlapping a data line to increase an aperture ratio, and to connect a common electrode or a common line adjacent to a gate line in a direction parallel to the data line. The present invention relates to a transverse electric field type liquid crystal display device and a manufacturing method capable of reducing a coupling phenomenon including a common line connection part.

최근, 정보통신 분야의 급속한 발전으로 말미암아, 원하는 정보를 표시해 주는 디스플레이 산업의 중요성이 날로 증가하고 있으며, 현재까지 정보 디스플레이 장치 중 CRT(Cathode Ray Tube)는 다양한 색을 표시할 수 있고, 화면의 밝기도 우수하다는 장점 때문에 지금까지 꾸준한 인기를 누려왔다.Recently, due to the rapid development of the information and communication field, the importance of the display industry for displaying desired information is increasing day by day. To date, the CRT (Cathode Ray Tube) among the information display devices can display various colors, and the brightness of the screen is increased. It has also enjoyed steady popularity so far because of its superiority.

하지만, 대형, 휴대용, 고해상도 디스플레이에 대한 욕구 때문에 무게와 부피가 큰 CRT 대신에 평판 디스플레이(Flat panel display) 개발이 절실히 요구되고 있다. 이러한 평판 디스플레이는 컴퓨터 모니터에서 항공기 및 우주선 등에 사용되는 디스플레이에 이르기까지 응용분야가 넓고 다양하다.However, due to the desire for large, portable and high resolution displays, development of flat panel displays is urgently needed instead of CRTs, which are bulky and bulky. These flat panel displays have a wide range of applications from computer monitors to displays used in aircraft and spacecraft.

현재 생산 혹은 개발된 평판 디스플레이는 액정 디스플레이(Liquid Crystal Display : LCD), 전계 발광 디스플레이(Electro Luminescent Display : ELD), 전계 방출 디스플레이(Field Emission Display : FED), 플라즈마 디스플레이(Plasma Display Panel : PDP) 등이 있으며, 이상적인 평판 디스플레이가 되기 위해서는 경중량, 고휘도, 고효율, 고해상도, 고속응답특성, 저구동전압, 저소비전력, 저코스트(Cost) 및 천연색 디스플레이 특성 등이 요구된다. 이와 같은 평판 디스플레이 중 상기 LCD는 상기 욕구뿐만 아니라 내구성 및 휴대가 간편하기 때문에 각광을 받고 있다. Currently produced or developed flat panel displays include Liquid Crystal Display (LCD), Electro Luminescent Display (ELD), Field Emission Display (FED), Plasma Display Panel (PDP), etc. In order to achieve an ideal flat panel display, light weight, high brightness, high efficiency, high resolution, high speed response characteristics, low driving voltage, low power consumption, low cost, and color display characteristics are required. Among such flat panel displays, the LCD is in the spotlight because of its desire, durability, and portability.

한편, 액정표시장치는 액정의 광학적 이방특성을 이용한 화상표시 장치로서, 전압의 인가상태에 따라 분극특성을 보이는 액정에 빛을 조사하게 되면 상기 전압인가에 따른 액정의 배향 상태에 따라 통과되는 빛의 양을 조절하여 이미지를 표현할 수 있게된다.On the other hand, the liquid crystal display device is an image display device using the optical anisotropy characteristics of the liquid crystal, and when the light is irradiated to the liquid crystal exhibiting polarization characteristics according to the voltage applied state of the liquid crystal display device according to the alignment state of the liquid crystal You can adjust the amount to express the image.

상기 액정표시장치를 구성하기 위해서는, 상기 액정층을 포함하는 액정패널과, 상기 액정패널의 주변에 구비되어 상기 액정패널에 신호를 인가하고 이러한 신호를 제어하는 회로를 더 필요로 한다.In order to configure the liquid crystal display device, a liquid crystal panel including the liquid crystal layer and a circuit disposed around the liquid crystal panel to apply a signal to the liquid crystal panel and control the signal are further required.

이하, 도면을 참조하여 일반적인 액정표시장치의 개략적인 구성에 대하여 설명한다.Hereinafter, a schematic configuration of a general liquid crystal display device will be described with reference to the drawings.

도 1은 일반적인 TN 액정 패널을 개략적으로 도시한 사시도이다. 1 is a perspective view schematically showing a typical TN liquid crystal panel.                         

도 1에 도시된 바와 같이, 일반적인 TN 액정표시장치는 상부 기판(4) 및 하부 기판(8)과 상기 상하부 기판(4, 8) 사이에 형성된 액정(9)을 구비하여 구성된다. As shown in FIG. 1, a general TN liquid crystal display device includes a liquid crystal 9 formed between an upper substrate 4 and a lower substrate 8 and upper and lower substrates 4 and 8.

상기 상부 기판(4)에는 화소 영역(5) 이 외의 부분에서 빛을 차단하기 위한 블랙매트릭스층(1)과, 각 화소 영역에 형성되어 색상(R.G.B)을 구현하기 위한 컬러필터층(2)과, 상기 컬러필터(2) 상에 형성되어 공통전압을 인가하기 위한 공통 전극(3)을 구비한다.The upper substrate 4 includes a black matrix layer 1 for blocking light at portions other than the pixel region 5, a color filter layer 2 formed at each pixel region to implement color RGB, A common electrode 3 is formed on the color filter 2 to apply a common voltage.

상기 하부 기판(8)은 화소 영역(5)을 정의하기 위해 서로 수직한 방향으로 배열되는 복수개의 게이트 라인 (10) 및 데이터 라인(11)과, 각 화소 영역(Pixel)(5)에 형성되는 화소 전극(6)들과, 상기 게이트 라인(10)의 구동신호에 의해 상기 데이터 라인의 화상 신호를 상기 각 화소 전극(6)들에 인가하는 복수개의 박막트랜지스터(7)를 구비한다.The lower substrate 8 is formed in a plurality of gate lines 10 and data lines 11 arranged in a direction perpendicular to each other to define a pixel region 5, and in each pixel region Pixel 5. Pixel electrodes 6 and a plurality of thin film transistors 7 which apply image signals of the data lines to the pixel electrodes 6 by driving signals of the gate lines 10.

도시하지는 않았지만, 상기 게이트라인(10)과 데이터라인(11)은 게이트 절연막을 사이에 두고 서로 교차하도록 형성되어 있으며, 상기 공통 전극(3)과 화소 전극(6)은 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO)와 같이 투명 도전 금속으로 형성된다.Although not shown, the gate line 10 and the data line 11 are formed to cross each other with a gate insulating layer interposed therebetween, and the common electrode 3 and the pixel electrode 6 are indium-tin-oxide. -Tin-Oxide (ITO) is formed of a transparent conductive metal.

전술한 바와 같이 구성되는 TN 액정표시장치는 상기 화소 전극(6)과 공통 전극(3)에 인가된 전압에 따라 수직 전계가 발생하고 상기 수직 전계에 의해 액정층(9)이 배향되고, 상기 액정층(9)의 배향 정도에 따라 상기 액정층(9)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다. 이와 같은 TN 액정표시 장치는 투과율과 개구율등의 특성이 우수하며, 상부 기판(4)의 공통 전극(3)이 접지 역할을 하게 되어 정전기로 인한 액정셀의 파괴를 방지할 수 있다. In the TN liquid crystal display device configured as described above, a vertical electric field is generated according to the voltage applied to the pixel electrode 6 and the common electrode 3, and the liquid crystal layer 9 is oriented by the vertical electric field, and the liquid crystal According to the degree of alignment of the layer 9, the image may be expressed by adjusting the amount of light passing through the liquid crystal layer 9. Such a TN liquid crystal display device has excellent characteristics such as transmittance and aperture ratio, and the common electrode 3 of the upper substrate 4 serves as a ground to prevent destruction of the liquid crystal cell due to static electricity.

도 2a 및 도 2b는 TN 액정패널의 전압인가 시 액정분자의 모양을 도시한 개략적인 사시도이다.2A and 2B are schematic perspective views illustrating shapes of liquid crystal molecules when voltage is applied to the TN liquid crystal panel.

먼저, 도 2a에 도시된 바와 같이, TN 액정패널은 전압 무인가 시 액정분자(9a)가 수평으로 배열되어 하부 기판(8)에서부터 상부 기판(4)에 이르기까지 상,하 액정분자(9a)들의 방위각이 90도로 꼬여(Twist) 있다. 이때, 상기 액정 분자(9a)는 유전이방성이 양(+)이고, 액정분자(9a)들의 꼬임을 만들기 위해 카이랄 도펀트(Chiral dopant)를 이용한다.First, as shown in FIG. 2A, when no voltage is applied, the TN liquid crystal molecules 9a are horizontally arranged so that the upper and lower liquid crystal molecules 9a extend from the lower substrate 8 to the upper substrate 4. The azimuth is twisted 90 degrees (Twist). In this case, the liquid crystal molecules 9a have positive dielectric anisotropy and use chiral dopants to make the liquid crystal molecules 9a twist.

반면, 도 2b에 도시된 바와 같이, 상기 상/하부 기판(4,8)의 화소 전극(6) 및 공통 전극(3)에 전압(V)을 인가하면, 액정분자(9a)는 전기장의 방향으로 재배열하게 되어 액정분자(9a)의 극각(Polar angle)이 90도로 상기 두 기판(4,8) 사이에서 수직하게 된다.On the other hand, as shown in FIG. 2B, when the voltage V is applied to the pixel electrode 6 and the common electrode 3 of the upper and lower substrates 4 and 8, the liquid crystal molecules 9a are in the direction of the electric field. The polar angles of the liquid crystal molecules 9a are perpendicular to each other between the two substrates 4 and 8 by 90 degrees.

따라서, 상기 TN 액정표시장치는 시야각에 따른 C/R(contrast ratio)과 휘도의 변화가 심하게 되어 광시야각을 구현할 수 없는 문제점이 있다.Accordingly, the TN liquid crystal display device has a problem in that the wide viewing angle cannot be realized because the C / R (contrast ratio) and the brightness are severely changed according to the viewing angle.

이러한 수직 전기장에 의한 시야각 문제를 해결하기 위해 횡전계 방식 액정표시장치가 제안된 바 있다.In order to solve the viewing angle problem caused by the vertical electric field, a transverse electric field type liquid crystal display device has been proposed.

도 3은 일반적인 횡전계 방식 액정표시장치를 개괄적으로 도시한 단면도이다.3 is a cross-sectional view schematically illustrating a general transverse electric field type liquid crystal display device.

횡전계 방식의 액정표시장치는, 하부 기판(20) 상에 화소 전극(21)과 공통 전극(22)이 일정한 거리를 두고 형성되어 있다. 따라서, 상기 화소 전극(21)과 공통 전극(22)에 전압을 인가하면 횡 전계가 발생하고, 액정 분자(23a)는 상기 화소 전극(21)과 공통 전극(22)간에 형성되는 횡 전계(24)에 의해 작동한다.In the transverse electric field type liquid crystal display device, the pixel electrode 21 and the common electrode 22 are formed on the lower substrate 20 at a predetermined distance. Accordingly, when a voltage is applied to the pixel electrode 21 and the common electrode 22, a lateral electric field is generated, and the liquid crystal molecules 23a are formed between the pixel electrode 21 and the common electrode 22. Works by).

이와 같은 횡전계 방식 액정표시장치의 구동에 대하여 상세히 살펴보면 다음과 같다.The driving of the transverse electric field type liquid crystal display will be described in detail as follows.

도 4a 및 도 4b는 일반적인 횡전계 방식 액정표시장치에서 전압 온/오프(On/Off)시 액정분자 배열의 변화를 나타내는 도면이다.4A and 4B illustrate a change in arrangement of liquid crystal molecules when voltage is turned on and off in a typical transverse electric field type liquid crystal display device.

먼저, 도 4a와 같이, 화소 전극(21) 및 공통 전극(22)에 전압이 인가되지 않을 경우, 액정분자(23a)들이 상기 화소 전극(21)과 공통 전극(22)에 나란하게 배향 되어 있음을 알 수 있다. First, as shown in FIG. 4A, when no voltage is applied to the pixel electrode 21 and the common electrode 22, the liquid crystal molecules 23a are aligned side by side with the pixel electrode 21 and the common electrode 22. It can be seen.

또한, 도 4b와 같이, 화소 전극(21) 및 공통 전극(22)에 전압이 인가될 경우, 상기 화소 전극(21)과 공통 전극(22) 사이에 횡 전계가 형성되고, 상기 횡전계를 따라 액정분자(23a)들이 수평방향으로 배향됨을 알 수 있다.In addition, as shown in FIG. 4B, when a voltage is applied to the pixel electrode 21 and the common electrode 22, a transverse electric field is formed between the pixel electrode 21 and the common electrode 22 and along the transverse electric field. It can be seen that the liquid crystal molecules 23a are aligned in the horizontal direction.

이때, 상부 기판(25) 및 하부 기판(20) 상에 인접하는 액정분자(23a)는 상기 두 기판(20,25) 상에 형성된 배향막(도시하지 않음)에 의해 구속되어 있기 때문에 상기 횡전계 방향으로 배향 되기 어렵다.At this time, since the liquid crystal molecules 23a adjacent to the upper substrate 25 and the lower substrate 20 are constrained by an alignment film (not shown) formed on the two substrates 20 and 25, the transverse electric field direction It is hard to be oriented.

즉, 이와 같은 횡전계 방식 액정표시장치를 평면적으로 살펴보면 다음과 같다.That is, the above-described transverse electric field type liquid crystal display device will be described as follows.

도 5a 및 도 5b는 일반적인 횡전계 방식 액정표시장치에서 공통 전극과 화소 전극의 전계 인가에 따른 액정분자의 상태를 개략적으로 도시한 평면도이다. 5A and 5B are plan views schematically illustrating states of liquid crystal molecules according to an electric field applied to a common electrode and a pixel electrode in a general transverse electric field type liquid crystal display device.                         

도 5a에 도시한 바와 같이, 공통 전극(22)과 화소 전극(21)에 전압이 인가되지 않았을 경우에 액정분자(23a)는 두 기판(도 4a의 20과 25) 상의 배향막(도시하지 않음)에 의해 초기 배향된 방향과 동일한 방향으로 상기 공통 전극(22)과 화소 전극(21)에 평행하도록 배향된다.As shown in FIG. 5A, when no voltage is applied to the common electrode 22 and the pixel electrode 21, the liquid crystal molecules 23a are aligned layers (not shown) on two substrates 20 and 25 of FIG. 4A. Is aligned parallel to the common electrode 22 and the pixel electrode 21 in the same direction as the initial oriented direction.

반면, 도 5b에 도시한 바와 같이, 상기 화소 전극(21)과 공통 전극(22)에 전압이 인가될 때 액정분자(23a)는 상기 화소 전극(21) 및 공통 전극(22)사이에 형성되는 횡전계와 같은 방향으로 배향됨을 알 수 있다. On the other hand, as shown in FIG. 5B, when voltage is applied to the pixel electrode 21 and the common electrode 22, the liquid crystal molecules 23a are formed between the pixel electrode 21 and the common electrode 22. It can be seen that it is oriented in the same direction as the transverse electric field.

이와 같이, 상기 횡전계 방식 액정표시장치 장점은 전압인가 시 각 액정의 극각의 변화가 작으므로 광시야각이 가능하다는 것이다. 즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70도까지 가시 할 수 있다.As described above, an advantage of the transverse electric field type liquid crystal display device is that a wide viewing angle is possible because the change in the polar angle of each liquid crystal is small when a voltage is applied. That is, when the liquid crystal display device is viewed from the front, it may be visible up to about 70 degrees in the up / down / left / right directions.

도 6은 종래 기술에 따른 횡전계 방식 액정표시장치의 평면도이다.6 is a plan view of a transverse electric field type liquid crystal display device according to the related art.

도 6에 도시된 바와 같이, 종래 기술의 횡전계 방식 액정표시장치는 화소 영역(도시하지 않음)을 정의하기 위해 서로 수직한 방향으로 복수개의 게이트 라인(31)과 데이터 라인(32)이 배열되고, 상기 게이트 라인(31)과 평행하도록 공통 라인(33)이 배열되어 있고, 상기 공통 라인(33)에 연결되어 상기 데이터 라인(32)에 평행하도록 복수개의 공통 전극(34)이 형성되어 있다.As shown in FIG. 6, in the conventional transverse electric field type liquid crystal display, a plurality of gate lines 31 and data lines 32 are arranged in a direction perpendicular to each other to define a pixel area (not shown). The common line 33 is arranged to be parallel to the gate line 31, and a plurality of common electrodes 34 are formed to be connected to the common line 33 and parallel to the data line 32.

또한, 상기 게이트 라인(31) 및 데이터 라인(32)이 교차하는 부위에 게이트 전극(35), 게이트 절연막(도시하지 않음), 반도체층(36), 소오스/드레인 전극(37a,37b)으로 구성되는 박막트랜지스터(T)가 형성되어 있고, 각 화소 영역에는 상기 드레인 전극(37b)에 연결되고 상기 공통 전극(34) 사이에 화소 전극(38)이 배열되어 있다. In addition, the gate electrode 35, the gate insulating film (not shown), the semiconductor layer 36, and the source / drain electrodes 37a and 37b are formed at the intersection of the gate line 31 and the data line 32. The thin film transistor T is formed, and each pixel region is connected to the drain electrode 37b and the pixel electrode 38 is arranged between the common electrode 34.

이때, 상기 화소 영역 내에서 화소 전극(38)과 공통 전극(34)이 데이터 라인(32)과 평행하게 형성되어 있으며, 상기 화소 전극(38)은 축적 용량을 형성하기 위해 공통 라인(33)과 오버랩(Overlap)되는 영역을 갖는다. In this case, the pixel electrode 38 and the common electrode 34 are formed in parallel with the data line 32 in the pixel region, and the pixel electrode 38 may be connected to the common line 33 to form a storage capacitor. It has an overlapping area.

따라서, 종래 기술의 횡전계 방식 액정표시장치는 상기 박막트랜지스터(T)를 통하여 데이터 전압이 인가되면 상기 공통전극(34)과 화소 전극(38) 사이에 횡전계가 형성된다.Accordingly, in the conventional transverse electric field type liquid crystal display device, when a data voltage is applied through the thin film transistor T, a transverse electric field is formed between the common electrode 34 and the pixel electrode 38.

이 때 공통 전극과 데이터 라인의 관계를 설명하면 다음과 같다.In this case, the relationship between the common electrode and the data line will be described.

도 7은 도 6의 I ~ I' 선상의 단면도이고, 도 8은 종래 기술의 횡전계방식 액정표시장치를 개략적으로 나타낸 평면도이다.FIG. 7 is a cross-sectional view taken along line II ′ of FIG. 6, and FIG. 8 is a plan view schematically illustrating a transverse electric field type liquid crystal display device according to the related art.

종래 기술의 횡전계 방식 액정표시장치는, 도 7에 도시한 바와 같이, 하부 기판(20) 상에 상기 게이트 라인(도 6의 31), 게이트 전극(도 6의 35), 공통 라인(도 6의 33) 및 공통 전극(34)과, 상기 게이트 라인 및 공통 라인을 포함한 기판 전면에 게이트 절연막(39)이 형성되고, 상기 게이트 전극(35)의 상측의 게이트 절연막위에 반도체층(도 6의 36)이 형성된다. 그리고, 상기 게이트 라인(31)에 수직하도록 상기 게이트 절연막(39)위에 데이터 라인(32)과 소오스/드레인 전극(도 6의 37a,37b) 및 화소 전극(38)이 형성되고, 상기 화소 전극(38)을 포함한 기판 전면에 보호막(40)과 제 1 배향(42a)막이 차례로 형성된다.In the transverse electric field type liquid crystal display device according to the related art, as shown in FIG. 33) and a common electrode 34, and a gate insulating film 39 is formed on the entire surface of the substrate including the gate line and the common line, and a semiconductor layer (36 in FIG. 6) is formed on the gate insulating film above the gate electrode 35. ) Is formed. The data line 32, the source / drain electrodes (37a and 37b in FIG. 6) and the pixel electrode 38 are formed on the gate insulating layer 39 so as to be perpendicular to the gate line 31. A protective film 40 and a first alignment 42a film are sequentially formed on the entire substrate including 38.

상기 하부 기판(20)에 대향하는 상부 기판(25)상의 화소 영역을 제외한 부분에 블랙매트릭스층(43)이 형성되고 각 화소 영역에는 칼라필터층(41)이 형성된다. 그리고, 상기 칼라필터층(41)을 포함하는 상기 상부 기판 전면에 제 2 배향막(42b)이 형성된다. 이와 같은 상하부 기판(20, 25) 사이에 액정층(23)이 형성된다.The black matrix layer 43 is formed in a portion except for the pixel region on the upper substrate 25 facing the lower substrate 20, and the color filter layer 41 is formed in each pixel region. A second alignment layer 42b is formed on the entire upper substrate including the color filter layer 41. The liquid crystal layer 23 is formed between the upper and lower substrates 20 and 25.

따라서, 상기 화소 전극(38)에 데이터 전압이 인가될 경우 상기 화소 전극(38) 및 공통 전극(34)의 전압차에 의해 횡전계가 형성되고, 상기 횡전계에 의해 액정을 배향시킬 수 있다.Therefore, when a data voltage is applied to the pixel electrode 38, a transverse electric field is formed by the voltage difference between the pixel electrode 38 and the common electrode 34, and the liquid crystal may be aligned by the transverse electric field.

이때, 상기 공통 전극(도 7의 34)을 연결하는 상기 공통라인(33)은, 도 8과 같이, 상기 게이트 라인(31)과 평행하도록 형성되어 액티브 영역(30) 가장자리에서 서로 연결되어 있다. In this case, as shown in FIG. 8, the common line 33 connecting the common electrode 34 of FIG. 7 is formed to be parallel to the gate line 31 and connected to each other at an edge of the active region 30.

때문에, 상기 공통라인(33)의 저항성을 고려하여 상기 데이터 라인(32)에 데이터 전압이 인가될 경우 상기 공통전극(34)에 커플링 현상을 줄이기 위해 상기 공통 전극(34)과 상기 데이터 라인(32)을 일정간격 이격하도록 형성되어 있다.Therefore, when a data voltage is applied to the data line 32 in consideration of the resistance of the common line 33, the common electrode 34 and the data line (eg, to reduce a coupling phenomenon to the common electrode 34). 32) is formed to be spaced apart by a predetermined interval.

따라서, 상부 기판(25) 상에는 상기 데이터 라인(32) 및 공통 전극(34) 가장자리로의 빛샘 현상을 막기 위해 블랙매트릭스(43)가 상기 데이터 라인뿐만 아니라, 상기 데이터 라인(32)에 인접하는 공통전극(34)의 상부에 대응하도록 넓게 형성되어 있다.Accordingly, the black matrix 43 is adjacent to the data line 32 as well as the data line to prevent light leakage from the edges of the data line 32 and the common electrode 34 on the upper substrate 25. It is formed wide so as to correspond to the upper part of the electrode 34.

즉, 상기 데이터 라인(32)과 상기 공통전극(34) 사이로 누설되는 빛을 차단하기 위해 상기 데이터 라인(32)에 인접하는 공통전극(34)의 중심부까지 대응하도록 상기 블랙매트릭스층(43)이 넓게 형성되어야 했다.That is, the black matrix layer 43 is disposed to correspond to the center of the common electrode 34 adjacent to the data line 32 to block light leaking between the data line 32 and the common electrode 34. Had to be widely formed.

그러나, 이와 같은 종래 기술의 횡전계 방식 액정표시장치는 다음과 같은 문제점이 있었다. However, the conventional transverse electric field type liquid crystal display device has the following problems.                         

첫째, 종래 기술의 횡전계 방식 액정표시장치는 데이터 배선 가장자리의 공통전극 부분에 대응하도록 블랙매트릭스층을 형성해야 하기 때문에 개구율이 떨어지는 단점이 있었다.First, the transverse electric field type liquid crystal display of the prior art has a disadvantage in that the aperture ratio is lowered because the black matrix layer must be formed to correspond to the common electrode portion of the edge of the data line.

둘째, 종래 기술의 횡전계 방식 액정표시장치는 데이터 배선과 오버랩하는 공통전극 또는 공통라인에 커플링 현상이 발생하여 화면불량을 유발할 수 있다.Second, in the transverse electric field type liquid crystal display device of the related art, a coupling phenomenon may occur on the common electrode or the common line overlapping the data line, thereby causing a screen defect.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 데이터 라인에 인접하는 공통전극을 상기 데이터 라인에 오버랩시켜 개구율을 향상시키고, 더불어 이웃하는 공통 라인을 서로 연결하여 공통 라인의 저항을 감소시켜 데이터 라인과 공통 라인간의 오버랩으로 인한 커플링 현상을 줄일 수 있는 횡전계 방식 액정표시장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems of the prior art, and improves the aperture ratio by overlapping a common electrode adjacent to a data line with the data line. It is an object of the present invention to provide a transverse electric field type liquid crystal display device which can reduce the coupling phenomenon due to overlap between the data line and the common line.

상기와 같은 목적을 달성하기 위한 본 발명의 횡전계방식 액정표시장치는, 하부기판 상에 제1 방향으로 형성되는 게이트 라인; 상기 하부기판 상에, 상기 제1 방향으로 상기 게이트 라인과 절연되어 형성되는 공통 라인; 상기 하부기판 상에 상기 공통 라인에서 연장되어 상기 제1 방향에 수직한 제2 방향으로 형성되는 공통 전극; 상기 게이트 라인, 공통 라인 및 공통 전극을 포함한 상기 하부기판의 전면에 형성된 게이트 절연막 상에, 인접한 상기 공통 전극과 적어도 일부가 오버랩되고, 화소 영역이 정의되도록 상기 제2 방향으로 상기 게이트 라인에 교차되어 형성되는 데이터 라인; 상기 게이트 라인과 데이터 라인이 교차하는 부분에 형성되며, 게이트 전극, 반도체층, 소오스 및 드레인 전극으로 이루어진 박막트랜지스터; 상기 각 화소 영역에 대응되어, 상기 게이트 절연막 상에 상기 박막트랜지스터의 드레인 전극에 연결되고, 상기 공통 전극과 교번하여 상기 공통 전극에 평행하게 형성되는 화소 전극; 및 상기 게이트 라인과 상기 제2 방향으로 인접한 상기 공통 전극 또는 상기 공통 라인에 각각 형성된 콘택홀에 접촉하는 투명 도전성 금속으로 형성되어, 상기 게이트 라인과 상기 제2 방향으로 인접한 상기 공통 전극 또는 상기 공통 라인을 서로 전기적으로 연결하는 공통 라인 연결부를 포함하여 구성됨에 그 특징이 있다.In accordance with one aspect of the present invention, a transverse electric field type liquid crystal display device includes: a gate line formed in a first direction on a lower substrate; A common line formed on the lower substrate and insulated from the gate line in the first direction; A common electrode extending from the common line on the lower substrate and formed in a second direction perpendicular to the first direction; At least a portion of the adjacent common electrode overlaps the gate insulating film formed on the front surface of the lower substrate including the gate line, the common line, and the common electrode, and crosses the gate line in the second direction to define a pixel region. A data line formed; A thin film transistor formed at a portion where the gate line and the data line cross each other and formed of a gate electrode, a semiconductor layer, a source and a drain electrode; A pixel electrode corresponding to each of the pixel regions, the pixel electrode being connected to the drain electrode of the thin film transistor on the gate insulating layer, and alternately formed to be parallel to the common electrode; And a transparent conductive metal contacting the common electrode adjacent to the gate line in the second direction or the contact hole formed in the common line, and the common electrode or the common line adjacent to the gate line in the second direction. It is characterized in that it comprises a common line connection to electrically connect to each other.

여기서, 상기 공통 라인 연결부는 상기 게이트 절연막에 형성됨에 특징이 있다.The common line connection part may be formed on the gate insulating layer.

상기 공통 라인 연결부는 상기 제2 방향으로 형성됨에 특징이 있다.The common line connection part may be formed in the second direction.

삭제delete

상기 공통라인 및 공통 라인 연결부는 그물 모양으로 형성됨에 특징이 있다.The common line and the common line connection is characterized in that it is formed in a net shape.

이와 같은 본 발명의 횡전계방식 액정표시장치는 데이터 라인을 공통전극에 오버랩되도록 형성함으로써 블랙매트릭스를 상기 데이터 라인에 대응하도록 형성하여 개구율을 높일 수 있고, 게이트 라인에 인접한 공통 전극 또는 공통 라인을 서로 전기적으로 연결하는 공통라인 연결부를 형성함으로써 상기 공통전극과 공통전극을 모두 전기적으로 연결하여 상기 공통전극 및 데이터 라인에 발생되는 커플링 현상을 줄일 수 있다.Such a transverse electric field type liquid crystal display device according to the present invention can increase the aperture ratio by forming a black matrix to correspond to the data line by forming the data line to overlap the common electrode, and the common electrode or the common line adjacent to the gate line are mutually increased. By forming a common line connecting unit electrically connecting the common electrode and the common electrode, the coupling phenomenon generated in the common electrode and the data line can be reduced.

이하, 상기와 같은 특징을 갖는 본 발명에 따른 횡전계 방식 액정표시장치 및 그 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다. Hereinafter, a transverse electric field type liquid crystal display device and a method of manufacturing the same according to the present invention having the above characteristics will be described in detail with reference to the accompanying drawings.

도 9는 본 발명에 따른 횡전계 방식 액정표시장치의 평면도이고, 도 10은 도 9의 Ⅱ-Ⅱ' 선상의 구조 단면도이며, 도 11은 본 발명에 따른 횡전계 방식 액정표시장치를 개략적으로 나타낸 평명도이다.
도 9에 도시된 바와 같이, 본 발명에 따른 횡전계 방식 액정표시장치는, 하부 기판(도시하지 않음)상에 제1 방향으로 형성되는 복수개의 게이트 라인(51), 화소 영역이 정의되도록 상기 제1 방향에 수직한 제2 방향으로 상기 각 게이트 라인(51)에 교차되어 형성되는 복수개의 데이터 라인(52), 상기 각 게이트 라인(51)과 각 데이터 라인(52)이 교차하는 부분에 형성되는 박막트랜지스터(T), 상기 제1 방향으로 상기 게이트 라인과 절연되어 형성되는 복수개의 공통 라인(54), 상기 각 화소 영역에 대응되어 상기 공통 라인(54)에서 연장되어 상기 제2 방향으로 형성되는 공통 전극(55), 상기 각 화소 영역에 대응되어 상기 박막트랜지스터(T)의 드레인 전극(62b)과 전기적으로 연결되고 상기 공통 전극(55)과 교번하여 상기 제2 방향으로 형성되는 화소 전극(53) 및 상기 게이트 라인(51)에 인접한 공통 전극(55) 또는 공통 라인(54)에 각각 형성된 콘택 홀(55a)에 접촉하는 투명 도전성 금속으로 형성되어, 상기 각 게이트 라인(51)에 인접한 공통 전극(55) 또는 공통 라인(54)를 서로 전기적으로 연결하는 공통 라인 연결부(56)을 포함하여 이루어진다. 이때, 투명 도전선 금속으로는 ITO(Indium-Tin Oxide, 인-주석 산화물) 등이 있다.
상기 복수개의 게이트 라인(51), 복수개의 공통 라인(54) 및 공통 전극(55)은 상기 하부 기판(도시하지 않음) 상에 동시에 형성되며, 복수개의 게이트 라인(51)과 복수개의 공통 라인(54)은 서로 절연되고, 복수개의 공통 라인(54)과 공통 전극(55)은 연결된다. 그리고, 상기 복수개의 데이터 라인(52)과 화소 전극(53)은, 상기 복수개의 게이트 라인(51), 복수개의 공통 라인(54) 및 공통 전극(55)을 포함한 상기 하부 기판(도시하지 않음) 전면에 형성되어 있는 게이트 절연막(도시하지 않음) 상에 동시에 형성된다.
상기 각 데이터 라인(52)은 인접한 상기 공통 전극(55)에 오버랩되도록 형성되어, 상기 데이터 라인(52)의 주변에서의 빛샘 현상을 줄임으로써 개구율을 높일 수 있다.
9 is a plan view of a transverse electric field liquid crystal display device according to the present invention, FIG. 10 is a structural cross-sectional view along the line II-II 'of FIG. 9, and FIG. It is flatness.
As shown in FIG. 9, the transverse electric field liquid crystal display according to the present invention includes a plurality of gate lines 51 and pixel regions defined in a first direction on a lower substrate (not shown). A plurality of data lines 52 formed to cross each of the gate lines 51 in a second direction perpendicular to one direction, and formed at portions where the gate lines 51 and each data line 52 intersect. A thin film transistor T, a plurality of common lines 54 formed to be insulated from the gate line in the first direction, and extend from the common line 54 corresponding to each pixel area to be formed in the second direction The common electrode 55 and the pixel electrode 53 corresponding to each pixel area, which are electrically connected to the drain electrode 62b of the thin film transistor T and are alternately formed with the common electrode 55 in the second direction. ) And the crab The common electrode 55 adjacent to the trench line 51 or the transparent conductive metal contacting the contact hole 55a formed in the common line 54, respectively, is formed of a common electrode 55 adjacent to each of the gate lines 51. Or a common line connection 56 for electrically connecting the common lines 54 to each other. In this case, the transparent conductive wire metal may include indium tin oxide (ITO), or the like.
The plurality of gate lines 51, the plurality of common lines 54, and the common electrode 55 are simultaneously formed on the lower substrate (not shown), and the plurality of gate lines 51 and the plurality of common lines ( 54 is insulated from each other, and the plurality of common lines 54 and the common electrode 55 are connected to each other. The plurality of data lines 52 and the pixel electrodes 53 may include the lower substrate including the plurality of gate lines 51, the plurality of common lines 54, and the common electrodes 55 (not illustrated). It is formed simultaneously on the gate insulating film (not shown) formed in the front surface.
Each of the data lines 52 is formed to overlap the adjacent common electrode 55, thereby increasing the aperture ratio by reducing light leakage around the data line 52.

그리고, 상기 공통라인 연결부(56)는 상기 데이터 라인(52)과 동일한 상기 제2 방향으로 형성된다. 따라서, 상기 데이터 라인(52)에 데이터 전압이 인가될 경우 상기 공통전극(55)에 유도되는 커플링 전하를 줄일 수 있다.The common line connector 56 is formed in the same second direction as the data line 52. Therefore, when a data voltage is applied to the data line 52, the coupling charge induced in the common electrode 55 may be reduced.

삭제delete

삭제delete

이와 같은 본 발명에 따른 횡전계 방식 액정표시장치를 보다 구체적으로 설명하면 다음과 같다.
도 10에 도시된 바와 같이, 하부 기판(50)상에, 일정한 간격으로 이격되는 복수개의 게이트 라인(도 9의 51)과 복수개의 공통 라인(도 9의 54)가 서로 평행하게 형성된다. 이와 동시에, 상기 게이트 라인(도 9의 51)과 후술할 데이터 라인(52)가 교차배치되어 정의되는 화소 영역 각각에 대응되어, 상기 게이트 라인(51)에서 연장되어 돌출되는 게이트 전극(도 9의 51a)이 형성된다. 또한, 상기 화소 영역 각각에 대응되어, 상기 하부 기판(50) 상에 상기 복수개의 공통 라인(도 9의 54)에 수직한 방향으로 상기 복수개의 공통 라인(도 9의 54) 각각에서 연장되는 복수개의 공통 전극(55)이 형성된다.
상기 복수개의 게이트 라인(도 9의 51), 복수개의 공통 라인(도 9의 54) 및 복수개의 공통 전극(55)을 포함한 상기 하부 기판(50)의 전면에 게이트 절연막(58)이 형성된다.
상기 게이트 절연막(58) 상에 반도체층(도 9의 51b, 도 10에는 도시되지 않음)이 형성된다.
그리고, 상기 게이트 절연막(58) 상에, 상기 화소 영역이 정의되도록 상기 복수개의 게이트 라인(51)과 수직한 방향으로 상기 복수개의 게이트 라인(51)에 교차되고, 인접한 상기 공통 전극(55)과 오버랩되는 데이터 라인(52)이 형성된다. 이와 동시에, 상기 화소 영역에 대응되어 상기 게이트 절연막(58) 상에 상기 공통 전극(55)와 교번되는 화소 전극(53)이 형성된다. 이 때, 상기 데이터 라인(51)에는 상기 반도체층 방향으로 돌출되도록 소오스 전극(도 9의 52a)이 형성되고 상기 화소 전극(53)은 상기 소오스 전극(도 9의 52a)에 대향되는 상기 반도체층 일측에 드레인 전극이 돌출되도록 형성된다.
상기 데이터 라인(52) 및 화소 전극(53)을 포함하는 상기 하부 기판(50)의 전면에 보호막(59)이 형성된다.
다음, 상기 게이트 라인(51)에 인접한 화소 영역에 형성된 공통 전극(55) 또는 공통 라인(54)에 콘택홀(55a)이 형성된다. 그리고, 상기 보호막(59) 상에, 상기 게이트 라인(51)에 인접한 공통 라인(54) 또는 공통 전극(55) 각각에 형성된 상기 콘택홀(55a)에 모두 접촉하여, 상기 게이트 라인(51)에 인접한 공통 전극(55) 또는 공통 라인(54)을 서로 전기적으로 연결하는 공통라인 연결부(56)가 형성된다. 이때, 상기 공통 라인 연결부(56)는 상기 데이터 라인(52)에 평행한 방향으로 형성된다. 또한, 상기 공통 라인 연결부(56)는 ITO 등과 같은 투명 도전성 금속으로 형성한다.
그리고, 상기 공통라인 연결부(56)를 포함하는 상기 하부 기판(50) 상에 제 1 배향막(63a)이 형성된다.
The transverse electric field type liquid crystal display device according to the present invention will be described in detail as follows.
As shown in FIG. 10, on the lower substrate 50, a plurality of gate lines 51 of FIG. 9 and a plurality of common lines 54 of FIG. 9 are spaced apart from each other at regular intervals. At the same time, the gate line 51 of FIG. 9 and the data line 52 to be described later cross each other to correspond to each of the pixel regions defined by the gate line 51. 51a) is formed. In addition, a plurality of pixels corresponding to each of the pixel areas may extend from each of the plurality of common lines (54 of FIG. 9) in a direction perpendicular to the plurality of common lines (54 of FIG. 9) on the lower substrate 50. Common electrodes 55 are formed.
A gate insulating layer 58 is formed on an entire surface of the lower substrate 50 including the plurality of gate lines 51 of FIG. 9, a plurality of common lines 54 of FIG. 9, and a plurality of common electrodes 55.
A semiconductor layer (51b in FIG. 9, not shown in FIG. 10) is formed on the gate insulating layer 58.
In addition, the gate insulating layer 58 may cross the plurality of gate lines 51 in a direction perpendicular to the plurality of gate lines 51 to define the pixel area, and may be adjacent to the common electrode 55. Overlapping data lines 52 are formed. At the same time, a pixel electrode 53 corresponding to the pixel area is formed on the gate insulating layer 58 to be alternated with the common electrode 55. In this case, a source electrode 52a of FIG. 9 is formed in the data line 51 so as to protrude in the direction of the semiconductor layer, and the pixel electrode 53 is opposite to the source electrode 52a of FIG. 9. The drain electrode is formed to protrude on one side.
A passivation layer 59 is formed on an entire surface of the lower substrate 50 including the data line 52 and the pixel electrode 53.
Next, a contact hole 55a is formed in the common electrode 55 or the common line 54 formed in the pixel region adjacent to the gate line 51. In addition, all of the contact holes 55a formed in the common line 54 or the common electrode 55 adjacent to the gate line 51 are contacted with the gate line 51 on the passivation layer 59. A common line connection 56 is formed to electrically connect adjacent common electrodes 55 or common lines 54 to each other. In this case, the common line connection part 56 is formed in a direction parallel to the data line 52. In addition, the common line connector 56 is formed of a transparent conductive metal such as ITO.
In addition, a first alignment layer 63a is formed on the lower substrate 50 including the common line connector 56.

또한, 상부 기판(57)에는 상기 화소 영역을 제외한 상기 게이트 라인(51) 및 데이터 라인(52)에 대응되는 부분에 빛을 차단하기 위한 블랙매트릭스층(64)이 형성되고, 상기 각 화소 영역에 대응되는 부분에 색상을 구현하기 위한 R, G, B 칼라필터층(65)이 형성된다. 그리고, 상기 칼라필터층(65)을 포함한 상기 상부 기판 전면에 제 2 배향막(63b)이 형성된다. In addition, a black matrix layer 64 is formed on the upper substrate 57 to block light in portions corresponding to the gate line 51 and the data line 52 except for the pixel region. R, G, and B color filter layers 65 are formed on the corresponding portions to implement color. A second alignment layer 63b is formed over the entire upper substrate including the color filter layer 65.

삭제delete

삭제delete

삭제delete

여기서, 상기 하부기판(50)에 형성된 상기 데이터 라인(52)과 데이터 라인(52)에 인접한 공통전극(55)이 오버랩되도록 형성되어 있으므로 상기 데이터 라인(52)의 주변을 통하여 유출되는 빛의 양이 작기 때문에 상기 데이터 라인(52)에 대응되는 상기 블랙매트릭스(64)의 폭은 종래에 비해 감소되도록 블랙매트릭스층의 폭을 줄일 수 있다.Herein, since the data line 52 formed on the lower substrate 50 and the common electrode 55 adjacent to the data line 52 overlap each other, the amount of light flowing out through the periphery of the data line 52 is increased. Because of this small size, the width of the black matrix 64 corresponding to the data line 52 can be reduced so that the width of the black matrix layer can be reduced as compared with the related art.

이와 같이 형성된 상부 기판(57) 및 하부 기판(50)이 일정 공간을 갖고 서로 마주보도록 합착되고 상기 상부 기판(57) 및 하부 기판(50) 사이에 액정층(66)이 형성된다.The upper substrate 57 and the lower substrate 50 formed as described above are bonded to face each other with a predetermined space, and a liquid crystal layer 66 is formed between the upper substrate 57 and the lower substrate 50.

상기 도 10에서, 상기 공통 라인 연결부(56)는 보호막(59)을 형성한 후 상기 보호막(59) 상에 형성함을 설명하였으나, 이와 달리, 데이터 라인(52)이 형성되는 게이트절연막(58) 상에 형성될 수 있다. 즉, 데이터 라인 형성용 금속층을 상기 게이트 절연막위에 증착하고 노광 및 현상 공정으로 상기 데이터 라인(52) 및 화소 전극(53)과 상기 공통 라인 연결부(56)를 정의한 후, 상기 금속층을 선택적으로 제거하여 데이터 라인(52) 및 화소 전극(53)을 형성함과 동시에 공통 라인 연결부(56)을 형성한다. 이와 같은 경우에 상기 보호막(59)은 형성하지 않아도 무방하다. In FIG. 10, the common line connector 56 is formed on the passivation layer 59 after the passivation layer 59 is formed. However, the gate insulating layer 58 on which the data line 52 is formed is described. It can be formed on. That is, a metal layer for forming a data line is deposited on the gate insulating layer, the data line 52 and the pixel electrode 53 and the common line connector 56 are defined by an exposure and development process, and then the metal layer is selectively removed. The data line 52 and the pixel electrode 53 are formed, and the common line connector 56 is formed. In this case, the protective film 59 may not be formed.

따라서, 본 발명에 따른 횡전계 방식 액정표시장치는 상기 공통전극(55)을 상기 데이터 라인(52)에 오버랩하도록 형성하여 개구율을 높일 수 있다. 또한, 상기 게이트 라인(51)에 인접한 양측 공통 전극 또는 공통 라인을 서로 전기적으로 연결하여 공통 라인을 메쉬(mesh) 형태로 만들어 공통 라인의 저항을 감소시키므로 공통 라인과 데이터 라인 사이의 커플링에 의한 크로스토크(crosstalk)을 방지할 수 있다.Accordingly, in the transverse electric field type liquid crystal display device according to the present invention, the common electrode 55 may be formed to overlap the data line 52 to increase the aperture ratio. In addition, since both common electrodes or the common lines adjacent to the gate line 51 are electrically connected to each other to form a common line to form a mesh to reduce the resistance of the common line, the coupling between the common line and the data line Crosstalk can be prevented.

도 11은, 상기 공통라인(54) 및 공통라인 연결부(56)가 그물(mesh)모양으로 형성되어 상기 액티브 영역(67)의 가장자리로 접지됨을 도시하였다.FIG. 11 illustrates that the common line 54 and the common line connecting portion 56 are formed in a mesh shape and grounded to the edge of the active region 67.

따라서, 공통라인 연결부(56)를 이용하여 복수개의 공통라인(54)들을 서로 연결함으로써 데이터 라인(52)에 인가되는 데이터 전압에 의해 상기 공통전극(55)에 유도되는 커플링 전하를 줄일 수 있다.Therefore, by connecting the plurality of common lines 54 to each other using the common line connector 56, the coupling charge induced in the common electrode 55 by the data voltage applied to the data line 52 can be reduced. .

이상에서 설명한 바와 같은 본 발명에 따른 횡전계 방식 액정표시장치에 있어서는 다음과 같은 효과가 있다.In the transverse electric field type liquid crystal display device according to the present invention as described above has the following advantages.

첫째, 본 발명에 따른 횡전계 방식 액정표시장치는 데이터 라인에 인접한 공통전극을 상기 데이터 라인에 오버랩되도록 형성하고 상대적으로 블랙매트릭스층의 폭을 줄일 수 있으므로 액정표시장치의 개구율을 높일 수 있다.First, the transverse electric field type liquid crystal display device according to the present invention may form a common electrode adjacent to the data line to overlap the data line and relatively reduce the width of the black matrix layer, thereby increasing the aperture ratio of the liquid crystal display device.

둘째, 게이트 라인 양측의 공통 라인 또는 공통 전극을 서로 연결하여 공통 라인을 그물모양으로 형성하므로 공통 라인의 저항을 감소시킬 수 있다. 따라서 상기 공통 라인 또는 공통 전극과 데이터 라인이 오버랩되더라도 공통 전압의 변동에 의한 크로스토크 증가를 방지할 수 있다.Second, since common lines or common electrodes on both sides of the gate line are connected to each other to form a common line in a net shape, resistance of the common line can be reduced. Therefore, even if the common line or the common electrode and the data line overlap, crosstalk increase due to the change of the common voltage can be prevented.

Claims (7)

하부기판 상에 제1 방향으로 형성되는 게이트 라인;A gate line formed in a first direction on the lower substrate; 상기 하부기판 상에, 상기 제1 방향으로 상기 게이트 라인과 절연되어 형성되는 공통 라인;A common line formed on the lower substrate and insulated from the gate line in the first direction; 상기 하부기판 상에 상기 공통 라인에서 연장되어 상기 제1 방향에 수직한 제2 방향으로 형성되는 공통 전극;A common electrode extending from the common line on the lower substrate and formed in a second direction perpendicular to the first direction; 상기 게이트 라인, 공통 라인 및 공통 전극을 포함한 상기 하부기판의 전면에 형성된 게이트절연막 상에, 인접한 상기 공통 전극과 적어도 일부가 오버랩되고, 화소 영역이 정의되도록 상기 제2 방향으로 상기 게이트 라인에 교차되어 형성되는 데이터 라인;At least a portion of the adjacent common electrode overlaps the gate line formed on the front surface of the lower substrate including the gate line, the common line, and the common electrode, and crosses the gate line in the second direction to define a pixel region. A data line formed; 상기 게이트 라인과 데이터 라인이 교차하는 부분에 형성되며, 게이트 전극, 반도체층, 소오스 및 드레인 전극으로 이루어진 박막트랜지스터;A thin film transistor formed at a portion where the gate line and the data line cross each other and formed of a gate electrode, a semiconductor layer, a source and a drain electrode; 상기 각 화소 영역에 대응되어, 상기 게이트절연막 상에 상기 박막트랜지스터의 드레인 전극에 연결되고, 상기 공통 전극과 교번하여 상기 제2 방향으로 형성되는 화소 전극; 및A pixel electrode corresponding to each pixel area, connected to the drain electrode of the thin film transistor on the gate insulating layer, and alternately formed in the second direction with the common electrode; And 상기 게이트 라인과 상기 제2 방향으로 인접한 상기 공통 전극 또는 상기 공통 라인에 각각 형성된 콘택홀에 접촉하는 투명 도전성 금속으로 형성되어, 상기 게이트 라인과 상기 제2 방향으로 인접한 상기 공통 전극 또는 상기 공통 라인을 서로 전기적으로 연결하는 공통 라인 연결부를 포함하여 구성됨을 특징으로 하는 횡전계 방식 액정표시장치.A transparent conductive metal contacting the common electrode adjacent to the gate line in the second direction or the contact hole formed in the common line, respectively, to form the common electrode or the common line adjacent to the gate line in the second direction; A transverse electric field type liquid crystal display device comprising a common line connection part electrically connected to each other. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 공통 라인 연결부는 상기 게이트 절연막 상에 형성됨을 특징으로 하는 횡전계 방식 액정표시장치.And the common line connection part is formed on the gate insulating film. 제 1 항에 있어서, The method of claim 1, 상기 공통 라인 연결부는 상기 제2 방향으로 형성됨을 특징으로 하는 횡전계 방식 액정표시장치.And the common line connection part is formed in the second direction. 제 1 항에 있어서, The method of claim 1, 상기 공통라인 및 공통 라인 연결부는 그물 모양으로 형성됨을 특징으로 하는 횡전계 방식 액정표시장치.And the common line and the common line connection part are formed in a net shape. 하부 기판 상에, 서로 평행하는 복수의 게이트 라인과 복수의 공통 라인 및 상기 복수의 공통 라인에 수직한 방향으로 상기 복수의 공통 라인 각각에서 연장되는 복수의 공통 전극을 형성하는 단계;Forming a plurality of common electrodes extending from each of the plurality of common lines in a direction perpendicular to the plurality of gate lines and the plurality of common lines parallel to each other on a lower substrate; 상기 복수의 게이트 라인, 복수의 공통 라인 및 복수의 공통 전극을 포함한 상기 하부 기판 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the lower substrate including the plurality of gate lines, the plurality of common lines, and the plurality of common electrodes; 상기 게이트 절연막 상에, 반도체층을 형성하는 단계;Forming a semiconductor layer on the gate insulating film; 상기 게이트 절연막 상에, 화소 영역이 정의되도록 상기 복수의 게이트 라인과 수직한 방향으로 상기 복수의 게이트 라인에 교차되고, 인접한 상기 공통 전극과 오버랩되는 복수의 데이터 라인 및 상기 화소 영역에 대응되어 상기 공통 전극과 교번하는 복수의 화소 전극을 형성하는 단계;A plurality of data lines and a plurality of data lines overlapping the plurality of gate lines in a direction perpendicular to the plurality of gate lines and overlapping with the adjacent common electrode so as to define a pixel region on the gate insulating layer, Forming a plurality of pixel electrodes that alternate with the electrodes; 상기 게이트 라인에 인접한 공통 라인 또는 공통 전극에 콘택 홀을 형성하는 단계; 및Forming a contact hole in a common line or a common electrode adjacent to the gate line; And 상기 콘택 홀을 통해 상기 데이터 라인에 평행한 방향으로 상기 게이트 라인에 인접한 공통 라인 또는 공통 전극을 연결하는 공통라인 연결부를 형성하는 단계를 포함함을 특징으로 하는 횡전계 방식 액정표시장치의 제조 방법.And forming a common line connection part connecting the common line or the common electrode adjacent to the gate line in a direction parallel to the data line through the contact hole. 제6항에 있어서,The method of claim 6, 상기 화소 전극을 형성한 후에, 상기 복수의 데이터 라인과 복수의 화소 전극을 포함한 상기 게이트 절연막 전면에 보호막을 형성하는 단계를 더 포함함을 특징으로 하는 횡전계 방식 액정표시장치의 제조방법.And forming a passivation film on the entire surface of the gate insulating film including the plurality of data lines and the plurality of pixel electrodes after the pixel electrode is formed.
KR1020030035257A 2003-06-02 2003-06-02 In-Plane Switching Mode Liquid Crystal Display device and method for fabricating the same KR100989165B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030035257A KR100989165B1 (en) 2003-06-02 2003-06-02 In-Plane Switching Mode Liquid Crystal Display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030035257A KR100989165B1 (en) 2003-06-02 2003-06-02 In-Plane Switching Mode Liquid Crystal Display device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20040103275A KR20040103275A (en) 2004-12-08
KR100989165B1 true KR100989165B1 (en) 2010-10-20

Family

ID=37379412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030035257A KR100989165B1 (en) 2003-06-02 2003-06-02 In-Plane Switching Mode Liquid Crystal Display device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100989165B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4862777B2 (en) 2007-08-10 2012-01-25 カシオ計算機株式会社 Display device
KR20090049659A (en) 2007-11-14 2009-05-19 삼성전자주식회사 Display substrate and display panel having the same
CN105093639B (en) * 2015-07-13 2018-09-04 深圳市华星光电技术有限公司 A kind of array substrate and liquid crystal display panel
CN111047986B (en) * 2019-11-27 2021-11-09 南京京东方显示技术有限公司 Display panel
CN113985666A (en) * 2020-11-24 2022-01-28 惠科股份有限公司 Display panel and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000057644A (en) * 1997-08-21 2000-09-25 가나이 쓰토무 Transverse electric field system liquid crystal display device suitable for improving aperture ratio
KR20020037554A (en) * 2000-11-14 2002-05-22 구본준, 론 위라하디락사 IPS mode Liquid crystal display device and method for fabricating the same
KR20030082375A (en) * 2002-04-15 2003-10-22 어드밴스트 디스플레이 인코포레이티드 Liquid crystal display device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000057644A (en) * 1997-08-21 2000-09-25 가나이 쓰토무 Transverse electric field system liquid crystal display device suitable for improving aperture ratio
KR20020037554A (en) * 2000-11-14 2002-05-22 구본준, 론 위라하디락사 IPS mode Liquid crystal display device and method for fabricating the same
KR20030082375A (en) * 2002-04-15 2003-10-22 어드밴스트 디스플레이 인코포레이티드 Liquid crystal display device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20040103275A (en) 2004-12-08

Similar Documents

Publication Publication Date Title
KR100698047B1 (en) In-Plane Switching Mode Liquid Crystal Display Device and the Method for Manufacturing the same
CN100510860C (en) In-plane switching mode liquid crystal display device with adjustable viewing angle and method for fabricating the same
KR100675635B1 (en) In plane switching mode liquid crystal display device having improved contrast ratio
KR20020031455A (en) Inplain swiching mode liquid crystal display device and method for manufacturing the same
CN109669305B (en) Array substrate and liquid crystal display panel
KR20070016853A (en) Liquid crystal display
KR101016525B1 (en) In plane switching mode liquid crystal display device
CN111381404A (en) Liquid crystal display device having a plurality of pixel electrodes
KR100875188B1 (en) Transverse electric field type liquid crystal display device and its manufacturing method
KR101283365B1 (en) Liquid crystal display device
KR100989165B1 (en) In-Plane Switching Mode Liquid Crystal Display device and method for fabricating the same
KR100577299B1 (en) Liquid Crystal Display Device
KR20050115633A (en) In-plane switching mode liquid crystal display device
KR101035924B1 (en) Color filter array substrate
KR100949491B1 (en) In-Plane Switching Mode Liquid Crystal Display device
KR20080003085A (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR20070044918A (en) Liquid display panel and method for manufacturing the same
KR101166578B1 (en) In plane switching mode liquid crystal display device and fabrication method thereof
KR20050025446A (en) Liquid crystal display device
KR20080107057A (en) Liquid crystal display
KR101385460B1 (en) Liquid crystal display device
KR101888446B1 (en) Liquid crystal display device and method of fabricating the same
KR100918651B1 (en) Liquid Crystal Display Device in In-Plane Switching mode and method for Manufacturing the same
KR100853779B1 (en) Liquid Crystal Display device and Method for Manufacturing the same
KR101023731B1 (en) Liquid Crystal Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 10