KR100988730B1 - 실리콘 나이트라이드의 원자층증착 방법 - Google Patents

실리콘 나이트라이드의 원자층증착 방법 Download PDF

Info

Publication number
KR100988730B1
KR100988730B1 KR1020030035508A KR20030035508A KR100988730B1 KR 100988730 B1 KR100988730 B1 KR 100988730B1 KR 1020030035508 A KR1020030035508 A KR 1020030035508A KR 20030035508 A KR20030035508 A KR 20030035508A KR 100988730 B1 KR100988730 B1 KR 100988730B1
Authority
KR
South Korea
Prior art keywords
gas
process gas
reaction zone
supplying
preheating
Prior art date
Application number
KR1020030035508A
Other languages
English (en)
Other versions
KR20040104096A (ko
Inventor
이홍로
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37379813&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100988730(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020030035508A priority Critical patent/KR100988730B1/ko
Publication of KR20040104096A publication Critical patent/KR20040104096A/ko
Application granted granted Critical
Publication of KR100988730B1 publication Critical patent/KR100988730B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명에서는 실리콘을 함유하는 제 1 공정가스와 질소를 함유하는 제 2 공정가스가 펄스 형태로 교대로 반응영역으로 공급되어 기판 상면에 원자층을 형성하는 단계 사이에 퍼지가스를 공급하는 단계가 반복되는 실리콘 나이트라이드(SiNx)의 증착 방법에 있어서, 상기 제 1 공정가스를 상기 반응영역으로 공급하기 전에 반응영역의 외부에 설치되는 히터에 의하여 소정의 온도로 예열하는 단계를 포함하는 실리콘 나이트라이드의 증착 방법에 대하여 개시한다.
본 발명의 방법에서는 실란 가스를 공정챔버의 반응영역으로 공급하기 전에 소정의 온도로 예열시켜 실란 가스의 반응성이 크게 향상됨으로써, 증착 속도 향상 및 공정 효율의 증가를 가져올 수 있다.
원자층증착(ALD), 예열(Preheating), 실리콘 나이트라이드(SiNx)

Description

실리콘 나이트라이드의 원자층증착 방법{Method of Atomic Layer Deposition for Silicon Nitride}
도 1은 종래 원자층증착 방법에 따른 박막 흡착 공정을 개략적으로 설명하기 위한 그래프;
도 2는 본 발명에 일 관점에 원자층증착 장치를 개략적으로 도시한 단면도;
도 3은 본 발명의 다른 관점에 따른 원자층증착 장치를 개략적으로 도시한 단면도;
도 4는 본 발명에 따른 실리콘 나이트라이드 박막을 증착하는 단계를 도시한 순서도(flow chart);
도 5는 본 발명의 실시예에 따라 디클로로실란을 예열하였을 경우 예열 온도에 따른 증착 속도를 도시한 그래프;
도 6은 본 발명의 실시예에 따라 디클로로실란을 예열하였을 경우 예열 온도에 따른 에칭(etching) 속도를 도시한 그래프이다.
< 도면의 주요부분에 대한 부호의 설명 >
110 : 공정챔버 120 : 가스 저장부
130 : 제 1 가스전처리부 134 : 제 2 가스전처리부
142, 144, 146, 148 : 유량조절기 152, 154, 156, 158 : 가스라인
162, 164 : 유입관 200 : 서셉터
본 발명은 원자층증착 방법에 관한 것으로, 보다 상세하게는 소스 물질인 실란 가스 및 질소 함유 가스를 시분할을 통해 반응기 내부영역으로 공급하여 화학반응을 통하여 실리콘 나이트라이드(SiNx) 박막을 증착하는 방법에 관한 것이다.
최근 반도체 소자의 경량화, 소형화, 박막화의 추세에 따라 반도체 소자의 구성물질을 박막의 형태로 증착하는 다양한 기술이 개발되고 있다. 특히 박막 증착 공정에서 균일한 증착 특성과 우수한 단차피복성(step coverage)을 갖는 박막 증착 기술로 화학기상증착(Chemical Vapor Deposition, CVD)방법이 개발된 바 있다.
그러나, 화학기상증착 방법에 따르면, 모든 공정가스가 동시에 공정챔버 내에 존재하기 때문에 공정가스들이 기체 상태에서 화학반응을 일으켜, 오염원으로 작동할 수 있는 파우더가 생기고 단차피복성(Step coverage)이 나빠진다. 특히, 다성분계 박막을 증착하고자 하는 경우, 공정가스를 공급하는 운반기체의 유량을 조절하여 각각의 공정가스를 공정챔버에 공급함과 동시에 이들을 반응시켜야 하므로 그 막의 조성을 제어하기 어려울 뿐 아니라 생성된 막내의 불순물 함량이 다소 높은 문제를 가지고 있다.
이와 같은 문제점을 해결하기 위하여 공정가스를 연속적으로 공급하지 않고 독립적으로, 즉 시분할에 의하여 펄스형태로 공급되는 방법이 제안되었다. 이를 통상 원자층증착(Atomic Layer Deposition, ALD)이라 하는데, 원자층증착에 의하여 대상물 표면에 A+B의 화합물의 박막을 증착하는 공정을 간략하게 도시한 도 1을 참조하여 간단히 설명한다.
도시한 바와 같이 일반적인 원자층증착 공정의 1회 주기는 4단계로 구분되는데, 공정가스의 하나인 A 가스를 기판이 위치하고 있는 반응실로 유입시키는 단계와(t1), 퍼지가스를 공급하여 반응실내에 잔류하는 A 가스를 제거하는 단계와(t2), 기판 상에 흡착되어 있는 A 가스막과 화학 반응을 하여 박막을 형성하는 B가스를 유입하는 단계와(t3), 다시 퍼지가스를 공급하여 반응실내에 잔류하는 B가스를 제거하는 단계(t4)를 통하여 하나의 박막증착주기(T)를 이루게 되는데, 원하는 두께의 박막이 구현될 때까지 이와 같은 박막증착주기를 수회 내지 수백 회 반복함으로써 공정을 완료한다.
즉 원자층증착 방법은 반응실내로 공정가스를 동시에 유입하여 박막을 형성하는 화학기상증착 방법과 달리, 기판을 높은 온도로 유지하면서 충분한 시간동안 열에너지를 기체상태의 공정가스에 공급하면, 기판 상에 공정기체들이 균일하게 흡착되고 분해되므로 기판의 단결정면을 따라 원자들이 재배열되어 단결정 박막으로 성장하게 된다. 이때 단결정 기판 상에 흡착된 단결정 박막 위에는 물리적으로 흡착된 공정가스가 존재하는데, 이러한 흡착층은 박막의 순도를 저하시킬 수 있으므로, 흡착단계 이후에 퍼지(purge) 단계를 실시한다.
상기에서 간단히 기술된 원자층증착 방법은 단위주기(T)당 형성되는 막의 두께가 일정하게 유지될 수 있어 단차피복성이 매우 우수하고, 포화 메커니즘에 의한 증착을 통해 대면적의 기판에 균일한 박막을 형성할 수 있을 뿐 아니라, 공정가스를 개별적으로 공급하기 때문에 CVD 방법에서 야기되는 오염원(Particle)의 문제를 해결할 수 있는 등의 장점을 가지고 있어, 최근 산화막 또는 질화막을 형성하는 공정에서 널리 사용되고 있다.
예를 들어, 원자층증착 방법에 의하여 실리콘 나이트라이드 막(SiNx)을 증착하고자 하는 경우에는 실리콘을 함유하는 가스로서 SiH4 또는 Si2H6 및 SiH2Cl2 등이 주로 이용되며, 질소를 함유하는 가스로서 NH3, N2O 등이 시분할적으로 공정챔버 내부로 유입되어 원자층을 형성하게 된다.
그러나, 원자층증착 방법에 따라 박막을 증착하고자 하는 경우에는 서로 다른 공정가스가 유입되어 흡착되는 단계 사이에 비활성의 퍼지가스를 공급해야 하기 때문에 공급주기가 길어짐에 따라 제조 공정이 지연되는 문제가 있다. 공정시간의 장기화는 결국 생산성을 떨어뜨리게 되는데, 이와 같은 생산성의 저하는 원자층증착 방법에서 해결해야 할 문제로 지적되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 공정 챔버의 반응영역으로 공급되는 소스가스를 공정 챔버로 유입하기 전에 소정의 온도로 예열시켜 반응성을 향상시켜 증착 속도를 증가시킴으로써 생산성(throughput)을 극대화하는 원자층증착 방법을 제공하고자 하는 것이다.
상기한 목적을 위하여, 본 발명은 실리콘을 함유하는 제 1 공정가스와 질소를 함유하는 제 2 공정가스가 교대로 펄스 형태로 공정챔버의 반응영역으로 공급되는 단계 사이에 퍼지가스를 공급하는 단계가 순차적으로 반복되는 실리콘 나이트라이드(SiNx)의 증착 방법에 있어서, 상기 제 1 공정가스를 상기 반응영역으로 공급하기 전에 상기 공정챔버의 외부에 설치되는 제 1 가스전처리부에 의하여 소정의 온도로 예열시키는 단계를 포함하는 실리콘 나이트라이드의 증착 방법을 제공한다.
상기 제 1 가스를 예열시키는 온도는 상기 제 1 공정가스가 반응영역에서 흡착 또는 열분해되는 온도보다 낮은 것이 바람직한데, 보다 바람직하기로는 300 ~ 600℃이다.
한편, 상기 제 1 공정가스는 디클로로실란이고, 상기 제 2 공정가스는 암모니아인 것을 특징으로 한다.
특히, 본 발명과 관련하여 상기 제 2 공정가스를 상기 반응영역으로 공급하기 전에 공정챔버의 외부에 설치되는 제 2 가스전처리부에 의하여 소정의 온도로 예열하는 단계를 더욱 포함할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부하는 도면을 참조하여 보다 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 원자층증착 장치를 개략적으로 도시한 단면도로서, 본 발명의 원자층증착 장치는 기판(S)이 그 상면에 안치되는 서셉터(200)가 내부에 설치되며, 외부 영역과 분리되어 공정가스의 흡착이 일어나는 반응영역(A)이 정의되어 있는 공정챔버(110)와, 공정가스 및 퍼지가스가 저장되어 있는 가스저장부(120)와, 상기 가스저장부(120)로부터 상기 공정챔버(110)의 내부로 공정가스 및 퍼지가스를 공급하는 가스라인(152, 154, 156, 158) 및 유입관(162, 164)을 포함하고 있다.
상기한 것과 같이, 원자층증착 방법은 피처리 기판(S) 상면으로 흡착하고자 하는 제 1 공정가스(S1)와 제 2 공정가스(S2)를 각각 시분할을 통하여 공급하고 그 사이에 퍼지가스(P1, P2)의 공급에 따른 퍼지 단계를 실시하여 물리적으로 흡착되는 여분의 가스(S1, S2)를 제거한다. 따라서, 상기 가스저장부(120)는 각각 제 1 퍼지가스를 저장하는 제 1 가스저장부(122), 제 1 공정가스를 저장하는 제 2 가스저장부(126), 제 2 공정가스를 저장하는 제 3 가스저장부(126) 및 제 2 퍼지가스를 저장하는 제 4 가스저장부(128)로 구성되는데, 이와 같이 독립적으로 구성되는 각각의 가스 저장부(122, 124, 126, 128)는 별개로 독립되는 가스라인(152, 154, 156, 158)을 통하여 공정챔버(110)의 내부로 공급된다. 즉, 제 1 가스저장부(122)는 제 1 가스라인(132)과, 제 2 가스저장부(124)는 제 2 가스라인(134)과, 제 3 가 스저장부(126)는 제 3 가스라인(136)과, 제 4 가스저장부(128)는 제 4 가스라인(138)과 각각 연결된다.
이와 같이 가스저장부(122, 124, 126, 128)로부터 각각의 가스라인(152, 154, 156, 158)을 통하여 공급된 개별 가스들은 각각의 가스라인의 일단에 형성되는 제 1 내지 제 4 기체유량조절기(142, 144, 146, 148)의 작동에 의하여 공정챔버(120) 내부로의 유량이 조절된다.
이와 같이 공급되는 가스들은 가스유입관(162, 164)을 경유하여 공정챔버(110)의 내부로 유입되는데, 상기 가스유입관(162, 164)은 제 2 가스유량조절기(144) 및 제 3 가스유량조절기(146)를 통하여 각각 제 2 가스 라인(154) 및 제 3 가스라인(156)과 연결됨으로써, 제 1 공정가스(S1) 및 제 2 공정가스(S2)를 공정챔버(110) 내부로 유입시킨다. 또한, 상기 각각의 가스유입관(162, 164)은 상기 기체유량조절기(144, 146)와 공정챔버(110) 사이에서 분기됨으로써, 퍼지 가스라인(152, 156)과 연결될 수 있다. 다시 말하면, 제 1 가스유입관(162)은 제 2 기체유량조절기(144)와 공정챔버(110) 사이에서 분기하여 제 1 기체유량조절기(142)를 경유하여 제 1 가스라인(152)과 연결되며, 제 2 가스유입관(164)은 제 3 기체유량조절기(146)와 공정챔버(110) 사이에서 분기하여 제 4 기체유량조절기(148)를 경유하여 제 4 가스라인(158)과 연결되어, 각각 제 1 퍼지가스(P1) 및 제 2 퍼지가스(P2)를 공정챔버 내부로 유입시킨다.
이와 같이 가스저장부(122, 124, 126, 128)로부터 가스라인(152, 154, 156, 158), 가스유입관(162, 164)을 경유한 공정가스(S1, S2) 및 퍼지가스(P1, P2)는 최종적으로 공정챔버(110)의 내부로 유입되는데, 도면에는 도시하지 않았으나 유입된 가스들은 샤워헤드 또는 인젝터를 통해서 공정챔버(110)로 로딩된 기판(S) 상면의 반응영역(A)으로 분산되어, 공정가스의 경우에는 화학 반응에 의하여 흡착되고 퍼지가스의 경우에는 잔류하는 공정가스들을 제거한다.
한편, 상기 서셉터(200)의 내부에는 히터(미도시)가 설치되어 공정챔버(110)의 상기 반응영역(A)으로 유입된 공정가스(S1, S2)의 온도를 상승시켜 기판(S)의 상면에서 흡착할 수 있도록 한다.
본 발명과 관련하여 실리콘 나이트라이드 막(SiNx)을 증착하고자 하는 경우에는 실리콘을 함유하는 제 1 공정가스로서 SiH4 또는 Si2H6 및 SiH2 Cl2 등이 주로 이용되며, 질소를 함유하는 제 2 공정가스로서 NH3, N2O 등이 주로 사용될 수 있으며, 특히 바람직하게는 상기 제 1공정가스는 SiH2Cl2 (Dichloro Silane, DSC)이며, 상기 제 2 공정가스는 암모니아(NH3)이다.
특히, 본 실시예에서는 제 2 가스저장부(124)와 공정챔버(110) 사이에 제 1 가스전처리부(130)를 설치하여, 공급되는 제 1 공정가스(S1)가 공정챔버(110) 내부로 유입되기 전에 소정의 온도로 미리 활성화시켰다. 상기 제 1 가스전처리부(130) 내부에는 통상의 히터(132)가 설치되어 있어, 제 2 가스저장부(124)로부터 공급되 는 제 1 공정가스(S1)를 적당한 온도로 예열시키게 된다. .
상기 제 1 가스전처리부(130)는 도시한 것과 같이, 제 2 가스저장부(124)와 제 2 기체유량조절기(144) 사이에 설치될 수 있음은 물론이지만, 상기 제 2 기체유량조절기(144)와 제 1 가스유입관(162)이 분기되어 제 1 가스라인(152)로 연결되는 지점 사이에 설치될 수 있다. 즉, 상기 제 1 가스전처리부(130)는 제 2 가스저장부(124)와 제 1 가스유입관(162)이 분기되는 지점 사이의 임의의 지점, 즉 상기 제 1 공정가스를 공급하는 제 2 가스라인(154)의 임의의 영역에 설치될 수 있다.
특히, 본 발명에 있어서 실리콘을 함유하는 상기 제 1 공정가스(S1)는 공정챔버의 외부에 위치한 상기 제 1 가스전처리부(130)를 통하여 소정의 온도로 활성화(activation)되어야 한다. 만약 이와 같은 활성화(예열) 온도가 낮게 되면 예열에 따른 제 1 가스의 반응영역에서의 반응성의 향상을 이룰 수 없게 되고, 활성화 온도가 너무 높게 되면 예열 과정에서 상기 제 1 가스가 열분해되거나 흡착되어 실질적인 화학반응 또는 흡착이 일어나야 하는 공정챔버의 반응영역으로 공급되지 못할 수 있기 때문이다. 공급되는 제 1 공정가스의 종류에 따라 차이가 있을 수 있으나, 상기 제 1 가스전처리부(130)에서 예열온도는 대략 300 ~ 600℃가 바람직하다.
도 3은 본 발명의 다른 실시예에 따른 원자층증착 장치를 대략적으로 도시한 단면도로서, 도 2와 동일한 부분에 대해서는 동일한 번호를 부여하고 상세한 설명은 생략한다. 본 실시예에서는 상기 도 2에서 기술한 것과 같이 실리콘을 포함하는 제 1 공정가스(S1)는 물론, 질소를 포함하는 제 2 공정가스(S2)를 소정의 온도로 활성화시키고 있다. 즉, 제 3 가스저장부(126)로부터 공급된 제 2 공정가스(S2)는 공정챔버(110)로 유입되기 전에 내부에 히터(136)가 형성되고, 상기 공정챔버(126) 외부에 설치되는 제 2 가스전처리부(134)에서 적절한 온도로 활성화된다.
본 발명과 관련하여 질소를 포함하는 상기 제 2 공정가스(S2)로는 NH3, N2O 등과 같은 비활성 물질이 사용되는 것이 바람직하고, 보다 바람직하게는 암모니아(NH3)를 사용할 수 있다.
상기와 같은 제 2 공정가스들은 매우 안정된 구조를 이루어 기본적으로 비활성이기 때문에 공정챔버 내부의 반응영역으로 공급하기 전에 소정의 온도로 예열함으로써, 활성을 증가시킬 수 있다. 활성이 증가된 상기 제 2 공정가스(S2)는 공정챔버(110) 내부로 유입, 반응영역(A)으로 분산된 뒤, 서셉터(200) 내부에 내장되는 히터(미도시)에 따라 소정의 온도로 상승되는 경우에, 기판 상면 또는 이미 기판(S) 상면에 흡착된 제 1 공정가스(S1)와의 화학반응이 용이하게 일어나게 된다.
즉, 소정의 온도로 활성화된 제 2 공정가스(S2)가 공정챔버(110) 내부로 유입되는 경우 증착 속도가 증가하게 되고 생성된 박막의 물성을 향상시킬 수 있다. 특히 반응성이 증가된 질소 함유 가스(S2)로 인하여 박막의 밀도(Density)가 증가하게 되어 습식 식각(Wet Etch)에 대한 저항성을 증가시킬 수 있다.
특히, 본 발명에 있어서 실리콘을 함유하는 상기 제 1 공정가스(S1)는 공정 챔버의 외부에 위치한 상기 제 1 가스전처리부(130)를 통하여 소정의 온도로 활성화(activation)되어야 한다. 만약 이와 같은 활성화(예열) 온도가 너무 낮게 되면 예열에 따른 제 1 가스의 반응영역에서의 반응성의 향상을 이룰 수 없게 되고, 활성화 온도가 너무 높게 되면 예열 과정에서 상기 제 1 가스가 열분해되거나 흡착되어 실질적인 화학반응 또는 흡착이 일어나야 하는 공정챔버의 반응영역으로 공급되지 못할 수 있기 때문이다. 공급되는 제 1 공정가스의 종류에 따라 차이가 있을 수 있으나, 상기 제 1 가스전처리부(130)에서 예열온도는 대략 300 ~ 600℃가 바람직하다.
특히, 제 1 가스전처리부(130)에서 제 1 공정가스의 반응성을 향상시키면서도 열분해 또는 흡착이 일어나지 않는 온도 범위 내에서 예열시켜 활성화시키는 것이 바람직한 것처럼, 상기 제 2 가스전처리부(134)에서 제 2 공정가스(S2)를 활성화시키는 경우에도 제 2 공정가스의 반응성을 향상시키면서 공정챔버(110) 내부로 유입되기 전에 완전 열분해 되지 않는 범위 내에서 활성화시키는 것이 바람직하다.
또한, 상기 제 1 가스전처리부(130)가 제 2 가스라인(154)의 임의의 영역에 설치될 수 있는 것과 같이, 본 실시예에 따른 상기 제 2 가스전처리부(134) 역시 제 3 가스라인(156)의 임의의 영역에 설치될 수 있음은 물론이다. 특히, 통상의 원자층증착 장치에서 각각의 공정가스가 별도의 가스라인을 따라 공급된다는 점을 감안할 때, 상기 제 1 가스전처리부(130)와 상기 제 2 가스전처리부(134)는 별도로 설치된다.
상기에서 기술한 것과 같은 본 발명의 원자층증착 장치를 이용하여 실리콘 나이트라이드 박막을 증착하는 공정은 도 4에 도시하였다. 도면에서, T1, T2 등은 본 발명에 따른 원자층박막 증착의 1회 사이클(cycle)을 의미한다.
우선, 실리콘을 포함하는 제 1 공정가스가 제 1 가스전처리부에서 소정의 온도로 예열되어 활성화된다(t1). 활성화된 제 1 공정가스는 가스유입관을 경유하여 공정챔버의 내부로 유입된 뒤에 기판의 상면으로 분산되어 흡착되어 원자층을 형성하고(t2), 기판상면에 흡착되지 못하고 잔류하는 제 1 공정가스를 공정챔버로부터 제거하기 위하여 제 1 퍼지가스가 공정챔버 내부로 유입된다(t3). 따라서 공정챔버의 내부에는 기판 상면에 1층의 원자층으로 흡착되는 제 1 공정가스만이 형성되어 있다.
제 1 공정가스 원자층만이 형성된 뒤에 질소를 함유하고 있는 제 2 공정가스가 가스저장부로부터 가스라인을 경유하여 공정챔버 내부로 유입된다(t4). 이 때 상기 제 2 공정가스는 바로 유입될 수 있으나, 제 1 공정가스의 경우와 마찬가지로 공정챔버로 유입되기 전에 공정챔버의 외부에 설치된 제 2 가스전처리부에서 소정의 온도로 예열되는 단계(t4')를 포함할 수 있다.
공정챔버 내부로 유입된 제 2 공정가스는 기판 상면에 흡착되어 있는 제 1 공정가스의 상면으로 흡착되어 화학반응을 하고, 제 1 공정가스와 화학 반응 또는 흡착하지 못하고 잔류하는 제 2 공정가스를 제거하기 위하여 제 2 퍼지가스가 공정 챔버 내부로 유입된다(t5). 이와 같은 사이클을 통하여 1층의 제 1 공정가스 원자층과 제 2 공정가스 원자층이 형성되기 때문에 1회의 사이클에 따르는 박막층의 두께는 일정해지게 된다.
따라서 원하는 박막두께가 형성될 때까지 상기 과정을 반복하게되면 균일한 박막 증착이 가능하게 된다.
이하, 실시예를 통하여 본 발명을 설명하지만, 본 발명이 본 실시예로만 한정되는 것은 결코 아니다.
실시예 1
본 실시예에서는 실리콘을 함유하고 있는 제 1 공정가스를 공정챔버 내부로 유입하기 전에 예열하는데 따른 증착 속도를 비교하였다. 본 실시예에서 사용된 상기 제 1 공정가스는 디클로로실란(Dichloro silane, DCS, SiH2Cl2)이고, 질소를 함유하는 제 2 공정가스로는 암모니아(NH3)를 사용하였다. 특히, 공정가스의 외부에서 제 1 공정가스를 소정의 온도로 예열하기 위하여 본 출원이 개발한 EXL 히터(가스가 나사 모양의 관을 통과하면서 가열되는 방식)를 사용하였으며, 공정챔버 내부에서 증착 온도는 530℃ 이었다.
EXL 히터에 의한 예열온도 변화에 따른 증착 속도는 도 5에 그래프로 도시하였다. 사각형으로 연결된 것은 그래프 좌측의 증착 속도(A/cycle)를 표시한 것이 고, 삼각형으로 연결된 것은 그래프 우측의 굴절률(Refractive Index)을 표시한 것이며, X축은 EXL 히터의 온도를 표시한 것이다.
그림에서 볼 수 있는 바와 같이, EXL 히터의 온도가 300℃ 미만인 경우에는 증착 속도가 큰 차이가 없었으나, 300℃ ~ 600℃의 온도로 예열하는 경우에는 예열 온도 (또는 EXL 히터 온도)가 증가함에 따라 증착 속도가 현저히 증가하였다.
실시예 2
본 실시예에서는 상기 실시예 1과 동일한 장치 및 공정가스를 사용하여 습식 식각(Wet Etching) 속도를 비교하였다. EXL 히터의 온도 변화에 대한 습식 식각 속도는 도 6에 도시하였다. 그래프의 X축은 EXL 히터의 온도를 표시한 것이고, Y축은 에칭 속도를 표시한 것이다.
도시되어 있는 것과 같이 예열 온도의 증가에 따르는 식각 속도는 크게 변하지 않음을 알 수 있다. 일반적으로 증착 속도가 증가하면 소스물질 사이의 화학 반응이 제대로 이루어지지 않기 때문에 박막의 밀도를 열화시키게 되어 식각 속도가 증가하게 되는데, 본 실시예에서는 예열 온도 증가로 인하여 증착 속도가 크게 증가하였음에도 불구하고 에칭속도의 변화(박막의 밀도 변화)가 거의 없고 오히려 600℃ 에서는 식각 속도가 감소하였다.
따라서, 디클로로실란을 소정의 온도로 예열한 후에 공정챔버 내부로 유입시키더라도 박막 밀도를 열화시키지 않고, 증착 속도만을 크게 향상시킬 수 있음을 확인할 수 있었다.
상기에서는 본 발명의 바람직한 실시예에 대하여 기술하였으나, 본 발명에 대해서는 다양한 변형이 가능하며, 그와 같은 변형은 본 발명의 정신을 훼손하지 아니하는 범위 내에서 본 발명의 권리범위에 속한다는 사실은 당업자에게는 자명한 사실일 것이며, 본 명세서와 첨부하는 청구의 범위를 통하여 보다 분명해질 것이다.
본 발명에서는 공정챔버 내부로 실리콘을 포함하는 공정가스를 유입하기 전에 활성화될 수 있도록 예열하는 단계를 포함하여 공정가스가 공정챔버 내부의 반응영역에서 반응성을 향상시키고 증착 속도를 크게 증가시킬 수 있었다.
특히, 향상된 증착 속도에도 불구하고 박막이 열화되지 않기 때문에 본 발명에 따른 방법을 통하여 생산성의 큰 향상을 꾀할 수 있을 것으로 기대된다.

Claims (9)

  1. 반응영역을 가지는 공정챔버의 외부에 위치한 제1가스전처리부에 의해서 제1공정가스를 제1온도로 예열하는 단계; 상기 반응영역으로 예열된 상기 제1공정가스를 공급하는 단계; 상기 반응영역에 제1퍼지가스를 공급하는 단계; 상기 반응영역으로 제2공정가스를 공급하는 단계; 및 상기 반응영역으로 제2퍼지가스를 공급하는 단계가 순차적으로 반복되는 증착방법에 있어서,
    상기 제1공정가스를 예열하는 상기 제1온도는 상기 제1공정가스가 반응영역에서 분해되는 제2온도보다 낮은 것을 특징으로 하는 실리콘 니트라이드의 증착 방법.
  2. 제1항에 있어서,
    상기 제1공정가스를 예열하는 상기 제1온도는 300 ~ 600℃인 것을 특징으로 하는 실리콘 니트라이드의 증착 방법.
  3. 제1항에 있어서,
    상기 제1공정가스는 실리콘을 함유하는 가스이고, 상기 제2공정가스는 질소를 함유하는 가스인 것을 특징으로 하는 실리콘 니트라이드의 증착 방법.
  4. 반응영역을 가지는 공정챔버에 있어서, 상기 반응영역으로 제1공정가스를 공급하는 단계;
    상기 반응영역으로 제1퍼지가스를 공급하는 단계;
    상기 공정챔버의 외부에 위치한 제2가스전처리부에 의해서 제2공정가스를 제1온도로 예열하는 단계;
    상기 반응영역으로 예열된 상기 제2공정가스를 공급하는 단계;
    상기 반응영역으로 제2퍼지가스를 공급하는 단계가 순차적으로 반복되는 증착방법에 있어서,
    상기 제2공정가스를 예열하는 상기 제1온도는 상기 제2공정가스가 반응영역에서 분해되는 제2온도보다 낮은 것을 특징으로 하는 실리콘 니트라이드의 증착 방법.
  5. 제4항에 있어서,
    상기 제2공정가스를 예열하는 상기 제1온도는 300 ~ 600℃인 것을 특징으로 하는 실리콘 니트라이드의 증착 방법.
  6. 제4항에 있어서,
    상기 제1공정가스는 실리콘을 함유하는 가스이고, 상기 제2공정가스는 질소를 함유하는 가스인 것을 특징으로 하는 실리콘 니트라이드의 증착 방법.
  7. 반응영역을 가지는 공정챔버의 외부에 위치한 제1가스전처리부에 의해서 제1공정가스를 제1온도로 예열하는 단계;
    상기 반응영역으로 예열된 상기 제1공정가스를 공급하는 단계;
    상기 반응영역으로 제1퍼지가스를 공급하는 단계;
    상기 반응영역의 외부에 위치한 제2가스전처리부에 의해서 제2공정가스를 제2온도로 예열하는 단계;
    상기 반응영역으로 예열된 상기 제2공정가스를 공급하는 단계;
    상기 반응영역으로 제2퍼지가스를 공급하는 단계가 순차적으로 반복되는 증착방법에 있어서,
    상기 제1공정가스와 제2공정가스 각각의 상기 제1 및 제2온도는 상기 반응영역에서 제1공정가스가 분해되는 제3온도보다 낮은 것을 특징으로 하는 실리콘 니트라이드의 증착 방법.
  8. 제7항에 있어서,
    상기 제1공정가스와 제2공정가스를 예열하는 상기 제1 및 제2온도는 300 ~ 600℃인 것을 특징으로 하는 실리콘 니트라이드의 증착 방법.
  9. 제7항에 있어서,
    상기 제1공정가스는 SiH4 또는 Si2H6 및 SiH2Cl2 중에 하나이고, 상기 제2공정가스는 NH3, N2O 중에 하나인 것을 특징으로 하는 실리콘 니트라이드의 증착 방법.
KR1020030035508A 2003-06-03 2003-06-03 실리콘 나이트라이드의 원자층증착 방법 KR100988730B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030035508A KR100988730B1 (ko) 2003-06-03 2003-06-03 실리콘 나이트라이드의 원자층증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030035508A KR100988730B1 (ko) 2003-06-03 2003-06-03 실리콘 나이트라이드의 원자층증착 방법

Publications (2)

Publication Number Publication Date
KR20040104096A KR20040104096A (ko) 2004-12-10
KR100988730B1 true KR100988730B1 (ko) 2010-10-20

Family

ID=37379813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030035508A KR100988730B1 (ko) 2003-06-03 2003-06-03 실리콘 나이트라이드의 원자층증착 방법

Country Status (1)

Country Link
KR (1) KR100988730B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773749B1 (ko) * 2006-05-09 2007-11-09 주식회사 아이피에스 박막 증착 방법
US9881865B1 (en) 2016-07-27 2018-01-30 Samsung Electronics Co., Ltd. Semiconductor devices including electrically isolated patterns and method of fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017079A (ko) * 2000-08-28 2002-03-07 윤종용 반도체 장비의 시스템 유지 방법
KR20030003323A (ko) * 2001-06-30 2003-01-10 주식회사 하이닉스반도체 원자층증착법에 의한 산화물박막의 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017079A (ko) * 2000-08-28 2002-03-07 윤종용 반도체 장비의 시스템 유지 방법
KR20030003323A (ko) * 2001-06-30 2003-01-10 주식회사 하이닉스반도체 원자층증착법에 의한 산화물박막의 형성 방법

Also Published As

Publication number Publication date
KR20040104096A (ko) 2004-12-10

Similar Documents

Publication Publication Date Title
TWI699448B (zh) 薄膜形成方法及基底處理裝置
US7927662B2 (en) CVD method in vertical CVD apparatus using different reactive gases
US6451119B2 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
KR100520902B1 (ko) 알루미늄 화합물을 이용한 박막증착방법
US6573184B2 (en) Apparatus and method for depositing thin film on wafer using atomic layer deposition
EP1125324B1 (en) Radical-assisted sequential cvd
US20050223982A1 (en) Apparatus and method for depositing thin film on wafer using remote plasma
KR101509453B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
US7163719B2 (en) Method of depositing thin film using hafnium compound
US20020162506A1 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US8410001B2 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
CN108122736B (zh) 半导体装置的制造方法、基板处理装置以及存储介质
KR20050100610A (ko) 박막의 층간 증착을 위한 방법 및 장치
CN109576674B (zh) 原子层沉积设备
US20060251815A1 (en) Atomic layer deposition methods
KR100988730B1 (ko) 실리콘 나이트라이드의 원자층증착 방법
JP6637095B2 (ja) セラミック薄膜の低温堆積方法
US20060024964A1 (en) Method and apparatus of forming thin film using atomic layer deposition
KR100699362B1 (ko) 플라즈마를 이용한 원자층 증착방법
KR20010036268A (ko) 원자층 증착법을 이용한 금속 산화막 형성방법
KR20020003003A (ko) 원자층 증착법을 이용한 하프니움산화막 형성방법
KR100617883B1 (ko) Ｅｃｔｄｍａｔ를 이용한 박막증착방법
KR100668738B1 (ko) 티타늄 질화막의 형성 방법 및 티타늄 질화막의 증착 장치
CN117385342A (zh) 选择性沉积氮化硅的方法及包括氮化硅层的结构
KR100589282B1 (ko) Ｔａ 원소를 포함하는 박막증착방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J204 Invalidation trial for patent
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20110120

Effective date: 20110602

EXTG Extinguishment