KR100988722B1 - An chip stacked semiconductor package and method for manufacturing the same - Google Patents

An chip stacked semiconductor package and method for manufacturing the same Download PDF

Info

Publication number
KR100988722B1
KR100988722B1 KR1020080099564A KR20080099564A KR100988722B1 KR 100988722 B1 KR100988722 B1 KR 100988722B1 KR 1020080099564 A KR1020080099564 A KR 1020080099564A KR 20080099564 A KR20080099564 A KR 20080099564A KR 100988722 B1 KR100988722 B1 KR 100988722B1
Authority
KR
South Korea
Prior art keywords
semiconductor
bond
circuit board
printed circuit
semiconductor chips
Prior art date
Application number
KR1020080099564A
Other languages
Korean (ko)
Other versions
KR20100040452A (en
Inventor
김용민
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020080099564A priority Critical patent/KR100988722B1/en
Publication of KR20100040452A publication Critical patent/KR20100040452A/en
Application granted granted Critical
Publication of KR100988722B1 publication Critical patent/KR100988722B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

높이를 낮추는 것이 가능한 적층형 반도체 및 그 제조방법 관해 개시한다. 이를 위하여 본 발명은, 제1, 2 및 4측면 가장자리에 본드핑거가 형성된 반도체 패키지용 제조용 인쇄회로기판과, 인쇄회로기판의 칩 접착부 위에 탑재된 양면접합형 제1 반도체 칩과, 제1 반도체 위에 제3측면 방향으로 경사를 이루면서 탑재된 양면접합형 복수개의 반도체 칩들과, 복수개의 반도체 칩의 상부에 제3측면으로 경사지게 탑재된 인터포저와, 제1 측면 본드핑거와 제1 및 복수개의 반도체 칩들의 제1측면에 있는 본드패드를 연결하는 제1 와이어와, 인터포저 상부의 본드 핑거와 인쇄회로기판의 제2 및 4측면의 본드핑거를 연결하는 제2 와이어와, 인터포저 하부의 본드핑거와 제1 및 복수개의 반도체 칩들의 제3면에 있는 본드 패드를 연결하는 제3 와이어 및 인쇄회로기판의 상부, 제1 반도체 칩, 복수개의 반도체 칩, 인터포저 및 제1 내지 제3 와이어를 밀봉하는 봉지재를 구비하는 것을 특징으로 하는 적층형 반도체 패키지 및 그 제조방법을 제공한다. Disclosed are a stacked semiconductor and a method of manufacturing the same, which can reduce the height. To this end, the present invention provides a printed circuit board for manufacturing a semiconductor package having a bond finger formed on the first, second and fourth side edges, a double-sided bonded first semiconductor chip mounted on a chip bonding portion of the printed circuit board, and a first semiconductor. A plurality of double-sided bonded semiconductor chips mounted obliquely in a third side direction, an interposer mounted obliquely to a third side on top of the plurality of semiconductor chips, a first side bond finger, and a first and a plurality of semiconductor chips A first wire connecting the bond pads on the first side of the field, a second finger connecting the bond fingers on the upper side of the interposer, the bond fingers on the second and fourth sides of the printed circuit board, and a bond finger on the lower side of the interposer; A third wire connecting the bond pads on the third surface of the first and the plurality of semiconductor chips and an upper portion of the printed circuit board, the first semiconductor chip, the plurality of semiconductor chips, the interposer, and the first to the third and An encapsulation material for sealing an ear is provided, and a stacked semiconductor package and a method of manufacturing the same are provided.

따라서 을 높일 수 있다.Therefore, can be increased.

적층형 반도체 패키지, 양면접합형 반도체 칩, 한 열 패드. Stacked semiconductor package, double-sided bonded semiconductor chip, one thermal pad.

Description

높이를 낮출 수 있는 적층형 반도체 패키지 및 그 제조방법{An chip stacked semiconductor package and method for manufacturing the same}An chip stacked semiconductor package and method for manufacturing the same}

본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 내부에 복수개의 반도체 칩이 두 개 이상 적층된 반도체 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package having two or more semiconductor chips stacked therein and a method of manufacturing the same.

일반적으로 반도체 소자에서 고집적화가 달성되는 방향은, 종래에는 웨이퍼 제조단계에서 디자인 룰(design rule)의 선폭(line width)을 보다 가늘게 만들고, 트랜지스터나 커패시터와 같은 내부 구성요소를 3차원적으로 배열하여 한정된 웨이퍼 면적에 보다 많은 전자회로를 집어넣어 집적도를 높이는 방향이 주류였다. 그러나 최근에는 두께가 얇아진 반도체 칩들을 수직으로 적층하여 하나의 반도체 패키지 내에 보다 많은 개수의 반도체 칩들을 실장하여 전체적인 집적도를 높이는 방향이 소개되고 있다. 이렇게 반도체 패키지 제조기술을 통하여 반도체 소자의 집적도를 높이는 방식은, 웨이퍼 제조단계에서 집적도를 높일 때와 비교하여 비용, 연구개발에 소요되는 시간 및 공정의 실현 가능성 면에서 많은 장점을 지니고 있기 때문에 현재 이에 연구가 활발히 전개되고 있다.In general, the direction in which the high integration is achieved in the semiconductor device is conventionally made thinner the line width of the design rule in the wafer manufacturing step, and the three-dimensional arrangement of internal components such as transistors or capacitors Increasing the degree of integration by incorporating more electronic circuitry into a limited wafer area has been the mainstream. Recently, however, a direction in which the overall integration degree is increased by mounting more semiconductor chips in one semiconductor package by vertically stacking thinner semiconductor chips. The method of increasing the density of semiconductor devices through the semiconductor package manufacturing technology has many advantages in terms of cost, time required for R & D, and the feasibility of the process compared with the increase in the density at the wafer manufacturing stage. Research is actively underway.

그러나 반도체 칩을 수직으로 적층하는 구조의 반도체 패키지는, 복수개의 반도체 칩들을 수직으로 적층할 경우, 최상부에 있는 반도체 칩을 와이어로 연결하는 과정에서 와이어가 외부로 드러날 수 있는 문제가 아직 해결해야 할 과제로 남아있다. However, in a semiconductor package having a structure in which semiconductor chips are stacked vertically, when a plurality of semiconductor chips are stacked vertically, a problem in which a wire may be exposed to the outside in the process of connecting the semiconductor chip at the top with a wire still needs to be solved. Remains a challenge

도 1은 종래 기술에 의한 적층형 반도체 패키지의 단면도이다.1 is a cross-sectional view of a stacked semiconductor package according to the prior art.

도 1을 참조하면, 본드 핑거(bond finger, 12)가 형성된 반도체 패키지 제조용 인쇄회로기판(10) 위에 제1 반도체 칩(16A)이 접착 테이프(14)를 통하여 탑재되어 있다. 상기 제1 반도체 칩(16) 위에는 복수개의 반도체 칩(16B, 16C 및 16D)들이 인터포저(interposer, 24)를 사용하여 탑재되어 있다. 상기 인터포저(24)에 의하여 각각의 반도체 칩(16)들은 가장자리로 본드패드(18A, 18B, 18C 및 18D)를 노출시킨다.Referring to FIG. 1, a first semiconductor chip 16A is mounted on a printed circuit board 10 for manufacturing a semiconductor package on which a bond finger 12 is formed through an adhesive tape 14. A plurality of semiconductor chips 16B, 16C and 16D are mounted on the first semiconductor chip 16 using an interposer 24. The interposer 24 allows each of the semiconductor chips 16 to expose the bond pads 18A, 18B, 18C and 18D to the edges.

그리고, 상기 노출된 각 반도체 칩의 본드패드(18A, 18B, 18C 및 18D)는 제1 내지 제4 와이어(20A. 20B, 20C 및 20D)에 의해 인쇄회로기판(10) 위에 형성된 본드핑거(12)와 각각 전기적으로 연결되며, 상기 인쇄회로기판(10)의 상면, 제1 내지 제4 반도체 칩(16A, 16B, 16C 및 16D)은 봉지재(22)로 밀봉되어 있다.In addition, the bond pads 18A, 18B, 18C, and 18D of each exposed semiconductor chip may be bonded to the printed circuit board 10 by the first to fourth wires 20A, 20B, 20C, and 20D. Are electrically connected to each other, and the upper surface of the printed circuit board 10 and the first to fourth semiconductor chips 16A, 16B, 16C, and 16D are sealed with an encapsulant 22.

하지만, 상기 제1 내지 제 4 와이어(20A, 20B, 20C 및 20D)로 노출된 본드패드(18A, 18B, 18C 및 18D)와 본드 핑거(12)를 연결하는 공정은 상당히 어려운 공정에 해당하며, 특히 제4 반도체 칩(16D)과 본드 핑거(12)를 연결하는 제4 와이어(20D)는 봉지재(22) 외부로 노출될 위험이 많기 때문에 개선의 여지를 가지고 있다.However, the process of connecting the bond pads 12 and the bond pads 18A, 18B, 18C, and 18D exposed by the first to fourth wires 20A, 20B, 20C, and 20D corresponds to a fairly difficult process. In particular, since the fourth wire 20D connecting the fourth semiconductor chip 16D and the bond finger 12 has a high risk of being exposed to the encapsulant 22, there is room for improvement.

본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하면서 한정된 높이에 보다 많은 개수의 반도체 칩을 적층할 수 있는 적층형 반도체 패키지를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a stacked semiconductor package capable of stacking a larger number of semiconductor chips at a limited height while solving the above problems.

본 발명이 이루고자 하는 다른 기술적 과제는 상술한 문제점을 해결하면서 한정된 높이에 보다 많은 개수의 반도체 칩을 적층할 수 있는 적층형 반도체 패키지의 제조방법을 제공하는데 있다.Another technical problem to be achieved by the present invention is to provide a method of manufacturing a stacked semiconductor package capable of stacking a larger number of semiconductor chips at a limited height while solving the above problems.

상기 기술적 과제를 달성하기 위해 본 발명에 의한 적층형 반도체 패키지는, 는, 제1, 2 및 4측면 가장자리에 본드핑거가 형성된 반도체 패키지용 제조용 인쇄회로기판과, 상기 인쇄회로기판의 칩 접착부 위에 탑재된 양면접합형 제1 반도체 칩과, 상기 제1 반도체 위에 제3측면 방향으로 경사를 이루면서 탑재된 양면접합형 복수개의 반도체 칩들과, 상기 복수개의 반도체 칩의 상부에 제3측면으로 경사지게 탑재된 인터포저와, 상기 제1 측면 본드핑거와 상기 제1 및 복수개의 반도체 칩들의 제1측면에 있는 본드패드를 연결하는 제1 와이어와, 상기 인터포저 상부의 본드 핑거와 상기 인쇄회로기판의 제2 및 4측면의 본드핑거를 연결하는 제2 와이어와, 상기 인터포저 하부의 본드핑거와 상기 제1 및 복수개의 반도체 칩들의 제3면에 있는 본드 패드를 연결하는 제3 와이어 및 상기 인쇄회로기판의 상부, 제1 반도체 칩, 복수개의 반도체 칩, 인터포저 및 제1 내지 제3 와이어를 밀봉하는 봉지재를 구비하는 것을 특징으로 한다. In order to achieve the above technical problem, the stacked semiconductor package according to the present invention includes a printed circuit board for manufacturing a semiconductor package having bond fingers formed at first, second and fourth side edges, and mounted on a chip bonding portion of the printed circuit board. A first double-sided bonded semiconductor chip, a plurality of double-sided bonded semiconductor chips mounted on the first semiconductor in an inclined third direction, and an interposer mounted obliquely on a third side of the plurality of semiconductor chips A first wire connecting the first side bond finger and a bond pad on the first side of the first and the plurality of semiconductor chips, a bond finger on the interposer and second and fourth of the printed circuit board; A second wire connecting side bond fingers, a bond finger under the interposer, and a bond pad on a third surface of the first and the plurality of semiconductor chips; Is characterized in that a third wire and the top of the printed circuit board, the first semiconductor chip, a plurality of semiconductor chips, interposer, and a sealing material for sealing the first to third wires.

본 발명의 바람직한 실시예에 의하면, 상기 복수개의 반도체 칩들이 상기 제1 반도체 칩 위에 탑재되는 구조는, 제1 반도체 칩의 제1 측면의 본드 패드를 노출시키면서 탑재되는 것이 적합하며, 상기 양면접합형 제1 반도체 칩 및 복수개의 반도체 칩은, 두 개의 반도체 칩의 밑면을 접착수단을 사용하여 부착시킨 것이 적합하다.According to a preferred embodiment of the present invention, the structure in which the plurality of semiconductor chips are mounted on the first semiconductor chip is suitably mounted while exposing the bond pads of the first side surface of the first semiconductor chip. The first semiconductor chip and the plurality of semiconductor chips are suitably formed by attaching the bottom surfaces of two semiconductor chips with an adhesive means.

또한 본 발명의 바람직한 실시예에 의하면, 상기 봉지재의 밑면은, 제3 측면에서 상기 인쇄회로기판의 밑면과 동일한 구조인 것이 적합하다.In addition, according to a preferred embodiment of the present invention, the bottom surface of the encapsulant is preferably the same structure as the bottom surface of the printed circuit board in the third side.

바람직하게는, 상기 인터포저의 상부면은, 상기 인쇄회로기판의 제1측면의 본드핑거와 연결되는 제1 본드 핑거 및 상기 인쇄회로기판의 제2 및 제4측면의 본드핑거와 연결되는 제2 및 제4 본드핑거가 형성된 것이 적합하며, 상기 인터포저의 하부면은, 상기 제1 및 복수개의 반도체 칩의 제3 측면의 본드패드와 연결되는 제3 본드 핑거가 형성된 것이 적합하다.Preferably, an upper surface of the interposer may include a first bond finger connected to a bond finger on a first side of the printed circuit board and a second bond finger connected to bond fingers on second and fourth sides of the printed circuit board. And a fourth bond finger are formed, and a lower surface of the interposer is preferably formed with a third bond finger connected to the bond pads of the third side surfaces of the first and the plurality of semiconductor chips.

상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 적층형 반도체 패키지의 제조방법은, 제1, 2 및 4측면 가장자리에 본드핑거가 형성된 반도체 패키지 제조용 인쇄회로기판을 준비하는 단계와, 상기 인쇄회로기판에 양면접합형 제1 반도체 칩을 탑재하는 단계와, 상기 제1 반도체 칩 위에 양면접합형 복수개의 반도체 칩을 제3측면 방향으로 경사지게 탑재하는 단계와, 상기 복수개의 반도체 칩 위에 인터포저를 제3측면 방향으로 경사지게 탑재하는 단계와, 상기 인터포저의 제3 본드핑거와 상기 제1 및 복수개의 반도체 칩의 하부의 제3 측면으로 노출된 본드패드를 연결하는 제3 와이어를 연결하는 단계와, 상기 인쇄회로기판의 제1 본드핑거와 상기 제1 및 복수개의 반도체 칩의 상부의 제1 측면으로 노출된 본드패드를 연결하는 제1 와이어를 연결하는 단계와, 상기 인쇄회로기판의 제2 및 4측면에 형성된 제2 및 제4 본드핑거와 상기 인터포저의 제2 및 제4 측면에 형성된 제2 및 제4 본드핑거를 제2 와이어로 연결하는 단계 및 상기 인쇄회로기판의 상부, 제1 반도체 칩, 복수개의 반도체 칩, 인터포저 및 제1 내지 제3 와이어를 밀봉하는 몰딩 공정을 진행하는 단계를 구비하는 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method of manufacturing a stacked semiconductor package, including preparing a printed circuit board for manufacturing a semiconductor package having bond fingers formed at first, second, and fourth side edges thereof, and in the printed circuit board. Mounting a double-sided bonded first semiconductor chip, mounting a plurality of double-sided bonded semiconductor chips on the first semiconductor chip in an inclined direction in a third side direction, and mounting an interposer on the plurality of semiconductor chips on a third side surface Mounting inclined in a direction, connecting a third bond finger of the interposer and a third wire connecting a bond pad exposed to a third side surface of the lower portion of the first and the plurality of semiconductor chips, and the printing A first wire connecting the first bond finger of the circuit board and the bond pad exposed to the first side of the upper portion of the first and the plurality of semiconductor chips. And connecting the second and fourth bond fingers formed on the second and fourth sides of the printed circuit board with the second and fourth bond fingers formed on the second and fourth sides of the interposer by a second wire. And a molding process of sealing the upper portion of the printed circuit board, the first semiconductor chip, the plurality of semiconductor chips, the interposer, and the first to third wires.

본 발명의 바람직한 실시예에 의하면, 상기 양면접합형 제1 반도체 칩 및 복수개의 반도체 칩은, 두 개의 반도체 칩의 밑면을 접착수단을 사용하여 부착시킨 것이 적합하다. According to a preferred embodiment of the present invention, the double-sided bonded first semiconductor chip and the plurality of semiconductor chips are suitably attached to the bottom surfaces of two semiconductor chips by using an adhesive means.

바람직하게는, 상기 몰딩 공정을 진행하는 방법은, 상기 봉지재의 밑면이 제3 측면에서 상기 인쇄회로기판의 밑면과 동일한 구조가 되도록 진행하는 것이 적합하다.Preferably, the molding process may be performed so that the bottom surface of the encapsulant has the same structure as the bottom surface of the printed circuit board at the third side surface.

따라서, 상술한 본 발명에 따르면, 첫째, 본드 패드가 일 열로 배치된 반도체 칩을 두 개로 겹쳐 양면접합형 반도체 칩으로 만들어 적층시키면, 적층 높이를 약 50% 줄여 적층되는 반도체 칩의 개수를 늘릴 수 있어서, 더욱 고집적화된 적층형 반도체 패키지를 구현할 수 있다. 이와 함께, 단면칩을 계단형으로 적층할 때보다, 횡 방향으로도 면적이 50%가 줄어들어 고집적화된 적층형 반도체 패키지를 구현하는데 보다 유리한 장점이 있다.Therefore, according to the present invention described above, first, when the semiconductor pads in which the bond pads are arranged in a row are overlapped in two to form a double-sided bonded semiconductor chip, the stack height can be reduced by about 50% to increase the number of stacked semiconductor chips. As a result, a more highly integrated stacked semiconductor package may be implemented. In addition, there is a more advantageous advantage to implement a highly integrated stacked semiconductor package by reducing the area by 50% in the lateral direction than when stacking single-sided chips in a stepped manner.

둘째, 양면접합형 반도체 칩들을 계단식으로 배치하고, 인쇄회로기판 및 인 터포저에서 동시에 와이어 본딩을 실시하면 와이어 본드의 길이를 비교적 짧게 구현할 수 있기 때문에, 와이어가 봉지재 밖으로 돌출되는 문제를 해결할 수 있다. Second, if the double-sided bonded semiconductor chips are arranged in a step and wire bonding is simultaneously performed on a printed circuit board and an interposer, the length of the wire bond can be relatively short, thereby solving the problem that the wire protrudes out of the encapsulant. have.

셋째, 짧아진 와이어의 길이는 와이어 본딩 공정의 불량을 감소시키며, 신호 전달 경로를 짧게 만들기 때문에 반도체 패키지의 전기적 특성을 향상시킬 수 있다. Third, the shorter wire length reduces the defects in the wire bonding process and shortens the signal transmission path, thereby improving the electrical characteristics of the semiconductor package.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments disclosed in the following detailed description are not meant to limit the present invention, but to those skilled in the art to which the present invention pertains, the disclosure of the present invention may be completed in a form that can be implemented. It is provided to inform the category.

도 2는 본 발명의 바람직한 실시예에 의한 적층형 반도체 패키지를 설명하기 위한 단면도이다.2 is a cross-sectional view for describing a stacked semiconductor package according to a preferred embodiment of the present invention.

도 2를 참조하면, 본 발명의 바람직한 실시예에 의한 적층형 반도체 패키지(100)는, 제1, 2 및 4측면(도3 참조) 가장자리에 본드핑거가 형성된 반도체 패키지용 제조용 인쇄회로기판(110)과, 상기 인쇄회로기판(110)의 칩 접착부 위에 탑재된 양면접합형 제1 반도체 칩(120)과, 상기 제1 반도체 위에 제3측면 방향으로 경사를 이루면서 탑재된 양면접합형 복수개의 반도체 칩(130, 132, 134)들을 포함한다.Referring to FIG. 2, the stacked semiconductor package 100 according to an exemplary embodiment of the present invention may include a printed circuit board 110 for manufacturing a semiconductor package having bond fingers formed at edges of first, second, and fourth sides (see FIG. 3). And a double-sided bonded first semiconductor chip 120 mounted on the chip adhesive part of the printed circuit board 110 and a plurality of double-sided bonded semiconductor chips mounted on the first semiconductor while being inclined in a third side direction. 130, 132, 134).

또한, 본 발명의 바람직한 실시예에 의한 적층형 반도체 패키지(100)는, 상 기 복수개의 반도체 칩(130, 132, 134)의 상부에 제3측면으로 경사지게 탑재된 인터포저(140)와, 상기 제1 측면 본드핑거(114)와 상기 제1 및 복수개의 반도체 칩들의 제1측면에 있는 본드패드(128)를 연결하는 제1 와이어(150A, 150B, 150C, 150D)와, 상기 인터포저(140) 상부의 본드 핑거(146)와 상기 인쇄회로기판의 제2 및 4측면의 본드핑거(118)를 연결하는 제2 와이어(160)와, 상기 인터포저 하부의 본드핑거(148)와 상기 제1 및 복수개의 반도체 칩들의 제3면에 있는 본드 패드(136)를 연결하는 제3 와이어(170A, 170B, 170C 및 170D) 및 상기 인쇄회로기판(110)의 상부, 제1 반도체 칩(120), 복수개의 반도체 칩(130, 132, 134), 인터포저(140) 및 제1 내지 제3 와이어(150, 160, 170)를 밀봉하는 봉지재(180)를 구비하는 것을 특징으로 한다. 한편, 상기 제1 와이어는 인쇄회로기판(110) 제1 측면 본드핑거(114)와 상기 인터포저(140) 제1 측면에 위치한 제1 본드 핑거(142)를 연결하는 와이어(150E)를 더 포함한다.In addition, the stacked semiconductor package 100 according to an exemplary embodiment of the present invention may include an interposer 140 mounted obliquely to a third side surface on the plurality of semiconductor chips 130, 132, and 134. A first wire 150A, 150B, 150C, and 150D connecting the side bond finger 114 and the bond pad 128 on the first side of the first and the plurality of semiconductor chips, and the interposer 140. A second wire 160 connecting the bond finger 146 on the upper side and the bond fingers 118 on the second and fourth sides of the printed circuit board, the bond finger 148 on the lower side of the interposer, and the first and Third wires 170A, 170B, 170C, and 170D connecting the bond pads 136 on the third surface of the plurality of semiconductor chips and the upper portion of the printed circuit board 110, the first semiconductor chip 120, and the plurality of And encapsulant 180 for sealing the two semiconductor chips 130, 132, 134, the interposer 140, and the first to third wires 150, 160, 170. It is gong. The first wire further includes a wire 150E connecting the first side bond finger 114 of the printed circuit board 110 and the first bond finger 142 positioned on the first side of the interposer 140. do.

이어서, 본 발명의 바람직한 실시예에 의한 적층형 반도체 패키지(100)의 세부 구성에 대해서는 아래의 도면을 참조하면서 상세히 설명하기로 한다.Next, a detailed configuration of the stacked semiconductor package 100 according to an exemplary embodiment of the present invention will be described in detail with reference to the drawings below.

도 3은 본 발명에 의한 적층형 반도체 패키지에 사용되는 인쇄회로기판의 평면도이다.3 is a plan view of a printed circuit board used in a stacked semiconductor package according to the present invention.

도 3을 참조하면, 본 발명에 의한 적층형 반도체 패키지의 기본프레임으로 사용되는 인쇄회로기판(110)은, 상부면의 제1 측면에 제1 본드 핑거(114)가 마련되어 있다. 상기 제1 본드 핑거(114)는 제1 반도체 칩과 복수개의 반도체 칩들의 제1 측면에 형성된 본드패드와 각각 연결되는 것이 바람직하다. 또한 중앙에 제1 반 도체 칩이 접착테이프(도2의 102)를 통해 탑재되는 칩 접착부(112)가 마련되어 있다. 이와 함께, 제2 및 4측면에 인터포저의 본드 핑거(도2의 146)와 연결되는 제2 및 4 본드 핑거(116, 118)가 형성되어 있다.Referring to FIG. 3, a first bond finger 114 is provided on a first side of an upper surface of a printed circuit board 110 used as a basic frame of a stacked semiconductor package according to the present invention. The first bond finger 114 is preferably connected to a bond pad formed on the first side of the first semiconductor chip and the plurality of semiconductor chips, respectively. In addition, a chip bonding portion 112 is provided in the center in which a first semiconductor chip is mounted through an adhesive tape (102 in FIG. 2). In addition, second and fourth bond fingers 116 and 118 are formed on the second and fourth sides to be connected to the bond fingers of the interposer (146 in FIG. 2).

한편, 도면에 도시되지는 않았으나 상기 인쇄회로기판(110)의 하부면에는 상부면의 본드 핑거(114, 116, 118)와 연결된 솔더볼 패드(미도시)가 통상적인 방법에 의하여 형성된 것이 적합하다.Although not shown in the drawings, a solder ball pad (not shown) connected to the bond fingers 114, 116, and 118 on the upper surface of the printed circuit board 110 is preferably formed by a conventional method.

도 4는 본 발명에 의한 적층형 반도체 패키지에 사용되는 양면접합형 제1 및 복수개의 반도체 칩들의 사시도이다.4 is a perspective view of a double-sided bonded first and a plurality of semiconductor chips used in the stacked semiconductor package according to the present invention.

도 4를 참조하면, 본 발명의 바람직한 실시예에 의한 제1 및 복수개의 반도체 칩(120)들은, 반도체 칩의 밑면을 서로 마주하면서 접착수단(124)에 의하여 하나로 붙여진 형태이다. 이때, 상부 반도체 칩(122)의 본드 패드(128)는 도면에서 왼쪽에 일 열로 형성된 것이 적합하고, 하부 반도체 칩(126)의 본드패드(미도시)는 도면에서 오른쪽 밑면에 일 열로 형성된 것이 바람직하다. 이러한 대칭형 구조는 제1 반도체 칩(120)이나 복수개의 반도체 칩(도2의 130, 132, 134)이나 모두 동일한 것이 적합하다.Referring to FIG. 4, the first and the plurality of semiconductor chips 120 according to a preferred embodiment of the present invention are attached to each other by the bonding means 124 while facing the bottom surfaces of the semiconductor chips. At this time, it is preferable that the bond pads 128 of the upper semiconductor chip 122 are formed in one row on the left side of the drawing, and the bond pads (not shown) of the lower semiconductor chip 126 are formed in one row on the bottom right side of the drawing. Do. The symmetrical structure is preferably the same as the first semiconductor chip 120 or the plurality of semiconductor chips (130, 132 and 134 in FIG. 2).

도 5 및 6은 본 발명에 의한 적층형 반도체 패키지에 사용되는 인터포저의 평면도 및 배면도이다.5 and 6 are a plan view and a rear view of an interposer used in the stacked semiconductor package according to the present invention.

도 5 및 도 6을 참조하면, 본 발명의 바람직한 실시예에 의한 인터포저(140)의 상부면은, 상기 인쇄회로기판의 제1측면의 본드핑거(도2의 114)와 연결되는 제1 본드 핑거(142) 및 상기 인쇄회로기판의 제2 및 제4측면의 본드핑거와 연결되는 제 2 및 제4 본드핑거(144, 146)가 형성되어 있는 것이 바람직하다. 또한, 상기 인터포저(140)의 하부면은, 상기 제1 및 복수개의 반도체 칩의 제3 측면의 본드패드(도2의 136)와 연결되는 제3 본드 핑거(148)가 형성된 것이 적합하다. 상기 인터포저(140)의 재질은 절연물질로서 FR4 레진(resin)이나 BT 레진(resin)을 이용하여 만들 수 있으며, 양면 기판 혹은 다층 기판일 수 있다.5 and 6, an upper surface of the interposer 140 according to a preferred embodiment of the present invention is a first bond connected to a bond finger (114 of FIG. 2) of a first side of the printed circuit board. It is preferable that the second and fourth bond fingers 144 and 146 connected to the finger 142 and the bond fingers of the second and fourth sides of the printed circuit board are formed. In addition, the lower surface of the interposer 140 is preferably formed with a third bond finger 148 connected to the bond pads 136 of FIG. 2 of the first and the plurality of semiconductor chips. The interposer 140 may be made of FR4 resin or BT resin as an insulating material, and may be a double-sided board or a multilayer board.

도 7은 본 발명에 의한 적층형 반도체 패키지에서 몰딩 공정을 진행하기 전의 평면도이고, 도 8은 본 발명에 의한 적층형 반도체 패키지의 제조방법을 설명하기 위한 플로차트(flowchart)이다.FIG. 7 is a plan view before a molding process is performed in the multilayer semiconductor package according to the present invention, and FIG. 8 is a flowchart illustrating a method of manufacturing the multilayer semiconductor package according to the present invention.

도 7 및 도 8을 참조하면, 먼저 제1, 2 및 4측면 가장자리에 본드핑거(114, 116, 118)가 형성된 반도체 패키지 제조용 인쇄회로기판(110)을 준비한다. 이어서, 상기 인쇄회로기판(110) 위에 양면접합형 제1 반도체 칩(120)을 탑재하고, 상기 제1 반도체 칩(120) 위에 양면접합형 복수개의 반도체 칩(130, 132, 134)을 제3측면 방향으로 경사지게 탑재(S100)한다. 이때, 상기 복수개의 반도체 칩들을 경사지게 탑재하는 방법은, 양면접합형 반도체 칩(120, 130, 132, 134)에서 상부 및 하부에 있는 본드 패드(도2의 128, 136)가 외부로 노출되도록 탑재하는 것이 적합하다.Referring to FIGS. 7 and 8, first, a printed circuit board 110 for manufacturing a semiconductor package having bond fingers 114, 116, and 118 formed at edges of first, second, and fourth sides thereof is prepared. Subsequently, a double-sided bonded first semiconductor chip 120 is mounted on the printed circuit board 110, and a plurality of double-sided bonded semiconductor chips 130, 132, and 134 are mounted on the first semiconductor chip 120. Mount inclined in the lateral direction (S100). At this time, the method of mounting the plurality of semiconductor chips inclined, mounted so that the bond pads (128, 136 of Figure 2) on the upper and lower portions of the double-sided junction semiconductor chip (120, 130, 132, 134) is exposed to the outside. It is appropriate.

계속해서, 상기 복수개의 반도체 칩(134) 위에 인터포저(140)를 제3측면 방향으로 경사지게 탑재(S200)한다. 그리고 상기 인터포저(140)의 제3 본드핑거(도2의 148)와 상기 제1 및 복수개의 반도체 칩(120, 130, 132, 134)의 하부의 제3 측면으로 노출된 본드패드(136)를 연결하는 제3 와이어(도2의 170)를 연결(S300)한 다.Subsequently, the interposer 140 is inclined in the third side direction on the plurality of semiconductor chips 134 (S200). The bond pad 136 is exposed to a third bond finger of the interposer 140 (148 of FIG. 2) and a third side surface of the lower portion of the first and the plurality of semiconductor chips 120, 130, 132, and 134. Connect the third wire (170 of FIG. 2) to connect (S300).

그 후, 상기 인쇄회로기판의 제1 본드핑거(114)와 상기 제1 및 복수개의 반도체 칩의 상부의 제1 측면으로 노출된 본드패드(128)를 연결하는 제1 와이어(150)를 연결(S400)하고, 계속해서 상기 인쇄회로기판(110)의 제2 및 4측면에 형성된 제2 및 제4 본드핑거(116, 118)와 상기 인터포저(140)의 제2 및 제4 측면에 형성된 제2 및 제4 본드핑거(144, 146)를 제2 와이어(160)로 연결(S400)한다.Thereafter, the first bond finger 114 of the printed circuit board is connected to the first wire 150 connecting the bond pads 128 exposed to the first side surfaces of the first and the plurality of semiconductor chips. And the second and fourth bond fingers 116 and 118 formed on the second and fourth sides of the printed circuit board 110 and the second and fourth side surfaces of the interposer 140. The second and fourth bond fingers 144 and 146 are connected to the second wire 160 (S400).

마지막으로 상기 인쇄회로기판(110)의 상부, 제1 반도체 칩(120), 복수개의 반도체 칩(130, 132, 134), 인터포저(140) 및 제1 내지 제3 와이어(150, 160, 170)를 봉지재(도2의 180)로 밀봉하는 몰딩 공정을 진행한다. 이때, 도 2를 참조하면, 봉지재(180)가 상기 인쇄회로기판(110)의 제3측면에서 인쇄회로기판(110)의 밑면의 높이와 동일하도록 형성되는 것이 필요하다. 왜냐하면 봉지재의 형성 높이가 인쇄회로기판 밑면까지 연장되면서 제3 와이어(170)가 루프(loop)를 형성할 수 있는 공간을 충분히 확보하기 위함이다. Finally, the upper portion of the printed circuit board 110, the first semiconductor chip 120, the plurality of semiconductor chips 130, 132, 134, the interposer 140 and the first to third wires (150, 160, 170) ), A molding process of sealing the encapsulant (180 in FIG. 2) is performed. In this case, referring to FIG. 2, the encapsulant 180 needs to be formed to have the same height as the bottom surface of the printed circuit board 110 on the third side surface of the printed circuit board 110. This is because the formation height of the encapsulant extends to the bottom surface of the printed circuit board so as to secure enough space for the third wire 170 to form a loop.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical spirit to which the present invention belongs.

도 1은 종래 기술에 의한 적층형 반도체 패키지의 단면도이다.1 is a cross-sectional view of a stacked semiconductor package according to the prior art.

도 2는 본 발명의 바람직한 실시예에 의한 적층형 반도체 패키지를 설명하기 위한 단면도이다.2 is a cross-sectional view for describing a stacked semiconductor package according to a preferred embodiment of the present invention.

도 3은 본 발명에 의한 적층형 반도체 패키지에 사용되는 인쇄회로기판의 평면도이다.3 is a plan view of a printed circuit board used in a stacked semiconductor package according to the present invention.

도 4는 본 발명에 의한 적층형 반도체 패키지에 사용되는 양면접합형 제1 및 복수개의 반도체 칩들의 사시도이다.4 is a perspective view of a double-sided bonded first and a plurality of semiconductor chips used in the stacked semiconductor package according to the present invention.

도 5 및 6은 본 발명에 의한 적층형 반도체 패키지에 사용되는 인터포저의 평면도 및 배면도이다.5 and 6 are a plan view and a rear view of an interposer used in the stacked semiconductor package according to the present invention.

도 7은 본 발명에 의한 적층형 반도체 패키지에서 몰딩 공정을 진행하기 전의 평면도이다.7 is a plan view before the molding process in the stacked semiconductor package according to the present invention.

도 8은 본 발명에 의한 적층형 반도체 패키지의 제조방법을 설명하기 위한 플로차트(flowchart)이다.8 is a flowchart illustrating a method of manufacturing a stacked semiconductor package according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100: 적층형 반도체 패키지, 102: 접착 테이프,100: stacked semiconductor package, 102: adhesive tape,

110: 인쇄회로기판, 120: 제1 반도체 칩,110: printed circuit board, 120: first semiconductor chip,

130, 132, 134: 복수개 반도체 칩. 140: 인터포저,       130, 132, and 134: a plurality of semiconductor chips. 140: interposer,

150: 제1 와이어, 160: 제2 와이어,       150: first wire, 160: second wire,

170: 제3 와이어, 180: 봉지재.        170: third wire, 180: encapsulant.

Claims (10)

제1, 2 및 4측면 가장자리에 본드핑거가 형성된 반도체 패키지용 제조용 인쇄회로기판;A printed circuit board for manufacturing a semiconductor package having bond fingers formed on first, second and fourth side edges; 상기 인쇄회로기판의 칩 접착부 위에 탑재된 양면접합형 제1 반도체 칩;A double-sided junction type first semiconductor chip mounted on the chip bonding portion of the printed circuit board; 상기 제1 반도체 위에 제3측면 방향으로 경사를 이루면서 탑재된 양면접합형 복수개의 반도체 칩들;A plurality of double-sided junction type semiconductor chips mounted on the first semiconductor while being inclined in a third side direction; 상기 복수개의 반도체 칩의 상부에 제3측면으로 경사지게 탑재된 인터포저;An interposer mounted obliquely on a third side of the plurality of semiconductor chips; 상기 제1 측면 본드핑거와 상기 제1 및 복수개의 반도체 칩들의 제1측면에 있는 본드패드를 연결하는 제1 와이어;A first wire connecting the first side bond finger and a bond pad on a first side of the first and the plurality of semiconductor chips; 상기 인터포저 상부의 본드 핑거와 상기 인쇄회로기판의 제2 및 4측면의 본드핑거를 연결하는 제2 와이어;A second wire connecting a bond finger on an upper portion of the interposer and bond fingers on second and fourth sides of the printed circuit board; 상기 인터포저 하부의 본드핑거와 상기 제1 및 복수개의 반도체 칩들의 제3면에 있는 본드 패드를 연결하는 제3 와이어; 및 A third wire connecting a bond finger under the interposer and a bond pad on a third surface of the first and the plurality of semiconductor chips; And 상기 인쇄회로기판의 상부, 제1 반도체 칩, 복수개의 반도체 칩, 인터포저 및 제1 내지 제3 와이어를 밀봉하는 봉지재를 구비하는 것을 특징으로 하는 적층형 반도체 패키지.And an encapsulant sealing an upper portion of the printed circuit board, a first semiconductor chip, a plurality of semiconductor chips, an interposer, and first to third wires. 제1항에 있어서, The method of claim 1, 상기 제1 반도체 칩은 상기 인쇄회로기판에 접착테이프를 통해 탑재되는 것 을 특징으로 하는 적층형 반도체 패키지.And the first semiconductor chip is mounted on the printed circuit board through an adhesive tape. 제1항에 있어서, The method of claim 1, 상기 복수개의 반도체 칩들이 상기 제1 반도체 칩 위에 탑재되는 구조는, The structure in which the plurality of semiconductor chips are mounted on the first semiconductor chip, 제1 반도체 칩의 제1 측면의 본드 패드를 노출시키면서 탑재되는 것을 특징으로 하는 적층형 반도체 패키지.The stacked semiconductor package is mounted while exposing the bond pads of the first side surface of the first semiconductor chip. 제1항에 있어서, The method of claim 1, 상기 양면접합형 제1 반도체 칩 및 복수개의 반도체 칩은, The double-sided junction type first semiconductor chip and the plurality of semiconductor chips, 두 개의 반도체 칩의 밑면을 접착수단을 사용하여 부착시킨 것을 특징으로 하는 적층형 반도체 패키지.Laminated semiconductor package, characterized in that the bottom surface of the two semiconductor chips are attached using an adhesive means. 제1항에 있어서, The method of claim 1, 상기 봉지재의 밑면은, The underside of the encapsulant, 제3 측면에서 상기 인쇄회로기판의 밑면과 동일한 구조인 것을 특징으로 하는 적층형 반도체 패키지.The stacked semiconductor package of claim 3, wherein the semiconductor package has the same structure as a bottom surface of the printed circuit board. 제1항에 있어서, The method of claim 1, 상기 인터포저의 상부면은,The upper surface of the interposer, 상기 인쇄회로기판의 제1측면의 본드핑거와 연결되는 제1 본드 핑거; 및A first bond finger connected to a bond finger on a first side of the printed circuit board; And 상기 인쇄회로기판의 제2 및 제4측면의 본드핑거와 연결되는 제2 및 제4 본드핑거가 형성된 것을 특징으로 하는 적층형 반도체 패키지.And a second and fourth bond fingers connected to the bond fingers of the second and fourth sides of the printed circuit board. 제1항에 있어서, The method of claim 1, 상기 인터포저의 하부면은,The lower surface of the interposer, 상기 제1 및 복수개의 반도체 칩의 제3 측면의 본드패드와 연결되는 제3 본드 핑거가 형성된 것을 특징으로 하는 적층형 반도체 패키지.And a third bond finger connected to the bond pads on the third side surfaces of the first and the plurality of semiconductor chips. 제1, 2 및 4측면 가장자리에 본드핑거가 형성된 반도체 패키지 제조용 인쇄회로기판을 준비하는 단계;Preparing a printed circuit board for manufacturing a semiconductor package having bond fingers formed on first, second and fourth side edges; 상기 인쇄회로기판에 양면접합형 제1 반도체 칩을 탑재하는 단계;Mounting a double-sided junction type first semiconductor chip on the printed circuit board; 상기 제1 반도체 칩 위에 양면접합형 복수개의 반도체 칩을 제3측면 방향으로 경사지게 탑재하는 단계;Mounting a plurality of double-sided bonded semiconductor chips on the first semiconductor chip in an inclined direction in a third side direction; 상기 복수개의 반도체 칩 위에 인터포저를 제3측면 방향으로 경사지게 탑재하는 단계;Mounting an interposer inclined in a third side direction on the plurality of semiconductor chips; 상기 인터포저의 제3 본드핑거와 상기 제1 및 복수개의 반도체 칩의 하부의 제3 측면으로 노출된 본드패드를 연결하는 제3 와이어를 연결하는 단계;Connecting a third wire connecting the third bond finger of the interposer and the bond pads exposed to the third side surfaces of the lower portions of the first and the plurality of semiconductor chips; 상기 인쇄회로기판의 제1 본드핑거와 상기 제1 및 복수개의 반도체 칩의 상부의 제1 측면으로 노출된 본드패드를 연결하는 제1 와이어를 연결하는 단계; Connecting a first wire connecting a first bond finger of the printed circuit board to a bond pad exposed to a first side surface of the first and the plurality of semiconductor chips; 상기 인쇄회로기판의 제2 및 4측면에 형성된 제2 및 제4 본드핑거와 상기 인 터포저의 제2 및 제4 측면에 형성된 제2 및 제4 본드핑거를 제2 와이어로 연결하는 단계; 및Connecting second and fourth bond fingers formed on second and fourth sides of the printed circuit board and second and fourth bond fingers formed on second and fourth sides of the interposer with second wires; And 상기 인쇄회로기판의 상부, 제1 반도체 칩, 복수개의 반도체 칩, 인터포저 및 제1 내지 제3 와이어를 밀봉하는 몰딩 공정을 진행하는 단계를 구비하는 것을 특징으로 하는 적층형 반도체 패키지 제조방법.And performing a molding process of sealing the upper portion of the printed circuit board, the first semiconductor chip, the plurality of semiconductor chips, the interposer, and the first to third wires. 제8항에 있어서, The method of claim 8, 상기 양면접합형 제1 반도체 칩 및 복수개의 반도체 칩은, The double-sided junction type first semiconductor chip and the plurality of semiconductor chips, 두 개의 반도체 칩의 밑면을 접착수단을 사용하여 부착시킨 것을 특징으로 하는 적층형 반도체 패키지 제조방법. A method of manufacturing a stacked semiconductor package, wherein the bottom surfaces of two semiconductor chips are attached using an adhesive means. 제8항에 있어서, The method of claim 8, 상기 몰딩 공정을 진행하는 방법은, The method of proceeding with the molding process, 상기 봉지재의 밑면이 제3 측면에서 상기 인쇄회로기판의 밑면과 동일한 구조가 되도록 진행하는 것을 특징으로 하는 적층형 반도체 패키지 제조방법.And a bottom surface of the encapsulating material is formed to have the same structure as a bottom surface of the printed circuit board at a third side surface.
KR1020080099564A 2008-10-10 2008-10-10 An chip stacked semiconductor package and method for manufacturing the same KR100988722B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080099564A KR100988722B1 (en) 2008-10-10 2008-10-10 An chip stacked semiconductor package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080099564A KR100988722B1 (en) 2008-10-10 2008-10-10 An chip stacked semiconductor package and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20100040452A KR20100040452A (en) 2010-04-20
KR100988722B1 true KR100988722B1 (en) 2010-10-20

Family

ID=42216540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080099564A KR100988722B1 (en) 2008-10-10 2008-10-10 An chip stacked semiconductor package and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100988722B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220038842A (en) * 2020-09-21 2022-03-29 스마트 모듈러 테크놀로지스 (글로벌), 인크 Memory device with high capacity and extended bandwidth

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679735B (en) * 2018-10-05 2019-12-11 力成科技股份有限公司 Double-sided fan-out package on package (pop) and packaging method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050067694A1 (en) 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
US7199458B2 (en) 2003-02-20 2007-04-03 Samsung Electronics Co., Ltd. Stacked offset semiconductor package and method for fabricating
KR20070088177A (en) * 2006-02-24 2007-08-29 삼성테크윈 주식회사 Semiconductor package and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199458B2 (en) 2003-02-20 2007-04-03 Samsung Electronics Co., Ltd. Stacked offset semiconductor package and method for fabricating
US20050067694A1 (en) 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
KR20070088177A (en) * 2006-02-24 2007-08-29 삼성테크윈 주식회사 Semiconductor package and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220038842A (en) * 2020-09-21 2022-03-29 스마트 모듈러 테크놀로지스 (글로벌), 인크 Memory device with high capacity and extended bandwidth
KR102428150B1 (en) * 2020-09-21 2022-08-01 스마트 모듈러 테크놀로지스 (글로벌), 인크 Memory device with high capacity and extended bandwidth

Also Published As

Publication number Publication date
KR20100040452A (en) 2010-04-20

Similar Documents

Publication Publication Date Title
KR100753415B1 (en) Stack package
US7763964B2 (en) Semiconductor device and semiconductor module using the same
JP3916854B2 (en) Wiring board, semiconductor device, and package stack semiconductor device
KR101070913B1 (en) Stacked die package
KR100344927B1 (en) Stack package and method for manufacturing the same
KR20070088177A (en) Semiconductor package and method of manufacturing the same
KR20120078390A (en) Stack type semiconductor package and method of fabricating the same
KR20020062820A (en) Semiconductor device having stacked multi chip module structure
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR100744146B1 (en) Semiconductor package for connecting wiring substrate and chip using flexible connection plate
JP2001156251A (en) Semiconductor device
US7332803B2 (en) Circuit device
WO2014203739A1 (en) Semiconductor device and method for manufacturing same
KR100988722B1 (en) An chip stacked semiconductor package and method for manufacturing the same
JP2001358285A (en) Resin sealed semiconductor device
US20130147042A1 (en) Semiconductor device
JP2000243867A (en) Semiconductor device, its manufacture, laminated structure of semiconductor device and mounting structure of semiconductor device
KR101141707B1 (en) Semiconductor package and method of manufacturing the same
KR100994209B1 (en) Semiconductor stack package
KR100650769B1 (en) Stack type package
JP2005150771A (en) Wiring board, semiconductor device, and package stacks semiconductor device
JP2011211077A (en) Semiconductor laminated package and manufacturing method thereof
JP2006108150A (en) Semiconductor device and mounting method thereof
KR100650770B1 (en) Flip chip double die package
KR20050071825A (en) Semiconductor device package including sub-packages therein

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160920

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee