KR100988478B1 - Fabricating method for the non or semi polar III-nitride epi layers and the same - Google Patents
Fabricating method for the non or semi polar III-nitride epi layers and the same Download PDFInfo
- Publication number
- KR100988478B1 KR100988478B1 KR1020080112045A KR20080112045A KR100988478B1 KR 100988478 B1 KR100988478 B1 KR 100988478B1 KR 1020080112045 A KR1020080112045 A KR 1020080112045A KR 20080112045 A KR20080112045 A KR 20080112045A KR 100988478 B1 KR100988478 B1 KR 100988478B1
- Authority
- KR
- South Korea
- Prior art keywords
- high temperature
- layer
- gallium nitride
- sapphire
- polar
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 77
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 74
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 73
- 150000004767 nitrides Chemical class 0.000 claims abstract description 60
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 40
- 239000010980 sapphire Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000001257 hydrogen Substances 0.000 claims abstract description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims abstract description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910004205 SiNX Inorganic materials 0.000 claims abstract description 9
- 239000012298 atmosphere Substances 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 229910017840 NH 3 Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 150000002431 hydrogen Chemical class 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 15
- 239000010408 film Substances 0.000 description 12
- 238000005121 nitriding Methods 0.000 description 7
- 230000010287 polarization Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000000089 atomic force micrograph Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000005699 Stark effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000005428 wave function Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Led Devices (AREA)
Abstract
본 발명은 반도체 기판 및 제조방법에 관한 것으로, 보다 자세하게는 질소와 수소의 혼합 가스 분위기에서 비극성 또는 반극성 기판상에 질화 반도체층을 성장시킨 질화물 반도체 기판 및 제조방법에 관한 것이다.The present invention relates to a semiconductor substrate and a manufacturing method, and more particularly, to a nitride semiconductor substrate and a method for manufacturing a nitride semiconductor layer grown on a non-polar or semi-polar substrate in a mixed gas atmosphere of nitrogen and hydrogen.
본 발명의 비극성 또는 반극성 사파이어 기판; 상기 기판상에 형성된 질화 사파이어층; 상기 질화 사파이어층 상에 복수로 적층된 SiNx층/질화갈륨 완충층 또는 SiC/질화갈륨 완충층; 및 상기 질화갈륨 완충층 상에 형성된 질화갈륨층를 포함함에 기술적 특징이 있다.Nonpolar or semipolar sapphire substrate of the present invention; A sapphire nitride layer formed on the substrate; A plurality of SiNx layers / gallium nitride buffer layers or SiC / gallium nitride buffer layers stacked on the sapphire nitride layer; And a gallium nitride layer formed on the gallium nitride buffer layer.
비극성, 반극성, 질화갈륨, 질소, 수소 Nonpolar, Semipolar, Gallium Nitride, Nitrogen, Hydrogen
Description
본 발명은 반도체 기판 및 제조방법에 관한 것으로, 보다 자세하게는 질소와 수소의 혼합 가스 분위기에서 비극성 또는 반극성 기판상에 질화 반도체층을 성장시킨 질화물 반도체 기판 및 제조방법에 관한 것이다.The present invention relates to a semiconductor substrate and a manufacturing method, and more particularly, to a nitride semiconductor substrate and a method for manufacturing a nitride semiconductor layer grown on a non-polar or semi-polar substrate in a mixed gas atmosphere of nitrogen and hydrogen.
반도체 소자 제조시 기재로서 사용되는, 질화갈륨(GaN)과 같은 질화물계 단결정 기판은 대부분이 c면({0001}면)의 질화물 박막으로서, 주로 사파이어 c면({0001}면) 단결정 기판 위에 유기금속화학증착법(MOCVD: Metal Organic Chemical Vapor Deposition), 분자선 증착법(MBE: Molecular Beam Epitaxy) 또는 HVPE의 방법으로 성장시킨 후 얻어진다.Nitride-based single crystal substrates such as gallium nitride (GaN), which are used as substrates in the manufacture of semiconductor devices, are mostly nitride films of c plane ({0001} plane), and mainly organic on sapphire c plane ({0001} plane) single crystal substrate. It is obtained after growing by the method of Metal Organic Chemical Vapor Deposition (MOCVD), Molecular Beam Epitaxy (MBE) or HVPE.
그러나, 이러한 c면 질화물계 단결정 막은 고농도 p-doping이 어렵다. 특히 Al이 많이 포함될수록 도핑효율은 급격히 떨어지게 된다.또한 Al이 포함되지 않은 질화갈륨의 경우에도 활성화에너지가 170meV로써 1x1018/cm2 이상의 도핑은 어렵다. However, such a c-plane nitride-based single crystal film is difficult to high concentration p-doping. In particular, as Al is contained, the doping efficiency drops sharply. Also, even in the case of gallium nitride without Al, the activation energy is 170 meV, which makes it difficult to do more than 1x10 18 / cm 2 .
또한, 이렇게 만들어진 c면 질화물계 단결정 막은 c-결정축 방향으로 예를 들어 갈륨층과 질소층이 반복적으로 적층되어 있어 극성(polarity)을 띄게 되는데, 예를 들어 GaN/AlGaN 헤테로구조체의 경우, 자발분극(spontaneous polarization) 또는 압전분극(piezoelectric polarization)에 의해 형성되는 강한 전기장(electric field)에 의해 헤테로구조체 내의 전자 밴드 구조(electronic band structure)가 변화하여, 반도체 소자의 전기적 광학적 특성에 악영향을 준다. In addition, the c-plane nitride-based single crystal film thus formed has polarity due to repeated stacking of a gallium layer and a nitrogen layer in the c-crystal axial direction, for example, in the case of GaN / AlGaN heterostructures, spontaneous polarization. The strong electric field formed by spontaneous polarization or piezoelectric polarization changes the electronic band structure in the heterostructure, adversely affecting the electro-optical properties of the semiconductor device.
즉, c-결정축 성장방향으로 편향의 비연속성(polarization discontinuity)이 존재하여 표면과 계면에 고정된 시트 전위(sheet charge)를 생성하여 그 결과로 생기는 내부 전기장이 양자우물(quantum well) 내에 있는 전자와 정공 파동함수(wavefunction)를 분리시켜 발광을 적색파장 쪽으로 이동시키고 내부의 양자효율(quantum efficiency)을 감소시킨다. 또한 전기장 인가시, 단파장쪽으로 발광파장이 이동함으로써 장파장용 소자개발을 어렵게 하고 있다.In other words, there is a polarization discontinuity in the c-crystal growth direction to generate a sheet charge fixed to the surface and the interface, so that the resulting internal electric field is in the quantum well. Separation of the hole wavefunction and the light emission shifts the emission toward the red wavelength and reduces the internal quantum efficiency. In addition, when the electric field is applied, the light emission wavelength is shifted toward the short wavelength, making it difficult to develop a device for long wavelength.
이에 반해, a면({11-20}면 질화물계 결정들은 비극성(non-polar) 특성을 가지고 있기 때문에 상기한 바와 같은 c면 질화물계 단결정의 문제점, 즉 분극에 의한 내부전기장에 의해 양자효율이 감소되는 문제점을 극복할 수 있다. a면 질화물계 결정들은 편향장(polarization field)이 없어 밴드 벤딩(band bending)이 일어나지 않고, 비극성 결정면에 AlGaN/GaN 양자우물을 성장시킨 구조로부터 스탁 효과(Stark effect)가 관찰되지 않으므로, a면의 비극성 질화물계 헤테로구조체는 고 효율의 자외선-가시광선 영역의 발광소자와 고출력 마이크로파 트랜지스터에 유용하게 사용될 수 있는 가능성을 갖는다.On the other hand, since the a-plane ({11-20}) nitride-based crystals have non-polar characteristics, the quantum efficiency of the c-plane nitride-based single crystal as described above, i.e., due to the internal electric field due to polarization, is increased. The a-plane nitride-based crystals do not have a polarization field, so no band bending occurs, and a Stark effect is obtained from a structure in which an AlGaN / GaN quantum well is grown on a non-polar crystal plane. Since no effect) is observed, the a-polar nonpolar nitride-based heterostructure has the possibility that it can be usefully used for high efficiency light emitting devices and high power microwave transistors in the ultraviolet-visible light region.
그러나, 이와 같이, a면 질화물계 단결정 막이 c면에 비해 보다 우수한 특성을 가짐에도 불구하고, 기판으로서 제조 및 상용화되지 못 하고 있는 이유는 얻어진 막의 표면 형상 및 그로 인해 생기는 내부 결함 때문이다.However, despite the fact that the a-plane nitride-based single crystal film has better characteristics than the c-plane, the reason why it is not manufactured and commercialized as a substrate is because of the surface shape of the obtained film and the resulting internal defects.
구체적으로는, a면 질화물계 단결정 막은 r면({1-102}면) 사파이어 단결정 기재 위에 성장시켜 얻어지는데, 이 경우, 편평한 형상의 막이 아니라 {1010}면으로 이루어진 산맥(ridge)들이 <0001> 방향으로 뻗어있는 것과 같은 표면 형상의 질화물 막이 형성되며, 격자상수의 이방성과 더불어 면내(in-plane)의 열팽창계수의 결정학적 방향에 따른 큰 이방성 때문에 질화물의 <1-100> 방향으로 강한 압축응력이 작용하게 된다.Specifically, the a-plane nitride-based single crystal film is obtained by growing on an r-plane ({1-102} plane) sapphire single crystal substrate, in which case, the ridges composed of {1010} planes, rather than a flat-shaped film, are <0001 A nitride film with a surface shape as extending in the> direction is formed, and strong compression in the <1-100> direction of the nitride is due to the anisotropy of the lattice constant and the large anisotropy along the crystallographic direction of the in-plane thermal expansion coefficient. The stress acts.
이러한 a면 질화물 단결정을 후막으로 성장시키는 경우에는 산맥 구조가 합체(coalescence)되지 않은 막이 성장되고, 이는 막 내부에 많은 결함을 형성한다.When the a-plane nitride single crystal is grown into a thick film, a film in which the mountain structure is not coalesced is grown, which forms many defects inside the film.
이러한 표면형상 및 결함들은 다층박막 소자의 제조에 어려움을 주며, 기판 표면에 존재함으로써 궁극적으로 최종 박막 소자의 성능발현에 악영향을 주게 된다.These surface shapes and defects make it difficult to manufacture a multilayer thin film device, and since they exist on the substrate surface, ultimately adversely affect the performance of the final thin film device.
본 발명은 이온 주입을 이용하거나 질소와 수소의 혼합가스 분위기에서 비극 성 또는 반극성 기판상에 복수의 고온 질화층을 성장시킨 비극성 또는 반극성 질화물 반도체 기판 및 제조방법을 제공함에 목적이 있다.It is an object of the present invention to provide a non-polar or semi-polar nitride semiconductor substrate and a method of manufacturing a plurality of high temperature nitride layers on a non-polar or semi-polar substrate by using ion implantation or in a mixed gas atmosphere of nitrogen and hydrogen.
본 발명의 상기 목적은 비극성 또는 반극성 사파이어 기판; 상기 기판상에 형성된 고온 질화 사파이어층; 상기 고온 질화 사파이어층 상에 복수로 적층된 SiNx층/고온 질화갈륨 완충층 또는 SiC/고온 질화갈륨 완충층; 및 상기 고온 질화갈륨 완충층 상에 형성된 고온 질화갈륨층을 포함하는 비극성 또는 반극성 질화물 반도체 기판에 의해 달성된다.The object of the present invention is a nonpolar or semipolar sapphire substrate; A high temperature sapphire layer formed on the substrate; A plurality of SiNx layers / high temperature gallium nitride buffer layers or SiC / high temperature gallium nitride buffer layers stacked on the high temperature sapphire layer; And a high temperature gallium nitride layer formed on the high temperature gallium nitride buffer layer.
본 발명의 상기 목적은 비극성 또는 반극성 사파이어 기판; 상기 기판상에 형성된 고온 질화 사파이어층; 상기 고온 질화 사파이어층 상에 형성된 고온 질화갈륨 완충층; 상기 고온 질화갈륨 완충층 상에 형성된 제1 고온 질화갈륨층; 상기 제1 고온 질화갈륨층 상에 형성된 패터닝된 절연층; 및 상기 절연층상에 형성되어 상기 제1 고온 질화갈륨층으로부터 성장한 제2 고온 질화갈륨층을 포함하는 비극성 또는 반극성 질화물 반도체 기판에 의해 달성된다.The object of the present invention is a nonpolar or semipolar sapphire substrate; A high temperature sapphire layer formed on the substrate; A high temperature gallium nitride buffer layer formed on the high temperature sapphire layer; A first high temperature gallium nitride layer formed on the high temperature gallium nitride buffer layer; A patterned insulating layer formed on the first high temperature gallium nitride layer; And a second high temperature gallium nitride layer formed on the insulating layer and grown from the first high temperature gallium nitride layer.
본 발명의 상기 목적은 비극성 또는 반극성 사파이어 기판상에 고온 질화 사파이어층을 형성하는 단계; 상기 고온 질화 사파이어층상에 SiNx층/고온 질화갈륨 완충층 또는 SiC/고온 질화갈륨 완충층을 복수로 교호 적층하는 단계; 및 상기 고온 질화갈륨 완충층 상에 고온 질화 갈륨층을 형성하는 단계를 포함하는 비극성 또는 반극성 질화물 반도체 기판의 제조방법에 의해 달성된다.The object of the present invention is to form a high temperature sapphire nitride layer on a nonpolar or semipolar sapphire substrate; Alternately stacking a plurality of SiNx layers / hot gallium nitride buffer layers or SiC / hot gallium nitride buffer layers on the high temperature sapphire layers; And forming a high temperature gallium nitride layer on the high temperature gallium nitride buffer layer.
본 발명의 상기 목적은 비극성 또는 반극성 사파이어 기판상에 고온 질화 사파이어층을 형성하는 단계; 상기 고온 질화 사파이어층상에 고온 질화갈륨 완충층을 형성하는 단계; 상기 고온 질화갈륨 완충층상에 고온 질화갈륨층을 형성하는 단계; 상기 고온 질화갈륨층상에 절연막을 형성하는 단계; 상기 절연층을 패터닝하여 고온 질화갈륨층의 일부를 노출시키는 단계; 및 상기 고온 질화갈륨층을 시드층으로 이용하여 상기 절연층 상부까지 고온 질화갈륨층을 성장하는 단계를 포함하는 비극성 또는 반극성 질화물 반도체 기판의 제조방법에 의해 달성된다.The object of the present invention is to form a high temperature sapphire nitride layer on a nonpolar or semipolar sapphire substrate; Forming a high temperature gallium nitride buffer layer on the high temperature sapphire layer; Forming a high temperature gallium nitride layer on the high temperature gallium nitride buffer layer; Forming an insulating film on the high temperature gallium nitride layer; Patterning the insulating layer to expose a portion of the high temperature gallium nitride layer; And growing a high temperature gallium nitride layer to an upper portion of the insulating layer by using the high temperature gallium nitride layer as a seed layer.
따라서, 본 발명의 비극성 또는 반극성 질화물 반도체 기판 및 제조방법은 기판의 결정성이 우수하고 고농도의 이온 도핑이 가능함으로써, 이를 광소자에 적용시 출력되는 광의 파장 변화 없이 양자효율 및 유효광량이 향상된 발광소자의 기판으로 적용할 수 있는 현저하고도 유리한 효과가 있다.Therefore, the non-polar or semi-polar nitride semiconductor substrate and the manufacturing method of the present invention is excellent in crystallinity of the substrate and capable of high ion doping, thereby improving the quantum efficiency and the effective light amount without changing the wavelength of the light output when applied to the optical device There is a remarkable and advantageous effect that can be applied to the substrate of the light emitting device.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.The terms or words used in this specification and claims are not to be construed as being limited to their ordinary or dictionary meanings, and the inventors may appropriately define the concept of terms in order to best describe their invention. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that the present invention.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
비극성 또는 반극성 기판상에 질화 갈륨 에피층을 형성하는 방법에 있어서, 비극성 또는 반극성 기판을 준비하는 단계 및 준비된 기판을 수소 및 질소 분위기에서 유기금속화학기상증착(MOCVD)공정을 이용한 질화층을 형성하는 단계를 포함한다. A method of forming a gallium nitride epi layer on a nonpolar or semipolar substrate, comprising the steps of preparing a nonpolar or semipolar substrate and the prepared substrate using an organometallic chemical vapor deposition (MOCVD) process in a hydrogen and nitrogen atmosphere. Forming a step.
이때, 질화층을 형성하는 단계는 NH3를 이용한 질화처리를 이용하거나 이온 주입을 이용한 질화처리를 이용할 수 있다.In this case, the forming of the nitride layer may be performed using a nitriding treatment using NH 3 or a nitriding treatment using ion implantation.
본 발명에 따른 질화처리에 있어서, 1000 ~ 1200℃범위의 고온에서 NH3를 이용하거나, 이온 주입법을 이용한 질화처리를 이용하여 형성된 질화층의 두께는, 0.1 ~ 50nm일 수 있다.In the nitriding treatment according to the present invention, the thickness of the nitride layer formed by using NH 3 at a high temperature in the range of 1000 to 1200 ° C. or by using the nitriding treatment using an ion implantation method may be 0.1 to 50 nm.
이온 주입법을 이용하여 비극성 기판에 형성되는 GaN는 p-dopant의 activation energy가 110meV로써, 종래의 GaN의 경우 170meV보다 낮아 도핑이 원활하고 고농도로 도핑이 가능하다. GaN formed on the non-polar substrate using the ion implantation method has a p-dopant activation energy of 110 meV, which is lower than 170 meV in the case of the conventional GaN, which enables smooth doping and high concentration doping.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 및 도 2는 본 발명의 제1실시예에 따른 비극성 또는 반극성 질화물 반도체 기판의 공정 흐름도 및 단면도이다. 1 and 2 are a process flow diagram and a cross-sectional view of a nonpolar or semipolar nitride semiconductor substrate according to a first embodiment of the present invention.
먼저, 비극성 또는 반극성 기판(110)을 준비한다(S110).First, a nonpolar or
비극성 또는 반극성 기판(110)으로는 r면, a면 및 M 면 사파이어 기판 중 어느 하나의 기판을 사용하거나, SiC 또는 ZnO와 같은 다른 우르자이트구조를 갖는 질화물 성장용 이종기판은 물론, GaN 기판과 같은 동종 기판을 사용할 수도 있다. 하지만, 여기에 한정하는 것은 아니다. As the non-polar or
일예로서, r면 사파이어 기판을 들어 설명한다. As an example, the r surface sapphire substrate will be described.
준비된 r면 사파이어 기판을 유기금속화학증착(MOCVD)챔버에 배치하고 고온 열처리를 하여 고온 질화 사파이어층(120)을 형성한다(S120). The prepared r surface sapphire substrate is placed in an organometallic chemical vapor deposition (MOCVD) chamber and subjected to high temperature heat treatment to form a high temperature sapphire nitride layer 120 (S120).
본 발명에 따른 고온열처리공정은 열처리 공정전에 기판을 세정하고 결정면의 미세구조 특성을 개선하는데 바람직하다. 열처리온도는 1000∼1200℃이며, 이때, 챔버내의 가스는 수소와 질소가 포함된 혼합가스 또는 NH3를 사용하며, 전체 가스중 질소의 비율이 70% ~ 100%를 유지하며 나머지 가스는 수소로 한다. The high temperature heat treatment process according to the present invention is preferable for cleaning the substrate and improving the microstructure characteristics of the crystal plane before the heat treatment process. The heat treatment temperature is 1000 ~ 1200 ℃, the gas in the chamber using a mixed gas containing hydrogen and nitrogen or NH 3 , the ratio of nitrogen in the total gas maintains 70% to 100%, the remaining gas is hydrogen do.
본 발명의 실시예에 따르면, 열처리 공정 대신 이온 주입공정(이온의 조사량은 5×1014 내지 5×1017 ions/cm2)을 이용하여 질화 처리를 할 수 있다. According to the exemplary embodiment of the present invention, the nitriding treatment may be performed using an ion implantation process (the irradiation amount of ions is 5 × 10 14 to 5 × 10 17 ions / cm 2 ) instead of the heat treatment process.
다음으로, 고온질화 사파어층(120)상에 고온질화 갈륨 완충층(130)과 고온 질화갈륨층(140)을 성장시킨다.Next, the high temperature gallium
도 3 및 도 4는 본 발명의 제2실시예에 따른 비극성 또는 반극성 질화물 반도체 기판의 공정 흐름도 및 단면도이다. 3 and 4 are process flowcharts and cross-sectional views of a nonpolar or semipolar nitride semiconductor substrate according to a second embodiment of the present invention.
비극성 또는 반극성 기판(110)에 형성된 제1 고온질화 사파이어층(120)에 제 1 SiNx 또는 SiC층(210)을 형성한다.A first SiNx or
제1실시예와 동일하게 고온질화 처리를 위하여 챔버내의 가스는 수소와 질소가 포함된 혼합가스 또는 NH3를 사용하거나 이온 주입공정(이온의 조사량은 5×1014 내지 5×1017 ions/cm2)을 이용하여 질화 처리를 할 수 있다. As in the first embodiment, for the high temperature nitriding treatment, the gas in the chamber may use a mixed gas containing hydrogen and nitrogen or NH 3 or an ion implantation process (the amount of ion irradiation is 5 × 10 14 to 5 × 10 17 ions / cm 2 ) can be used for nitriding treatment.
그리고 제1 고온 질화갈륨 완충층(220)을 성장시키고 다시 제2 SiNx 또는 SiC층(230)을 형성한다. 다시 제2 고온 질화갈륨 완충층(240)을 형성하고 제2 고온 질화갈륨층(250)을 형성하여 결정성이 우수한 기판을 형성한다.The first high temperature gallium
제1 고온 질화갈륨층(250) 상에 제3 SiNx 또는 SiC층(260)을 형성하고 제3 고온 질화갈륨층(270)을 성장시킨다.A third SiNx or
도 5 및 도 6은 본 발명의 제3실시예에 따른 비극성 또는 반극성 질화물 반도체 기판의 공정 흐름도 및 단면도이다. 5 and 6 are process flowcharts and cross-sectional views of a nonpolar or semipolar nitride semiconductor substrate according to a third embodiment of the present invention.
비극성 또는 반극성 기판(110)에 형성된 고온 질화 사파이어층(120)상에 고온 질화갈륨 완충층(310)과 제1 고온 질화갈륨층(320)을 형성한다.The high temperature gallium
다음으로 절연층(330)을 형성한 후, 패터닝을 하여 제1 고온 질화갈륨층(320)의 일부 영역을 노출시킨다. 마지막으로 노출된 제1 고온 질화갈륨층(320)을 시드층으로 사용하여 제2 고온 질화갈륨층(340)을 절연층(330) 상부까지 커버할 정도로 성장시켜 결정성이 보다 우수한 기판을 형성한다.Next, after the insulating
도 7 내지 도 8은 본 발명에 따른 비극성 또는 반극성 질화물 반도체 기판의 표면 이미지와 AFM 이미지이다.7 to 8 are surface images and AFM images of a nonpolar or semipolar nitride semiconductor substrate according to the present invention.
표면의 이미지를 통하여 질화물의 표면이 평탄함을 알 수 있으며, AFM을 통하여 측정된 RMS역시 2.5nm로써, 수치적으로도 평탄도가 매우 우수함을 알 수 있다.It can be seen from the image of the surface that the surface of the nitride is flat, the RMS measured through the AFM is also 2.5nm, it can be seen that the numerically excellent flatness.
도 9는 본 발명에 따른 비극성 또는 반극성 질화물 반도체 기판의 XRD 그래프이다.9 is an XRD graph of a nonpolar or semipolar nitride semiconductor substrate according to the present invention.
종래의 C면 기판을 이용한 것과 대비시 비극성 또는 반극성 기판을 이용하여 결정 성장한 기판의 결정성이 역시 양호하다는 것을 알 수 있다.It can be seen that the crystallinity of the substrate grown by crystallization using a nonpolar or semipolar substrate is also good as compared with the conventional C-plane substrate.
도 10은 본 발명에 따른 비극성 또는 반극성 질화물 반도체 기판의 PL 그래프이다.10 is a PL graph of a nonpolar or semipolar nitride semiconductor substrate according to the present invention.
종래의 C-면 기판과 비교시 비극성 또는 반극성 기판을 이용한 파장의 변화가 거의 없이 상온에서 동일한 파장대의 광이 출력됨을 의미한다.Compared with the conventional C-plane substrate, it means that the light of the same wavelength band is output at room temperature with little change in wavelength using a nonpolar or semipolar substrate.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
도 1은 본 발명의 제1실시예에 따른 비극성 또는 반극성 질화물 반도체 기판의 공정 흐름도,1 is a process flowchart of a nonpolar or semipolar nitride semiconductor substrate according to a first embodiment of the present invention;
도 2는 본 발명의 제1실시예에 따른 비극성 또는 반극성 질화물 반도체 기판의 단면도,2 is a cross-sectional view of a nonpolar or semipolar nitride semiconductor substrate according to a first embodiment of the present invention;
도 3은 본 발명의 제2실시예에 따른 비극성 또는 반극성 질화물 반도체 기판의 공정 흐름도,3 is a process flow diagram of a nonpolar or semipolar nitride semiconductor substrate according to a second embodiment of the present invention;
도 4는 본 발명의 제2실시예에 따른 비극성 또는 반극성 질화물 반도체 기판의 단면도,4 is a cross-sectional view of a nonpolar or semipolar nitride semiconductor substrate according to a second embodiment of the present invention;
도 5는 본 발명의 제3실시예에 따른 비극성 또는 반극성 질화물 반도체 기판의 공정 흐름도,5 is a process flowchart of a nonpolar or semipolar nitride semiconductor substrate according to a third embodiment of the present invention;
도 6은 본 발명의 제3실시예에 따른 비극성 또는 반극성 질화물 반도체 기판의 단면도,6 is a cross-sectional view of a nonpolar or semipolar nitride semiconductor substrate according to a third embodiment of the present invention;
도 7 내지 도 8은 본 발명에 따른 비극성 또는 반극성 질화물 반도체 기판 표면의 AFM 이미지,7 to 8 are AFM images of the surface of a nonpolar or semipolar nitride semiconductor substrate according to the present invention,
도 9는 본 발명에 따른 비극성 또는 반극성 질화물 반도체 기판의 XRD 그래프,9 is an XRD graph of a nonpolar or semipolar nitride semiconductor substrate according to the present invention;
도 10은 본 발명에 따른 비극성 또는 반극성 질화물 반도체 기판의 PL 그래프.10 is a PL graph of a nonpolar or semipolar nitride semiconductor substrate according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
110: 비극성 또는 반극성 기판 120: 고온 질화 사파이어층110: nonpolar or semipolar substrate 120: high temperature sapphire nitride layer
130: 고온 질화갈륨 완충층 140: 고온 질화갈륨층130: high temperature gallium nitride buffer layer 140: high temperature gallium nitride layer
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080112045A KR100988478B1 (en) | 2008-11-12 | 2008-11-12 | Fabricating method for the non or semi polar III-nitride epi layers and the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080112045A KR100988478B1 (en) | 2008-11-12 | 2008-11-12 | Fabricating method for the non or semi polar III-nitride epi layers and the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100053074A KR20100053074A (en) | 2010-05-20 |
| KR100988478B1 true KR100988478B1 (en) | 2010-10-18 |
Family
ID=42278235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080112045A KR100988478B1 (en) | 2008-11-12 | 2008-11-12 | Fabricating method for the non or semi polar III-nitride epi layers and the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100988478B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101333678B1 (en) * | 2011-11-14 | 2013-11-28 | 한국산업기술대학교산학협력단 | High quality nitride semiconductor thin film and manufacturing method thereof |
| KR101539073B1 (en) * | 2013-11-28 | 2015-07-24 | 주식회사 루미스탈 | METHOD FOR MANUFACTURING SEMI-POLAR GaN TEMPLATE |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270525A (en) | 2001-03-14 | 2002-09-20 | Akihiko Yoshikawa | Method for forming semiconductor thin film, substrate therewith manufactured by the same, and semiconductor device by using substrate therewith |
| JP2005522889A (en) | 2002-04-15 | 2005-07-28 | ザ リージェント オブ ザ ユニバーシティ オブ カリフォルニア | Nonpolar a-plane gallium nitride thin films grown by metal / organic chemical vapor deposition |
| KR20070105192A (en) * | 2006-04-25 | 2007-10-30 | 삼성전기주식회사 | Method of growing non-polar m-plane nitride semiconductor |
-
2008
- 2008-11-12 KR KR1020080112045A patent/KR100988478B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270525A (en) | 2001-03-14 | 2002-09-20 | Akihiko Yoshikawa | Method for forming semiconductor thin film, substrate therewith manufactured by the same, and semiconductor device by using substrate therewith |
| JP2005522889A (en) | 2002-04-15 | 2005-07-28 | ザ リージェント オブ ザ ユニバーシティ オブ カリフォルニア | Nonpolar a-plane gallium nitride thin films grown by metal / organic chemical vapor deposition |
| US20060278865A1 (en) | 2002-04-15 | 2006-12-14 | Craven Michael D | Non-polar (Al,B,In,Ga)N quantum well and heterostructure materials and devices |
| KR20070105192A (en) * | 2006-04-25 | 2007-10-30 | 삼성전기주식회사 | Method of growing non-polar m-plane nitride semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100053074A (en) | 2010-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9153737B2 (en) | High-quality non-polar/semi-polar semiconductor device on porous nitride semiconductor and manufacturing method thereof | |
| KR101650752B1 (en) | Growth of semi-polar (11-22) or (10-13) gallium nitride with hydride vapor phase epitaxy | |
| US20240063340A1 (en) | METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES | |
| KR101173072B1 (en) | High Quality Non-polar/Semi-polar Semiconductor Device on Tilted Substrate and Manufacturing Method thereof | |
| CN104518062B (en) | The method for manufacturing light emitting semiconductor device | |
| KR20070095364A (en) | Nitride semiconductor device and method of growing nitride semiconductor crystal layer | |
| KR101246832B1 (en) | Non-polar or Semi-polar Group III-Nitride Based Light Emitting Diode and Fabrication Method Thereof | |
| US20110003420A1 (en) | Fabrication method of gallium nitride-based compound semiconductor | |
| JP4860736B2 (en) | Semiconductor structure and method of manufacturing the same | |
| US8878211B2 (en) | Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof | |
| TWI755306B (en) | Led precursor and method of manufacturing the same | |
| JP2006310403A (en) | Epitaxial board, semiconductor device using it and manufacturing method for semiconductor device | |
| WO2013145404A1 (en) | Laminated substate of silicon single crystal and group iii nitride single crystal with off angle | |
| US9515146B2 (en) | Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer | |
| KR100988478B1 (en) | Fabricating method for the non or semi polar III-nitride epi layers and the same | |
| KR101028585B1 (en) | Hetero-substrate, ?-nitride semiconductor devices using the same and manufacturing method of thereof | |
| KR100935974B1 (en) | Manufacturing method of Nitride semiconductor light emitting devide | |
| KR101391960B1 (en) | Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device | |
| KR101104239B1 (en) | Hetero-substrate, III-nitride semiconductor devices using the same and manufacturing method of thereof | |
| KR101082784B1 (en) | High Quality Non-polar/Semi-polar Semiconductor Device and Manufacturing Method thereof | |
| JP2008214132A (en) | Group iii nitride semiconductor thin film, group iii nitride semiconductor light-emitting element, and method for manufacturing group iii nitride semiconductor thin film | |
| WO2020075849A1 (en) | Substrate for semiconductor growth, semiconductor element, semiconductor light-emitting element, and method for producing semiconductor element | |
| KR101250475B1 (en) | Heterogeneous substrate having insulating material pattern and nitride-based semiconductor device using the same | |
| KR101379341B1 (en) | Manufacturing Method of Semiconductor Substrate having Mask Pattern for High Quality Semiconductor Device | |
| JP7430316B2 (en) | Semiconductor growth substrate, semiconductor element, semiconductor light emitting element, and semiconductor element manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130621 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140708 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20161011 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181008 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 10 |