KR100986098B1 - Parallel backlight LED driver - Google Patents

Parallel backlight LED driver Download PDF

Info

Publication number
KR100986098B1
KR100986098B1 KR1020080036067A KR20080036067A KR100986098B1 KR 100986098 B1 KR100986098 B1 KR 100986098B1 KR 1020080036067 A KR1020080036067 A KR 1020080036067A KR 20080036067 A KR20080036067 A KR 20080036067A KR 100986098 B1 KR100986098 B1 KR 100986098B1
Authority
KR
South Korea
Prior art keywords
voltage
drain
gate
pmos transistor
source
Prior art date
Application number
KR1020080036067A
Other languages
Korean (ko)
Other versions
KR20090110523A (en
Inventor
김영희
Original Assignee
창원대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 창원대학교 산학협력단 filed Critical 창원대학교 산학협력단
Priority to KR1020080036067A priority Critical patent/KR100986098B1/en
Publication of KR20090110523A publication Critical patent/KR20090110523A/en
Application granted granted Critical
Publication of KR100986098B1 publication Critical patent/KR100986098B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/46—Details of LED load circuits with an active control inside an LED matrix having LEDs disposed in parallel lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/10—Controlling the intensity of the light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 병렬 백라이트 LED 드라이버에 대하여 개시된다. LED 드라이버는, 밴드갭 레퍼런스 회로, 전원 레귤레이터, OP 앰프부, 전류 구동부 및 제어부를 포함한다. 밴드갭 레퍼런스 회로는 기준 전류, 제1 기준 전압 및 제2 기준 전압을 발생한다. 전원 레귤레이터는 제1 기준 전압과 기준 전류에 응답하여 전원 전압을 발생한다. OP 앰프부는 제2 기준 전압과 셋트 전압을 비교하여 제어 신호를 발생한다. 전류 구동부는, 전원 전압이 그 소스들에 연결되고 그 게이트들이 서로 연결되는 제1 및 제2 피모스 트랜지스터들로 구성되며, 제1 피모스 트랜지스터의 게이트와 드레인이 서로 연결되어진 다수개의 전류 미러들을 포함한다. 제어부는, 전류 미러들의 제1 피모스 트랜지스터의 드레인과 셋트 전압 사이에 연결되고, 제어 신호에 의해 제어되는 다수개의 엔모스 트랜지스터들을 포함한다. LED 드라이버는, 제어부의 제1 내지 제5 엔모스 트랜지스터들이 제어 신호에 응답하여 그 드레인 전류들을 조절함에 따라, 병렬 연결된 LED로 균일한 전류를 흘린다.The present invention is disclosed with respect to a parallel backlight LED driver. The LED driver includes a bandgap reference circuit, a power supply regulator, an OP amplifier section, a current driver and a controller. The bandgap reference circuit generates a reference current, a first reference voltage and a second reference voltage. The power supply regulator generates a power supply voltage in response to the first reference voltage and the reference current. The OP amplifier unit generates a control signal by comparing the second reference voltage and the set voltage. The current driver includes a plurality of current mirrors including first and second PMOS transistors having a power supply voltage connected to the sources thereof, and gates thereof connected to each other, and a gate and a drain of the first PMOS transistor connected to each other. Include. The control unit includes a plurality of NMOS transistors connected between the drain and the set voltage of the first PMOS transistor of the current mirrors and controlled by a control signal. The LED driver flows a uniform current to the LEDs connected in parallel as the first to fifth NMOS transistors of the controller adjust their drain currents in response to the control signal.

LED, 병렬 모드, 제어부, 전원 레귤레이터, LED 드라이버 LED, Parallel Mode, Control Unit, Power Regulator, LED Driver

Description

병렬 백라이트 ＬＥＤ 드라이버{Parallel backlight LED driver}Parallel backlight LED driver

본 발명은 LED(Light Emitting Diode)에 관한 것으로, 특히 자동차 패널용 병렬 백라이트 LED 드라이버에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to light emitting diodes (LEDs) and, more particularly, to parallel backlight LED drivers for automotive panels.

최초의 LED는 1962년에 개발되어, 자동차 패널 등의 많은 디스플레이 어플리케이션들에 사용되었다. LED들은 시간이 흐름에 따라 점차적으로 빛의 강도가 줄어들어, 그 라이프 타임이 약 50,000 시간 정도이다. 이것은 조명 시스템(lighting system)의 유지 주파수(maintenance frequency)를 감소시킨다.The first LEDs were developed in 1962 and used in many display applications such as automotive panels. LEDs gradually lose their light intensity over time, with a lifetime of about 50,000 hours. This reduces the maintenance frequency of the lighting system.

그리고, 조명 시스템 내 디바이스 과열을 방지하기 위하여, LED의 전류를 줄일 필요가 있다. 자동차의 배터리 전압은, 외부 온도나 전기 부하에 따라, 10V 내지 15V 정도로 변하기 때문에, 저항은 LED 전류의 제한 요소로써 적합한 해결책이 아니다. 이러한 불규칙적인 전압은 LED의 라이프 타임을 감소시킬 수 있다. 따라서, 일정한 LED 전류 회로가 요구된다.In order to prevent the device from overheating in the lighting system, it is necessary to reduce the current of the LED. Since the battery voltage of an automobile varies from about 10V to 15V, depending on external temperature or electric load, resistance is not a suitable solution as a limiting factor of LED current. This irregular voltage can reduce the LED's lifetime. Therefore, a constant LED current circuit is required.

LED는, 일반적으로 직렬 동작 모드와 병렬 동작 모드로 동작된다. 이러한 동작 모드는 LED의 구동 회로의 요건들에 따라 결정된다. LED 직렬 동작 모드는 전력 사용면에서 높은 효율을 갖는 반면에, 전자기 간섭(EMI: ElectroMagnetic Interference)을 받기 쉽다. LED 병렬 동작 모드는 높은 안정성을 갖는 반면에, 전력 사용면에서 낮은 효율을 갖는다. LED 직렬 동작 모드는, 순방향 다이오드 전압들의 합을 초과하는 전압을 구동해야 하기 때문에, 병렬 동작 모드 보다 높은 전원 전압을 필요로 한다. 예컨대, 5개의 LED들을 갖는 직렬 동작 모드에서, 순방향 전압들의 합은 15V 정도가 된다. 이것은 자동차의 배터리 전압을 벗어나기 때문에, 직렬 동작 모드는 차아지 펌프 전압 컨버터를 필요로 하는 복잡함이 있다.LEDs are generally operated in a serial operating mode and a parallel operating mode. This mode of operation is determined in accordance with the requirements of the driving circuit of the LED. The LED series mode of operation has high efficiency in terms of power usage, while being susceptible to Electromagnetic Interference (EMI). The LED parallel mode of operation has high stability, while having low efficiency in terms of power usage. The LED series operating mode requires a higher supply voltage than the parallel operating mode because it must drive a voltage that exceeds the sum of the forward diode voltages. For example, in a series operating mode with five LEDs, the sum of the forward voltages is on the order of 15V. Since this is beyond the car's battery voltage, the serial mode of operation has the complexity of requiring a charge pump voltage converter.

이에 따라, 시스템의 복잡성과 전력 소모를 감안하여 병렬 동작 모드의 LED를 구동하는 드라이버의 존재가 요구된다.Accordingly, in view of the complexity and power consumption of the system, the presence of a driver for driving the LED of the parallel operation mode is required.

본 발명의 목적은 병렬 동작 모드를 지원하는 LED 드라이버를 제공하는 데 있다. An object of the present invention is to provide an LED driver supporting a parallel operation mode.

상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 LED 드라이버는, 배터리 전압에 의해 구동되고 제1 전압과 제2 전압을 비교하여 제1 전압과 제2 전압이 같아지도록 기준 전류, 제1 기준 전압 및 제2 기준 전압을 발생하는 밴드갭 레퍼런스 회로, 배터리 전압에 의해 구동되고 제1 기준 전압과 기준 전류에 응답하여 전원 전압을 발생하는 전원 레귤레이터, 제2 기준 전압과 셋트 전압을 비교하여 제어 신호를 발생하는 OP 앰프부, 전원 전압이 그 소스들에 연결되고 그 게이트들이 서로 연결되는 제1 피모스 트랜지스터들(1a 내지 1e) 및 제2 피모스 트랜지스터들(2a 내지 2e)로 구성되고 제1 피모스 트랜지스터의 게이트와 드레인이 서로 연결되어진 다수개의 전류 미러들을 포함하는 전류 구동부, 그리고 전류 미러들의 제1 피모스 트랜지스터의 드레인과 셋트 전압 사이에 연결되고, 제어 신호에 의해 제어되는 다수개의 엔모스 트랜지스터들을 포함하는 제어부를 포함한다. 전류 미러들의 제2 피모스 트랜지스터의 드레인과 접지 전압 사이에 병렬 연결되는 다수개의 LED들을 구동하고, 셋트 전압은 제어부의 엔모스 트랜지스터들의 드레인과 상기 접지 전압 사이에 연결되는 저항에 의해 결정된다.In order to achieve the above object, the LED driver according to an aspect of the present invention is driven by a battery voltage, the first voltage and the second voltage by comparing the first voltage and the second voltage so that the reference voltage, the first reference voltage And a bandgap reference circuit for generating a second reference voltage, a power regulator driven by the battery voltage and generating a power supply voltage in response to the first reference voltage and the reference current, and comparing the control signal with the second reference voltage and the set voltage. OP opposing unit, consisting of first PMOS transistors 1a to 1e and second PMOS transistors 2a to 2e, in which a power supply voltage is connected to the sources thereof and the gates thereof are connected to each other, A current driver including a plurality of current mirrors in which a gate and a drain of the MOS transistor are connected to each other, and a drain and a set of the first PMOS transistor of the current mirrors It is connected between a voltage, a plurality of yen, which is controlled by the control signal, and a control unit including a MOS transistor. The plurality of LEDs are connected in parallel between the drain and the ground voltage of the second PMOS transistor of the current mirrors, and the set voltage is determined by a resistor connected between the drain and the ground voltage of the NMOS transistors of the controller.

본 발명의 실시예들에 따라, 밴드갭 레퍼런스 회로는, 배터리 전압에 의해 구동되고 바이어스 전압에 응답하여 제1 전압과 제2 전압을 비교하고 제3 전압을 출력하는 OP-앰프부, 배터리 전압에 의해 구동되고 바이어스 전압과 제3 전압을 수신하는 바이어스부, 배터리 전압에 의해 구동되고 바이어스 전압에 응답하여 제1 전압과 제2 전압을 발생하는 차동 전압 발생부, 그리고 배터리 전압에 의해 구동되고 바이어스 신호에 응답하여 기준 전류, 제1 기준 전압 및 제2 기준 전압을 발생하는 출력부를 포함할 수 있다.According to embodiments of the present invention, the bandgap reference circuit is driven by the battery voltage, the OP-amp unit for comparing the first voltage and the second voltage in response to the bias voltage and output a third voltage, the battery voltage A bias unit driven by and receiving a bias voltage and a third voltage, a differential voltage generator driven by a battery voltage and generating a first voltage and a second voltage in response to the bias voltage, and a bias signal driven by a battery voltage It may include an output unit for generating a reference current, a first reference voltage and a second reference voltage in response.

본 발명의 실시에들에 따라, 밴드갭 레퍼런스 회로는 배터리 전압이 파워-업되면 바이어스 전압을 발생하는 스타트-업 회로를 더 포함할 수 있다. 스타트-업 회로는, 배터리 전압으로부터 분배된 전압을 발생하는 전압 분배부, 배터리 전압에 의해 구동되고 바이어스 전압에 응답하여 구동되는 전류 미러부, 배터리 전압에 의해 구동되고 분배된 전압에 응답하여 전류 미러부의 구동 전류로 구동되는 바이어스 회로부, 그리고 바이어스 회로부의 동작에 따라 바이어스 전압을 결정하는 제어부를 포함할 수 있다.According to embodiments of the present invention, the bandgap reference circuit may further include a start-up circuit that generates a bias voltage when the battery voltage is powered up. The start-up circuit includes a voltage divider for generating a voltage divided from a battery voltage, a current mirror driven by a battery voltage and driven in response to a bias voltage, and a current mirror in response to a voltage driven and distributed by a battery voltage. The bias circuit may be driven by a negative driving current, and the controller may determine a bias voltage according to an operation of the bias circuit.

본 발명의 실시예들에 따라, 전원 레귤레이터부는, 배터리 전압에 의해 구동되고 제1 기준 전압과 제5 전압을 비교하여 제4 전압을 발생하는 OP-앰프부, 배터리 전압에 의해 구동되고 OP-앰프부를 기준 전류로 동작시키는 바이어스 회로부, 그리고 배터리 전압으로부터 제5 전압을 발생시키고 제4 전압에 응답하여 전원 전압을 발생하는 전압 분배부를 포함할 수 있다.According to embodiments of the present invention, the power regulator unit is driven by the battery voltage and the op-amp unit for generating a fourth voltage by comparing the first reference voltage and the fifth voltage, driven by the battery voltage and the OP-amp And a bias circuit unit for operating the unit as a reference current, and a voltage divider for generating a fifth voltage from the battery voltage and generating a power supply voltage in response to the fourth voltage.

본 발명의 LED 드라이버는, 제어부의 제1 내지 제5 엔모스 트랜지스터들이 제어 신호에 응답하여 그 드레인 전류들을 조절함에 따라, 병렬 연결된 LED로 균일한 전류를 흘린다. 그리고, LED 드라이버는 직렬 LED 드라이버에 비해 전력 소모를 줄이고 시스템을 간소화시킬 수 있다.The LED driver of the present invention flows a uniform current to the LEDs connected in parallel as the first to fifth NMOS transistors of the controller adjust their drain currents in response to a control signal. In addition, LED drivers can reduce power consumption and simplify systems compared to serial LED drivers.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.DETAILED DESCRIPTION In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings that describe exemplary embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 1은 본 발명의 일실시예에 따른 LED 드라이버 회로를 설명하는 도면이다. 도 1을 참조하면, LED 드라이버 회로(100)는 병렬 LED부(160)와 연결된다. LED 드라이버 회로(100)는 밴드갭 레퍼런스 회로(110), 전원 레귤레이터(120), OP-앰프 부(130), 전류 구동부(140) 그리고 제어부(150)를 포함한다. 1 is a view illustrating an LED driver circuit according to an embodiment of the present invention. Referring to FIG. 1, the LED driver circuit 100 is connected to the parallel LED unit 160. The LED driver circuit 100 includes a bandgap reference circuit 110, a power regulator 120, an OP amplifier unit 130, a current driver 140, and a controller 150.

도 2는 밴드갭 레퍼런스 회로(110)를 설명하는 회로 다이어그램이다. 도 2를 참조하면, 밴드갭 레퍼런스 회로(110)는 배터리 전압(VBP)에 의해 구동되고, 기준 전류(IREF), 제1 기준 전압(V1p25) 및 제2 기준 전압(V0p5)을 발생한다. 밴드갭 레퍼런스 회로(110)는 OP-앰프부(210), 바이어스부(220), 차동 전압 발생부(230) 그리고 출력부(240)를 포함한다. OP-앰프부(210)와 차동 전압 발생부(230)는 피이드백 루프를 형성한다.2 is a circuit diagram illustrating the bandgap reference circuit 110. Referring to FIG. 2, the bandgap reference circuit 110 is driven by the battery voltage VBP and generates a reference current IREF, a first reference voltage V1p25, and a second reference voltage V0p5. The bandgap reference circuit 110 includes an OP-amplifier 210, a bias 220, a differential voltage generator 230, and an output 240. The OP-amplifier 210 and the differential voltage generator 230 form a feedback loop.

OP-앰프부(210)는, 배터리 전압(VBP)이 그 소스에 연결되고 바이어스 전압(VBIAS)이 그 게이트에 연결되는 제10 피모스 트랜지스터(MP10), 제10 피모스 트랜지스터(MP10)의 드레인이 그 소스에 연결되고 제1 전압(Va)이 그 게이트에 연결되는 제11 피모스 트랜지스터(MP11), 제10 피모스 트랜지스터(MP10)의 드레인이 그 소스에 연결되고 제2 전압(Vb)이 그 게이트에 연결되는 제12 피모스 트랜지스터(MP12), 제11피모스 트랜지스터(MP11)의 드레인이 그 게이트와 그 드레인에 연결되고 접지 전압(VSS)이 그 소스에 연결되는 제6 엔모스 트랜지스터(MN6), 그리고 제12 피모스 트랜지스터(MP12)의 드레인이 그 드레인에 연결되고 제6 엔모스 트랜지스터(MN6)의 게이트가 그 게이트에 연결되고 접지 전압(VSS)이 그 소스에 연결되는 제7 엔모스 트랜지스터(MN7)를 포함한다. 서로 연결된 제12 피모스 트랜지스터(MP12)의 드레인과 제7 엔모스 트랜지스터(MN7)의 드레인은 제3 전압(Vc)으로 출력된다. 제3 전압(Vc)은 제1 커패시터(C1)에 충전된다.The OP amplifier 210 includes a drain of a tenth PMOS transistor MP10 and a tenth PMOS transistor MP10 having a battery voltage VBP connected to a source thereof and a bias voltage VBIAS connected to a gate thereof. The drain of the eleventh PMOS transistor MP11 and the tenth PMOS transistor MP10 connected to the source thereof and the first voltage Va connected to the gate thereof is connected to the source thereof, and the second voltage Vb A sixth NMOS transistor having a twelfth PMOS transistor MP12 connected to the gate thereof, a drain of the eleventh PMOS transistor MP11 connected to the gate thereof, and a ground voltage VSS connected to the source thereof; MN6, and the seventh yen in which the drain of the twelfth PMOS transistor MP12 is connected to the drain, the gate of the sixth NMOS transistor MN6 is connected to the gate thereof, and the ground voltage VSS is connected to the source thereof. The MOS transistor MN7 is included. The drain of the twelfth PMOS transistor MP12 and the drain of the seventh NMOS transistor MN7 connected to each other are output to the third voltage Vc. The third voltage Vc is charged in the first capacitor C1.

바이어스부(220)는 배터리 전압(VBP)이 그 소스에 연결되고 바이어스 전압(VBIAS)이 그 게이트에 연결되는 제13 피모스 트랜지스터(MP13)와, 제13 피모스 트랜지스터(MP13)의 드레인이 그 드레인에 연결되고 제3 전압(Vc)이 그 게이트에 연결되고 접지 전압(VSS)이 그 소스에 연결되는 제8 엔모스 트랜지스터(MN8)를 포함한다.The bias unit 220 includes a thirteenth PMOS transistor MP13 having a battery voltage VBP connected to a source thereof, and a bias voltage VBIAS connected to a gate thereof, and a drain of the thirteenth PMOS transistor MP13 connected thereto. The eighth NMOS transistor MN8 is connected to the drain, the third voltage Vc is connected to the gate thereof, and the ground voltage VSS is connected to the source thereof.

차동 전압 발생부(230)는, 배터리 전압(VBP)이 그 소스에 연결되고 바이어스 전압(VBIAS)이 그 게이트에 연결되고 제1 전압(Va)이 그 드레인에 연결되는 제14 피모스 트랜지스터(MP14), 배터리 전압(VBP)이 그 소스에 연결되고 바이어스 전압(VBIAS)이 그 게이트에 연결되고 제2 전압(Vb)이 그 드레인에 연결되는 제15 피모스 트랜지스터(MP15), 제1 전압(Va)이 그 에미터에 연결되고 접지 전압(VSS)이 그 베이스와 그 콜렉터에 연결되는 제1 PNP 트랜지스터(Q0), 제1 전압(Va)과 접지 전압(VSS) 사이에 연결되는 제1 저항(R1), 제2 전압(Vb)이 그 일단에 연결되는 제2 저항(R2), 제2 저항(R2)의 다른 일단이 그 에미터에 연결되고 접지 전압(VSS)이 그 베이스와 그 콜렉터에 연결되는 제2 PNP 트랜지스터(Q1), 제2 전압(Vb)과 접지 전압(VSS) 사이에 연결되는 제3 저항(R3)을 포함한다. 제2 PNP 트랜지스터(Q1)의 크기는 제1 PNP 트랜지스터(Q0)의 크기의 N배로 설정된다. 제1 저항(R1)과 제3 저항(R3)은 동일한 저항값을 갖는다.The differential voltage generator 230 may include a fourteenth PMOS transistor MP14 having a battery voltage VBP connected to a source thereof, a bias voltage VBIAS connected to a gate thereof, and a first voltage Va connected to a drain thereof. ), A fifteenth PMOS transistor MP15 and a first voltage Va having a battery voltage VBP connected to a source thereof, a bias voltage VBIAS connected to a gate thereof, and a second voltage Vb connected to a drain thereof. ) Is a first resistor (P0) connected between the emitter and the ground voltage (VSS) connected to the base and the collector, and between the first voltage (Va) and the ground voltage (VSS). R1), the second resistor R2 having the second voltage Vb connected to one end thereof, the other end of the second resistor R2 connected to the emitter, and the ground voltage VSS connected to the base and the collector thereof. A second PNP transistor Q1 to be connected includes a third resistor R3 connected between the second voltage Vb and the ground voltage VSS. The size of the second PNP transistor Q1 is set to N times the size of the first PNP transistor Q0. The first resistor R1 and the third resistor R3 have the same resistance value.

출력부(240)는, 배터리 전압(VBP)에 그 소스들이 연결되고 바이어스 전압(VBIAS)이 그 게이트들에 연결되는 제16 및 제17 피모스 트랜지스터들(MP16, MP17)과 제16 피모스 트랜지스터(MP16)의 드레인과 접지 전압(VSS) 사이에 직렬 연결되는 제4 및 제5 저항들(R4, R5)을 포함한다. 제16 피모스 트랜지스터(MP16)과 제4 저항(R4) 사이의 연결점은 제1 기준 전압(Vlp25)으로 발생되고, 제4 저항(R4)과 제5 저항(R5) 사이의 연결점은 제2 기준 전압(V0p5)으로 발생된다. 제1 기준 전압(Vlp25)는 제2 커패시터(C2)에 충전되고, 제2 기준 전압(V0p5)은 제3 커패시터(C3)에 충전된다. 제17 피모스 트랜지스터(MP17)의 드레인은 기준 전류(IREF)로 출력된다.The output unit 240 includes the sixteenth and seventeenth PMOS transistors MP16 and MP17 and the sixteenth PMOS transistor having their sources connected to the battery voltage VBP and the bias voltage VBIAS connected to their gates. Fourth and fifth resistors R4 and R5 connected in series between the drain of the MP16 and the ground voltage VSS are included. The connection point between the sixteenth PMOS transistor MP16 and the fourth resistor R4 is generated by the first reference voltage Vlp25, and the connection point between the fourth resistor R4 and the fifth resistor R5 is the second reference. Generated by voltage V0p5. The first reference voltage Vlp25 is charged to the second capacitor C2, and the second reference voltage V0p5 is charged to the third capacitor C3. The drain of the seventeenth PMOS transistor MP17 is output as the reference current IREF.

밴드갭 레퍼런스 회로(110)는, 제1 전압(Va)과 제2 전압(Vb)이 다를 경우, 제3 전압(VC) 레벨을 통하여 상기 바이어스 전압(VBIAS)을 제어하고, 여기서 상술한 바와 같이 제1 저항(R1)과 제3 저항(R3)은 동일한 저항값이므로 제1 전압(Va) 레벨과 제2 전압(Vb) 레벨이 같아지고 대응되는 기준 전류(IREF)가 조절된다. 이에 따라, 기준 전류(IREF)는 출력 전류(IOUT)와 같이 결정된다.The bandgap reference circuit 110 controls the bias voltage VBIAS through the third voltage VC level when the first voltage Va and the second voltage Vb are different, and as described above. Since the first resistor R1 and the third resistor R3 have the same resistance value, the first voltage Va level and the second voltage Vb level are the same and the corresponding reference current IREF is adjusted. Accordingly, the reference current IREF is determined like the output current IOUT.

Figure 112008027716858-pat00001
Figure 112008027716858-pat00001

제1 기준 전압(Vlp25)과 제2 기준 전압(V0p5)도 다음과 같이 결정된다.The first reference voltage Vlp25 and the second reference voltage V0p5 are also determined as follows.

Figure 112008027716858-pat00002
Figure 112008027716858-pat00002

Figure 112008027716858-pat00003
Figure 112008027716858-pat00003

도 3은 도 2의 밴드갭-레퍼런스 회로(110)의 스타트-업 회로를 설명하는 회로 다이어그램이다. 도 3을 참조하면, 스타트-업 회로(300)는 전압 분배부(310), 전류 미러부(320), 바이어스 회로부(330) 그리고 제어부(340)를 포함한다.FIG. 3 is a circuit diagram illustrating a start-up circuit of the bandgap-reference circuit 110 of FIG. 2. Referring to FIG. 3, the start-up circuit 300 includes a voltage divider 310, a current mirror 320, a bias circuit 330, and a controller 340.

전압 분배부(310)는 배터리 전압(VBP)과 접지 전압(VSS) 사이에 직렬 연결되는 제21 내지 제27 피모스 트랜지스터들(MP21-MP27)과 제13 엔모스 트랜지스터(MN13)를 포함한다. 제21 내지 제27 피모스 트랜지스터들(MP21-MP27) 각각은 그 게이트와 그 드레인이 서로 연결된 다이오드형으로 연결되고, 제13 엔모스 트랜지스터(MN13)의 게이트는 배터리 전압(VBP)에 연결된다.The voltage divider 310 includes twenty-first through twenty-seventh PMOS transistors MP21-MP27 and a thirteenth NMOS transistor MN13 connected in series between the battery voltage VBP and the ground voltage VSS. Each of the twenty-first to twenty-seventh PMOS transistors MP21 to MP27 is connected in a diode form with a gate and a drain thereof connected to each other, and a gate of the thirteenth NMOS transistor MN13 is connected to a battery voltage VBP.

전류 미러부(320)는 배터리 전압(VBP)이 그 소스들에 연결되고 바이어스 전압(VBIAS)이 그 게이트들에 연결되는 제18 및 제19 피모스 트랜지스터들(MP18, MP19)과 제18 피모스 트랜지스터(MP18)의 드레인이 그 게이트와 그 드레인에 연결되고 접지 전압(VSS)이 그 소스에 연결되는 제11 엔모스 트랜지스터(MN11)를 포함한다.The current mirror 320 includes the eighteenth and nineteenth PMOS transistors MP18 and MP19 and the eighteenth PMOS having the battery voltage VBP connected to the sources thereof and the bias voltage VBIAS connected to the gates thereof. A drain of the transistor MP18 includes an eleventh NMOS transistor MN11 connected to a gate thereof, a drain thereof, and a ground voltage VSS connected to a source thereof.

바이어스 회로부(330)는, 배터리 전압(VBP)이 그 소스에 연결되고 제22 및 제23 피모스 트랜지스터들의 연결점이 그 게이트에 연결되는 제20 피모스 트랜지스터(MP20), 제20 피모스 트랜지스터(MP20)의 드레인이 그 드레인에 연결되고 제11 엔모스 트랜지스터(MN11)의 게이트가 그 게이트에 연결되고 접지 전압(VSS)이 그 소스에 연결되는 제10 엔모스 트랜지스터(MN10), 그리고 제19 피모스 트랜지스터(MP19)의 드레인이 그 게이트와 그 드레인에 연결되고 접지 전압(VSS)이 그 소스에 연결되는 제12 엔모스 트랜지스터(MN12)를 포함한다.The bias circuit unit 330 may include a twentieth PMOS transistor MP20 and a twentieth PMOS transistor MP20 having a battery voltage VBP connected to a source thereof and a connection point of the 22nd and 23rd PMOS transistors connected to a gate thereof. ) Is connected to the drain thereof, the gate of the eleventh NMOS transistor MN11 is connected to the gate thereof, and the tenth NMOS transistor MN10 connected to the source thereof, and the nineteenth PMOS. A drain of the transistor MP19 includes a twelfth NMOS transistor MN12 connected to its gate and its drain, and a ground voltage VSS connected to its source.

제어부(340)는, 바이어스 전압(VBIAS)이 그 드레인에 연결되고, 제20 피모스 트랜지스터(MP20)와 제10엔모스 트랜지스터(MN10)의 연결점이 그 게이트에 연결되고, 제12 엔모스 트랜지스터(MN12)의 게이트가 그 소스에 연결되는 제9 엔모스 트랜지스터(MN9)를 포함한다.The control unit 340 has a bias voltage VBIAS connected to the drain thereof, a connection point of the twentieth PMOS transistor MP20 and the tenth NMOS transistor MN10 to its gate, and a twelfth NMOS transistor ( The gate of MN12 includes a ninth NMOS transistor MN9 connected to its source.

스타트-업 회로(300)는 배터리 전압(VBP)이 파워-업되면, 전압 분배부(310)에 의해 바이어스 회로부(330)의 제20 피모스 트랜지스터(MP20)와 제어부(340)의 제9 엔모스 트랜지스터(MN9)가 턴온되어, 전류 미러부(320)로 피이드백되어 바이어스 전압(VBIAS)을 결정한다.When the battery voltage VBP is powered up, the start-up circuit 300 may turn on the ninth yen of the 20th PMOS transistor MP20 of the bias circuit unit 330 and the control unit 340 by the voltage divider 310. The MOS transistor MN9 is turned on and fed back to the current mirror 320 to determine the bias voltage VBIAS.

도 4는 도 1의 전원 레귤레이터(120)를 설명하는 회로 다이어그램이다. 도 4를 참조하면, 전원 레귤레이터부(120)는 OP-앰프부(410), 바이어스 회로부(420) 그리고 전압 분배부(430)를 포함한다. OP 앰프부(410)와 전압 분배부(430)는 피이드백 루프를 형성한다.4 is a circuit diagram illustrating the power regulator 120 of FIG. 1. Referring to FIG. 4, the power regulator 120 includes an OP-amplifier 410, a bias circuit 420, and a voltage divider 430. The OP amplifier 410 and the voltage divider 430 form a feedback loop.

OP-앰프부(410)는, 배터리 전압(VBP)이 그 소스에 연결되고 제4 전압(VD)이 그 드레인에 연결되는 제28 피모스 트랜지스터(MP28), 배터리 전압(VBP)이 그 소스에 연결되고 제28 피모스 트랜지스터(MP28)의 게이트가 그 게이트와 그 드레인에 연결되는 제29 피모스 트랜지스터(MP29), 제4 전압(VD)이 그 드레인에 연결되고 제1 기준 전압(V1p25)이 그 게이트에 연결되는 제14 엔모스 트랜지스터(MN14), 제29 피모스 트랜지스터(MP29)의 드레인이 그 드레인에 연결되고 제5 전압(VE)이 그 게이트에 연결되는 제15 엔모스 트랜지스터(MN15), 그리고 제14 및 제15 엔모스 트랜지스터들(MN14, MN15)의 소스들이 그 드레인에 연결되고 접지 전압(VSS)이 그 소스에 연결되는 제17 엔모스 트랜지스터(MN17)를 포함한다. The OP-amp unit 410 includes a 28 th PMOS transistor MP28 having a battery voltage VBP connected to a source thereof and a fourth voltage VD connected to a drain thereof, and a battery voltage VBP connected to the source thereof. Connected to the gate of the 28th PMOS transistor MP28 and the gate and its drain, the 29th PMOS transistor MP29 and the fourth voltage VD are connected to the drain thereof, and the first reference voltage V1p25 is A fifteenth NMOS transistor MN14 connected to the gate thereof, a drain of the twenty-ninth PMOS transistor MP29 connected to the drain thereof, and a fifteenth NMOS transistor MN15 connected to the gate thereof; And a seventeenth NMOS transistor MN17 having sources of the fourteenth and fifteenth NMOS transistors MN14 and MN15 connected to a drain thereof, and a ground voltage VSS connected to the source thereof.

바이어스 회로부(420)는 배터리 전압(VBP)에 그 일단이 연결되고 기준 전류(IREF)를 흘리는 전류원(421)과, 전류원(421)의 다른 일단이 그 게이트와 그 드레인에 연결되고 접지 전압(VSS)이 그 소스에 연결되는 제16 엔모스 트랜지스터(MN16)를 포함한다. 제16 엔모스 트랜지스터(MN16)와 제17 엔모스 트랜지스터(MN17)는 전류 미러를 구성한다.The bias circuit unit 420 has a current source 421 having one end connected to the battery voltage VBP and flowing a reference current IREF, and another end of the current source 421 connected to its gate and its drain and having a ground voltage VSS. ) Includes the sixteenth NMOS transistor MN16 connected to the source thereof. The sixteenth NMOS transistor MN16 and the seventeenth NMOS transistor MN17 form a current mirror.

전압 분배부(430)는, 배터리 전압(VBP)이 그 소스에 연결되고 제4 전압(VD)이 그 게이트에 연결되고 전원 전압(VCC)이 그 드레인에 연결되는 제30 피모스 트랜지스터(MP30), 그리고 전원 전압(VCC)과 접지 전압(VSS) 사이에 직렬 연결되고 그 게이트와 그 드레인이 서로 연결된 다이오드형의 제31 내지 제34 피모스 트랜지스터들(MP31-MP34)을 포함한다. 제33 피모스 트랜지스터(MP33)의 게이트와 드레인은 제5 전압(VE)이 된다.The voltage divider 430 includes a thirtieth PMOS transistor MP30 having a battery voltage VBP connected to a source thereof, a fourth voltage VD connected to a gate thereof, and a power supply voltage VCC connected to a drain thereof. And diode-type thirty-first to thirty-fourth PMOS transistors MP31 to MP34 connected in series between the power supply voltage VCC and the ground voltage VSS, and whose gate and drain thereof are connected to each other. The gate and the drain of the thirty-third PMOS transistor MP33 become the fifth voltage VE.

전원 레귤레이터(120)에서, 제1 기준 전압(V1p25)과 제5 전압(VE)이 다를 경우, OP 앰프부(410)는 제4 전압(VD) 레벨을 변경시켜서 제30 피모스 트랜지스터(MP30)의 전류를 제어한다. 제5 전압(VE) 레벨은 제4 전압(VD) 레벨과 반대로 변경되어, 최종적으로 1.25V 정도가 된다. 제34 피모스 트랜지스터(MP34)의 게이트와 소스 사이의 전압 레벨이 제5 전압(VE)과 같고, 제31 내지 제34 피모스 트랜지스터들 각각의 게이트와 소스 사이의 전압 레벨도 동일하기 때문에, 전원 전압(VCC)은 제31 내지 제34 피모스 트랜지스터들 각각의 게이트와 소스 사이의 전압들의 합, 즉 VGS4,5,6,7 과 같다. 이에 따라, 전원 전압(VCC)은 4×1.25V=5V 가 된다.In the power regulator 120, when the first reference voltage V1p25 and the fifth voltage VE are different from each other, the OP amplifier unit 410 changes the fourth voltage VD to change the level of the thirtieth PMOS transistor MP30. To control the current. The fifth voltage VE level is changed opposite to the fourth voltage VD level and finally reaches about 1.25V. Since the voltage level between the gate and the source of the 34th PMOS transistor MP34 is equal to the fifth voltage VE, and the voltage level between the gate and the source of each of the 31st to 34th PMOS transistors is the same, The voltage VCC is equal to the sum of the voltages between the gate and the source of each of the thirty first to thirty-fourth PMOS transistors, that is, V GS4 , 5, 6, and 7. Thereby, the power supply voltage VCC becomes 4 * 1.25V = 5V.

다시, 도 1로 돌아가서, OP 앰프부(130)는 제2 기준 전압(V0p5)과 셋트 전압(VSET)을 비교하여 제어 신호(CNTL)를 발생한다. 전류 구동부(140)는 전원 전압(VCC)에 연결되는 전류 미러부들(141-145)로 구성된다. 각 전류 미러부(141-145)는, 전원 전압(VCC)이 그 소스에 연결되고 그 게이트와 그 드레인이 서로 연결되는 제1 피모스 트랜지스터(MP1)와, 전원 전압(VCC)이 그 소스에 연결되고 제1 피모스 트랜지스터(MP1)의 게이트가 그 게이트에 연결되는 제2 피모스 트랜지스터(MP2)로 구성된다. 셋트 전압(VSET)과 접지 전압(VSS) 사이에 저항(RSET)이 연결된다.Referring back to FIG. 1, the OP amplifier 130 generates the control signal CNTL by comparing the second reference voltage V0p5 and the set voltage V SET . The current driver 140 includes current mirror parts 141 to 145 connected to the power supply voltage VCC. Each current mirror unit 141-145 includes a first PMOS transistor MP1 having a power supply voltage VCC connected to a source thereof, and a gate and a drain thereof connected to each other, and a power supply voltage VCC connected to the source thereof. The second PMOS transistor MP2 is connected to a gate of the first PMOS transistor MP1. A resistor RSET is connected between the set voltage V SET and the ground voltage VSS.

제어부(150)는, 전류 구동부(140) 내 전류 미러부(141-145) 각각의 제1 피모스 트랜지스터(MP1)들의 드레인들과 셋트 전압(VSET) 사이에 연결되는 제1 내지 제5 엔모스 트랜지스터들(MN1-MN5)을 포함한다. 제1 내지 제5 엔모스 트랜지스터들(MN1-MN5)의 게이트들은 제어 신호(CNTL)에 연결된다. 병렬 LED부(160)는, 전류 구동부(140) 내 전류 미러부(141-145) 각각의 제2 피모스 트랜지스터(MP2)들의 드레인들과 접지 전압(VSS) 사이에 연결되는 제1 내지 제5 LED들(161-165)을 포함한다.The controller 150 may include first to fifth NMOSs connected between the drains of the first PMOS transistors MP1 and the set voltage VSET of the current mirror units 141 to 145 in the current driver 140. Transistors MN1-MN5. Gates of the first to fifth NMOS transistors MN1 to MN5 are connected to the control signal CNTL. The parallel LED unit 160 may include first to fifth devices connected between the drains of the second PMOS transistors MP2 of the current mirror units 141-145 in the current driver 140 and the ground voltage VSS. LEDs 161-165.

제어부(150)의 제1 내지 제5 엔모스 트랜지스터들(MN1-MN5)은, 제어 신호(CNTL)에 응답하여 그 드레인 전류들을 조절한다. 전력 격자 기생 저항과 전류 미러부(141-145)의 피모스 트랜지스터들의 기생 저항을 고려하여, 제1 내지 제5 엔모스 트랜지스터들(MN1-MN5)은 그 드레인 전류들이 균일한 특성을 갖는다.The first to fifth NMOS transistors MN1 to MN5 of the controller 150 adjust drain currents in response to the control signal CNTL. In consideration of the parasitic resistance of the PMOS transistors of the power grating parasitic resistance and the current mirrors 141-145, the first to fifth NMOS transistors MN1 to MN5 have uniform drain currents.

따라서, 본 발명의 LED 드라이버(100)는 도 5 내지 도 7의 시뮬레이션 결과를 갖는다. 도 5는 배터리 전압(VBP)에 따른 제1 및 제2 기준 전압들(V1p25, V0p5)과 전원 전압(VCC) 분포를 나타낸다. 도 6은 온도 변화에 따른 출력 전류(IOUT)를 나타내고, 도 7은 전원 전압(VCC)에 따른 출력 전류(IOUT)의 분포를 나타내는 데, 상대적으로 작은 편차를 갖는다는 것을 볼 수 있다.Therefore, the LED driver 100 of the present invention has the simulation results of FIGS. 5 to 7. FIG. 5 illustrates distributions of the first and second reference voltages V1p25 and V0p5 and the power supply voltage VCC according to the battery voltage VBP. FIG. 6 shows the output current IOUT according to the temperature change, and FIG. 7 shows the distribution of the output current IOUT according to the power supply voltage VCC, and it can be seen that there is a relatively small deviation.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

도 1은 본 발명의 일실시예에 따른 LED 드라이버 회로를 설명하는 도면이다.1 is a view illustrating an LED driver circuit according to an embodiment of the present invention.

도 2는 도 1의 밴드갭 레퍼런스 회로를 설명하는 회로 다이어그램이다. FIG. 2 is a circuit diagram illustrating the bandgap reference circuit of FIG. 1.

도 3은 도 2의 밴드갭-레퍼런스 회로의 스타트-업 회로를 설명하는 회로 다이어그램이다. FIG. 3 is a circuit diagram illustrating a start-up circuit of the bandgap-reference circuit of FIG. 2.

도 4는 도 1의 전원 레귤레이터(120)를 설명하는 회로 다이어그램이다.4 is a circuit diagram illustrating the power regulator 120 of FIG. 1.

도 5는 도 1의 LED 드라이버의 배터리 전압에 따른 제1 및 제2 기준 전압들과 전원 전압의 시뮬레이션 결과를 보여주는 도면이다.FIG. 5 is a diagram illustrating a simulation result of first and second reference voltages and a power supply voltage according to a battery voltage of the LED driver of FIG. 1.

도 6은 도 1의 LED 드라이버의 온도 변화에 따른 밴드갭 레퍼런스 회로의 출력 전류를 시뮬레이션한 결과를 보여주는 도면이다.FIG. 6 is a diagram illustrating a result of simulating an output current of a bandgap reference circuit according to a temperature change of the LED driver of FIG. 1.

도 7은 도 1의 LED 드라이버의 전원 전압에 따른 밴드갭 레퍼런스 회로의 출력 전류를 시뮬레이션한 결과를 보여주는 도면이다.FIG. 7 is a diagram illustrating a result of simulating an output current of a bandgap reference circuit according to a power supply voltage of the LED driver of FIG. 1.

Claims (15)

배터리 전압에 의해 구동되고 기준 전류, 제1 기준 전압 및 제2 기준 전압을 발생하는 밴드갭 레퍼런스 회로;A bandgap reference circuit driven by a battery voltage and generating a reference current, a first reference voltage and a second reference voltage; 상기 배터리 전압에 의해 구동되고, 상기 제1 기준 전압과 상기 기준 전류에 응답하여 전원 전압을 발생하는 전원 레귤레이터;A power regulator driven by the battery voltage and generating a power supply voltage in response to the first reference voltage and the reference current; 상기 제2 기준 전압과 셋트 전압을 비교하여 제어 신호를 발생하는 OP 앰프부;An OP amplifier unit generating a control signal by comparing the second reference voltage and a set voltage; 상기 전원 전압이 그 소스들에 연결되고, 그 게이트들이 서로 연결되는 제1 및 제2 피모스 트랜지스터들로 구성되고, 상기 제1 피모스 트랜지스터의 상기 게이트와 드레인이 서로 연결되어진 다수개의 전류 미러들을 포함하는 전류 구동부; 및A plurality of current mirrors including first and second PMOS transistors having the power supply voltage connected to the sources thereof, and the gates thereof connected to each other, and the gate and the drain of the first PMOS transistor connected to each other; A current driver comprising; And 상기 전류 미러들의 상기 제1 피모스 트랜지스터의 드레인과 상기 셋트 전압 사이에 연결되고, 상기 제어 신호에 의해 제어되는 다수개의 엔모스 트랜지스터들을 포함하는 제어부를 구비하고,A control unit including a plurality of NMOS transistors connected between the drain and the set voltage of the first PMOS transistors of the current mirrors and controlled by the control signal, 상기 전류 미러들의 상기 제2 피모스 트랜지스터의 드레인과 접지 전압 사이에 병렬 연결되는 다수개의 LED들을 구동하고, 상기 셋트 전압은 상기 제어부의 상기 엔모스 트랜지스터들의 드레인과 상기 접지 전압 사이에 연결되는 저항에 의해 결정되는 것을 특징으로 하는 LED 드라이버.Driving a plurality of LEDs connected in parallel between the drain and the ground voltage of the second PMOS transistor of the current mirrors, wherein the set voltage is connected to a resistor connected between the drain and the ground voltage of the NMOS transistors of the controller. LED driver, characterized in that determined by. 제1항에 있어서, 상기 밴드갭 레퍼런스 회로는The circuit of claim 1, wherein the bandgap reference circuit comprises: 상기 배터리 전압에 의해 구동되고, 바이어스 전압에 응답하여 상기 제1 전압과 상기 제2 전압을 비교하고 제3 전압을 출력하는 OP-앰프부;An OP-amplifier unit driven by the battery voltage and configured to compare the first voltage with the second voltage and output a third voltage in response to a bias voltage; 상기 배터리 전압에 의해 구동되고, 상기 바이어스 전압과 상기 제3 전압을 수신하는 바이어스부;A bias unit driven by the battery voltage and receiving the bias voltage and the third voltage; 상기 배터리 전압에 의해 구동되고, 상기 바이어스 전압에 응답하여 상기 제1 전압과 상기 제2 전압을 발생하는 차동 전압 발생부; 및A differential voltage generator driven by the battery voltage and generating the first voltage and the second voltage in response to the bias voltage; And 상기 배터리 전압에 의해 구동되고 상기 바이어스 신호에 응답하여 상기 기준 전류, 상기 제1 기준 전압 및 상기 제2 기준 전압을 발생하는 출력부를 구비하는 것을 특징으로 하는 LED 드라이버.And an output unit driven by the battery voltage and generating the reference current, the first reference voltage, and the second reference voltage in response to the bias signal. 제2항에 있어서, 상기 OP-앰프부는The method of claim 2, wherein the OP amplifier unit 상기 배터리 전압이 그 소스에 연결되고, 상기 바이어스 전압이 그 게이트에 연결되는 제10 피모스 트랜지스터;A tenth PMOS transistor having the battery voltage connected to a source thereof and the bias voltage connected to a gate thereof; 상기 제10 피모스 트랜지스터의 드레인이 그 소스에 연결되고, 상기 제1 전압이 그 게이트에 연결되는 제11 피모스 트랜지스터;An eleventh PMOS transistor having a drain of the tenth PMOS transistor connected to a source thereof, and the first voltage connected to a gate thereof; 상기 제10 피모스 트랜지스터의 드레인이 그 소스에 연결되고, 상기 제11 전압이 그 게이트에 연결되는 제12 피모스 트랜지스터;A twelfth PMOS transistor having a drain of the tenth PMOS transistor connected to a source thereof, and the eleventh voltage connected to a gate thereof; 상기 제11 피모스 트랜지스터의 드레인이 그 게이트와 그 드레인에 연결되고, 접지 전압이 그 소스에 연결되는 제6 엔모스 트랜지스터; 및A sixth NMOS transistor having a drain of the eleventh PMOS transistor connected to a gate thereof and a drain thereof, and a ground voltage connected to the source thereof; And 상기 제12 피모스 트랜지스터의 드레인이 그 드레인에 연결되고, 상기 제6 엔모스 트랜지스터의 게이트가 그 게이트에 연결되고, 상기 접지 전압이 그 소스에 연결되는 제7 엔모스 트랜지스터를 구비하고,A seventh NMOS transistor having a drain of the twelfth PMOS transistor connected to the drain thereof, a gate of the sixth NMOS transistor connected to the gate thereof, and a ground voltage connected to the source thereof; 상기 제12 피모스 트랜지스터의 드레인과 상기 제7 엔모스 트랜지스터의 드레인은 상기 제3 전압으로 출력되는 것을 특징으로 하는 LED 드라이버.The drain of the twelfth PMOS transistor and the drain of the seventh NMOS transistor are output at the third voltage. 제2항에 있어서, 상기 바이어스부는The method of claim 2, wherein the bias unit 상기 배터리 전압이 그 소스에 연결되고, 상기 바이어스 전압이 그 게이트에 연결되는 제13 피모스 트랜지스터; 및A thirteenth PMOS transistor having the battery voltage connected to a source thereof and the bias voltage connected to a gate thereof; And 상기 제13 피모스 트랜지스터의 드레인이 그 드레인에 연결되고, 상기 제3 전압이 그 게이트에 연결되고, 접지 전압이 그 소스에 연결되는 제8 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 LED 드라이버.And an eighth NMOS transistor having a drain of the thirteenth PMOS transistor connected to the drain thereof, the third voltage connected to the gate thereof, and a ground voltage connected to the source thereof. 제2항에 있어서, 상기 차동 전압 발생부는,The method of claim 2, wherein the differential voltage generator, 상기 배터리 전압이 그 소스에 연결되고, 상기 바이어스 전압이 그 게이트에 연결되고, 상기 제1 전압이 그 드레인에 연결되는 제14 피모스 트랜지스터;A fourteenth PMOS transistor having the battery voltage connected to a source thereof, the bias voltage connected to a gate thereof, and the first voltage connected to a drain thereof; 상기 배터리 전압이 그 소스에 연결되고, 상기 바이어스 전압이 그 게이트에 연결되고, 상기 제2 전압이 그 드레인에 연결되는 제15 피모스 트랜지스터;A fifteenth PMOS transistor having the battery voltage coupled to its source, the bias voltage coupled to its gate, and the second voltage coupled to its drain; 상기 제1 전압이 그 에미터에 연결되고, 접지 전압이 그 베이스와 그 콜렉터에 연결되는 제1 PNP 트랜지스터;A first PNP transistor connected at the first voltage to its emitter and at a ground voltage to its base and its collector; 상기 제1 전압과 상기 접지 전압 사이에 연결되는 제1 저항;A first resistor coupled between the first voltage and the ground voltage; 상기 제2 전압이 그 일단에 연결되는 제2 저항;A second resistor having the second voltage connected to one end thereof; 상기 제2 저항의 다른 일단이 그 에미터에 연결되고, 상기 접지 전압이 그 베이스와 그 콜렉터에 연결되는 제2 PNP 트랜지스터;A second PNP transistor connected at the other end of the second resistor to the emitter and at the ground voltage to the base and the collector; 상기 제2 전압과 상기 접지 전압 사이에 연결되는 제3 저항을 구비하고,A third resistor connected between the second voltage and the ground voltage, 상기 제2 PNP 트랜지스터의 크기는 상기 제1 PNP 트랜지스터의 크기의 N배로 설정되고, 상기 제1 저항과 상기 제3 저항은 동일한 저항값을 갖는 것을 특징으로 하는 LED 드라이버.The size of the second PNP transistor is set to N times the size of the first PNP transistor, wherein the first resistor and the third resistor has the same resistance value. 제2항에 있어서, 상기 출력부는The method of claim 2, wherein the output unit 상기 배터리 전압에 그 소스들이 연결되고, 상기 바이어스 전압이 그 게이트들에 연결되는 제16 및 제17 피모스 트랜지스터들; 및16th and 17th PMOS transistors having their sources connected to the battery voltage and the bias voltage connected to their gates; And 상기 제16 피모스 트랜지스터의 드레인과 접지 전압 사이에 직렬 연결되는 제4 및 제5 저항들을 구비하고,Fourth and fifth resistors connected in series between the drain and the ground voltage of the sixteenth PMOS transistor; 상기 제16 피모스 트랜지스터와 상기 제4 저항 사이의 연결점은 상기 제1 기준 전압으로 발생되고, 상기 제4 저항과 상기 제5 저항 사이의 연결점은 상기 제2 기준 전압으로 발생되고, 상기 제17 피모스 트랜지스터의 드레인은 상기 기준 전류로 출력되는 것을 특징으로 하는 LED 드라이버.A connection point between the sixteenth PMOS transistor and the fourth resistor is generated as the first reference voltage, a connection point between the fourth resistor and the fifth resistor is generated as the second reference voltage, and the seventeenth P The drain of the MOS transistor is output to the LED driver, characterized in that. 제2항에 있어서, 상기 밴드갭 레퍼런스 회로는 The circuit of claim 2, wherein the bandgap reference circuit comprises: 상기 배터리 전압이 파워-업되면 상기 바이어스 전압을 발생하는 스타트-업 회로를 더 구비하고,A start-up circuit for generating the bias voltage when the battery voltage is powered up; 상기 스타트-업 회로는The start-up circuit is 상기 배터리 전압으로부터 분배된 전압을 발생하는 전압 분배부;A voltage divider for generating a voltage divided from the battery voltage; 상기 배터리 전압에 의해 구동되고, 상기 바이어스 전압에 응답하여 구동되는 전류 미러부;A current mirror unit driven by the battery voltage and driven in response to the bias voltage; 상기 배터리 전압에 의해 구동되고, 상기 분배된 전압에 응답하여 상기 전류 미러부의 구동 전류로 구동되는 바이어스 회로부; 및A bias circuit part driven by the battery voltage and driven by a drive current of the current mirror part in response to the divided voltage; And 상기 바이어스 회로부의 동작에 따라 상기 바이어스 전압을 결정하는 제어부를 구비하는 것을 특징으로 하는 LED 드라이버.And a controller configured to determine the bias voltage in accordance with the operation of the bias circuit unit. 제7항에 있어서, 상기 전압 분배부는The method of claim 7, wherein the voltage divider 상기 배터리 전압과 접지 전압 사이에 직렬 연결되는 제21 내지 제27 피모스 트랜지스터들과 제13 엔모스 트랜지스터를 구비하고,And twenty-first through twenty-seventh PMOS transistors connected in series between the battery voltage and a ground voltage, and a thirteenth NMOS transistor. 상기 제21 내지 상기 제27 피모스 트랜지스터들 각각은 그 게이트와 그 드레인이 서로 연결된 다이오드형으로 연결되고, 상기 제13 엔모스 트랜지스터의 게이트는 상기 배터리 전압에 연결되는 것을 특징으로 하는 LED 드라이버.Each of the twenty-first to twenty-seventh PMOS transistors is diode-connected with a gate thereof connected to a drain thereof, and a gate of the thirteenth NMOS transistor is connected to the battery voltage. 제8항에 있어서, 상기 전류 미러부는The method of claim 8, wherein the current mirror unit 상기 배터리 전압이 그 소스들에 연결되고, 상기 바이어스 전압이 그 게이트들에 연결되는 제18 및 제19 피모스 트랜지스터들; 및18th and 19th PMOS transistors having the battery voltage connected to the sources thereof and the bias voltage connected to the gates thereof; And 상기 제18 피모스 트랜지스터의 드레인이 그 게이트와 그 드레인에 연결되고, 접지 전압이 그 소스에 연결되는 제11 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 LED 드라이버.And an eleventh NMOS transistor having a drain of the eighteenth PMOS transistor connected to the gate and the drain thereof, and a ground voltage connected to the source thereof. 제9항에 있어서, 상기 바이어스 회로부는The method of claim 9, wherein the bias circuit portion 상기 배터리 전압이 그 소스에 연결되고, 상기 제22 및 상기 제23 피모스 트랜지스터들의 연결점이 그 게이트에 연결되는 제20 피모스 트랜지스터;A twentieth PMOS transistor having the battery voltage connected to a source thereof and a connection point of the twenty-second and twenty-third PMOS transistors connected to a gate thereof; 상기 제20 피모스 트랜지스터의 드레인이 그 드레인에 연결되고, 상기 제11 엔모스 트랜지스터의 게이트가 그 게이트에 연결되고, 상기 접지 전압이 그 소스에 연결되는 제10 엔모스 트랜지스터; 및A tenth NMOS transistor having a drain of the twentieth PMOS transistor connected to the drain thereof, a gate of the eleventh NMOS transistor connected to the gate thereof, and the ground voltage connected to the source thereof; And 상기 제19 피모스 트랜지스터의 드레인이 그 게이트와 그 드레인에 연결되고, 상기 접지 전압이 그 소스에 연결되는 제12 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 LED 드라이버.And a twelfth NMOS transistor having a drain of the nineteenth PMOS transistor connected to a gate thereof and a drain thereof, and the ground voltage connected to the source thereof. 제10항에 있어서, 상기 제어부는The method of claim 10, wherein the control unit 상기 바이어스 전압이 그 드레인에 연결되고, 상기 제20 피모스 트랜지스터와 상기 제10 엔모스 트랜지스터의 연결점이 그 게이트에 연결되고, 상기 제12 엔모스 트랜지스터의 게이트가 그 소스에 연결되는 제9 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 LED 드라이버.A ninth NMOS connected to the drain voltage thereof, a connection point of the twentieth PMOS transistor and the tenth NMOS transistor, coupled to a gate thereof, and a gate of the twelfth NMOS transistor coupled to a source thereof; An LED driver comprising a transistor. 제1항에 있어서, 상기 전원 레귤레이터부는 The method of claim 1, wherein the power regulator unit 상기 배터리 전압에 의해 구동되고, 상기 제1 기준 전압과 제5 전압을 비교하여 제4 전압을 발생하는 OP-앰프부;An OP amplifier unit driven by the battery voltage and configured to generate a fourth voltage by comparing the first reference voltage and a fifth voltage; 상기 배터리 전압에 의해 구동되고, 상기 OP-앰프부를 상기 기준 전류로 동작시키는 바이어스 회로부; 및A bias circuit portion driven by the battery voltage, and configured to operate the OP amp amplifier at the reference current; And 상기 배터리 전압으로부터 상기 제5 전압을 발생시키고, 상기 제4 전압에 응답하여 상기 전원 전압을 발생하는 전압 분배부를 구비하는 것을 특징으로 하는 LED 드라이버.And a voltage divider generating the fifth voltage from the battery voltage and generating the power supply voltage in response to the fourth voltage. 제12항에 있어서, 상기 OP-앰프부는The method of claim 12, wherein the op-amp unit 상기 배터리 전압이 그 소스에 연결되고, 상기 제4 전압이 그 드레인에 연결되는 제28 피모스 트랜지스터;A twenty eighth PMOS transistor having the battery voltage connected to a source thereof and the fourth voltage connected to a drain thereof; 상기 배터리 전압이 그 소스에 연결되고, 상기 제28 피모스 트랜지스터의 게이트가 그 게이트와 그 드레인에 연결되는 제29 피모스 트랜지스터; A twenty-ninth PMOS transistor, wherein the battery voltage is connected to a source thereof, and a gate of the twenty-eighth PMOS transistor is connected to the gate and the drain thereof; 상기 제4 전압이 그 드레인에 연결되고, 상기 제1 기준 전압이 그 게이트에 연결되는 제14 엔모스 트랜지스터;A fourteenth NMOS transistor having the fourth voltage connected to the drain thereof and the first reference voltage connected to the gate thereof; 상기 제29 피모스 트랜지스터의 드레인이 그 드레인에 연결되고, 상기 제5 전압이 그 게이트에 연결되는 제15 엔모스 트랜지스터; 및A fifteenth NMOS transistor having a drain of the twenty-ninth PMOS transistor connected to the drain thereof, and the fifth voltage connected to a gate thereof; And 상기 제14 및 상기 제15 엔모스 트랜지스터들의 소스들이 그 드레인에 연결되고, 접지 전압이 그 소스에 연결되는 제17 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 LED 드라이버.And a seventeenth NMOS transistor having sources of the fourteenth and fifteenth NMOS transistors connected to a drain thereof, and a ground voltage connected to the source thereof. 제13항에 있어서, 상기 바이어스 회로부는The method of claim 13, wherein the bias circuit portion 상기 배터리 전압에 그 일단이 연결되고, 상기 기준 전류를 흘리는 전류원; 및A current source having one end connected to the battery voltage and configured to flow the reference current; And 상기 전류원의 다른 일단이 그 게이트와 그 드레인에 연결되고, 상기 접지 전압이 그 소스에 연결되는 제16 엔모스 트랜지스터를 구비하고,A sixteenth NMOS transistor having one end of the current source connected to a gate thereof and a drain thereof, and the ground voltage connected to the source thereof; 상기 제16 엔모스 트랜지스터와 상기 제17 엔모스 트랜지스터는 전류 미러를 구성하는 것을 특징으로 하는 LED 드라이버.And the sixteenth NMOS transistor and the seventeenth NMOS transistor constitute a current mirror. 제13항에 있어서, 상기 전압 분배부는The method of claim 13, wherein the voltage divider 상기 배터리 전압이 그 소스에 연결되고, 상기 제4 전압이 그 게이트에 연결되고, 상기 전원 전압이 그 드레인에 연결되는 제30 피모스 트랜지스터; 및A thirtieth PMOS transistor, wherein the battery voltage is connected to a source thereof, the fourth voltage is connected to a gate thereof, and the power supply voltage is connected to a drain thereof; And 상기 전원 전압과 접지 전압 사이에 직렬 연결되고, 그 게이트와 그 드레인이 서로 연결된 다이오드형의 제31 내지 제34 피모스 트랜지스터들을 구비하고,31 to 34 pMOS transistors of a diode type connected in series between the power supply voltage and the ground voltage, and whose gates and drains thereof are connected to each other; 상기 제33 피모스 트랜지스터의 게이트와 드레인이 상기 제5 전압이 되는 것을 특징으로 하는 LED 드라이버.And a gate and a drain of the thirty-third PMOS transistor become the fifth voltage.
KR1020080036067A 2008-04-18 2008-04-18 Parallel backlight LED driver KR100986098B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080036067A KR100986098B1 (en) 2008-04-18 2008-04-18 Parallel backlight LED driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080036067A KR100986098B1 (en) 2008-04-18 2008-04-18 Parallel backlight LED driver

Publications (2)

Publication Number Publication Date
KR20090110523A KR20090110523A (en) 2009-10-22
KR100986098B1 true KR100986098B1 (en) 2010-10-07

Family

ID=41538366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080036067A KR100986098B1 (en) 2008-04-18 2008-04-18 Parallel backlight LED driver

Country Status (1)

Country Link
KR (1) KR100986098B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11789482B2 (en) 2021-03-26 2023-10-17 Samsung Electronics Co., Ltd. Bandgap reference circuit including resistivity temperature coefficient cancellation circuit, and oscillator circuit including the bandgap reference circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040004023A (en) * 2002-07-03 2004-01-13 김영희 Band-Gap Reference Generator for low voltage operation
KR100685090B1 (en) 2006-01-05 2007-02-22 주식회사 케이이씨 Constant current driving circuit
JP2008016732A (en) 2006-07-07 2008-01-24 Mitsumi Electric Co Ltd Light-emitting diode driving circuit
KR20090024945A (en) * 2007-09-05 2009-03-10 한국전자통신연구원 Startup circuit and bandgap reference voltage generator including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040004023A (en) * 2002-07-03 2004-01-13 김영희 Band-Gap Reference Generator for low voltage operation
KR100685090B1 (en) 2006-01-05 2007-02-22 주식회사 케이이씨 Constant current driving circuit
JP2008016732A (en) 2006-07-07 2008-01-24 Mitsumi Electric Co Ltd Light-emitting diode driving circuit
KR20090024945A (en) * 2007-09-05 2009-03-10 한국전자통신연구원 Startup circuit and bandgap reference voltage generator including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11789482B2 (en) 2021-03-26 2023-10-17 Samsung Electronics Co., Ltd. Bandgap reference circuit including resistivity temperature coefficient cancellation circuit, and oscillator circuit including the bandgap reference circuit

Also Published As

Publication number Publication date
KR20090110523A (en) 2009-10-22

Similar Documents

Publication Publication Date Title
US7683553B2 (en) LED current control circuits and methods
JP4833652B2 (en) Regulator circuit and automobile equipped with the same
JP5168910B2 (en) Light-emitting diode driving device using constant current circuit and constant current circuit
US7161338B2 (en) Linear voltage regulator with an adjustable shunt regulator-subcircuit
US8653754B2 (en) Current driving circuit
TWI434602B (en) Current mirror circuit
CN100565417C (en) Constant current circuit and used its supply unit and light-emitting device
JP6841099B2 (en) Semiconductor devices, light emission control circuits, and electronic devices
JP2007324661A (en) Digital/analog converter of current output type, and load drive unit and electronic apparatus employing the same
US8598919B2 (en) Signal output circuit
KR100986098B1 (en) Parallel backlight LED driver
JP2015180148A (en) power supply circuit
JP5567509B2 (en) LED drive circuit
KR101413878B1 (en) Apparatus for driving lighting system using Light Emitting Diode
EP2249623A1 (en) A low-dropout (LDO) current regulator
JP2007019363A (en) Semiconductor integrated circuit
KR102007362B1 (en) Driving circuit for switching an element of negative ion generator
JP4985870B1 (en) Constant current drive device and load drive device using the same
US7420408B2 (en) Current control circuit with limiter, temperature control circuit, and brightness control circuit
EP3382494A1 (en) Semiconductor integrated circuit and constant current driving system
US6433636B2 (en) Operational amplifier designed to have increased output range
TWI559812B (en) Feedback device and method for constant current driver
US20190296733A1 (en) Current drive circuit
KR20110027177A (en) Constant current source circuit
JP2013097928A (en) Drive circuit for light-emitting element, light-emitting device using the same, and display unit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190926

Year of fee payment: 10