KR100985917B1 - Lead Frame and Electronic Device of Effective Thermal Emission Structure for Very Large Current Optical Source Lamp and Manufacturing Method Thereof - Google Patents

Lead Frame and Electronic Device of Effective Thermal Emission Structure for Very Large Current Optical Source Lamp and Manufacturing Method Thereof Download PDF

Info

Publication number
KR100985917B1
KR100985917B1 KR1020080039025A KR20080039025A KR100985917B1 KR 100985917 B1 KR100985917 B1 KR 100985917B1 KR 1020080039025 A KR1020080039025 A KR 1020080039025A KR 20080039025 A KR20080039025 A KR 20080039025A KR 100985917 B1 KR100985917 B1 KR 100985917B1
Authority
KR
South Korea
Prior art keywords
hole
chip
metal plate
electrode
metal
Prior art date
Application number
KR1020080039025A
Other languages
Korean (ko)
Other versions
KR20090113115A (en
Inventor
유순재
최용석
정천기
Original Assignee
주식회사 이츠웰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이츠웰 filed Critical 주식회사 이츠웰
Priority to KR1020080039025A priority Critical patent/KR100985917B1/en
Priority to JP2009106752A priority patent/JP2009267415A/en
Publication of KR20090113115A publication Critical patent/KR20090113115A/en
Application granted granted Critical
Publication of KR100985917B1 publication Critical patent/KR100985917B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 SMD 타입의 LED 램프 등 반도체 전자 소자를 위한 리드 프레임의 구조와 그 제조 공정을 간단화하여 저렴하게 리드 프레임을 제조하고, 칩에서 발생하는 열이 최단의 열 방출 경로를 가지게 하여 효과적으로 열을 방출시키고 열 분산 특성을 개선하여 양호한 열 저항 특성으로 소자의 효율을 크게 향상시킬 수 있는 리드 프레임 및 그 제조 방법에 관한 것이다. 본 발명에 따른 SMD 타입의 LED 램프 등을 위한 전자 소자는, 두 개 이상의 전극 리드들과 한 개 이상의 관통 홀을 형성한 PCB와 최소한 상기 한 개 이상의 관통 홀보다 넓은 면적의 금속판을 접합한 리드 프레임을 이용하여, 상기 한 개 이상의 관통 홀 영역의 상기 금속판 위에 칩을 실장한 것을 특징으로 한다.The present invention simplifies the structure of the lead frame for semiconductor electronic devices such as SMD-type LED lamps and the manufacturing process thereof to produce the lead frame at low cost, and the heat generated from the chip has the shortest heat dissipation path to effectively heat it. The present invention relates to a lead frame and a method of manufacturing the same, which can significantly improve the efficiency of a device with good heat resistance characteristics by emitting light and improving heat dissipation characteristics. An electronic device for an SMD type LED lamp or the like according to the present invention includes a lead frame in which a PCB having at least two electrode leads and at least one through hole is joined to at least a metal plate having a larger area than the at least one through hole. The chip may be mounted on the metal plate of the at least one through hole region.

LED, 대전력, 열방출, 전극 리드의 관통홀에 금속 충진, 원통형으로 관통된 금속판 접합 부위의 상층 금속 도금 위에 칩 몰딩 LED, high power, heat dissipation, metal filling in the through hole of the electrode lead, chip molding on the upper metal plating of the metal plate junction through the cylindrical

Description

대전력 광원 램프를 위한 효과적인 열방출 구조의 리드 프레임, 전자 소자 및 그 제조 방법{Lead Frame and Electronic Device of Effective Thermal Emission Structure for Very Large Current Optical Source Lamp and Manufacturing Method Thereof}Lead frame and electronic device of effective thermal emission structure for very large current optical source lamp and manufacturing method thereof

본 발명은 칩의 실장을 위한 리드 프레임에 관한 것으로서, 특히, SMD 타입의 LED 램프 등 반도체 전자 소자를 위한 리드 프레임의 구조와 그 제조 공정을 간단화하여 저렴하게 리드 프레임을 제조하고, 칩에서 발생하는 열이 최단의 열 방출 경로를 가지게 하여 효과적으로 열을 방출시키고 열 분산 특성을 개선하여 양호한 열 저항 특성으로 소자의 효율을 크게 향상시킬 수 있는 리드 프레임 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for mounting a chip. In particular, a lead frame is manufactured at a low cost by simplifying a structure and a manufacturing process of a lead frame for a semiconductor electronic device such as an SMD-type LED lamp. The present invention relates to a lead frame and a method of manufacturing the same, in which heat has a shortest heat dissipation path, thereby effectively dissipating heat and improving heat dissipation characteristics, thereby greatly improving device efficiency with good heat resistance characteristics.

자동차 계기판, 미등, 키보드, 신호등과 같은 각종 전자 기기의 디스플레이용 발광 램프로서 LED(Light Emitting Diode: 발광 다이오드)는 최근의 성능 향상으로 수 W 정도의 대전력에서 구동되는 것도 가능하게 되었다. 박형 PCB(Printed Circuit Board: 인쇄 회로 기판)를 사용하는 SMD(Surface Mount Device: 표면 실장 소자)형 LED 램프는 리드 프레임 양측면으로 간단히 금속성 전극 리드를 구성하도 록 하여, 비교적 적은 제작비로 제조될 수 있으면서 간편하게 이용할 수 있는 구조이나, 대전력 구동 시에는 열 방출을 위한 열 전도 경로가 길어 큰 열 저항에 의하여 다이오드 특성을 저하시키게 된다. As light emitting diodes (LEDs) for displays of various electronic devices such as automobile dashboards, taillights, keyboards, traffic lights, etc., LEDs (Light Emitting Diodes) have recently been able to be driven at a large power of several W due to recent performance improvement. SMD (Surface Mount Device) type LED lamps using thin printed circuit boards (PCBs) simply form metallic electrode leads on both sides of the lead frame, which can be manufactured at a relatively low cost. The structure can be easily used, but when driving a large power, the thermal conduction path for heat dissipation is long, which degrades diode characteristics due to large thermal resistance.

최근에 열 특성을 개선하기 위하여 PCB를 여러 형태로 가공한 구조의 LED가 개발 되었으나, 소형 칩에서 집중적으로 발생하는 열을 분산시켜 수 백 W/mK의 열 전도성을 얻기에는 한계가 있다. 아울러 AlN(Aluminium Nitride: 질화 알루미늄), 반도체, 세라믹 등 열전도율이 양호한 재료의 리드 프레임에 LED를 실장하는 구조가 계속적으로 개발 되고 있으나, 원재료 상승, 생산성 측면의 효율 저하 및 수율 저하 등의 문제로 인하여 비용이 증가되는 문제가 있다. Recently, LEDs having various types of PCBs have been developed to improve thermal characteristics, but there are limitations in obtaining thermal conductivity of several hundred W / mK by dispersing heat generated in small chips. In addition, LEDs have been continuously developed in the lead frame of materials having good thermal conductivity such as aluminum nitride (Aluminum Nitride), semiconductors, ceramics, etc. There is a problem of increased cost.

도 1은 PCB에 발광 다이오드 칩을 실장한 일반적인 리드 프레임의 구조를 설명하기 위한 도면이다. 도 1과 같이, 전극 리드(lead)가 에폭시(epoxy)를 절연체로하는 PCB의 측면을 따라 배면까지 형성되고, 한 전극 리드 상에 칩을 붙이고 투명 수지로 몰딩(molding)한 리드 프레임 구조에서, 칩의 구동 시에 칩에서 발생하는 열이 측면을 따라 형성된 전극 리드와 기판을 통하여 열 방출이 용이하도록 하였다. 그러나, 약 40도 이상 열이 발생하는 경우에 열저항으로 인하여 칩의 성능 및 효율이 크게 떨어진다. 1 is a view for explaining the structure of a typical lead frame in which a light emitting diode chip is mounted on a PCB. 1, in a lead frame structure in which an electrode lead is formed along the side of a PCB with epoxy as an insulator to the rear side, a chip is attached on one electrode lead and molded with a transparent resin, When the chip is driven, heat generated from the chip is facilitated to dissipate heat through the electrode lead and the substrate formed along the side surface. However, when heat is generated about 40 degrees or more, the performance and efficiency of the chip are greatly reduced due to the thermal resistance.

이외에도, 도면에는 도시되지 않았으나, 열 방출을 용이하게 한 다양한 리드 프레임 구조가 개발되고 있다. 예를 들어, PCB의 배면 까지 형성된 전극 리드 상에 칩을 실장한 시티즌(사)의 구조, 배면 금속층과 전면 금속층을 연결하는 아파쳐(aperture)와 그 위에 도금으로 형성한 플랫폼(platform) 상에 칩을 실장하는 이 이질런트(사)의 구조, 금속 슬러그(slug)를 형성하고 그 위에 칩을 실장하는 루미레즈(사)의 구조, AlN 방열 재료가 적층된 PCB에 여러 개의 관통홀을 형성하고 디스펜싱(dispensing) 형태로 금속을 충진한 후 그 위에 칩을 실장하는 교리츠(사) 및 교세라(사)의 구조 등이 있다.In addition, although not shown in the drawings, various lead frame structures that facilitate heat dissipation have been developed. For example, the structure of Citizen, which has a chip mounted on an electrode lead formed up to the back side of the PCB, an aperture connecting the back metal layer and the front metal layer, and a plating formed thereon. Form the structure of this Illant (chip) to mount the chip, the metal slug and the structure of Lumirez (chip) to mount the chip on it, and form several through holes in the PCB on which AlN heat dissipation material is laminated. There are structures of Kyoritsu and Kyocera, which fill metals in a dispensing form and then mount chips thereon.

그러나, 이와 같은 종래의 리드 프레임 구조는, 칩에서 발생하는 열을 충분히 분산시키지 못하거나 원재료비를 상승시키는 형태이다. 즉, 종래의 리드 프레임 구조는 열 전달 경로, 전도 거리, 구조 등이 좋지 않아, 대전력 구동 시 열의 효율적인 분산이 이루어지지 않고 열 저항 특성이 나빠 소자의 성능과 효율을 저하시키며 결국 수명 특성도 나쁘게 한다는 문제점이 있다. 또한, 대전력에서 사용될 경우, 발광 다이오드 칩 주위를 몰딩하는 실리콘이나 이를 포함하는 수지 재료가 열을 적절히 방사하거나 전도하지 못함으로써, 칩이 주변의 고온 재료와의 열팽창 계수 등의 차이로 분리되는 박리 문제가 발생하는 문제점이 있다. However, such a conventional lead frame structure does not sufficiently disperse heat generated in a chip or increases raw material costs. In other words, the conventional lead frame structure is poor in heat transfer path, conduction distance, structure, etc., and thus does not efficiently dissipate heat when driving a large power, poor heat resistance characteristics, deteriorates the performance and efficiency of the device, and eventually worsens the lifetime characteristics. There is a problem. In addition, when used at high power, the silicon molding around the light emitting diode chip or a resin material containing the same does not radiate or conduct heat properly, so that the chip is separated by a difference in thermal expansion coefficient and the like from the surrounding high temperature material. There is a problem that occurs.

또한, 소형의 다수 칩에 대전류를 인가하여 고 휘도를 얻고자 하는 리드 프레임 구조에서는, 많은 패키징 작업과 원자재가 사용되어야 하므로 제조 가격의 상승으로 실용성이 떨어지며, 칩 실장 후 몰딩 시 금형을 이용한 몰딩 작업이 어려워 양산성이 나쁘고 생산 수율도 떨어지는 문제점이 있다. In addition, in a lead frame structure that obtains high brightness by applying a large current to a small number of small chips, many packaging operations and raw materials have to be used, and thus the practicality is reduced due to an increase in manufacturing price, and molding operations using molds when molding after chip mounting are performed. This difficulty has a problem in that the productivity is poor and the production yield is also poor.

이와 같이, 종래의 리드 프레임 구조는, 대전력 구동 시 발생되는 열을 방출시키는 구조가 열악하고 열 방출에 한계가 있으며, 제조에 있어서도 복잡하고도 많은 비용 때문에 거대한 디스플레이용 발광 램프 시장의 수요 창출에 한계가 있으므로, 열 이동 경로를 최적화하여 칩에서 발생하는 열을 신속하게 방출시킬 수 있고 제조가 용이한 구조의 리드 프레임이 요구되고 있다.As described above, the conventional lead frame structure has a poor structure for dissipating heat generated when driving a large power, has a limitation in heat dissipation, and is difficult to generate demand for a huge display light emitting lamp market due to its complicated and expensive manufacturing. Because of the limitations, there is a need for a lead frame having an optimized structure and a heat dissipation chip that can quickly dissipate heat generated in a chip and is easy to manufacture.

따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, SMD 타입의 LED 램프 등 반도체 전자 소자의 제작에 있어서, 간단한 구조와 제조 공정으로 저렴하고 효과적으로 열을 방출시킬 수 있는 구조의 리드 프레임을 제공하는 데 있다.Accordingly, the present invention is to solve the above-described problems, the object of the present invention, in the fabrication of semiconductor electronic devices such as SMD-type LED lamp, a structure that can emit heat inexpensively and effectively with a simple structure and manufacturing process To provide a lead frame.

또한, 본 발명의 다른 목적은, 실장되는 칩에서 발생하는 열이 최단의 열 방출 경로를 가지게 하여 열 분산 특성을 개선하고, 이에 따라 양호한 열 저항 특성으로 소자의 효율을 크게 향상시킬 수 있는 리드 프레임을 제공하는 데 있다.In addition, another object of the present invention, the heat generated from the chip to be mounted has a shortest heat dissipation path to improve the heat dissipation characteristics, and thus a good heat resistance characteristics lead frame that can greatly improve the efficiency of the device To provide.

그리고, 본 발명의 또 다른 목적은, PCB와 금속 기판을 접합하고 관통 홀을 통하여 금속 기판과 연결되는 PCB 상의 금속층 위에 칩을 실장하고 광이용 효율과 광 확산을 향상시키도록 몰딩한 구조로서, 대전력 칩의 성능 향상, 제조상의 생산 수율 향상, 박리 문제 해결, 가격 저하 등의 유리한 특성을 실현할 수 있는 리드 프레임을 제공하는 데 있다.Another object of the present invention is to provide a structure in which a chip is bonded to a metal substrate and a chip is mounted on a metal layer on the PCB connected to the metal substrate through a through hole and molded to improve light utilization efficiency and light diffusion. An object of the present invention is to provide a lead frame capable of realizing advantageous characteristics such as improved performance of a power chip, improved production yield in manufacturing, solution to peeling problem, and lowered price.

먼저, 본 발명의 특징을 요약하면, 상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일면에 따른 전자 소자는, 두 개 이상의 전극 리드들과 한 개 이상의 관통 홀을 형성한 PCB와 최소한 상기 한 개 이상의 관통 홀보다 넓은 면적의 금속판을 접합한 리드 프레임을 이용하여, 상기 한 개 이상의 관통 홀 영역의 상기 금속판 위에 칩을 실장한 것을 특징으로 한다. 상기 전자 소자는 SMD 타입 LED를 포함한다. 상기 칩의 주위를 소정 형광제를 혼합한 투명 수지로 몰딩하여 광이용 효율 또는 광 확산을 향상시킬 수 있다.First, to summarize the features of the present invention, an electronic device according to an aspect of the present invention for achieving the object of the present invention, a PCB formed with at least two electrode leads and at least one through hole and at least the A chip is mounted on the metal plate in the at least one through hole area by using a lead frame in which a metal plate having a larger area than at least one through hole is bonded. The electronic device includes an SMD type LED. The peripheral part of the chip may be molded with a transparent resin mixed with a predetermined fluorescent agent to improve light utilization efficiency or light diffusion.

본 발명의 다른 일면에 따른 칩의 실장을 위한 리드 프레임은, 두 개 이상의 전극 리드들과 한 개 이상의 칩 실장용 관통 홀을 형성한 PCB와 최소한 상기 칩 실장용 관통 홀보다 넓은 면적의 금속판이 접합되며, 상기 칩 실장용 관통 홀의 면적은 적어도 실장할 칩의 면적보다 큰 것을 특징으로 한다.According to another aspect of the present invention, a lead frame for mounting a chip includes a PCB formed with at least two electrode leads and at least one chip mounting through hole, and a metal plate having a larger area than at least the chip mounting through hole. The area of the chip mounting through hole is greater than at least the area of the chip to be mounted.

상기 칩 실장용 관통 홀 영역의 상기 금속판 위에 금속 코팅층을 포함하고, 상기 금속 코팅층 위에 상기 칩이 실장될 수 있다.A metal coating layer may be included on the metal plate of the through hole region for chip mounting, and the chip may be mounted on the metal coating layer.

상기 금속판은, 방열 부분과 상기 방열 부분과는 전기적으로 분리된 두 개 이상의 전극 부분을 포함한다. 상기 방열 부분은 십자 모양을 포함하고, 상기 전극 부분은 상기 방열 부분을 중심으로 주위에 총 4개를 포함할 수 있다.The metal plate includes a heat dissipation portion and two or more electrode portions electrically separated from the heat dissipation portion. The heat dissipation part may include a cross shape, and the electrode part may include a total of four around the heat dissipation part.

상기 PCB는, 상기 두 개 이상의 전극 리드들 각각의 영역 내에 전기적 연결용 관통 홀을 포함하고, 상기 전기적 연결용 관통 홀을 통하여 각 전극 리드를 상기 금속판의 전극 부분과 전기적으로 연결시킨 것을 특징으로 한다. 상기 전기적 연결용 관통 홀을 포함하는 영역에, 제1차 도금, 금속 충진, 및 제2차 도금의 순차 공정을 통하여 상기 각 전극 리드를 상기 금속판의 상기 전극 부분과 전기적으로 연결시킬 수 있다. 상기 칩 실장용 관통 홀 영역의 상기 금속판 위가 상기 제1차 도금 및 상기 제2차 도금을 통한 금속 코팅층 위에 상기 칩이 실장될 수 있다.The PCB includes a through hole for electrical connection in a region of each of the two or more electrode leads, and each electrode lead is electrically connected to an electrode portion of the metal plate through the through hole for electrical connection. . Each electrode lead may be electrically connected to the electrode portion of the metal plate through a sequential process of first plating, metal filling, and second plating in the region including the through hole for electrical connection. The chip may be mounted on the metal plate of the through hole region for chip mounting on the metal coating layer through the first plating and the second plating.

상기 PCB는, 상기 칩 실장용 관통 홀 주위로 상기 전극 리드들과는 전기적으로 분리된 상기 전극 리드들과 같은 재질의 제1 금속층을 포함하고, 상기 제1 금속층 위에 상기 제1차 도금 및 상기 제2차 도금을 통하여 금속 코팅층이 형성될 수 있다. The PCB includes a first metal layer of the same material as the electrode leads electrically separated from the electrode leads around the chip mounting through hole, and the first plating and the second order on the first metal layer. The metal coating layer may be formed through plating.

상기 전극 리드들과 상기 제1 금속층 사이가 일정 광반사율을 가지는 절연체로 채워질 수 있다.The electrode leads and the first metal layer may be filled with an insulator having a predetermined light reflectance.

상기 PCB는, 상기 전극 리드들 및 상기 제1 금속층과 전기적으로 분리되고 상기 전극 리드들과 같은 재질의 제2 금속층을 포함하고, 상기 제2 금속층은 상기 PCB의 좌우 양측의 각 가장자리를 따라 패턴되며, 상기 제1차 도금 및 상기 제2차 도금을 통하여 상기 제2 금속층으로부터 측면을 따라 상기 금속판의 상기 전극 부분과 전기적으로 연결시킬 수 있다.The PCB is electrically separated from the electrode leads and the first metal layer and includes a second metal layer made of the same material as the electrode leads, wherein the second metal layer is patterned along each edge of left and right sides of the PCB. The first plating and the second plating may be electrically connected to the electrode portion of the metal plate along the side surface from the second metal layer.

본 발명의 또 다른 일면에 따른 칩의 실장을 위한 리드 프레임의 제조 방법은, (A1)PCB에 두 개 이상의 전극 리드들을 패터닝하는 단계; (A2)상기 패터닝된 PCB에 한 개 이상의 칩 실장용 관통 홀을 가공하는 단계; (A3)상기 두 개 이상의 전극 리드들과 상기 칩 실장용 관통 홀이 형성된 상기 PCB와 금속판을 접합하는 단계; 및 (A4)상기 금속판을 식각하여 최소한 상기 칩 실장용 관통 홀보다 넓은 면적의 패턴을 형성하는 단계를 포함하고, 상기 칩 실장용 관통 홀의 면적은 적어도 실장할 칩의 면적보다 큰 것을 특징으로 한다.According to another aspect of the present invention, a method of manufacturing a lead frame for mounting a chip includes: (A1) patterning two or more electrode leads on a PCB; (A2) machining at least one through hole for chip mounting in the patterned PCB; (A3) joining the PCB and the metal plate on which the at least two electrode leads and the chip mounting through hole are formed; And (A4) etching the metal plate to form a pattern having a larger area than at least the chip mounting through hole, wherein the area of the chip mounting through hole is at least larger than the area of the chip to be mounted.

상기 (A1) 단계 전에, 상기 PCB는 절연체 위의 단면 금속층 또는 절연체를 사이에 둔 양면 금속층을 포함할 수 있다.Before the step (A1), the PCB may include a single-sided metal layer on the insulator or a double-sided metal layer interposed between the insulators.

상기 (A3) 단계 전에, (A5)상기 두 개 이상의 전극 리드들 각각의 영역 내에 전기적 연결용 관통 홀을 가공하는 단계를 포함하고, 상기 (A4) 단계는, 상기 금속판의 식각으로 방열 부분과 상기 방열 부분과는 전기적으로 분리된 두 개 이상의 전극 부분을 형성하며, 상기 (A4) 단계 후에, (A6)상기 전기적 연결용 관통 홀을 포함하는 영역에 제1차 도금, 금속 충진, 및 제2차 도금의 순차 공정을 통하여 각 전극 리드를 상기 금속판의 각 전극 부분과 전기적으로 연결시키는 단계를 포함하고, 상기 칩 실장용 관통 홀 영역의 상기 금속판 위가 상기 제1차 도금 및 상기 제2차 도금을 통한 금속 코팅층 위에 상기 칩이 실장될 수 있다.Before the step (A3), (A5) comprises the step of processing the through-hole for the electrical connection in each of the two or more electrode leads, wherein step (A4), the heat radiation portion and the etching by the etching of the metal plate Forming at least two electrode portions electrically separated from the heat dissipating portion, and after the step (A4), (A6) the first plating, the metal filling, and the second secondary in the area including the electrical connection through hole. Electrically connecting each electrode lead to each electrode portion of the metal plate through a sequential process of plating, wherein the first plate and the second plate are formed on the metal plate of the through hole region for chip mounting. The chip may be mounted on the metal coating layer.

상기 (A1) 단계는, 상기 칩 실장용 관통 홀 주위로 상기 전극 리드들과는 전기적으로 분리된 상기 전극 리드들과 같은 재질의 제1 금속층 및 상기 전극 리드들 및 상기 제1 금속층과 전기적으로 분리되고 상기 전극 리드들과 같은 재질의 제2 금속층을 형성하고, 상기 (A6) 단계 전에, (A7)상기 제1차 도금 전에 접합된 상기 PCB와 상기 금속판을 이웃하는 좌우 리드 프레임 사이에서 완전 분리 식각하여 상기 제2 금속층을 상기 PCB의 좌우 양측의 각 가장자리를 따라 패턴하는 단계를 포함하며, 상기 완전 분리 식각에 의한 리드 프레임의 측면을 따라 상기 제1차 도금 및 상기 제2차 도금을 통하여 상기 제2 금속층을 상기 금속판의 상기 전극 부분과 전기적으로 연결시킬 수 있다.In the step (A1), the first metal layer of the same material as the electrode leads and the electrode leads and the first metal layer are electrically separated from the electrode leads around the chip mounting through hole. Forming a second metal layer of the same material as the electrode leads, and before the step (A6), (A7) by completely separating and etching the PCB and the metal plate joined before the first plating between the adjacent left and right lead frames Patterning a second metal layer along each edge of left and right sides of the PCB, wherein the second metal layer is formed through the first plating and the second plating along a side of the lead frame by the fully separated etching. May be electrically connected to the electrode portion of the metal plate.

상기 (A4) 단계 후에, (A8)상기 전극 리드들과 상기 제1 금속층 사이를 일정 광반사율을 가지는 절연체로 채우는 단계를 포함할 수 있다.After the step (A4), (A8) may include filling the insulator having a predetermined light reflectivity between the electrode leads and the first metal layer.

본 발명에 따른 구조의 리드 프레임에 따르면, 종래의 SMD 관련 LED 램프 제 품에 비하여 대전력 구동시, 열 방출 특성이 크게 향상되어 칩 성능을 향상시키고, 광이용 효율 및 광 확산을 크게 향상시킬 수 있다. According to the lead frame of the structure according to the present invention, heat dissipation characteristics are greatly improved when driving a large power, compared to the conventional SMD-related LED lamp products, it is possible to improve the chip performance, light utilization efficiency and light diffusion significantly. have.

또한, 본 발명에 따른 구조의 리드 프레임에 따르면, 종래의 디스펜싱 공법을 이용하는 방법에 비하여 소량을 생산 하더라도 균일성, 수율, 양산성, 가격 저하, 대형 칩 및 다수 칩 실장, 형광체 및 확산체 제조 관리 등에서 매우 유리하다. 특히, 고출력의 광원 제품임에도 불구하고 원재료비의 절감이 이루어져 향후 디스플레이용 발광 램프 등 거대 조명 시장의 실용화 및 활성화에 크게 기여할 수 있다. In addition, according to the lead frame of the structure according to the present invention, even in the case of producing a small amount compared to the method using the conventional dispensing method uniformity, yield, mass production, price reduction, large chip and multiple chip mounting, phosphor and diffuser production It is very advantageous in management. In particular, despite the high-power light source products, the raw material cost is reduced, which can greatly contribute to the practical use and activation of the huge lighting market, such as a display light emitting lamp.

그리고, 본 발명에 따른 구조의 리드 프레임에 따르면, 이이질런트(사) 및 시티즌(사)를 비롯한 종래의 PCB를 사용하는 경우에 비하여, PCB의 휨 문제를 개선하여 수율을 향상시키고 효과적인 열 방출로 박리 문제를 해결할 수 있으며, 가격의 저감에 따라 제조 단가를 감소시킬 수 있고 반사율을 가지는 금속 층의 설치에 의한 광 이용 효율 및 광 확산을 크게 향상시킬 수 있다. And, according to the lead frame of the structure according to the present invention, compared to the case of using a conventional PCB, including Igilent (C) and Citizen (C), improve the bending problem of the PCB to improve the yield and effective heat dissipation The problem of peeling can be solved, and the manufacturing cost can be reduced according to the reduction of the price, and the light utilization efficiency and light diffusion can be greatly improved by the installation of the metal layer having the reflectance.

이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout. Like reference numerals in the drawings denote like elements.

도 2는 본 발명의 일실시예에 따른 리드 프레임의 구조를 설명하기 위한 평면도이다. 도 2를 참조하면, 본 발명의 일실시예에 따른 리드 프레임은, 기본적으 로 전면의 PCB(10)와 배면의 금속판(31)이 접합되어 있다. 도 2에는 3개의 칩(90)을 실장하여 전자 소자를 제작할 수 있는 하나의 리드 프레임에 대하여 구체적인 도면을 예시하였으나, 이와 같은 리드 프레임은 도면에서 위와 아래로 여러 개가 동시에 같은 방법으로 제조될 수 있고, 또한, 도면에서 좌우로 완전 분리 식각된 영역 옆으로도 여러 번 반복적으로 같은 방법에 의하여 동시에 제조될 수 있다. 여기서, 본 발명의 일실시예에 따른 리드 프레임은 칩(90)으로서 대전력의 LED 칩을 실장함으로써, SMD 타입 LED 소자를 제조할 수 있는 것을 예로 들어 설명한다. 그러나, 이에 한정되지 않으며, 효과적인 방열이나 광 이용 효율 및 광 확산 등이 요구되는 다양한 반도체 칩들이 칩(90)의 위치에 실장될 수 있다. 이하, 도 2에 표시된 A-A' 의 단면도인 도 3이 참조된다. 2 is a plan view for explaining the structure of a lead frame according to an embodiment of the present invention. 2, in the lead frame according to the exemplary embodiment of the present invention, the front PCB 10 and the rear metal plate 31 are basically bonded to each other. In FIG. 2, a detailed drawing is illustrated with respect to one lead frame in which three chips 90 may be mounted to fabricate an electronic device. However, in the drawing, several lead frames may be simultaneously manufactured in the same manner. In addition, the side of the region that is completely separated and etched left and right in the drawings may be manufactured at the same time by the same method repeatedly. Here, the lead frame according to an embodiment of the present invention will be described by taking an example in which a SMD type LED device can be manufactured by mounting a high power LED chip as the chip 90. However, the present invention is not limited thereto, and various semiconductor chips requiring effective heat dissipation, light utilization efficiency, light diffusion, and the like may be mounted at the location of the chip 90. Reference is now made to FIG. 3, which is a cross-sectional view of AA ′ shown in FIG. 2.

전면의 PCB(10)에는 두 개 이상(예를 들어, 도 2와 같이 4개) 의 전극 리드들(12)과 한 개 이상(예를 들어, 도 2와 같이 3개)의 칩 실장용 관통 홀(21)이 형성되어 있고, 배면의 금속판에는 최소한 칩 실장용 관통 홀(21)보다 넓은 면적의 금속판(31)이 접합되어 있다. 칩(90)을 여러 개, 예를 들어, 3개 실장하는 경우에, 칩 실장용 관통 홀(21)이 3개이고, 그 전체를 커버할 수 있도록 충분히 넓게 금속판(31)이 접합된다. 칩 실장용 관통 홀(21)의 면적은 적어도 실장할 칩(90)의 면적보다 크게 하는 것이 바람직하다. 금속판(31)의 접합 전에는 칩 실장용 관통 홀(21)을 통하여 금속판(31)의 방열 부분(33)이 보일 것이나, 아래에서도 기술하는 바와 같이, 칩 실장용 관통 홀(21) 영역의 방열 부분(33) 위가 제1 차 도금, 제2차 도금 등의 방법으로 코팅된 금속 코팅층이 포함되어 있으며, 그 금속 코팅층 위에 LED 칩과 같은 칩(90)이 실장되어 SMD 타입의 전자 소자가 제작될 수 있다. 평면적으로 볼 때 전극 리드들(12) 각각의 영역 내에는 전기적 연결용 관통 홀(22)이 포함되어 있으며, 위 제1 차 도금과 위 제2차 도금 사이에 전기적 연결용 관통 홀(22)을 금속으로 충진하여 각 전극 리드(12)를 금속판(31)의 전극 부분(34)과 전기적으로 연결시킬 수 있다.Two or more (for example, 4 as shown in FIG. 2) electrode leads 12 and at least one (for example, 3 as shown in FIG. 2) are penetrated in the PCB 10 on the front side. The hole 21 is formed, and the metal plate 31 of a larger area than the chip mounting through-hole 21 is joined to the back metal plate. In the case where a plurality of chips 90 are mounted, for example, three, for example, there are three through holes 21 for chip mounting, and the metal plate 31 is joined sufficiently wide to cover the whole. It is preferable to make the area of the chip mounting through-hole 21 at least larger than the area of the chip 90 to be mounted. Before joining the metal plate 31, the heat dissipation portion 33 of the metal plate 31 will be visible through the chip mounting through hole 21, but as described below, the heat dissipation portion of the chip mounting through hole 21 region. (33) The above includes a metal coating layer coated by a method such as primary plating, secondary plating, and the like, wherein a chip 90 such as an LED chip is mounted on the metal coating layer to fabricate an SMD type electronic device. Can be. In plan view, each of the electrode leads 12 includes a through hole 22 for electrical connection, and a through hole 22 for electrical connection is formed between the primary plating and the secondary plating. The electrode leads 12 may be electrically connected to the electrode portions 34 of the metal plate 31 by filling with metal.

아래에서도 기술하는 바와 같이, 도 2와 같은 평면도에서, 칩 실장용 관통 홀(21) 주위가 PCB를 만들 때 형성하여 놓은 Cu와 같은 금속층을 패턴한 금속층(13)으로 둘러 싸여 있으며, 이는 같은 재질의 전극 리드들(12)과 전기적으로 분리되어 있으며, 또한, 전극 리드들(12) 및 금속층(13)과 전기적으로 분리된 같은 재질의 다른 금속층(14)가 PCB(10)의 좌우 양측의 각 가장자리를 따라 패턴되어 있다. 위와 같은 제1 차 도금 및 제2차 도금은 금속층들(13, 14) 및 전극 리드들(12) 위에도 이루어져 그들 위에 도금 금속층들이 형성될 수 있으며, 이는 LED 칩(90)의 동작 시 반사 효율을 향상시키도록 할 수 있다. As described below, in the top view as shown in FIG. 2, the periphery of the chip mounting through hole 21 is surrounded by a metal layer 13 patterned with a metal layer such as Cu formed when the PCB is made, which is the same material. And the other metal layers 14 of the same material electrically separated from the electrode leads 12 of the electrode leads 12 and the metal layers 13. Patterned along the edges. As described above, the first plating and the second plating may also be formed on the metal layers 13 and 14 and the electrode leads 12 to form plating metal layers thereon, which may reduce reflection efficiency when the LED chip 90 operates. Can be improved.

또한, 도 3과 같이, 칩(90)이 실장된 후에는 칩(90)의 주위를 소정 형광제를 혼합한 실리콘계 수지 등 접착성있는 투명 수지(80)로 몰딩하여, LED 칩(90) 등에서 방출되는 빛에 대하여 광이용 효율 또는 광 확산을 향상시키도록 할 수 있다.In addition, as shown in FIG. 3, after the chip 90 is mounted, the peripheral part of the chip 90 is molded with an adhesive transparent resin 80 such as a silicone-based resin in which a predetermined fluorescent agent is mixed, and then the LED 90 or the like. It is possible to improve the light utilization efficiency or the light diffusion with respect to the emitted light.

도 4는 도 2의 리드 프레임을 제조하는 과정을 설명하기 위한 도면이다.4 is a diagram for describing a process of manufacturing the lead frame of FIG. 2.

먼저, PCB(10)를 준비한다(S1). PCB는 에폭시 계의 FR-4 절연체 위에 Cu 등의 금속층을 180마이크로미터 정도 형성한 단면 금속층 형태일 수도 있고, 이에 한정되지 않으며, Cu 등의 금속층을 0.2mm 두께의 FR-4 절연체의 상하로 형성한 양면 금속층을 가지는 기판일 수도 있다. First, the PCB 10 is prepared (S1). The PCB may be in the form of a cross-sectional metal layer in which a metal layer of Cu or the like is formed on the epoxy FR-4 insulator about 180 micrometers, but is not limited thereto. A metal layer such as Cu is formed above and below a FR-4 insulator of 0.2 mm thickness. It may be a substrate having one double-sided metal layer.

다음에, PCB(10)의 상부 금속층을 패터닝한다(S2). 이때 전극 리드들(12), 전극 리드들(12)과는 전기적으로 분리되고 칩 실장용 관통 홀 주위에 형성될 금속층(13), 및 전극 리드들(12)과 칩 실장용 관통 홀 주위의 금속층(13)으로부터 전기적으로 분리되고 리드 프레임의 좌우 가장자리에 형성될 금속층(14)은 남아있도록 나머지 부분이 식각되어 해당 부분의 금속층이 패터닝된다.Next, the upper metal layer of the PCB 10 is patterned (S2). At this time, the electrode leads 12, the metal layer 13 to be electrically separated from the electrode leads 12 and formed around the through hole for chip mounting, and the metal layer around the electrode leads 12 and the through hole for chip mounting The remaining portion is etched so that the metal layer 14 to be electrically separated from the (13) and to be formed at the left and right edges of the lead frame is patterned.

이와 같은 패터닝 후에 선반 등을 이용하여 칩 실장용 관통 홀(21)과 전기적 연결용 관통 홀(22)을 NC(Numerical Control) 가공한다(S3). 칩 실장용 관통 홀(21)은 아래로 갈수록 좁아지는 역사다리꼴 단면으로 할 수 있으며, 위에서 볼 때, 칩 실장용 관통 홀(21)의 면적은 실장할 칩(90)의 면적보다 크다. After such patterning, the chip mounting through-hole 21 and the electrical connection through-hole 22 are processed using NCs (S3). The chip mounting through hole 21 may have an inverted trapezoidal cross section narrowing downward, and when viewed from above, the area of the chip mounting through hole 21 is larger than the area of the chip 90 to be mounted.

다음에, 위와 같이 패터닝되고 NC 가공된 PCB(10)의 배면에 접합할 금속판(31)을 준비한다(S4). 배면의 금속판(31)은 Cu 재질 등 전기 전도도가 우수한 재질로 하고, 150마이크로미터 이상 충분한 두께, 예를 들어, 200마이크로미터 정도를 가져, 열전도의 방향성의 자유도가 확보될 수 있도록 한다. Next, a metal plate 31 to be bonded to the back surface of the PCB 10 patterned and NC processed as described above is prepared (S4). The back metal plate 31 is made of a material having excellent electrical conductivity such as a Cu material, and has a sufficient thickness of about 150 micrometers or more, for example, about 200 micrometers, so that the degree of freedom of thermal conductivity can be ensured.

준비된 금속판(31)은 PCB(10)의 배면에 접합된다(S5). 이때, 소정 열부도체의 접착제(32)가 사용될 수 있다. 접착제(32)는 도 3과 같은 칩(90)에서 발생하는 열이 수지계의 몰딩재(80)로 잘 전달되지 않도록 열전도가 낮은 것으로 함으로써, 내열성이 약한 몰딩재(80)를 보호하여 수명을 향상시키며 박리 문제를 해결할 수 있도록 한다. The prepared metal plate 31 is bonded to the rear surface of the PCB 10 (S5). At this time, the adhesive 32 of the predetermined heat conductor may be used. The adhesive 32 has a low thermal conductivity so that heat generated from the chip 90 as shown in FIG. 3 is not easily transferred to the resin-based molding material 80, thereby protecting the molding material 80 having low heat resistance and improving life. To solve the problem of peeling.

금속판(31)을 PCB(10)의 배면에 접합한 후, 금속판(31)을 식각하여 도 5와 같 이 십자 방사형으로 방열 부분(33)을 패턴하고, 동시에 도 6과 같이 전극 리드(12)와 연결될 전극 부분(34)을 함께 패턴한다(S6). 십자 방사형의 방열 부분(33)은 칩 실장용 관통 홀(21) 보다 넓은 면적으로 패턴한다. 칩 실장용 관통 홀(21)이 여러 개인 경우에도 전체를 커버할 수 있을 정도로 충분히 넓은 면적을 갖도록 방열 부분(33)을 패턴한다. 전극 부분(34)은 사각의 리드 프레임을 위하여 방열 부분(33)을 중심으로 주위에 각 모서리 마다 하나씩 총 4개를 형성할 수 있다. 이에 따라, 칩 실장용 관통 홀(21) 위에 칩(90)을 실장하는 경우에, 방열 부분(33)의 효과적인 열 방출에 따라 소면적의 칩(90)에서 발생하는 대량의 열을 하층 모 PCB(10)에 효율적으로 분산시켜 줄 수 있게 되며, 아울러 충분한 열용량을 가지도록 하여 수백 mK/W의 열전도 특성을 가지도록 할 수 있으며, 하층 모 PCB(10)에서의 열 저항을 매우 작게 할 수 있다. After the metal plate 31 is bonded to the back surface of the PCB 10, the metal plate 31 is etched to pattern the heat radiating portion 33 in a cross-radial manner as shown in FIG. 5, and at the same time, the electrode lead 12 as shown in FIG. The electrode portion 34 to be connected to and patterned together (S6). The heat dissipation portion 33 of the cross radial pattern is patterned in a larger area than the through hole 21 for chip mounting. The heat dissipation portion 33 is patterned to have a large enough area to cover the whole even when there are several chip mounting through holes 21. A total of four electrode portions 34 may be formed, one at each corner around the heat dissipation portion 33 for the rectangular lead frame. Accordingly, in the case where the chip 90 is mounted on the chip mounting through-hole 21, a large amount of heat generated in the chip 90 having a small area in accordance with the effective heat dissipation of the heat dissipation portion 33 is applied to the lower layer PCB. It can be efficiently dispersed in (10), and can have a sufficient thermal capacity to have a thermal conductivity of several hundred mK / W, it is possible to make a very small thermal resistance in the lower mother PCB (10). .

다음에, 차후 S8 단계의 도금 전에, 위와 같이 접합되고 패턴된 PCB(10)와 금속판(31)을 이웃하는 좌우 리드 프레임 사이에서 완전 분리 식각하여, PCB(10)의 좌우 양측의 각 가장자리를 따라 PCB(10)에 금속층(14)가 일부 남아 있도록 패턴한다(S7). 여기서 직선 또랑 형태로 PCB(10)의 위에서 금속판(31)의 아래까지 관통되어 제거되도록 완전 분리 식각함으로써 좌우의 리드 프레임과 완전히 분리되고, 도 2와 같이 해당 리드 프레임의 상하로는 분리 식각될 필요는 없다. 이와 같은 완전 분리 식각에 따라 식각된 면, 즉, 측면을 따라 금속층(14)과의 솔더링(soldering)을 위한 라우팅(routing)이 형성되며, 이때 상하 좌우 매트릭스 형태로 복수 리드 프레임을 동시 제조하는 전체 기판의 금형(몰딩) 공정을 위하여 금속층(14)가 금형 지지대로서 이용될 수도 있도록 한다. Next, before the plating of the subsequent S8 step, the fully bonded and patterned PCB 10 and the metal plate 31 as described above are etched completely between neighboring left and right lead frames, along each edge of both left and right sides of the PCB 10. The metal layer 14 is partially patterned on the PCB 10 (S7). Here, it is completely separated from the left and right lead frames by completely separating etching so as to penetrate to the bottom of the metal plate 31 from the top of the PCB 10 in a straight groove shape. There is no. According to such a fully separated etching, a routing for soldering with the metal layer 14 along the etched surface, that is, the side surface, is formed. The metal layer 14 may be used as a mold support for the mold (molding) process of the substrate.

다음에 제1차 도금 공정(S8), 금속 충진 공정(S9), 및 제2차 도금 공정(S10)이 이루어진다.Next, the first plating step S8, the metal filling step S9, and the second plating step S10 are performed.

제1차 도금 공정(S8)에서, 전극 리드들(12), 칩 실장용 관통 홀(21) 주위에 형성된 금속층(13), 리드 프레임의 좌우 가장자리에 형성된 금속층(14) 위가 Cu 재질(51)로 코딩된다. 또한, 금속판(31)의 방열 부분(33) 중 칩 실장용 관통 홀(21)을 통하여 드러나 있는 부분과, 금속판(31)의 전극 부분(34) 중 전기적 연결용 관통 홀(22)을 통하여 드러나 있는 부분도 Cu 재질(51)로 도금되어 일정 두께로 박막(51) 코딩된다. 이때, PCB의 FR-4 절연체는 0.2mm 정도로 매우 얇은 상태이므로, 각 홀(21/22)과 금속판(31)의 방열 부분(33) 또는 전극 부분(34) 사이의 FR-4 절연체 위에도 도금 금속층(51)이 형성될 수 있고, 리드 프레임의 좌우 가장자리에 형성된 금속층(14)과 금속판(31)의 전극 부분(34) 사이의 FR-4 절연체 위에도 도금 금속층(51)이 형성될 수 있다.In the first plating process S8, a Cu material 51 is formed on the electrode leads 12, the metal layer 13 formed around the chip mounting through hole 21, and the metal layer 14 formed on the left and right edges of the lead frame. Is coded as In addition, the portion exposed through the chip mounting through hole 21 of the heat dissipation portion 33 of the metal plate 31 and the through hole 22 for electrical connection among the electrode portions 34 of the metal plate 31 are exposed. The part which is also plated with Cu material 51 is coded by the thin film 51 to a predetermined thickness. At this time, since the FR-4 insulator of the PCB is in a very thin state of about 0.2 mm, the plated metal layer is also placed on the FR-4 insulator between the heat radiating portion 33 or the electrode portion 34 of each hole 21/22 and the metal plate 31. 51 may be formed, and the plating metal layer 51 may also be formed on the FR-4 insulator between the metal layer 14 formed at the left and right edges of the lead frame and the electrode portion 34 of the metal plate 31.

금속 충진 공정(S9)에서는, 전기적 연결용 관통 홀(22)에 Ag 등 전기 전도도가 우수한 금속성 물질(61)을 충진한다(S9). 이에 따라, 각 전극 리드(12)가 금속판(31)의 각 전극 부분(34)과 전기적으로 연결된다. In the metal filling step (S9), the through hole 22 for electrical connection is filled with a metallic material 61 having excellent electrical conductivity such as Ag (S9). Accordingly, each electrode lead 12 is electrically connected to each electrode portion 34 of the metal plate 31.

다음에, 전기적 연결을 좀더 보충적으로 하고 도금 금속층의 접착성을 보완하기 위하여 Cu 또는 Ag 등의 재질(52)로 제2차 도금 공정(S10)이 이루어진다. 여기서도 제1차 도금 공정(S8)때와 유사한 부분에 도금 금속층이 형성되고, 특히, 전기적 연결용 관통 홀(22)의 충진 금속(61) 위까지 깨끗하게 도금 금속층(52)이 형성 될 수 있다. Next, the secondary plating process (S10) is made of a material 52, such as Cu or Ag, to supplement the electrical connection and supplement the adhesion of the plating metal layer. Here, the plating metal layer may be formed at a portion similar to that of the first plating process S8, and in particular, the plating metal layer 52 may be cleanly formed on the filling metal 61 of the through hole 22 for electrical connection.

이에 따라, 칩 실장용 관통 홀(21) 주위에 형성된 금속층(13) 뿐만 아니라, 전극 리드들(12) 및 리드 프레임의 좌우 가장자리에 형성된 금속층(14) 위에 위와 같은 제1차 도금 및 제2차 도금을 통하여, 도금 금속막으로된 금속 코팅층(51/52)이 형성된다. 또한, 위와 같은 제1차 도금 및 제2차 도금을 통하여, 리드 프레임의 좌우 가장자리에 형성된 금속층(14)으로부터 리드 프레임의 좌우 측면을 따라 금속판(31)의 전극 부분(34)과 전기적으로 연결시킴에 따라, 전기적 연결용 관통 홀(22)을 통한 전기적 연결을 보완할 수 있다. Accordingly, the first plating and the second order as described above are applied not only to the metal layer 13 formed around the chip mounting through hole 21, but also to the electrode leads 12 and the metal layer 14 formed at the left and right edges of the lead frame. Through plating, a metal coating layer 51/52 made of a plating metal film is formed. In addition, through the first plating and the second plating as described above, the metal layer 14 formed at the left and right edges of the lead frame is electrically connected to the electrode portion 34 of the metal plate 31 along the left and right sides of the lead frame. Accordingly, the electrical connection through the through hole 22 for electrical connection can be complemented.

이와 같은 공정들이 완료된 후에는, 도 4에 도시하지는 않았지만, 전극 리드들(12)과 칩 실장용 관통 홀(21) 주위에 형성된 금속층(13) 사이(도 3의 71)를 일정 광반사율을 가지는 절연체로 채울 수 있다. 이는 실장되는 칩(90)의 광이용 효율과 광 확산을 향상시키게 된다. LED 등의 칩(90)은 칩 실장용 관통 홀(21) 영역의 금속판(31), 즉, 방열 부분(33) 위가 위와 같은 제1차 도금 및 제2차 도금을 통하여 금속 코팅층이 형성된 그 위에 실장될 수 있다.After these processes are completed, although not shown in FIG. 4, the electrode leads 12 and the metal layer 13 formed around the chip mounting through hole 21 (71 in FIG. 3) have a constant light reflectance. Can be filled with insulators. This improves the light utilization efficiency and light diffusion of the chip 90 to be mounted. The chip 90 such as an LED has a metal coating layer formed on the metal plate 31 in the region of the chip mounting through hole 21, that is, the heat dissipation portion 33 formed through the first and second platings as described above. Can be mounted on

또한, 칩(90)이 실장된 후에는 도 3과 같이, 전극 리드들(12)과 칩(90)의 패드 사이를 필요한 곳에 적절히 와이어 본딩하고, 칩(90)의 주위를 소정 형광제를 혼합한 실리콘계 수지 등 접착성있는 투명 수지(80)로 몰딩하여, LED 칩(90) 등에서 방출되는 빛에 대하여 광이용 효율 또는 광 확산을 더 향상시킬 수 있도록 한다. 이때, 투명 수지(80)로 몰딩하기 전에 필요시 칩(90) 주위의 몰딩 접합 부위에 기밀유지를 위한 접합 구조 계합부 패턴을 형성하고, 그 위에 프린팅 인쇄 방법 등 을 이용하여 아크릴, 에폭시, 실리콘을 포함하는 수지계 등이나 이에 형광제(예를 들어, 황화아연, 황화바륨, 라듐 등)를 혼합하여 전기 절연과 광반사가 더 우수하도록 몰딩 공정을 수행하는 것이 광이용 효율 또는 광 확산을 향상시키는데 더 유리할 것이다. After the chip 90 is mounted, as shown in FIG. 3, wire bonding is appropriately performed between the electrode leads 12 and the pad of the chip 90 where necessary, and a predetermined fluorescent substance is mixed around the chip 90. Molding with an adhesive transparent resin 80, such as a silicone-based resin, to further improve the light utilization efficiency or light diffusion with respect to the light emitted from the LED chip (90). At this time, before molding with transparent resin 80, if necessary, forming a joint structure engaging part pattern for hermetic sealing in the molding joint around the chip 90, and using acrylic printing, epoxy, silicone Resin molding, or the like, or mixing a fluorescent agent (for example, zinc sulfide, barium sulfide, radium, etc.) to perform a molding process for better electrical insulation and light reflection to improve light utilization efficiency or light diffusion. Will be more advantageous.

이후, 각 리드 프레임 상에 실장된 칩(90)을 포함하도록 위와 같은 전체 기판에서 하나씩 다이싱 등에 의하여 분리하여 자동차 계기판, 미등, 키보드, 신호등과 같은 각종 전자 기기의 디스플레이용 발광 램프로서 사용될 수 있다. 칩(90)이 리드 프레임 상에 실장된 전자 소자가 전자 기기 등에서 SMD 형태로 적용될 때, 위에 위와 같은 제1차 도금 및 제2차 도금에 의하여 리드 프레임의 좌우 가장자리에 형성된 금속층(14)으로부터 리드 프레임의 좌우 측면을 따라 금속판(31)의 전극 부분(34)과 전기적으로 연결시키도록 형성된 측면의 금속 코팅층은, 솔더링(soldering) 시 엘레베이팅(elevating)에 의한 열 방사 면적을 더욱 확장시켜 열 방출이 더욱 개선될 수 있다.Thereafter, the chip 90 mounted on each lead frame may be separated from the whole substrate by dicing one by one to be used as a light emitting lamp for display of various electronic devices such as an automobile instrument panel, a taillight, a keyboard, a signal lamp, and the like. . When the chip 90 is mounted on the lead frame and the electronic element is applied in the form of SMD in an electronic device or the like, the lead is formed from the metal layers 14 formed on the left and right edges of the lead frame by the above first and second platings. The metal coating layer on the side formed to electrically connect with the electrode portion 34 of the metal plate 31 along the left and right sides of the frame further expands the heat radiation area by elevating during soldering. Release can be further improved.

이와 같은 본 발명의 리드 프레임 구조는 다양한 형태로 응용 변형이 가능하다. 예를 들어, 위와 같은 리드 프레임 상부의 PCB(10) 위로 칩 실장용 관통 홀(21) 영역이 제거된 다른 PCB 또는 금속판을 접합할 수 있다. 이에 따라, 칩(90)의 광 지향성을 높이거나, 열 방출 표면적을 확장하여 열 방사 특성를 개선할 수 있을 것이다. 또한, 예를 들어, 리드 프레임 하부의 금속판(31) 아래에 다른 PCB를 이용하거나, 또는 높은 열전도 특성을 가지는 다른 금속판 또는 히트-파이프(heat pipe) 등 특수 재료를 접합하여 대전력 구동에서 열 분산 특성을 추가로 향상시키 는 것이 가능하다. The lead frame structure of the present invention can be modified in various forms. For example, another PCB or metal plate having the chip mounting through hole 21 region removed from the PCB 10 above the lead frame may be joined. Accordingly, it is possible to improve the heat directivity of the chip 90 by improving the light directivity or extending the heat dissipation surface area. In addition, for example, using a different PCB under the metal plate 31 under the lead frame, or by joining other metal plates or heat pipes having a high thermal conductivity property, such as heat pipes to dissipate heat in high power operation. It is possible to further improve the properties.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.

도 1은 회로 기판에 발광다이오드 칩을 실장한 일반적인 리드 프레임의 구조를 설명하기 위한 도면이다.1 is a view for explaining the structure of a typical lead frame in which a light emitting diode chip is mounted on a circuit board.

도 2는 본 발명의 일실시예에 따른 리드 프레임의 구조를 설명하기 위한 평면도이다.2 is a plan view for explaining the structure of a lead frame according to an embodiment of the present invention.

도 3은 도 2에 표시된 A-A' 의 단면도이다.3 is a cross-sectional view of AA ′ shown in FIG. 2.

도 4는 도 2의 리드 프레임을 제조하는 과정을 설명하기 위한 도면이다.4 is a diagram for describing a process of manufacturing the lead frame of FIG. 2.

도 5는 도 2의 리드 프레임의 하부에 접합된 금속판의 십자 방사형 방열 패턴을 설명하기 위한 도면이다. 5 is a view for explaining the cross-radiation heat dissipation pattern of the metal plate bonded to the lower part of the lead frame of FIG.

도 6은 도 2의 리드 프레임의 하부에 접합된 금속판의 방열 패턴과 전극리드와 연결되는 전극 패턴을 설명하기 위한 도면이다.6 is a view for explaining a heat dissipation pattern of the metal plate bonded to the lower part of the lead frame of FIG. 2 and an electrode pattern connected to the electrode lead.

Claims (19)

관통 홀과 복수 전극 리드들이 형성된 PCB와 상기 관통 홀보다 넓은 면적의 금속판을 접합한 리드 프레임을 이용하여, By using a lead frame in which a through hole and a PCB on which a plurality of electrode leads are formed and a metal plate having a larger area than the through hole are bonded to each other, 상기 관통 홀 영역에 드러나 있는 상기 금속판 위에 칩을 실장하며,A chip is mounted on the metal plate exposed in the through hole area, 상기 PCB는, 상기 복수 전극 리드들 각각의 영역 내에 전기적 연결용 관통 홀을 포함하고,The PCB includes a through hole for electrical connection in each of the plurality of electrode leads, 상기 전기적 연결용 관통 홀을 통하여 각 전극 리드가 상기 금속판의 전극 부분과 전기적으로 연결된 것을 특징으로 하는 전자 소자.And each electrode lead is electrically connected to the electrode portion of the metal plate through the through hole for electrical connection. 제1항에 있어서, 상기 전자 소자는 SMD 타입 LED를 포함하는 것을 특징으로 하는 전자 소자.The electronic device of claim 1, wherein the electronic device comprises an SMD type LED. 제1항에 있어서, 상기 칩의 주위를 소정 형광제를 혼합한 투명 수지로 몰딩한 것을 특징으로 하는 전자 소자.The electronic device according to claim 1, wherein the periphery of the chip is molded with a transparent resin mixed with a predetermined fluorescent agent. 칩의 실장을 위한 리드 프레임에 있어서,In the lead frame for mounting the chip, 칩 실장용 관통 홀과 복수 전극 리드들이 형성된 PCB와 상기 칩 실장용 관통 홀보다 넓은 면적의 금속판이 접합되며,A PCB having a through hole for chip mounting and a plurality of electrode leads and a metal plate having a larger area than the through hole for chip mounting are joined. 상기 칩 실장용 관통 홀 영역에 드러난 상기 금속판 위에 칩을 실장하기 위하여 상기 칩 실장용 관통 홀의 면적이 상기 칩의 면적보다 크며,The area of the chip mounting through hole is larger than that of the chip to mount the chip on the metal plate exposed in the chip mounting through hole area. 상기 PCB는,The PCB, 상기 복수 전극 리드들 각각의 영역 내에 전기적 연결용 관통 홀을 포함하고,A through hole for electrical connection in each of the plurality of electrode leads; 상기 전기적 연결용 관통 홀을 통하여 각 전극 리드를 상기 금속판의 전극 부분과 전기적으로 연결시킨 것을 특징으로 하는 리드 프레임.And each electrode lead is electrically connected to an electrode portion of the metal plate through the through hole for electrical connection. 제4항에 있어서, The method of claim 4, wherein 상기 칩 실장용 관통 홀 영역의 상기 금속판 위에 금속 코팅층을 포함하고, A metal coating layer on the metal plate of the through hole region for chip mounting; 상기 금속 코팅층 위에 상기 칩이 실장되는 것을 특징으로 하는 리드 프레임.The lead frame, characterized in that the chip is mounted on the metal coating layer. 제4항에 있어서, 상기 금속판은,The method of claim 4, wherein the metal plate, 방열 부분과 상기 방열 부분과는 전기적으로 분리된 복수의 전극 부분A plurality of electrode portions electrically separated from the heat dissipation portion and the heat dissipation portion 을 포함하는 것을 특징으로 하는 리드 프레임.Lead frame comprising a. 제6항에 있어서, 상기 방열 부분은 상기 금속판이 십자 모양으로 식각되어 패턴된 부분인 것을 특징으로 하는 리드 프레임.The lead frame according to claim 6, wherein the heat dissipation part is a patterned part of the metal plate etched in a cross shape. 제6항에 있어서, 상기 전극 부분은 상기 방열 부분을 중심으로 주위에 총 4개를 포함하는 것을 특징으로 하는 리드 프레임.The lead frame according to claim 6, wherein the electrode part includes a total of four around the heat dissipation part. 삭제delete 제4항에 있어서, 상기 전기적 연결용 관통 홀을 포함하는 영역에,The method of claim 4, wherein in the region including the through hole for electrical connection, 제1차 도금, 금속 충진, 및 제2차 도금의 순차 공정을 통하여 상기 각 전극 리드를 상기 금속판의 상기 전극 부분과 전기적으로 연결시킨 것을 특징으로 하는 리드 프레임.And each electrode lead is electrically connected to the electrode portion of the metal plate through a sequential process of first plating, metal filling, and second plating. 제10항에 있어서, The method of claim 10, 상기 칩 실장용 관통 홀 영역의 상기 금속판 위에 상기 제1차 도금 및 상기 제2차 도금을 통하여 금속 코팅층이 형성되고, 상기 금속 코팅층 위에 상기 칩이 실장되는 것을 특징으로 하는 리드 프레임.And a metal coating layer is formed on the metal plate in the through hole region for chip mounting through the first plating and the second plating, and the chip is mounted on the metal coating layer. 제10항에 있어서, 상기 PCB는,The method of claim 10, wherein the PCB, 상기 칩 실장용 관통 홀 주위로 상기 전극 리드들과는 전기적으로 분리된 상기 전극 리드들과 같은 재질의 제1 금속층을 포함하고, A first metal layer of the same material as the electrode leads electrically separated from the electrode leads around the chip mounting through hole, 상기 제1 금속층 위에 상기 제1차 도금 및 상기 제2차 도금을 통하여 금속 코팅층이 형성된 것을 특징으로 하는 리드 프레임.And a metal coating layer formed on the first metal layer through the first plating and the second plating. 제12항에 있어서, 상기 전극 리드들과 상기 제1 금속층 사이가 절연체로 채워진 것을 특징으로 하는 리드 프레임.13. The lead frame according to claim 12, wherein between the electrode leads and the first metal layer is filled with an insulator. 제12항에 있어서, 상기 PCB는,The method of claim 12, wherein the PCB, 상기 전극 리드들 및 상기 제1 금속층과 전기적으로 분리되고 상기 전극 리드들과 같은 재질의 제2 금속층을 포함하고,A second metal layer electrically separated from the electrode leads and the first metal layer and made of the same material as the electrode leads, 상기 제2 금속층은 상기 PCB의 좌우 양측의 각 가장자리를 따라 패턴되며,The second metal layer is patterned along each edge of left and right sides of the PCB, 상기 제1차 도금 및 상기 제2차 도금을 통하여 상기 제2 금속층으로부터 측면을 따라 상기 금속판의 상기 전극 부분과 전기적으로 연결시킨 것을 특징으로 하는 리드 프레임.And the electrode part of the metal plate is electrically connected from the second metal layer along the side surface through the first plating and the second plating. 칩의 실장을 위한 리드 프레임의 제조 방법에 있어서,In the manufacturing method of the lead frame for mounting the chip, (A1)PCB에 복수 전극 리드들을 패터닝하는 단계;(A1) patterning the plurality of electrode leads on the PCB; (A2)상기 패터닝된 PCB에 칩 실장용 관통 홀을 가공하는 단계;(A2) processing a chip mounting through hole in the patterned PCB; (A2-1)상기 복수 전극 리드들 각각의 영역 내에 전기적 연결용 관통 홀을 가공하는 단계;(A2-1) processing through holes for electrical connection in regions of the plurality of electrode leads; (A3)상기 칩 실장용 관통 홀과 상기 전기적 연결용 관통 홀이 형성된 상기 PCB와 금속판을 접합하는 단계; (A3) bonding the PCB and the metal plate on which the chip mounting through hole and the electrical connection through hole are formed; (A4)상기 금속판을 식각하여 상기 칩 실장용 관통 홀보다 넓은 면적의 패턴을 형성하는 단계; 및(A4) etching the metal plate to form a pattern having a larger area than the through hole for chip mounting; And (A4-1)상기 전기적 연결용 관통 홀을 통하여 각 전극 리드를 상기 금속판의 전극 부분과 전기적으로 연결시키는 단계를 포함하고, (A4-1) electrically connecting each electrode lead with the electrode portion of the metal plate through the through hole for electrical connection; 상기 칩 실장용 관통 홀 영역에 드러난 상기 금속판 위에 칩을 실장하기 위하여 상기 칩 실장용 관통 홀의 면적이 상기 칩의 면적보다 큰 것을 특징으로 하는 리드 프레임 제조 방법.And the area of the chip mounting through hole is larger than the area of the chip in order to mount the chip on the metal plate exposed in the chip mounting through hole area. 제15항에 있어서, The method of claim 15, 상기 PCB는 단면 금속층 또는 절연체를 사이에 둔 양면 금속층을 포함하는 것을 특징으로 하는 리드 프레임 제조 방법.The PCB comprises a single-sided metal layer or a double-sided metal layer with an insulator interposed therebetween. 제15항에 있어서, The method of claim 15, 상기 (A4) 단계는,Step (A4) is, (A5)방열 부분과 상기 방열 부분과는 전기적으로 분리된 복수 전극 부분을 형성하는 단계를 포함하고,(A5) forming a plurality of electrode portions electrically separated from the heat dissipation portion and the heat dissipation portion, 상기 (A4-1) 단계는,Step (A4-1), (A6)상기 전기적 연결용 관통 홀을 포함하는 영역에 제1차 도금, 금속 충진, 및 제2차 도금의 순차 공정을 통하여 상기 각 전극 리드를 상기 금속판의 각 전극 부분과 전기적으로 연결시키는 단계를 포함하고,(A6) electrically connecting each electrode lead to each electrode portion of the metal plate through a sequential process of first plating, metal filling, and second plating in an area including the through hole for electrical connection. Including, 상기 칩 실장용 관통 홀 영역의 상기 금속판 위에 상기 제1차 도금 및 상기 제2차 도금을 통하여 금속 코팅층이 형성된 후, 상기 금속 코팅층 위에 상기 칩이 실장되는 것을 특징으로 하는 리드 프레임 제조 방법.And after the metal coating layer is formed on the metal plate of the through hole region for chip mounting through the first plating and the second plating, the chip is mounted on the metal coating layer. 제17항에 있어서, 상기 (A1) 단계는,The method of claim 17, wherein the step (A1), 상기 칩 실장용 관통 홀 주위로 상기 전극 리드들과는 전기적으로 분리된 상기 전극 리드들과 같은 재질의 제1 금속층 및A first metal layer made of the same material as the electrode leads electrically separated from the electrode leads around the chip mounting through hole; 상기 전극 리드들 및 상기 제1 금속층과 전기적으로 분리되고 상기 전극 리드들과 같은 재질의 제2 금속층을 형성하고,Electrically isolated from the electrode leads and the first metal layer to form a second metal layer of the same material as the electrode leads, 상기 (A6) 단계 전에,Before step (A6), (A7)상기 제1차 도금 전에 접합된 상기 PCB와 상기 금속판을 이웃하는 좌우 리드 프레임 사이에서 완전 분리 식각하여 상기 제2 금속층을 상기 PCB의 좌우 양측의 각 가장자리를 따라 패턴하는 단계를 포함하며,(A7) patterning the second metal layer along each edge of left and right sides of the PCB by completely separating and etching the PCB and the metal plate, which are bonded before the first plating, between adjacent left and right lead frames, 상기 완전 분리 식각에 의한 리드 프레임의 측면을 따라 상기 제1차 도금 및 상기 제2차 도금을 통하여 상기 제2 금속층을 상기 금속판의 상기 전극 부분과 전기적으로 연결시키는 것을 특징으로 하는 리드 프레임 제조 방법.And electrically connecting the second metal layer to the electrode portion of the metal plate through the first plating and the second plating along side surfaces of the lead frame by the fully separated etching. 제18항에 있어서, 상기 (A4) 단계 후에,The method of claim 18, wherein after step (A4), (A8)상기 전극 리드들과 상기 제1 금속층 사이를 절연체로 채우는 단계(A8) filling the insulator between the electrode leads and the first metal layer 를 포함하는 것을 특징으로 하는 리드 프레임 제조 방법.Lead frame manufacturing method comprising a.
KR1020080039025A 2008-04-25 2008-04-25 Lead Frame and Electronic Device of Effective Thermal Emission Structure for Very Large Current Optical Source Lamp and Manufacturing Method Thereof KR100985917B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080039025A KR100985917B1 (en) 2008-04-25 2008-04-25 Lead Frame and Electronic Device of Effective Thermal Emission Structure for Very Large Current Optical Source Lamp and Manufacturing Method Thereof
JP2009106752A JP2009267415A (en) 2008-04-25 2009-04-24 Large power light-emitting diode lamp source, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080039025A KR100985917B1 (en) 2008-04-25 2008-04-25 Lead Frame and Electronic Device of Effective Thermal Emission Structure for Very Large Current Optical Source Lamp and Manufacturing Method Thereof

Publications (2)

Publication Number Publication Date
KR20090113115A KR20090113115A (en) 2009-10-29
KR100985917B1 true KR100985917B1 (en) 2010-10-08

Family

ID=41392784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080039025A KR100985917B1 (en) 2008-04-25 2008-04-25 Lead Frame and Electronic Device of Effective Thermal Emission Structure for Very Large Current Optical Source Lamp and Manufacturing Method Thereof

Country Status (2)

Country Link
JP (1) JP2009267415A (en)
KR (1) KR100985917B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107275B (en) * 2011-11-10 2015-07-15 江苏日月照明电器有限公司 Device for light emitting diode (LED) heat conduction and dissipation and insulation and voltage resistance
JP7231809B2 (en) * 2018-06-05 2023-03-02 日亜化学工業株式会社 light emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010982A (en) * 1990-11-15 1992-06-27 더-종첸 Improved LED Display Board with PCB Substrate
KR19990002341A (en) * 1997-06-19 1999-01-15 윤종용 Printed circuit board for mixing heterogeneous chip parts and manufacturing method
JP2004039691A (en) * 2002-06-28 2004-02-05 Matsushita Electric Ind Co Ltd Heat conduction wiring board for led lighting device, led lighting device using the same, and method of manufacturing them
KR100641604B1 (en) * 2005-03-14 2006-11-06 (주)셀시아테크놀러지스한국 Printed circuit board including heat transfer structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010982A (en) * 1990-11-15 1992-06-27 더-종첸 Improved LED Display Board with PCB Substrate
KR19990002341A (en) * 1997-06-19 1999-01-15 윤종용 Printed circuit board for mixing heterogeneous chip parts and manufacturing method
JP2004039691A (en) * 2002-06-28 2004-02-05 Matsushita Electric Ind Co Ltd Heat conduction wiring board for led lighting device, led lighting device using the same, and method of manufacturing them
KR100641604B1 (en) * 2005-03-14 2006-11-06 (주)셀시아테크놀러지스한국 Printed circuit board including heat transfer structure

Also Published As

Publication number Publication date
JP2009267415A (en) 2009-11-12
KR20090113115A (en) 2009-10-29

Similar Documents

Publication Publication Date Title
JP4305896B2 (en) High brightness light emitting device and manufacturing method thereof
KR100764388B1 (en) Anodized Metal Substrate Module
US7192163B2 (en) Light-emitting unit with enhanced thermal dissipation and method for fabricating the same
EP2565951B1 (en) Light emitting unit and illuminating apparatus
KR100752009B1 (en) Backlight unit provided with light emitting diodes thereon
TWI420695B (en) Compound semiconductor device package module structure and fabricating method thereof
KR100990331B1 (en) Heat dissipation structure of high power led using fr4 pcb
CN101997078A (en) Substrate for light emitting device package and light emitting device package comprising the same
WO2006132222A1 (en) Substrate for light-emitting device mounting, light-emitting device module, illuminating device, display and traffic signal device
JP2007096320A (en) Light-emitting device
JP2007059894A (en) Light source mounted with light emitting diode element
KR20090072644A (en) High power led package and manufacturing method thereof
KR20100089115A (en) Method of manufacturing light emitting diode unit and light emitting diode unit manufactured by the method
KR100741821B1 (en) Light emitting diode module
KR100985917B1 (en) Lead Frame and Electronic Device of Effective Thermal Emission Structure for Very Large Current Optical Source Lamp and Manufacturing Method Thereof
JP2009117124A (en) Light source unit
KR20060009976A (en) Combination heat sink light emitting diode
US9887179B2 (en) Light emitting diode device and light emitting device using the same
CN109698263B (en) Packaging substrate, semiconductor device and manufacturing method thereof
US20100302789A1 (en) LED Light Source Module and Method for Producing the Same
JP3186004U (en) Chip unsealed LED lighting
KR101003769B1 (en) Lead Frame and Electronic Device of Effective Thermal Emission Structure for Very Small and Very Large Current Optical Source Lamp and Manufacturing Method Thereof
JP2006261366A (en) Method for packaging led to printed-wiring board, and led packaging printed-wiring board
KR101216936B1 (en) Light emitting diode
JP2007158086A (en) Shape of mounting metal substrate for led element and led element mounting substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130905

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140905

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180919

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 10