KR100983518B1

KR100983518B1 - Display apparatus

Info

Publication number: KR100983518B1
Application number: KR1020040003540A
Authority: KR
Inventors: 신경주; 채종철; 박철우; 김상일; 김진홍
Original assignee: 삼성전자주식회사
Priority date: 2004-01-17
Filing date: 2004-01-17
Publication date: 2010-09-24
Also published as: KR20050075613A

Abstract

표시장치에서, 표시패널은 광 발생부로부터의 제1 광 또는 외부로부터의 제2 광을 제공받고, 제1 구동부로부터의 패널 구동신호에 응답하여 영상을 표시한다. 감지부는 표시패널에 배치되고 제2 광의 광량에 대응하는 감지신호를 출력한다. 제2 구동부는 감지신호와 기 설정된 임계값을 비교하고 비교 결과에 따라 광 발생부를 구동하는 구동신호를 출력한다. 감지부는 제2 광에 응답하여 감지신호를 출력하는 센싱 트랜지스터, 감지신호에 대응하는 전압을 충전하는 스토리지 커패시터, 스토리지 커패시터에 충전된 전압이 리드아웃되는 리드아웃배선 및 리드아웃배선의 상부에서 리드아웃배선을 보호하는 쉴드 배선을 포함한다. 따라서, 표시장치의 소비전력을 절감할 수 있으면서, 신호 왜곡을 방지할 수 있다.In the display device, the display panel receives the first light from the light generator or the second light from the outside and displays an image in response to the panel driving signal from the first driver. The sensing unit is disposed on the display panel and outputs a sensing signal corresponding to the light amount of the second light. The second driver compares the sensing signal with a preset threshold and outputs a driving signal for driving the light generator according to the comparison result. The sensing unit outputs a sensing transistor in response to the second light, a storage capacitor charging a voltage corresponding to the sensing signal, a lead-out wiring through which the voltage charged to the storage capacitor is read out, and a lead-out from the lead-out wiring. It includes shield wiring to protect the wiring. Therefore, power consumption of the display device can be reduced, and signal distortion can be prevented.

Description

Display device {DISPLAY APPARATUS}

도 1은 본 발명의 일 실시예에 따른 액정표시장치를 나타낸 블록도이다.1 is a block diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시된 액정표시패널을 구체적으로 나타낸 회로도이다.FIG. 2 is a circuit diagram illustrating the liquid crystal display panel shown in FIG. 1 in detail.

도 3은 도 2에 도시된 광 감지부의 구성을 구체적으로 나타낸 회로도이다.3 is a circuit diagram illustrating in detail the configuration of the light detector illustrated in FIG. 2.

도 4는 도 2에 도시된 액정표시패널의 단면도이다.4 is a cross-sectional view of the liquid crystal display panel illustrated in FIG. 2.

도 5는 도 2에 도시된 게이트 구동회로의 출력 파형도이다.FIG. 5 is an output waveform diagram of the gate driving circuit shown in FIG. 2.

도 6은 도 3에 도시된 광 감지부의 출력 파형도이다.FIG. 6 is an output waveform diagram of the light detector illustrated in FIG. 3.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 액정표시패널 200 : 제1 구동부100: liquid crystal display panel 200: first driver

220 : 게이트 구동칩 230 : 데이터 구동칩220: gate driving chip 230: data driving chip

300 : 광 발생부 400 : 광 감지부300: light generating unit 400: light detecting unit

500 : 스위칭부 550 : 리셋부500: switching unit 550: reset unit

600 : 제2 구동부 700 : 액정표시장치600: second driver 700: liquid crystal display device

본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 소비전력을 절감할 수 있는 표시장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device capable of reducing power consumption.

일반적으로, 표시장치는 광을 이용하여 영상을 표시하는 표시패널을 포함한다. 광은 태양 또는 조명등에 의하여 표시장치의 외부로부터 제공된 외부광이거나, 자체적으로 생성되는 내부광일 수 있다.In general, the display device includes a display panel that displays an image using light. The light may be external light provided from the outside of the display by the sun or an illumination lamp, or may be internal light generated by itself.

최근 표시장치는 외부광과 내부광을 적절하게 이용할 수 있는 구조로 개발되고 있다. 따라서, 표시장치는 외부광이 충분한 곳에서는 외부광에 의해서 영상을 표시하고, 외부광이 부족한 곳에서는 백라이트 어셈블리로부터 생성된 내부광에 의해서 영상을 표시한다.Recently, a display device has been developed with a structure that can properly use external light and internal light. Accordingly, the display device displays the image by the external light where the external light is sufficient, and displays the image by the internal light generated from the backlight assembly where the external light is insufficient.

표시장치를 구동하는데 소비되는 전력의 약 70%가 백라이트 어셈블리에서 소비된다. 특히, 휴대폰, 노트북 컴퓨터 및 PDA와 같은 고절전형을 요구하는 휴대용 장치에서는 백라이트 어셈블리에서 소비되는 전력을 감소시키는 구조가 절실하다.About 70% of the power consumed to drive the display is consumed in the backlight assembly. In particular, portable devices requiring high power savings such as mobile phones, notebook computers, and PDAs are urgently required to reduce power consumption in the backlight assembly.

표시장치의 소비전력을 감소시키기 위하여 백라이트 어셈블리로 제공되는 전력을 감소시키면, 백라이트 어셈블리로부터 출사되는 내부광의 광량이 감소하여 표시장치의 전체적인 휘도가 저하된다.When the power provided to the backlight assembly is reduced in order to reduce the power consumption of the display device, the amount of internal light emitted from the backlight assembly is reduced, thereby lowering the overall brightness of the display device.

따라서, 본 발명의 목적은 소비전력을 절감하기 위한 표시장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a display device for reducing power consumption.

본 발명의 일 특징에 따른 표시장치는 광 발생부, 제1 구동부, 표시패널, 감지부 및 제2 구동부를 포함한다. A display device according to an aspect of the present invention includes a light generator, a first driver, a display panel, a detector, and a second driver.

상기 광 발생부는 구동신호에 응답하여 제1 광을 발생하고, 상기 제1 구동부는 패널 구동신호를 출력한다. 상기 표시패널은 상기 제1 광 또는 외부로부터의 제2 광을 제공받고, 상기 패널 구동신호에 응답하여 영상을 표시한다.The light generator generates a first light in response to a drive signal, and the first driver outputs a panel drive signal. The display panel receives the first light or the second light from the outside and displays an image in response to the panel driving signal.

상기 감지부는 상기 표시패널에 배치되고 상기 제2 광의 광량에 대응하는 감지신호를 출력하고, 상기 제2 구동부는 상기 감지신호와 기 설정된 임계값을 비교하고 비교 결과에 따라 상기 구동신호를 출력한다.The sensing unit is disposed on the display panel and outputs a sensing signal corresponding to the light amount of the second light, and the second driving unit compares the sensing signal with a preset threshold value and outputs the driving signal according to a comparison result.

상기 감지부는 상기 제2 광에 응답하여 상기 감지신호를 출력하는 센싱 트랜지스터, 상기 감지신호에 대응하는 제1 전압을 충전하는 제1 스토리지 커패시터, 상기 제1 스토리지 커패시터에 연결되고 상기 제1 전압이 리드아웃되는 제1 리드아웃배선 및 상기 제1 리드아웃배선의 상부에 구비되고, 상기 제1 리드아웃배선과 전기적으로 절연되어 상기 제1 리드아웃배선을 통해 리드아웃되는 상기 제1 전압의 왜곡을 방지하는 쉴드 배선을 포함한다.The sensing unit may include a sensing transistor configured to output the sensing signal in response to the second light, a first storage capacitor charging a first voltage corresponding to the sensing signal, and a first voltage connected to the first storage capacitor. The first lead-out wiring and the first lead-out wiring, which are provided on the upper side of the first lead-out wiring, are electrically insulated from the first lead-out wiring to prevent the distortion of the first voltage which is read out through the first lead-out wiring. It includes shield wiring.

이러한 표시장치에 따르면, 제2 광의 광량에 대응하는 제1 전압을 출력하는 제1 리드아웃배선은 쉴드 배선에 의해서 차폐됨으로써, 제1 리드아웃배선을 통과하는 제1 전압의 왜곡을 방지할 수 있다.According to such a display device, the first lead-out wiring outputting the first voltage corresponding to the light amount of the second light is shielded by the shield wiring, thereby preventing distortion of the first voltage passing through the first lead-out wiring. .

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(700)는 영상을 표시하는 액정표시패널(100), 상기 액정표시패널(100)을 구동하는 패널 구동신호를 출력하는 제1 구동부(200), 상기 액정표시패널(100)로 내부광(L1)을 제공하는 광 발생부(300) 및 상기 광 발생부(300)를 구동하는 제2 구동부(600)를 포함한다.Referring to FIG. 1, the liquid crystal display device 700 according to an exemplary embodiment of the present invention may include a liquid crystal display panel 100 for displaying an image and a first panel driving signal for driving the liquid crystal display panel 100. The driver 200 includes a light generator 300 that provides the internal light L1 to the liquid crystal display panel 100, and a second driver 600 that drives the light generator 300.

상기 액정표시패널(100)에는 상기 액정표시패널(100)로 제공되는 외부광(L2)의 광량에 응답하여 포토 커런트(I_PH)를 출력하는 광 감지부(400)가 구비된다. 상기 제2 구동부(600)는 상기 광 감지부(400)로부터 출력된 상기 포토 커런트(I_PH)에 응답하여 상기 광 발생부(300)를 구동시키는 구동전압(VOUT)을 출력한다.The liquid crystal display panel 100 includes a light sensing unit 400 for outputting photo current I _PH in response to the amount of external light L2 provided to the liquid crystal display panel 100. The second driver 600 outputs a driving voltage VOUT for driving the light generator 300 in response to the photocurrent I _PH output from the light detector 400.

상기 광 발생부(300)가 상기 구동전압(VOUT)에 응답하여 상기 내부광(L1)을 출력할 경우, 출력된 상기 내부광(L1)은 상기 액정표시패널(100)로 제공된다. 따라서, 상기 액정표시패널(100)은 상기 내부광(L1)을 이용하여 영상을 표시한다. 한편, 상기 광 발생부(300)가 상기 구동전압(VOUT)에 응답하여 상기 내부광(L1)을 출력하지 않을 경우, 상기 액정표시패널(100)은 상기 외부광(L2)만을 이용하여 영상을 표시한다.When the light generator 300 outputs the internal light L1 in response to the driving voltage VOUT, the output internal light L1 is provided to the liquid crystal display panel 100. Accordingly, the liquid crystal display panel 100 displays an image using the internal light L1. Meanwhile, when the light generator 300 does not output the internal light L1 in response to the driving voltage VOUT, the liquid crystal display panel 100 displays an image using only the external light L2. Display.

즉, 상기 외부광(L2)이 부족한 경우 상기 액정표시패널(100)은 상기 내부광(L1)을 이용하여 영상을 표시하고, 상기 외부광(L2)이 충분한 경우 상기 액정표시패널(100)은 상기 외부광(L2)만을 이용하여 영상을 표시한다.That is, when the external light L2 is insufficient, the liquid crystal display panel 100 displays an image using the internal light L1. When the external light L2 is sufficient, the liquid crystal display panel 100 An image is displayed using only the external light L2.

따라서, 상기 액정표시장치(700)는 상기 외부광(L2)의 광량의 변화에 적절하게 응답하여 상기 광 발생부(300)를 온 또는 오프시킴으로써, 상기 액정표시장치(700)를 구동하는데 소비되는 전력을 절감할 수 있다. 또한, 소비 전력이 감소하더라도 상기 액정표시장치(700)는 고휘도의 화면을 구현할 수 있다. Therefore, the liquid crystal display 700 is consumed to drive the liquid crystal display 700 by turning on or off the light generator 300 in response to a change in the amount of light of the external light L2. You can save power. In addition, even if the power consumption is reduced, the LCD 700 may implement a screen having high brightness.

도 2는 도 1에 도시된 액정표시패널을 구체적으로 나타낸 회로도이고, 도 3은 도 2에 도시된 광 감지부의 구성을 구체적으로 나타낸 회로도이다.FIG. 2 is a circuit diagram of the liquid crystal display panel of FIG. 1 in detail. FIG. 3 is a circuit diagram of the configuration of the light sensing unit of FIG. 2.

도 2를 참조하면, 액정표시패널(100)은 영상을 표시하는 표시영역(DA) 및 상기 표시영역(DA)에 인접하는 제1 및 제3 주변영역(PA1, PA3)을 포함한다. 상기 표시영역(DA)에는 다수의 화소부(110) 및 광 감지부(400)가 구비되고, 상기 제1 및 제3 주변영역(PA1, PA3)에는 게이트 구동회로(210)와 데이터 구동회로(220)가 각각 배치된다.Referring to FIG. 2, the liquid crystal display panel 100 includes a display area DA displaying an image and first and third peripheral areas PA1 and PA3 adjacent to the display area DA. The display area DA includes a plurality of pixel units 110 and photodetectors 400, and a gate driving circuit 210 and a data driving circuit in the first and third peripheral areas PA1 and PA3. 220 are disposed respectively.

상기 다수의 화소부(110) 각각은 신호 전송부, 스위칭부 및 전극부로 구성된다. 상기 신호 전송부는 다수의 게이트 라인(GL1 ~ GLn) 및 상기 게이트 라인들(GL1 ~ GLn)과 직교하는 다수의 데이터 라인(DL1 ~ DLm)으로 이루어진다. 상기 스위칭부는 화소 TFT(TR1)로 이루어지고, 상기 화소 TFT(TR1)의 게이트 전극(GE1) 및 소오스 전극(SE1)은 대응하는 게이트 라인 및 데이터 라인과 전기적으로 각각 연결된다. 상기 전극부는 상기 화소 TFT(TR1)의 드레인 전극(DE1)과 전기적으로 결합하는 화소전극(PE) 및 상기 화소전극(PE)과 액정층(미도시)을 개재한 상태로 마주하는 공통전극(CE)을 포함한다.Each of the plurality of pixel units 110 includes a signal transmission unit, a switching unit, and an electrode unit. The signal transmission unit includes a plurality of gate lines GL1 to GLn and a plurality of data lines DL1 to DLm orthogonal to the gate lines GL1 to GLn. The switching unit includes a pixel TFT TR1, and the gate electrode GE1 and the source electrode SE1 of the pixel TFT TR1 are electrically connected to corresponding gate lines and data lines, respectively. The electrode unit includes a pixel electrode PE electrically coupled to the drain electrode DE1 of the pixel TFT TR1, and a common electrode CE facing the pixel electrode PE and a liquid crystal layer (not shown). ).

상기 광 감지부(400)는 다수의 센서 TFT(TR2), 다수의 제1 스토리지 커패시터(Cs1), 제1 리드아웃배선(RL1) 및 쉴드 배선(SL)을 포함한다.The light detector 400 includes a plurality of sensor TFTs TR2, a plurality of first storage capacitors Cs1, a first readout wiring RL1, and a shield wiring SL.

상기 센서 TFT(TR2) 각각은 제1 구동전압(VON)이 제공되는 제1 구동전압배선(VONL)에 연결된 드레인 전극(DE2), 상기 제1 스토리지 커패시터(Cs1)에 연결된 소오스 전극(SE2) 및 제2 구동전압(VOFF)이 제공되는 제2 구동전압배선(VOFFL)에 연결된 게이트 전극(GE2)으로 이루어진다.Each of the sensor TFTs TR2 includes a drain electrode DE2 connected to the first driving voltage line VONL provided with a first driving voltage VON, a source electrode SE2 connected to the first storage capacitor Cs1, and The gate electrode GE2 is connected to the second driving voltage line VOFFL provided with the second driving voltage VOFF.

상기 제1 스토리지 커패시터(Cs1) 각각은 상기 제2 구동전압배선(VOFFL)에 연결된 제1 전극(LE1) 및 상기 제1 리드아웃배선(RL1)에 연결되고 상기 제1 전극과 절연층을 사이에 두고 마주하는 제2 전극(UE1)으로 이루어진다. 상기 제1 스토리지 커패시터(Cs1)는 대응하는 상기 센서 TFT(TR2)로부터 출력된 상기 포토 커런트(I_PH)에 대응하는 제1 전압(V1)을 충전한다.Each of the first storage capacitors Cs1 is connected to a first electrode LE1 connected to the second driving voltage line VOFFL and the first lead-out line RL1 and between the first electrode and the insulating layer. The second electrode UE1 is disposed to face each other. The first storage capacitor Cs1 charges the first voltage V1 corresponding to the photocurrent I _PH output from the corresponding sensor TFT TR2.

상기 제1 리드아웃배선(RL1)은 상기 제1 스토리지 커패시터(Cs1)들에 공통적으로 연결되고, 상기 제1 스토리지 커패시터들(Cs1)에 충전된 상기 제1 전압(V1)은 상기 제1 리드아웃배선(RL1)을 통해 리드아웃된다. 상기 제1 리드아웃배선(RL1)은 상기 표시영역(DA)에서 상기 제1 주변영역(PA1)으로 연장된다. 이후, 상기 제1 리드아웃배선(RL1)은 상기 제1 주변영역(PA1)에서 상기 게이트 라인(GL1 과 나란한 방향으로 절곡되어 상기 제3 주변영역(PA3)으로 연장된다.The first readout wiring RL1 is commonly connected to the first storage capacitors Cs1, and the first voltage V1 charged in the first storage capacitors Cs1 is the first readout. It is read out through the wiring RL1. The first lead-out wiring RL1 extends from the display area DA to the first peripheral area PA1. Thereafter, the first lead-out wiring RL1 is bent in a direction parallel to the gate line GL1 in the first peripheral area PA1 and extends to the third peripheral area PA3.

상기 쉴드 배선(SL)은 상기 제1 주변영역(PA1)에서 상기 제2 구동전압배선(VOFFL)과 전기적으로 접속되어 상기 쉴드 배선(SL)에는 상기 제2 구동전압(VOFF)이 제공된다. 상기 쉴드 배선(SL)은 상기 제1 리드아웃배선(RL1)의 상부에 구비되어 상기 제1 리드아웃배선(RL1)을 보호한다. 따라서, 상기 쉴드 배선(SL)은 상기 제1 리드아웃배선(RL1)을 통과하는 신호의 흐름을 방해하는 각종 노이즈를 차폐하여 상기 제1 리드아웃배선(RL1)을 통과하는 신호의 왜곡을 방지한다. The shield wiring SL is electrically connected to the second driving voltage wiring VOFFL in the first peripheral area PA1, and the second driving voltage VOFF is provided to the shield wiring SL. The shield wiring SL is provided on the first lead-out wiring RL1 to protect the first lead-out wiring RL1. Therefore, the shield line SL shields various noises that hinder the flow of the signal passing through the first lead-out wiring RL1 to prevent distortion of the signal passing through the first lead-out wiring RL1. .

상기 쉴드 배선(SL)은 상기 제1 리드아웃배선(RL1)과 전기적으로 절연된 상태로 마주한다. 따라서, 상기 쉴드 배선(SL)과 제1 리드아웃배선(RL1)과의 사이에는 더미 커패시터(Cd)가 형성되고, 상기 더미 커패시터(Cd)는 상기 제1 스토리지 커패시터(Cs1)와 병렬 연결된다. 한편, 상기 쉴드 배선(SL)에는 상기 제2 구동전압(VOFF)이 아닌 그라운드 전압이 제공될 수 있다.The shield wiring SL faces the first lead-out wiring RL1 in an electrically insulated state. Therefore, a dummy capacitor Cd is formed between the shield line SL and the first lead-out line RL1, and the dummy capacitor Cd is connected in parallel with the first storage capacitor Cs1. Meanwhile, a ground voltage other than the second driving voltage VOFF may be provided to the shield line SL.

상기 쉴드 배선(SL)에 대해서는 이후 도 4를 참조하여 구체적으로 설명한다.The shield wiring SL will be described in detail later with reference to FIG. 4.

도 4를 참조하면, 액정표시패널(100)은 하부기판(101), 상기 하부기판(101)과 마주하는 상부기판(102) 및 상기 하부기판(101)과 상부기판(102)과의 사이에 개재된 액정층(103)으로 이루어진다.Referring to FIG. 4, the liquid crystal display panel 100 includes a lower substrate 101, an upper substrate 102 facing the lower substrate 101, and a gap between the lower substrate 101 and the upper substrate 102. It is made of an interposed liquid crystal layer 103.

상기 액정표시패널(100)의 표시영역(DA)에 대응하여 상기 하부기판(101)에는 제1 금속막으로 이루어진 화소 TFT(TR1)의 게이트 전극(GE1), 센서 TFT(TR2)의 게이트 전극(GE2) 및 제1 스토리지 커패시터(Cs1)의 제1 전극(LE1)이 형성된다. 상기 제1 금속막 상에는 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 이루어진 게이트 절연막(112)이 형성된다.The lower substrate 101 has a gate electrode GE1 of the pixel TFT TR1 and a gate electrode of the sensor TFT TR2 corresponding to the display area DA of the liquid crystal display panel 100. The first electrode LE1 of the GE2 and the first storage capacitor Cs1 is formed. A gate insulating layer 112 made of a silicon nitride film (SiNx) or a silicon oxide film (SiOx) is formed on the first metal film.

상기 게이트 절연막(112) 상에는 제2 금속막으로 이루어진 상기 화소 TFT(TR1)의 소오스 전극(SE1), 상기 소오스 전극(SE1)과 이격된 드레인 전극(DE1), 상기 센서 TFT(TR2)의 소오스 전극(SE2), 상기 소오스 전극(SE2)과 이격된 드레인 전극(DE2) 및 상기 제1 스토리지 커패시터(Cs1)의 제2 전극(UE1)이 구비된다.On the gate insulating layer 112, a source electrode SE1 of the pixel TFT TR1 formed of a second metal film, a drain electrode DE1 spaced apart from the source electrode SE1, and a source electrode of the sensor TFT TR2. SE2, a drain electrode DE2 spaced apart from the source electrode SE2, and a second electrode UE1 of the first storage capacitor Cs1.

제1 리드아웃배선(RL1)은 상기 센서 TFT(TR2)의 소오스 전극(SE2)과 상기 제1 스토리지 커패시터(Cs1)의 제2 전극(UE1)에 전기적으로 결합된다. 이때, 상기 제1 리드아웃배선(RL1)은 상기 제1 또는 제2 금속막 중 어느 하나로 이루어질 수 있지만, 도 4에서는 상기 제1 리드아웃배선(RL1)이 상기 제2 금속막으로 이루어진 것을 도시하였다.The first readout wiring RL1 is electrically coupled to the source electrode SE2 of the sensor TFT TR2 and the second electrode UE1 of the first storage capacitor Cs1. In this case, the first lead-out wiring RL1 may be formed of any one of the first and second metal films, but FIG. 4 illustrates that the first lead-out wiring RL1 is formed of the second metal film. .

상기 하부기판(101) 상에 상기 화소 TFT(TR1), 센서 TFT(TR2) 및 제1 스토리지 커패시터(Cs1)가 완성되면, 그 위로 유기 절연막(114)이 형성된다. 상기 유기 절연막(114)에는 상기 화소 TFT(TR1)의 드레인 전극(DE1)을 노출시키는 콘택홀(114a)이 형성된다. 상기 유기 절연막(114) 상에는 인듐 틴 옥사이드(Indium Tin Oxide; 이하, ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; 이하, IZO)로 이루어진 화소전극(PE)이 형성된다. 상기 화소전극(PE)은 상기 콘택홀(114a)을 통해 상기 화소 TFT(TR1)의 드레인 전극(DE1)과 전기적으로 연결된다. When the pixel TFT TR1, the sensor TFT TR2, and the first storage capacitor Cs1 are completed on the lower substrate 101, an organic insulating layer 114 is formed thereon. In the organic insulating layer 114, a contact hole 114a exposing the drain electrode DE1 of the pixel TFT TR1 is formed. The pixel electrode PE made of indium tin oxide (ITO) or indium zinc oxide (IZO) is formed on the organic insulating layer 114. The pixel electrode PE is electrically connected to the drain electrode DE1 of the pixel TFT TR1 through the contact hole 114a.

또한, 상기 유기 절연막(114) 상에는 상기 ITO 또는 IZO로 이루어진 쉴드 배선(SL)이 형성된다. 상기 쉴드 배선(SL)은 상기 유기 절연막(114)을 사이에 두고 상기 제1 리드아웃배선(RL1)과 마주한다. 따라서, 상기 쉴드 배선(SL)과 상기 제1 리드아웃배선(RL1)과의 사이에는 더미 커패시터(Cd)가 형성된다.In addition, a shield line SL made of ITO or IZO is formed on the organic insulating layer 114. The shield wiring SL faces the first lead-out wiring RL1 with the organic insulating layer 114 interposed therebetween. Accordingly, a dummy capacitor Cd is formed between the shield line SL and the first lead-out line RL1.

한편, 상기 상부기판(102)에는 상기 ITO 또는 IZO로 이루어진 공통전극(CE)이 형성된다. 상기 공통전극(CE)은 상기 액정층(103)을 사이에 두고 마주하는 상기 화소전극(PE)과 함께 액정 커패시터(Clc)를 형성한다.Meanwhile, a common electrode CE made of ITO or IZO is formed on the upper substrate 102. The common electrode CE forms a liquid crystal capacitor Clc with the pixel electrode PE facing the liquid crystal layer 103 therebetween.

상기 공통전극(CE)과 상기 제1 리드아웃배선(RL1)과의 사이에는 기생 커패시턴스(Cp)가 형성되고, 상기 기생 커패시턴스(Cp)는 상기 제1 리드아웃배선(RL1)을 통과하는 상기 제1 전압(V1)을 왜곡시키는 요인으로 작용한다. 따라서, 상기 기생 커패시턴스(Cp)가 감소되어야 상기 제1 전압(V1)의 왜곡이 방지된다.A parasitic capacitance Cp is formed between the common electrode CE and the first readout wiring RL1, and the parasitic capacitance Cp passes through the first leadout wiring RL1. It acts as a factor of distorting one voltage V1. Therefore, the parasitic capacitance Cp must be reduced to prevent distortion of the first voltage V1.

수학식 1에서 Vn1은 상기 쉴드 배선(SL)을 형성하기 이전에 상기 제1 전압(V1)을 왜곡시키는 제1 노이즈 전압(Vn1)이다. 수학식 1에 따르면, 상기 제1 노이즈 전압(Vn1)은 상기 기생 커패시턴스(Cp) 및 상기 제1 리드아웃배선(RL1)에 결합된 커패시턴스에 의해서 결정된다. 상기 쉴드 배선(SL)이 형성되기 이전에, 상기 제1 리드아웃배선(RL1)에는 상기 제1 스토리지 커패시터(Cs1)만이 연결된다.In Equation 1, Vn1 is a first noise voltage Vn1 that distorts the first voltage V1 before forming the shield line SL. According to Equation 1, the first noise voltage Vn1 is determined by the parasitic capacitance Cp and the capacitance coupled to the first readout wiring RL1. Before the shield line SL is formed, only the first storage capacitor Cs1 is connected to the first lead-out line RL1.

한편, 상기 쉴드 배선(SL)이 형성되면, 제2 노이즈 전압(Vn2)은 수학식 2를 만족한다.Meanwhile, when the shield wiring SL is formed, the second noise voltage Vn2 satisfies Equation 2.

상기 쉴드 배선(SL)에 의해서 상기 제1 리드아웃배선(RL1)에는 상기 제1 스토리지 커패시터(Cs1) 뿐만 아니라 더미 커패시터(Cd)가 연결된다. 따라서, 상기 제2 노이즈 전압(Vn2)은 상기 제1 노이즈 전압(Vn1)보다 작아진다. 상기 더미 커패시턴스(Cd)를 증가시킬수록 그에 비례하여 상기 제2 노이즈 전압(Vn2)이 감소됨으로써, 상기 제1 전압(V1)의 왜곡을 방지할 수 있다.The first lead-out wiring RL1 is connected to the first storage capacitor Cs1 as well as the dummy capacitor Cd by the shield line SL. Therefore, the second noise voltage Vn2 is smaller than the first noise voltage Vn1. As the dummy capacitance Cd increases, the second noise voltage Vn2 decreases in proportion to the distortion, thereby preventing distortion of the first voltage V1.

다시 도 2 및 도 3을 참조하면, 액정표시패널(100)의 제3 주변영역(PA3)에는 리드아웃부(500)가 더 구비된다. 상기 리드아웃부(500)는 리드아웃 TFT(TR3), 제2 스토리지 커패시터(Cs2) 및 제2 리드아웃배선(RL2)을 포함한다.2 and 3, the lead-out unit 500 is further provided in the third peripheral area PA3 of the liquid crystal display panel 100. The readout part 500 includes a readout TFT TR3, a second storage capacitor Cs2, and a second readout wiring RL2.

상기 리드아웃 TFT(TR3)는 리드아웃신호를 수신하는 게이트 전극(GE3), 제1 리드아웃배선(RL1)에 연결된 드레인 전극(DE3) 및 상기 제2 스토리지 커패시터(Cs2)에 연결된 소오스 전극(SE3)으로 이루어진다. 상기 리드아웃신호에 응답하여 상기 리드아웃 TFT(TR3)가 턴온되면, 상기 제1 리드아웃배선(RL1)으로부터 제공된 제1 전압(V1)은 상기 리드아웃 TFT(TR3)를 통과하여 제2 전압(V2)으로 변환된다.The readout TFT TR3 includes a gate electrode GE3 that receives a readout signal, a drain electrode DE3 connected to the first readout wiring RL1, and a source electrode SE3 connected to the second storage capacitor Cs2. ) When the readout TFT TR3 is turned on in response to the readout signal, the first voltage V1 provided from the first readout wiring RL1 passes through the readout TFT TR3 to generate a second voltage ( V2).

상기 제2 스토리지 커패시터(Cs2)의 제1 전극(LE2)은 상기 제2 구동전압배선(VOFFL)에 연결되고, 제2 전극(UE2)은 상기 제1 전극(LE2)과 절연층을 사이에 두고 마주하며 상기 제2 리드아웃배선(RL2)에 연결된다. 상기 제2 스토리지 커패시터(Cs2)에는 상기 리드아웃 TFT(TR3)를 통과한 상기 제2 전압(V2)이 충전된다.The first electrode LE2 of the second storage capacitor Cs2 is connected to the second driving voltage line VOFFL, and the second electrode UE2 is interposed between the first electrode LE2 and the insulating layer. Are connected to the second lead-out wiring RL2. The second storage capacitor Cs2 is charged with the second voltage V2 passing through the readout TFT TR3.

한편, 상기 제1 주변영역(PA1)에는 소정의 시간 간격으로 상기 광 감지부(400)를 초기화시키는 리셋부(550)가 더 구비된다. 상기 리셋부(550)는 리셋신호를 수신하는 게이트 전극(GE4), 상기 제1 리드아웃배선(RL1)에 연결된 드레인 전극(DE4) 및 상기 제2 구동전압배선(VOFFL)에 연결된 소오스 전극(SE4)으로 이루어진 리셋 TFT(TR4)를 포함한다.The first peripheral area PA1 further includes a reset unit 550 for initializing the light detector 400 at predetermined time intervals. The reset unit 550 may include a gate electrode GE4 that receives a reset signal, a drain electrode DE4 connected to the first readout line RL1, and a source electrode SE4 connected to the second driving voltage line VOFFL. ), And a reset TFT TR4.

상기 리셋 TFT(TR4)는 상기 리셋신호에 응답하여 상기 제1 스토리지 커패시터(Cs1)에 충전된 전하를 상기 제2 구동전압배선(VOFFL)을 통해 상기 제2 구동전압(VOFF)으로 방전시킨다. 따라서, 상기 리셋 TFT(TR4)는 상기 제1 스토리지 커패시터(Cs1)를 주기적으로 초기화할 수 있다.The reset TFT TR4 discharges the charge charged in the first storage capacitor Cs1 to the second driving voltage VOFF through the second driving voltage line VOFFL in response to the reset signal. Therefore, the reset TFT TR4 may periodically initialize the first storage capacitor Cs1.

제2 구동부(600)는 상기 리드아웃부(500)와 전기적으로 연결된 하나의 오피-엠프(이하, OP-AMP)로 이루어진다. 상기 OP-AMP는 기 설정된 임계전압(VREF)과 상기 제2 리드아웃배선(RL2)으로부터 출력된 전압을 비교한다. 상기 OP-AMP는 제1 제어전압(V+)과 제2 제어전압(V-)을 입력받고, 비교 결과에 따라서 상기 제1 및 제2 제어전압(V+, V-) 중 어느 하나를 출력전압(VOUT)으로써 출력한다.The second driver 600 includes one op-amp (OP-AMP) electrically connected to the lead-out part 500. The OP-AMP compares a preset threshold voltage VREF with a voltage output from the second readout wiring RL2. The OP-AMP receives a first control voltage V + and a second control voltage V−, and outputs one of the first and second control voltages V + and V− according to a comparison result. VOUT).

한편 도 2에 도시된 바와 같이, 상기 게이트 구동회로(210)는 서로 종속적으로 연결된 다수의 스테이지(SRC1 ~ SRCn+1)를 포함하는 하나의 쉬프트 레지스터로 구성된다. 다수의 게이트 라인(GL1 ~ GLn)은 상기 다수의 스테이지(SRC1 ~ SRCn)에 각각 연결되어, 대응하는 스테이지로부터 출력된 게이트 신호를 입력받는다. 한편, 상기 다수의 스테이지(SRC1 ~ SRCn+1) 중 마지막 스테이지(SRCn+1)는 n 번째 스테이지(SRCn)를 구동하기 위하여 구비된 제1 더미 스테이지다.As shown in FIG. 2, the gate driving circuit 210 includes one shift register including a plurality of stages SRC1 to SRCn + 1 connected to each other. The plurality of gate lines GL1 to GLn are connected to the plurality of stages SRC1 to SRCn, respectively, and receive gate signals output from corresponding stages. Meanwhile, the last stage SRCn + 1 of the plurality of stages SRC1 to SRCn + 1 is a first dummy stage provided to drive the n-th stage SRCn.

상기 게이트 구동회로(210)에 인접하여 상기 제1 주변영역(PA1)에는 제1 구동전압(VON)이 인가되는 제1 구동전압배선(VONL) 및 상기 제1 구동전압(VON)과 반전된 위상을 가지는 제2 구동전압(VOFF)이 인가되는 제2 구동전압배선(VOFFL)이 구비된다. 또한, 상기 제1 구동전압배선(VONL)에 인접하고, 첫 번째 스테이지(SRC1)에 개시신호(ST)를 제공하는 개시신호배선(STL)이 더 구비된다.A phase inverted from the first driving voltage line VONL and the first driving voltage VON to which the first driving voltage VON is applied to the first peripheral area PA1 adjacent to the gate driving circuit 210. The second driving voltage line VOFFL to which the second driving voltage VOFF is applied is provided. In addition, a start signal line STL adjacent to the first driving voltage line VONL and providing a start signal ST to the first stage SRC1 is further provided.

상기 마지막 스테이지(SRCn+1)는 상기 리드아웃부(500)와 전기적으로 결합되어, 상기 리드아웃부(500)가 리드아웃하는 시점을 결정한다. 즉, 상기 마지막 스테 이지(SRCn+1)로부터 출력된 출력신호가 상기 리드아웃 TFT(TR3)를 턴온시키는 리드아웃신호가 된다.The last stage SRCn + 1 is electrically coupled to the lead-out unit 500 to determine a time point at which the lead-out unit 500 reads out. That is, the output signal output from the last stage SRCn + 1 becomes the readout signal for turning on the readout TFT TR3.

그러나, 상기 리드아웃 TFT(TR3)의 게이트 전극(GE3)은 상기 게이트 구동회로(210)의 스테이지들(SRC1 ~ SRCn+1) 중 어느 하나와 연결될 수 있다. 하지만, 라인 저항을 고려할 때 상기 리드아웃 TFT(TR3)의 게이트 전극(GE3)은 마지막 스테이지(SRCn+1) 또는 n 번째 스테이지(SRCn)에 연결되는 것이 바람직하다.However, the gate electrode GE3 of the readout TFT TR3 may be connected to any one of the stages SRC1 to SRCn + 1 of the gate driving circuit 210. However, considering the line resistance, the gate electrode GE3 of the readout TFT TR3 is preferably connected to the last stage SRCn + 1 or the nth stage SRCn.

상기 개시신호배선(STL)은 상기 리셋부(550)와 전기적으로 연결된다. 상기 리셋부(550)의 상기 리셋 TFT(TR4)는 상기 개시신호배선(STL)을 통해 제공되는 상기 개시신호(ST)에 응답하여 상기 광 감지부(400)의 제1 스토리지 커패시터(Cs1)에 충전된 전하를 방전한다. 여기서, 상기 개시신호(ST)가 상기 리셋부(550)의 구동을 제어하는 리셋신호가 된다.The start signal wiring STL is electrically connected to the reset unit 550. The reset TFT TR4 of the reset unit 550 is connected to the first storage capacitor Cs1 of the light sensing unit 400 in response to the start signal ST provided through the start signal line STL. Discharge the charged charge. Here, the start signal ST is a reset signal for controlling the driving of the reset unit 550.

도면에 도시하지는 않았지만, 상기 게이트 구동회로(210)는 상기 리셋부(550)에 상기 리셋신호를 제공하기 위한 제2 더미 스테이지를 더 포함할 수 있다. 상기 제2 더미 스테이지는 상기 첫 번째 스테이지(SRC1)의 선단에 구비되고, 상기 첫 번째 스테이지(SRC1)가 동작하기 이전에 상기 리셋부(550)를 구동시킴으로써, 상기 광 감지부(400)를 초기화할 수 있다.Although not shown in the drawing, the gate driving circuit 210 may further include a second dummy stage for providing the reset signal to the reset unit 550. The second dummy stage is provided at the front end of the first stage SRC1 and initializes the light detector 400 by driving the reset unit 550 before the first stage SRC1 operates. can do.

도 5는 도 2에 도시된 게이트 구동회로의 출력 파형도이고, 도 6은 도 3에 도시된 광 감지부의 출력 파형도이다.5 is an output waveform diagram of the gate driving circuit illustrated in FIG. 2, and FIG. 6 is an output waveform diagram of the light sensing unit illustrated in FIG. 3.

도 5를 참조하면, 제1 프레임(FRAME1)에서 첫 번째 스테이지(SRC1)에 개시신호(ST)가 제공되면, 상기 첫 번째 스테이지(SRC1)는 게이트 신호를 첫 번째 게이트 라인(GL1)으로 제공한다.Referring to FIG. 5, when the start signal ST is provided to the first stage SRC1 in the first frame FRAME1, the first stage SRC1 provides a gate signal to the first gate line GL1. .

이후, 두 번째 스테이지(SRC2)는 상기 첫 번째 스테이지(SRC1)로부터 출력된 상기 게이트 신호에 응답하여 두 번째 게이트 라인(GL2)에 게이트 신호를 출력한다. 이와 같은 과정이 반복되어 상기 제1 프레임(FRAME1)동안 첫 번째 게이트 라인(GL1)부터 마지막 게이트 라인(GLn)까지 상기 게이트 신호가 순차적으로 출력된다.Thereafter, the second stage SRC2 outputs a gate signal to the second gate line GL2 in response to the gate signal output from the first stage SRC1. This process is repeated to sequentially output the gate signal from the first gate line GL1 to the last gate line GLn during the first frame FRAME1.

다시, 상기 첫 번째 스테이지(SRC1)에 상기 개시신호(ST)가 인가되는 것에 의해서 제2 프레임(FRAME2)이 시작된다. 상기 제2 프레임(FRAME2)에서도 상기 제1 프레임(FRAME1)과 동일한 과정이 반복된다.Again, the second frame FRAME2 is started by applying the start signal ST to the first stage SRC1. The same process as the first frame FRAME1 is repeated in the second frame FRAME2.

여기서, 상기 제1 및 제2 프레임(FRAME1, FRAME2)과의 사이에는 블랭크 구간(BL)이 존재한다. 상기 블랭크 구간(BL)은 상기 제1 프레임(FRAME1)에서 상기 다수의 게이트 라인(GL1 ~ GLm)으로 출력된 게이트 신호를 방전시켜, 상기 다수의 게이트 라인(GL1 ~ GLm)을 초기화하는 구간이다.Here, a blank section BL exists between the first and second frames FRAME1 and FRAME2. The blank period BL is a section for initializing the plurality of gate lines GL1 to GLm by discharging the gate signals output to the plurality of gate lines GL1 to GLm in the first frame FRAME1.

도 6에 도시된 바와 같이, 상기 다수의 센서 TFT(TR2)는 외부로부터 제공되는 외부광(L2)에 응답하여 상기 소오스 전극(SE2)으로 포토 커런트(I_PH)를 출력한다. 상기 제1 스토리지 커패시터(Cs1)는 상기 센서 TFT(TR2)로부터 출력된 상기 포토 커런트(I_PH)에 대응하는 제1 전압(V1)을 충전한다.As illustrated in FIG. 6, the plurality of sensor TFTs TR2 output photocurrent I _PH to the source electrode SE2 in response to external light L2 provided from the outside. The first storage capacitor Cs1 charges the first voltage V1 corresponding to the photocurrent I _PH output from the sensor TFT TR2.

상기 외부광(L2)의 광량이 상대적으로 적으면, 상기 센서 TFT(TR2)로부터 출력되는 상기 포토 커런트(I_PH)도 미약하다. 또한, 상기 포토 커런트(I_PH)에 대응하여 상기 제1 스토리지 커패시터(Cs1)에 충전되는 상기 제1 전압(V1)도 미약하여, 제1 프레임(FRAME1)에서와 같이 상기 제1 전압(V1)은 제2 구동전압(VOFF)으로부터 미약하게 상승한다.When the light amount of the external light L2 is relatively small, the photocurrent I _PH output from the sensor TFT TR2 is also weak. In addition, the first voltage V1 charged in the first storage capacitor Cs1 corresponding to the photocurrent I _PH is also weak, so that the first voltage V1 is the same as in the first frame FRAME1. Slightly rises from the second driving voltage VOFF.

이후, 상기 마지막 스테이지(SRCn+1)로부터 출력된 출력신호에 응답하여 상기 스위칭 TFT(TR3)가 턴온된다. 따라서, 상기 제1 리드배선(RL1)으로 제공된 상기 제1 전압(V1)은 상기 스위칭 TFT(TR3)를 통과하여 상기 제2 스토리지 커패시터(Cs2)에 충전된다.Thereafter, the switching TFT TR3 is turned on in response to the output signal output from the last stage SRCn + 1. Therefore, the first voltage V1 provided to the first lead wiring RL1 is charged through the switching TFT TR3 to the second storage capacitor Cs2.

상기 OP-AMP는 상기 제2 스토리지 커패시터(Cs2)에 충전된 제2 전압(V2)을 기 설정된 임계전압(VREF)과 비교한다. 상기 제2 전압(V2)은 상기 임계전압(VREF)보다 작으므로, 상기 OP-AMP로부터 출력되는 출력전압(VOUT)은 상기 제2 제어전압(V-)과 동일한 전압레벨을 가진다.The OP-AMP compares the second voltage V2 charged in the second storage capacitor Cs2 with a preset threshold voltage VREF. Since the second voltage V2 is smaller than the threshold voltage VREF, the output voltage VOUT output from the OP-AMP has the same voltage level as the second control voltage V−.

이후, 제2 프레임(FRAME2)을 시작하는 상기 개시신호(ST)에 응답하여 상기 리셋 TFT(TR4)가 턴온되어, 상기 제1 스토리지 커패시터(Cs1)에 충전된 상기 제1 전압(V1)을 상기 제2 구동전압(VOFF)으로 방전시킨다. 즉, 상기 리셋 TFT(TR4)는 각 프레임이 시작할 때 상기 광 감지부(400)를 초기화시킨다.Thereafter, the reset TFT TR4 is turned on in response to the start signal ST which starts the second frame FRAME2, and the first voltage V1 charged in the first storage capacitor Cs1 is turned on. The discharge is performed at the second driving voltage VOFF. That is, the reset TFT TR4 initializes the light detector 400 at the start of each frame.

한편, 상기 외부광(L2)의 광량이 상대적으로 많으면, 상기 센서 TFT(TR2)로부터 출력되는 상기 포토 커런트(I_PH)의 양도 증가한다. 또한, 상기 포토 커런트(I_PH)에 대응하여 상기 제1 스토리지 커패시터(Cs1)에 충전되는 상기 제1 전압(V1)도 크게 상승하여, 제2 프레임(FRAME2)에서와 같이 상기 제1 전압(V1)은 상 기 제2 구동전압(VOFF)에서 제1 구동전압(VON)에 근접하도록 상승한다.On the other hand, when the amount of light of the external light L2 is relatively large, the amount of the photocurrent I _PH output from the sensor TFT TR2 also increases. In addition, the first voltage V1 charged in the first storage capacitor Cs1 in response to the photocurrent I _PH also increases significantly, so that the first voltage V1 as in the second frame FRAME2. ) Increases from the second driving voltage VOFF to approach the first driving voltage VON.

이후, 상기 마지막 스테이지(SRCn+1)로부터 출력된 출력신호에 응답하여 상기 리드아웃 TFT(TR3)가 턴온된다. 따라서, 상기 제1 리드아웃배선(RL1)으로 제공된 상기 제1 전압(V1)은 상기 리드아웃 TFT(TR3)를 통과한 후 제2 전압(V2)으로 변환되고, 상기 제2 전압(V2)이 상기 제2 스토리지 커패시터(Cs2)에 충전된다.Thereafter, the readout TFT TR3 is turned on in response to the output signal output from the last stage SRCn + 1. Therefore, the first voltage V1 provided to the first readout wiring RL1 is converted into a second voltage V2 after passing through the readout TFT TR3, and the second voltage V2 is The second storage capacitor Cs2 is charged.

상기 OP-AMP는 상기 제2 스토리지 커패시터(Cs2)에 충전된 상기 제2 전압(V2)을 기 설정된 임계전압(VREF)과 비교한다. 상기 제2 전압(V2)은 상기 임계전압(VREF)보다 작으므로, 상기 OP-AMP로부터 출력되는 구동전압(VOUT)은 상기 제1 제어전압(V+)과 동일한 전압레벨을 가진다.The OP-AMP compares the second voltage V2 charged in the second storage capacitor Cs2 with a preset threshold voltage VREF. Since the second voltage V2 is smaller than the threshold voltage VREF, the driving voltage VOUT output from the OP-AMP has the same voltage level as the first control voltage V +.

본 발명의 일 실시예로써 상기 제2 구동부(200)는 하나의 OP-AMP로 이루어져 상기 광 발생부(300)의 온/오프 동작만을 제어한다. 그러나, 상기 제2 구동부(200)는 상기 외부광(L2)의 광량에 따라서, 상기 광 발생부(300)로부터 출력되는 상기 내부광(L1)의 세기를 조절할 수 있도록 구성될 수 있다.As an embodiment of the present invention, the second driver 200 is configured as one OP-AMP to control only the on / off operation of the light generator 300. However, the second driver 200 may be configured to adjust the intensity of the internal light L1 output from the light generator 300 according to the amount of light of the external light L2.

다시 도 1을 참조하면, 상기 OP-AMP로부터 출력된 구동전압(VOUT)은 상기 외부광(L2)의 광량에 따라서 제1 제어전압레벨 또는 제2 제어전압레벨을 가진다. 상기 구동전압(VOUT)이 상기 제1 제어전압레벨을 가질 경우, 상기 광 발생부(300)는 상기 구동전압(VOUT)에 응답하여 상기 내부광(L1)을 출력하지 못한다. 또한, 상기 구동전압(VOUT)이 상기 제2 제어전압레벨을 가질 경우, 상기 광 발생부(30))는 상기 구동전압(VOUT)에 응답하여 상기 내부광(L1)을 출력한다.Referring back to FIG. 1, the driving voltage VOUT output from the OP-AMP has a first control voltage level or a second control voltage level according to the amount of light of the external light L2. When the driving voltage VOUT has the first control voltage level, the light generator 300 may not output the internal light L1 in response to the driving voltage VOUT. In addition, when the driving voltage VOUT has the second control voltage level, the light generator 30 outputs the internal light L1 in response to the driving voltage VOUT.

이로써, 상기 액정표시장치(700)는 외부광(L2)에 적절하게 대응하여 상기 광 발생부(300)를 온/오프시킬 수 있음으로써, 상기 액정표시장치(700)를 구동하는데 소비되는 전력을 절감시킬 수 있다.As a result, the liquid crystal display 700 may turn on / off the light generator 300 in response to external light L2, thereby reducing power consumed to drive the liquid crystal display 700. Can be saved.

이와 같은 표시장치에 따르면, 제2 광의 광량에 대응하는 제1 전압을 출력하는 제1 리드아웃배선은 쉴드 배선에 의해서 차폐됨으로써, 제1 리드아웃배선을 통과하는 제1 전압의 왜곡을 방지한다.According to such a display device, the first lead-out wiring for outputting the first voltage corresponding to the light amount of the second light is shielded by the shield wiring, thereby preventing distortion of the first voltage passing through the first lead-out wiring.

따라서, 표시장치의 전체적인 소비 전력을 절감시킬 수 있을 뿐만 아니라, 제1 전압의 왜곡을 방지함으로써 광 감지부로부터 출력되는 제1 전압을 통해 광 발생부를 정확하게 제어할 수 있다.Therefore, not only the overall power consumption of the display device can be reduced, but also the light generation unit can be accurately controlled through the first voltage output from the light sensing unit by preventing distortion of the first voltage.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.

Claims

A light generator for generating first light in response to the driving signal;

A first driver for outputting a panel driving signal;

A signal line receiving the first light or the second light from the outside and receiving the panel driving signal, a switching unit coupled to the signal line to switch the panel driving signal, and the panel driving signal passing through the switching unit A display panel including an input electrode unit;

A detector disposed on the display panel and outputting a detection signal corresponding to an amount of light of the second light; And

A second driver configured to compare the detection signal with a preset threshold and output the driving signal according to a comparison result;

The detection unit,

A sensing transistor configured to output the sensing signal in response to the second light;

A first storage capacitor charging a first voltage corresponding to the sensing signal;

A first lead-out wire connected to the first storage capacitor and having the first voltage read out; And

A shield wiring provided on an upper portion of the first lead-out wiring to be electrically insulated from the first lead-out wiring and preventing distortion of the first voltage read out through the first lead-out wiring;

The electrode unit includes a pixel electrode and a common electrode facing each other with the pixel electrode and the liquid crystal layer interposed therebetween, and the shield wiring is disposed on the same layer as the pixel electrode, so that the first lead-out wiring is connected to the common electrode. Display device which is interposed between.

The display device of claim 1, wherein the first electrode of the first storage capacitor is connected to a first driving voltage line provided with a first driving voltage, and the second electrode of the first storage capacitor is connected to the first lead-out line. Display device characterized in that.

The display device of claim 2, wherein the shield line is electrically connected to the first driving voltage line to receive the first driving voltage from the first driving voltage line.

The method of claim 2, wherein the sensing transistor,

A gate electrode connected to the first driving voltage line;

A drain electrode connected to a second driving voltage line provided with a second driving voltage inverted from the first driving voltage; And

And a source electrode connected to the second electrode of the first storage capacitor.

delete

The display device of claim 1, further comprising a readout unit configured to read out the first voltage charged in the first storage capacitor through the first readout wiring.

The method of claim 7, wherein the lead out portion,

A readout transistor configured to output a second voltage corresponding to the first voltage from the first readout wiring in response to a readout signal;

A second storage capacitor charging the second voltage output from the readout transistor; And

And a second lead-out line through which the second voltage charged in the second storage capacitor is read out.

The display apparatus of claim 1, further comprising a reset unit configured to initialize the sensing unit in a specific time unit.

10. The apparatus of claim 9, wherein the reset unit is configured from an external source.

And a reset transistor comprising a gate electrode receiving a start signal, a drain electrode receiving a first voltage, and a source electrode receiving the second driving voltage.