KR100975973B1 - 온도에 따라 변화하는 전압을 얻을 수 있는 전압 분배기 제조 방법 - Google Patents
온도에 따라 변화하는 전압을 얻을 수 있는 전압 분배기 제조 방법 Download PDFInfo
- Publication number
- KR100975973B1 KR100975973B1 KR1020030048850A KR20030048850A KR100975973B1 KR 100975973 B1 KR100975973 B1 KR 100975973B1 KR 1020030048850 A KR1020030048850 A KR 1020030048850A KR 20030048850 A KR20030048850 A KR 20030048850A KR 100975973 B1 KR100975973 B1 KR 100975973B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistance
- voltage
- temperature
- polycrystalline silicon
- voltage divider
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 직렬 저항 중간의 전압이 분배되는 위치를 기준으로 양쪽의 저항을 각각 온도에 따라 다른 특성을 갖는 2가지 종류의 저항을 사용하여 온도에 따라 변화하는 전압을 얻을 수 있는 전압 분배기 제조 방법을 제공한다. 저항으로 사용하는 다결정 실리콘층을 형성하는 단계와, 온도 특성이 다른 저항 막대를 형성하기 위하여 저항막 패턴의 일부만 오픈(open)하는 감광막 패턴을 사용하여 다결정 실리콘층에 이온 주입을 실시하는 단계와, 오픈되지 않은 부분을 오픈하는 감광막 패턴을 사용하여 주입된 이온과 반대 유형의 이온을 주입하는 단계와, 형성된 저항 막대를 연결하기 위한 금속 컨택을 형성하는 단계와, 금속 도전층으로 저항 막대를 직렬로 연결하는 단계를 포함한다.
전압 분배기, 저항 막대, 온도 특성
Description
도 1은 종래 기술에 따른 전압 분배기를 설명하기 위한 평면도들을 도시한다.
도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 전압 분배기를 설명하기 위한 평면도들을 도시한다.
- 도면의 주요부분에 대한 부호의 설명 -
102, 108 : 금속 컨택 104 : 금속 도전층 라인
106 : 분배점 110, 112 : 다결정 실리콘 저항 막대
본 발명은 전압 분배기에 관한 것으로서, 보다 상세하게는, 칩(chip) 동작시 동작 전압보다 적은 전압이 필요할 때, 보통 전압 분배기를 사용하여 얻는데, 이렇게 얻어진 전압은 온도에 따라 값이 일정하게 되고, 온도의 증감에 따라 전압의 최적값이 달라질 때 온도가 변화하더라도 온도에 따라 같이 변화하여 최적 상태의 분배 전업을 얻을 수 있는 전압 분배기를 제조하는 방법에 관한 것이다.
도 1은 종래 기술에 따른 전압 분배기를 설명하기 위한 평면도들을 도시한다.
도 1에 도시한 바와 같이, 종래 기술에 따른 전압 분배기는 서로 직렬로 배열된 12개의 기본 다결정 폴리 실리콘 저항 막대(10), 저항 막대를 서로 연결시키기 위한 0 V 쪽의 금속 컨택(12), 저항 막대를 서로 직렬 연결시키기 위한 금속 도전층 라인(14), 0 V와 동작 전압사이의 적정 전압을 얻기 위한 동작 전압(Vcc)이 연결된 쪽의 금속 컨택(18) 및 분배점(16)을 포함한다.
종래 기술에 따른 전압 분배기에서는, 맨 왼쪽 단자에 0 V, 맨 오른쪽 단다에 동작전압(Vcc)을 인가하고 중간 정도되는 지점에 분배점을 형성하여 0 V와 Vcc 간의 중간 전위를 얻게 된다. 여기서, 얻고자 하는 중간 전위는 분배점을 기준으로 왼쪽과 오른쪽에 위치하는 저항 막대의 비율로 결정된다.
전술한 종래 기술의 전압 분배기는 온도에 따라 분배된 전압이 항상 일정하여 제품이 온도가 변할 때, 분배 전압의 최적 값이 달라지게 될 때 대처할 방법이 없는 실정이다.
전압 분배기는 다수의 저항을 직렬로 연결하고 그 양끝 단에 각각 0 V와 동작전압(Vcc)을 인가하고 직렬 연결된 저항의 중간 정도에서 전압을 끌어와 동작 전압보다는 낮고 0 V 보다는 높은 분배 전압을 사용하여 왔다.
이러한 경우, 중간 분배 전압은 저항의 비율로 정해지게 되므로 온도의 높낮 이가 변화하더라도 이에 무관하게 항상 일정한 값이 나오게 된다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 직렬 저항 중간의 전압이 분배되는 위치를 기준으로 양쪽의 저항을 각각 온도에 따라 다른 특성을 갖는 2가지 종류의 저항을 사용하여 온도에 따라 변화하는 전압을 얻을 수 있는 전압 분배기 제조방법을 제공하는 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은 기판 상에, 저항으로 사용하는 다결정 실리콘층을 형성하는 단계와, 온도 특성이 다른 저항 막대를 형성하기 위하여 저항막 패턴의 일부만 오픈(open)하는 감광막 패턴을 사용하여 다결정 실리콘층에 이온주입을 실시하는 단계와, 오픈되지 않은 부분을 오픈하는 감광막 패턴을 사용하여 주입된 이온과 반대 유형의 이온을 다결정 실리콘층에 주입하는 단계와, 형성된 저항 막대를 연결하기 위한 금속 컨택을 형성하는 단계와, 금속 도전층으로 저항 막대를 직렬로 연결하는 단계를 포함하는 전압 분배기 제조 방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것 이다.
도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 전압 분배기를 설명하기 위한 평면도들을 도시한다.
도 2a 및 도 2b에 도시한 바와 같이, 본 발명의 바람직한 실시예에 따른 전압 분배기는 서로 직렬로 배열된 다수개의 기본적 제 1의 다결정 폴리 실리콘 저항 막대(110), 저항 막대를 서로 연결시키기 위한 0 V 쪽의 금속 컨택(102), 저항 막대를 서로 직렬 연결시키기 위한 금속 도전층 라인(104), 0 V와 동작 전압사이의 적정 전압을 얻기 위한 동작 전압(Vcc)이 연결된 쪽의 금속 컨택(108), 분배점(106) 및 다수개의 기본 다결정 폴리 실리콘 막대(110)와 온도 특성이 다른 제 2의 다결정 실리콘 저항 막대 저항막대(112)를 포함한다.
도면에 도시한 바와 같이, 본 발명의 바람직한 실시예에 따른 전압 분배기는 분배점(106)을 중심으로 왼편 저항 막대의 일부(112)가 분배점 오른편의 저항 막대(110)와 상이한 온도 특성을 갖는 저항을 사용하고 있음을 도시한다.
이 경우, 온도가 변하게 되면 온도특성이 양쪽의 막대가 서로 다른 관계로 온도 변화에 따라 분배점의 전압이 올라가거나 내려가게 된다.
여기서, 오른쪽의 저항 막대와 온도 특성이 다른 것을 사용하는 왼편 저항 막대의 개수는 분배점을 기준으로 왼편 모두 다 사용할 필요는 없고 저항 막대의 온도 특성과 요구되는 분배점 전위의 변화 정도에 따라 결정된다.
한편, 도 2b는 도 2에 도시한 전압 분배기와 다른 점은 온도 특성이 다른 저항 막대가 분배점 오른편에 위치하고 있다는 점이며, 그 이외의 구성은 동일하다.
전술한 본 발명의 바람직한 실시예에 따른 전압 분배기는 다음과 같이 형성한다.
먼저, 저항으로 사용하는 다결정 실리콘 도전층(110)을 실리콘 기판 상에 도포한다. 그리고 나서, 온도 특성이 다른 저항 막대(112)를 형성하기 위하여 저항막 패턴의 일부만 오픈(open)하는 감광막 패턴을 사용하여 이온 주입을 실시하고, 오픈되지 않은 부분을 오픈하는 감광막 패턴을 사용하여 상기 주입된 이온과 반대 유형의 이온을 주입한다.
이어서, 형성된 저항 막대를 연결하기 위한 금속 컨택(102)을 형성한 후, 금속 도전층(104)으로 저항 막대들(110, 112)을 직렬로 연결함으로써, 전압 분배기에서 온도에 따라 변화하는 전압을 얻을 수 있는 전압 분배기를 만들 수 있다.
본 발명의 바람직한 실시예에 따르면, 저항 막대 중 일부가 다른 저항 막대와 온도 특성이 상이한 것을 특징으로 한다.
또한, 본 발명의 바람직한 실시예에 따르면, 저항 막대는 분배점을 기준으로 양쪽이 서로 온도 특성이 상이한 것을 특징으로 한다.
또한, 본 발명은 저항 막대를 도핑되지 않은 다결정 실리콘에 이온 주입을 통하여 형성시키는 것을 특징으로 한다.
본 발명을 본 명세서 내에서 몇몇 바람직한 실시예에 따라 기술하였으나, 당업자라면 첨부한 특허 청구 범위에서 개시된 본 발명의 진정한 범주 및 사상으로부터 벗어나지 않고 많은 변형 및 향상이 이루어질 수 있다는 것을 알 수 있을 것이다.
상기한 바와 같이, 본 발명은 분배기의 저항의 구성을 약간 바꿈으로써 온도에 따라 최적화된 분배 전압을 자동으로 얻을 수 있게 되어 제품의 성능 향상에 기여할 수 있는 효과가 있다.
Claims (4)
- 기판 상에, 저항으로 사용하는 다결정 실리콘층을 형성하는 단계;온도 특성이 다른 저항 막대를 형성하기 위하여 저항막 패턴의 일부만 오픈(open)하는 감광막 패턴을 사용하여 상기 다결정 실리콘층에 이온주입을 실시하는 단계;오픈되지 않은 부분을 오픈하는 감광막 패턴을 사용하여 상기 주입된 이온과 반대 유형의 이온을 상기 다결정 실리콘층에 주입하는 단계;형성된 저항 막대를 연결하기 위한 금속 컨택을 형성하는 단계;금속 도전층으로 상기 저항 막대를 직렬로 연결하는 단계를 포함하는 것을 특징으로 하는 전압 분배기 제조 방법.
- 제 1항에 있어서, 상기 저항 막대 중 일부가 다른 저항 막대와 온도 특성이 상이한 것을 특징으로 하는 전압 분배기 제조 방법.
- 제 2항에 있어서, 상기 저항 막대는 분배점을 기준으로 양쪽이 서로 온도 특성이 상이한 것을 특징으로 하는 전압 분배기 제조 방법.
- 제 1항에 있어서, 상기 저항 막대를 도핑되지 않은 다결정 실리콘에 이온 주입을 통하여 형성시키는 것을 특징으로 하는 전압 분배기 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030048850A KR100975973B1 (ko) | 2003-07-16 | 2003-07-16 | 온도에 따라 변화하는 전압을 얻을 수 있는 전압 분배기 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030048850A KR100975973B1 (ko) | 2003-07-16 | 2003-07-16 | 온도에 따라 변화하는 전압을 얻을 수 있는 전압 분배기 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050009517A KR20050009517A (ko) | 2005-01-25 |
KR100975973B1 true KR100975973B1 (ko) | 2010-08-13 |
Family
ID=37222238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030048850A KR100975973B1 (ko) | 2003-07-16 | 2003-07-16 | 온도에 따라 변화하는 전압을 얻을 수 있는 전압 분배기 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100975973B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930016936A (ko) * | 1992-01-09 | 1993-08-30 | 정용문 | 온도 변화에 따른 lcd 자동 조정회로 |
KR19980076327A (ko) * | 1997-04-09 | 1998-11-16 | 윤종용 | 구동력을 높이기 위한 전압 분배회로 |
KR19990003860A (ko) * | 1997-06-26 | 1999-01-15 | 김영환 | 전원전압 발생 장치 |
KR20020041876A (ko) * | 2000-11-29 | 2002-06-05 | 박종섭 | 온도 변화에 따른 전압 보상이 가능한 기준 전압 발생기 |
-
2003
- 2003-07-16 KR KR1020030048850A patent/KR100975973B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930016936A (ko) * | 1992-01-09 | 1993-08-30 | 정용문 | 온도 변화에 따른 lcd 자동 조정회로 |
KR19980076327A (ko) * | 1997-04-09 | 1998-11-16 | 윤종용 | 구동력을 높이기 위한 전압 분배회로 |
KR19990003860A (ko) * | 1997-06-26 | 1999-01-15 | 김영환 | 전원전압 발생 장치 |
KR20020041876A (ko) * | 2000-11-29 | 2002-06-05 | 박종섭 | 온도 변화에 따른 전압 보상이 가능한 기준 전압 발생기 |
Also Published As
Publication number | Publication date |
---|---|
KR20050009517A (ko) | 2005-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7332791B2 (en) | Electrically programmable polysilicon fuse with multiple level resistance and programming | |
JP2642559B2 (ja) | 埋込みアンチヒューズを有する集積回路の製造法 | |
US5508220A (en) | Method of forming antifuses having minimum areas | |
US6725436B2 (en) | Resistor circuit | |
KR100975973B1 (ko) | 온도에 따라 변화하는 전압을 얻을 수 있는 전압 분배기 제조 방법 | |
US20070057345A1 (en) | Resistance dividing circuit and manufacturing method thereof | |
US20040012479A1 (en) | Resistor and method of manufacturing the same | |
US20040196138A1 (en) | Layout and method to improve mixed-mode resistor performance | |
US6007755A (en) | Resistor trimming method | |
US5872504A (en) | Semiconductor structure ladder network configuration | |
JPH0319273A (ja) | 半導体装置 | |
US6480092B1 (en) | Resistor trimming method | |
US5257005A (en) | Small value precision integrated circuit resistors | |
US6211031B1 (en) | Method to produce dual polysilicon resistance in an integrated circuit | |
US20050116301A1 (en) | High performance voltage controlled poly resistor for mixed signal and RF applications | |
CN101452934B (zh) | 由粗略及精细电阻形成的晶粒上终端器 | |
JP2003234405A (ja) | 高比精度抵抗レイアウトパターン | |
JP4398221B2 (ja) | チップ型ヒューズの溶断狭小部の形成方法 | |
KR100408944B1 (ko) | 반도체 메모리와 그것을 생산하기 위한 방법 | |
JP2629626B2 (ja) | 半導体記憶装置およびその製造方法 | |
KR100824879B1 (ko) | 퓨즈를 가지는 반도체 소자 | |
EP1296380B1 (en) | Variable capacitance capacitor | |
KR100309306B1 (ko) | 굴곡부를 가진 저항소자 및 그 제조방법 | |
US7084480B2 (en) | Resistive polysilicon element controllable to irreversibly decrease its value | |
KR0168020B1 (ko) | 가변 저항 반도체 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130730 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |