KR100973820B1

KR100973820B1 - Method of analyzing block variation for liquid crystal display

Info

Publication number: KR100973820B1
Application number: KR1020030087615A
Authority: KR
Inventors: 이상훈; 주승용
Original assignee: 삼성전자주식회사
Priority date: 2003-12-04
Filing date: 2003-12-04
Publication date: 2010-08-03
Also published as: KR20050054265A

Abstract

본 발명은 액정 표시 장치의 블록 편차 분석 방법에 관한 것이다.The present invention relates to a method for analyzing block deviation of a liquid crystal display.

데이터 구동 IC, 복수의 층으로 이루어진 데이터 신호 패드부, 상기 데이터 신호 패드부 위에 위치하는 이방성 도전 필름, 상기 데이터 구동 IC와 상기 이방성 도전 필름 사이에 위치하는 범퍼를 포함하는 액정 표시 장치의 블록 편차 분석 방법으로서, 상기 범퍼에 레이저 용접(laser welding)을 행하는 단계, 그리고 상기 데이터 신호 패드부에 레이저 용접을 행하는 단계를 포함한다. Block deviation analysis of a liquid crystal display device including a data driver IC, a data signal pad part having a plurality of layers, an anisotropic conductive film positioned on the data signal pad part, and a bumper positioned between the data driver IC and the anisotropic conductive film The method includes laser welding the bumper, and laser welding the data signal pad portion.

이런 방식으로, 블록 편차의 원인을 빠르게 찾아 대응함으로써 제품의 신뢰성 향상과 공정 수율을 높일 수 있다.In this way, it is possible to quickly find and respond to the cause of block deviations, thereby improving product reliability and process yield.

COG, 범퍼, 데이터, 패드, 레이저, 용접, 도전입자, 이방성도전필름, ICCOG, bumper, data, pad, laser, welding, conductive particles, anisotropic conductive film, IC

Description

Block deviation analysis method of liquid crystal display {METHOD OF ANALYZING BLOCK VARIATION FOR LIQUID CRYSTAL DISPLAY}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.2 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 도 1에 도시한 B 부분을 확대하여 나타낸 확대도이다.FIG. 3 is an enlarged view of a portion B enlarged in FIG. 1.

도 4는 도 3에 나타낸 IIIa-IIIa' 선을 따라 잘라 나타낸 단면도이다.4 is a cross-sectional view taken along the line IIIa-IIIa 'of FIG. 3.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two display panels on which a field generating electrode is formed and a liquid crystal layer interposed therebetween. It is a display device which controls the transmittance | permeability of the light which passes through a liquid crystal layer by rearranging.

액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극 이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.Among the liquid crystal display devices, a field generating electrode is provided in each of two display panels. Among them, a liquid crystal display having a structure in which a plurality of pixel electrodes are arranged in a matrix form on one display panel and one common electrode on the entire display panel is covered on the other display panel. The display of an image in this liquid crystal display device is performed by applying a separate voltage to each pixel electrode. To this end, a thin film transistor, which is a three-terminal element for switching a voltage applied to a pixel electrode, is connected to each pixel electrode, and a gate line for transmitting a signal for controlling the thin film transistor and a data line for transmitting a voltage to be applied to the pixel electrode are provided. Install on the display panel.

이러한 액정 표시 장치용 표시판은 여러 개의 도전층과 절연층이 적층된 층상 구조를 가진다. 하부의 박막 트랜지스터 표시판은 게이트선, 데이터선 및 화소 전극은 서로 다른 도전층(이하 각각 게이트 도전체, 데이터 도전체 및 화소 도전체라 함)으로 만들어지고 절연층으로 분리되어 있는데, 아래에서부터 차례로 배치되는 것이 일반적이다. Such a liquid crystal display panel has a layered structure in which a plurality of conductive layers and an insulating layer are stacked. In the lower thin film transistor array panel, the gate line, the data line, and the pixel electrode are made of different conductive layers (hereinafter, referred to as gate conductors, data conductors, and pixel conductors, respectively) and separated into insulating layers. Is common.

이러한 박막 트랜지스터 표시판은 게이트선 및 데이터선에 연결되어 있는 구동 집적 회로(IC)에 의해 제어된다.The thin film transistor array panel is controlled by a driving integrated circuit (IC) connected to a gate line and a data line.

구동 IC는 TCP(tape carrier package) 실장 방법과 COG(chip on glass) 방법으로 부착할 수 있다. TCP 방법은 구동 IC가 부착된 테이프를 박막 트랜지스터 표시판에 별도로 부착하는 방법이고, COG 방법은 박막 트랜지스터 표시판의 절연 기판 위에 직접 구동 IC를 부착하는 방법이다. 종래에는 TCP방법을 주로 이용하였으나 현재는 IC가 차지하는 면적의 축소와 비용 감면에 따른 이유 등으로 COG 방법을 주로 이용한다.The driver IC can be attached using a tape carrier package (TCP) mounting method and a chip on glass (COG) method. The TCP method is a method of separately attaching a tape with a driving IC to a thin film transistor array panel, and the COG method is a method of attaching a driving IC directly on an insulating substrate of the thin film transistor array panel. Conventionally, the TCP method is mainly used, but the COG method is mainly used due to the reduction of the area occupied by the IC and the cost reduction.

그리고 구동 IC에 인가되는 신호는 별도의 PCB(printed circuit board)에 회 로를 형성한 후, FPC(flexible printed circuit) 필름을 이용하여 연결한다.The signal applied to the driving IC is formed on a separate printed circuit board (PCB), and then connected using a flexible printed circuit (FPC) film.

구동 IC는 외부 신호를 입출력하기 위한 다수개의 범퍼를 가지고 있으며 그 범퍼들은 게이트선 및 데이터선의 한쪽 끝 부분에 게이트선 및 데이터선 보다 폭이 넓게 형성되어 있는 각각의 신호 패드를 통하여 접합한다. 이때 구동 IC의 범퍼들을 각각에 형성되어 있는 신호 패드를 통하여 신호가 흐르도록 하기 위해서는 구동 IC의 범퍼와 접하게 되는 신호 패드 사이에 도전 입자를 가지는 이방성 도전 필름을 위치시켜 구동 집적 회로의 범퍼와 신호 패드가 접합될 때 도전 입자를 압착시킨다.The driving IC has a plurality of bumpers for inputting and outputting an external signal, and the bumpers are bonded through respective signal pads formed wider than the gate line and the data line at one end of the gate line and the data line. In this case, in order for a signal to flow through the bumper of the driver IC, the anisotropic conductive film having the conductive particles is disposed between the bumper of the driver IC and the bumper and the signal pad of the driver IC. The conductive particles are compressed when the is bonded.

액정 표시 장치는 이렇게 형성된 신호 패드와 범퍼를 통하여 영상 데이터, 계조 전압 등을 인가받아 화면을 표시한다.The liquid crystal display displays a screen by receiving image data, a gray voltage, and the like through the signal pads and bumpers thus formed.

한편, 화면을 표시할 때 데이터 구동 IC의 위치에 따라 블록 단위로 화면의 경계가 생기거나 계조가 달라지는 블록 편차(block variation)가 발생하는 경우가 있다. On the other hand, when the screen is displayed, there may be a block variation in which the screen boundary is formed in units of blocks or the gray level is changed according to the position of the data driver IC.

이러한 블록 편차의 원인으로서, 신호 패드의 저항 증가로 인한 계조 전압이 이상이 있거나 데이터 구동 IC로 입력되는 영상 신호 성분이 이상이 있는 경우 등을 포함하여 여러 가지 경우가 있을 수 있다. 이 때, 블록 편차의 유형을 분석하고, 그 유형에 따른 원인을 분석하되, 수율 향상을 위하여 신속하게 분석하는 것이 필요하다.As a cause of such a block deviation, there may be various cases including a case in which the gray scale voltage due to the increase in the resistance of the signal pad is abnormal or an image signal component input to the data driving IC is abnormal. At this time, it is necessary to analyze the type of the block deviation, the cause according to the type, but to quickly analyze to improve the yield.

따라서, 본 발명이 이루고자 하는 기술적 과제는 블록 편차의 원인을 신속하 게 찾아낼 수 있는 액정 표시 장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device which can quickly find the cause of block deviation.

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 액정 표시 장치는 데이터 구동 IC, 복수의 층으로 이루어진 데이터 신호 패드부, 상기 데이터 신호 패드부 위에 위치하는 이방성 도전 필름, 상기 데이터 구동 IC와 상기 이방성 도전 필름 사이에 위치하는 범퍼를 포함하고, 이러한 액정 표시 장치의 블록 편차 분석 방법은 상기 범퍼에 레이저 용접(laser welding)을 행하는 단계, 그리고 상기 데이터 신호 패드부에 레이저 용접을 행하는 단계를 포함한다. According to an exemplary embodiment of the present invention, a liquid crystal display device includes a data driver IC, a data signal pad part formed of a plurality of layers, an anisotropic conductive film positioned on the data signal pad part, the data driver IC and the And a bumper positioned between the anisotropic conductive films, and the method for analyzing the block deviation of the liquid crystal display includes laser welding the bumper and laser welding the data signal pad part. .

한편, 상기 데이터 신호 패드부는 영상 데이터 입력부, 계조 전압 입력부 및 캐리 신호 입력부를 포함할 수 있다.The data signal pad unit may include an image data input unit, a gray voltage input unit, and a carry signal input unit.

또한, 상기 레이저 용접은 상기 범퍼 또는 상기 데이터 신호 패드부의 저항을 감소시키는 것이 바람직하다.In addition, the laser welding may reduce the resistance of the bumper or the data signal pad part.

이 때, 상기 데이터 구동 IC는 COG(chip on glass)일 수 있다.In this case, the data driving IC may be a chip on glass (COG).

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함 한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.A liquid crystal display according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개략적인 배치도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다. 도 3은 도 1에 도시한 B 부분을 확대한 도면이며, 도 4는 IIIa-IIIa' 선을 따라 잘라 도시한 단면도이다.1 is a schematic layout view of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of one pixel of the liquid crystal display according to the exemplary embodiment of the present invention. 3 is an enlarged view of a portion B shown in FIG. 1, and FIG. 4 is a cross-sectional view taken along the line IIIa-IIIa '.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300), 액정 표시판 조립체(300) 위에 형성되어 있는 표시 영역(A) 그리고 이에 연결된 게이트 구동부(400)와 데이터 구동부(500), 이들을 제어하는 회로인 신호 제어부(600)와 계조 전압 생성부(800)가 위치하는 인쇄 회로 기판(PCB)(550) 그리고 이들을 연결하는 FPC(503)를 포함한다.As shown in FIG. 1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel assembly 300, a display area A formed on the liquid crystal panel assembly 300, and Printed circuit board (PCB) 550 in which the gate driver 400 and the data driver 500 connected, the signal controller 600 and the gray voltage generator 800 which control them are located, and the FPC 503 connecting them. ).

액정 표시판 조립체(300)는 하부 표시판(100)과 상부 표시판(200)을 포함하며, 표시 영역(A)은 등가 회로로 볼 때 복수의 표시 신호선(121, 171)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(Px)를 포함한다.The liquid crystal panel assembly 300 includes a lower panel 100 and an upper panel 200, and the display area A is connected to and connected to the plurality of display signal lines 121 and 171 when viewed in an equivalent circuit. It includes a plurality of pixels (Px) arranged in the form.

표시 신호선(121, 171)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(121)과 데이터 신호를 전달하는 데이터 신호선 또는 데이터선(171)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하 고 데이터선(171)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.The display signal lines 121 and 171 include a plurality of gate lines 121 for transmitting gate signals (also referred to as "scan signals") and data signal lines or data lines 171 for transmitting data signals. The gate lines 121 extend substantially in the row direction and are substantially parallel to each other, and the data lines 171 extend substantially in the column direction and are substantially parallel to each other.

각 화소는 표시 신호선(121, 171)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(C_LC) 및 유지 축전기(storage capacitor)(C_ST)를 포함한다. 유지 축전기(C_ST)는 필요에 따라 생략할 수 있다.Each pixel includes a switching element Q connected to the display signal lines 121 and 171, a liquid crystal capacitor C _LC , and a storage capacitor C _ST connected thereto. The holding capacitor C _ST can be omitted as necessary.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(121) 및 데이터선(171)에 연결되어 있으며, 출력 단자는 액정 축전기(C_LC) 및 유지 축전기(C_ST)에 연결되어 있다.The switching element Q is provided in the lower display panel 100, and the control terminal and the input terminal thereof are connected to the gate line 121 and the data line 171, respectively, and the output terminal is a liquid crystal capacitor ( C _LC ) and holding capacitor (C _ST ).

액정 축전기(C_LC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(V_com)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어진다.The liquid crystal capacitor C _LC has two terminals, the pixel electrode 190 of the lower panel 100 and the common electrode 270 of the upper panel 200, and the liquid crystal layer 3 between the two electrodes 190 and 270. It functions as a dielectric. The pixel electrode 190 is connected to the switching element Q, and the common electrode 270 is formed on the front surface of the upper panel 200 and receives a common voltage V _com . Unlike in FIG. 2, the common electrode 270 may be provided in the lower panel 100. In this case, both electrodes 190 and 270 may be linear or rod-shaped.

유지 축전기(C_ST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(V_com) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(C_ST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다. The storage capacitor C _ST is formed by overlapping a separate signal line (not shown) and the pixel electrode 190 provided on the lower panel 100, and a predetermined voltage such as a common voltage V _com is applied to the separate signal line. Is approved. However, the storage capacitor C _ST may be formed such that the pixel electrode 190 overlaps the front end gate line directly above the insulator.

한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(190)에 대응하는 영역에 적색, 녹색, 또는 청색의 색 필터(230)를 구비함으로써 가능하다. 도 2에서 색 필터(230)는 상부 표시판(200)의 해당 영역에 형성되어 있지만 이와는 달리 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.Meanwhile, in order to implement color display, each pixel must display color, which is possible by providing a red, green, or blue color filter 230 in a region corresponding to the pixel electrode 190. In FIG. 2, the color filter 230 is formed in a corresponding region of the upper panel 200. Alternatively, the color filter 230 may be formed above or below the pixel electrode 190 of the lower panel 100.

액정 표시판 조립체(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착되어 있다.A polarizer (not shown) for polarizing light is attached to an outer surface of at least one of the two display panels 100 and 200 of the liquid crystal panel assembly 300.

PCB(550)에 위치하는 계조 전압 생성부(800)는 화소의 투과율과 관련된 두 벌의 복수 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(V_com)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.The gray voltage generator 800 positioned on the PCB 550 generates two sets of gray voltages related to the transmittance of the pixel. One of the two sets has a positive value for the common voltage (V _com ) and the other set has a negative value.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(121)에 연결되어 외부로부터의 게이트 온 전압(V_on)과 게이트 오프 전압(V_off)의 조합으로 이루어진 게이트 신호를 게이트선(121)에 인가한다.The gate driver 400 is connected to the gate line 121 of the liquid crystal panel assembly 300 to receive a gate signal formed of a combination of a gate on voltage V _on and a gate off voltage V _off from the outside. ) Is applied.

게이트 구동부(400)에는 게이트선(121)과 연결되는 외부 신호를 전달하는 게이트 구동 IC(401)가 칩의 형태로 실장된다. 이러한 게이트 구동 IC(401)와 연결되는 게이트 구동 입출력 범퍼(도시하지 않음) 각각의 아래에는 게이트 구동 입출력 범퍼(도시하지 않음)와 접합하여 게이트선(121)에 게이트 구동 신호를 인가하는 게이트 신호 패드부(51, 52)가 게이트선(121)의 폭보다 넓게 형성되어 있다. In the gate driver 400, a gate driver IC 401 for transmitting an external signal connected to the gate line 121 is mounted in the form of a chip. A gate signal pad that is connected to a gate driving input / output bumper (not shown) to apply a gate driving signal to the gate line 121 under each gate driving input / output bumper (not shown) connected to the gate driving IC 401. The portions 51 and 52 are formed wider than the width of the gate line 121.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(171)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가한다.The data driver 500 is connected to the data line 171 of the liquid crystal panel assembly 300 to select the gray voltage from the gray voltage generator 800 and apply the gray voltage to the pixel as a data signal.

데이터 구동부(500)에는 데이터선(171)과 연결되는 외부 신호를 전달하는 데이터 구동 IC(510)가 칩의 형태로 실장된다. 이러한 데이터 구동 IC(510)와 연결되는 데이터 구동 입출력 범퍼(511) 각각의 아래에는 데이터 구동 입출력 범퍼(511)와 접합하여 데이터선(171)에 데이터 구동 신호를 인가하는 데이터 신호 패드부(61, 62)가 데이터선(171)의 폭보다 넓게 형성되어 있다.In the data driver 500, a data driver IC 510 for transmitting an external signal connected to the data line 171 is mounted in the form of a chip. Under the data driving input / output bumper 511 connected to the data driving IC 510, the data signal pad unit 61 may be connected to the data driving input / output bumper 511 to apply a data driving signal to the data line 171. 62 is formed wider than the width of the data line 171.

PCB(500)의 신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어하는 제어 신호를 생성하여, 각 해당하는 제어 신호를 게이트 구동부(400) 및 데이터 구동부(500)에 제공한다.The signal controller 600 of the PCB 500 generates control signals for controlling operations of the gate driver 400 and the data driver 500, and transmits corresponding control signals to the gate driver 400 and the data driver 500. To provide.

그러면 이러한 액정 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.Next, the display operation of the liquid crystal display will be described in more detail.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(V_sync)와 수평 동기 신호(H_sync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 제어 신호를 기초로 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성하고 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(R', G', B')는 데이터 구동부(500)로 내보낸다.The signal controller 600 inputs an input control signal for controlling the RGB image signals R, G, and B and their display from an external graphic controller (not shown), for example, a vertical sync signal V _sync and a horizontal sync signal. (H _sync ), a main clock (MCLK), a data enable signal (DE) is provided. The signal controller 600 generates a gate control signal CONT1 and a data control signal CONT2 based on the input control signal, and adjusts the image signals R, G, and B to match the operating conditions of the liquid crystal panel assembly 300. After appropriately processing, the gate control signal CONT1 is sent to the gate driver 400, and the data control signal CONT2 and the processed image signals R ', G', and B 'are sent to the data driver 500.

게이트 제어 신호(CONT1)는 게이트 온 펄스(게이트 온 전압 구간)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 펄스의 폭을 한정하는 출력 인에이블 신호(OE) 등을 포함한다.The gate control signal CONT1 includes a vertical synchronization start signal STV indicating the start of output of the gate on pulse (gate on voltage section), a gate clock signal CPV for controlling the output timing of the gate on pulse, and a gate on pulse. An output enable signal OE or the like that defines a width.

데이터 제어 신호(CONT2)는 영상 데이터(R', G', B')의 입력 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터선(171)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(V_com)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.The data control signal CONT2 is a horizontal synchronization start signal STH indicating the start of input of the image data R ', G', and B 'and a load signal LOAD for applying a corresponding data voltage to the data line 171. The inversion signal RVS and the data clock signal HCLK which invert the polarity of the data voltage with respect to the common voltage V _com (hereinafter, referred to as “polarity of the data voltage by reducing the polarity of the data voltage with respect to the common voltage”). ), And the like.

데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대응하는 영상 데이터(R', G', B')를 차례로 입력받아 시프트시키고, 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(R', G', B')에 대응하는 계조 전압을 선택함으로써, 영상 데이터(R', G', B')를 해당 데이터 전압으로 변환하고, 이를 해당 데이터선(171)에 인가한다. 이 때, 데이터 구동부(500)의 데이터 구동 IC(510)는 영상 데이터(R', G', B')를 시프트 레지스터(도시하지 않음)에 입력받아 시프트시키고, 해당 시프트 레지스터에 영상 데이터(R', G', B')가 모두 채워지면 다음 데이터 구동 IC(510)의 시프트 레지스터에 영상 데이터(R', G', B')를 채우라는 캐리 신호(CARRY)를 내보낸다. The data driver 500 sequentially receives and shifts image data R ', G', and B 'corresponding to one row of pixels according to the data control signal CONT2 from the signal controller 600, and generates a gray voltage. The image data R ', G', B 'is converted into the corresponding data voltage by selecting the gray voltage corresponding to each of the image data R', G ', and B' among the gray voltages from the unit 800. This is applied to the data line 171. At this time, the data driver IC 510 of the data driver 500 receives and shifts the image data R ', G', and B 'into a shift register (not shown), and sends the image data R to the shift register. When all of the ', G' and B 'are filled, a carry signal CARRY is sent to fill the image data R', G 'and B' into the shift register of the next data driver IC 510.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(V_on)을 게이트선(121)에 인가하여 이 게이트선(121)에 연결된 스위칭 소자(Q)를 턴온시키면 데이터선(171)에 인가된 데이터 전압이 턴온된 스위칭 소자(Q)를 통하여 해당 화소에 인가된다.The gate driver 400 applies the gate-on voltage V _on to the gate line 121 according to the gate control signal CONT1 from the signal controller 600, and thus the switching element Q connected to the gate line 121. When is turned on, the data voltage applied to the data line 171 is applied to the pixel through the turned-on switching element (Q).

화소에 인가된 데이터 전압과 공통 전압(V_com)의 차이는 액정 축전기(C_LC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리한다. 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.The difference between the data voltage applied to the pixel and the common voltage V _com is shown as the charging voltage of the liquid crystal capacitor C _LC , that is, the pixel voltage. The liquid crystal molecules vary in arrangement depending on the magnitude of the pixel voltage. As a result, the polarization of light passing through the liquid crystal layer 3 changes. The change in polarization is represented by a change in transmittance of light by a polarizer (not shown) attached to the display panels 100 and 200.

1 수평 주기(또는 "1H")[수평 동기 신호(H_sync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기]가 지나면 데이터 구동부(500)와 게이트 구동부(400)는 다음 행의 화소에 대하여 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(121)에 대하여 차례로 게이트 온 전압(V_on)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나("컬럼 반전"), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다("도트 반전"). After one horizontal period (or “1H”) (one period of the horizontal sync signal H _sync , the data enable signal DE, and the gate clock CPV), the data driver 500 and the gate driver 400 are next. The same operation is repeated for the pixels in the row. In this manner, the gate-on voltage V _on is sequentially applied to all the gate lines 121 during one frame to apply the data voltage to all the pixels. At the end of one frame, the next frame starts and the state of the inversion signal RVS applied to the data driver 500 is controlled so that the polarity of the data voltage applied to each pixel is opposite to that of the previous frame ("frame inversion). "). In this case, the polarity of the data voltage flowing through one data line may be changed (“column inversion”) or the polarity of the data voltage applied to one pixel row may be different according to the characteristics of the inversion signal RVS within one frame ( "Dot reversal").

한편, 전술한 동작을 통하여 액정 표시 장치는 영상을 표시하는데, 표시되는 영상이 데이터 구동 IC(510)의 위치에 따라 약간 다르게 나타나는 블록 편차가 생길 수 있다. 즉, 통상 하나의 데이터 구동 IC를 사용하는 것이 아니라 복수의 데이터 구동 IC를 사용하다보면 각 데이터 구동 IC가 담당하는 데이터선(171)을 포함하는 영역별로 인가되는 데이터 전압의 편차가 생김으로써 전체적으로 표시되는 화면의 편차가 생길 수 있다. Meanwhile, the liquid crystal display displays an image through the above-described operation, and a block deviation may occur in which the displayed image is slightly different depending on the position of the data driver IC 510. That is, when a plurality of data driver ICs are used instead of a single data driver IC, a variation in the data voltage applied to each area including the data line 171 that is in charge of each data driver IC may be displayed as a whole. The deviation of the screen may occur.

본 발명에서는 이러한 블록 편차의 원인 및 분석 방법에 대하여 도 3 및 도 4를 참고로 하여 상세히 설명한다.In the present invention, the cause and analysis method of such a block deviation will be described in detail with reference to FIGS. 3 and 4.

이러한 블록 편차의 원인 및 분석은 신호 패드부(61, 62)에 레이저 용접(laser welding)을 함으로써 이루어지며, 신호 패드부(61, 62)의 구조에 대하여 먼저 설명한다.The cause and analysis of such block deviation are made by laser welding the signal pad portions 61 and 62, and the structure of the signal pad portions 61 and 62 will be described first.

여기서, 신호 패드부(61)는 입력부이며, 신호 패드부(62)는 액정 표시판 조립체(300)로의 출력부이다. 이하에서는 입력 신호 패드부(61)에 대하여 설명한다.Here, the signal pad part 61 is an input part, and the signal pad part 62 is an output part to the liquid crystal panel assembly 300. Hereinafter, the input signal pad unit 61 will be described.

도 4에는 PCB(550)의 신호 제어부(600)와 계조 전압 생성부(800)로부터 신호가 인가되는 데이터 구동 IC(510)의 입력부의 단면도를 나타내었다.4 illustrates a cross-sectional view of an input unit of a data driver IC 510 to which a signal is applied from the signal controller 600 and the gray voltage generator 800 of the PCB 550.

도시한 바와 같이, 본 발명의 한 실시예에 따른 데이터 신호 패드부(61)는 절연 기판(110) 위에 질화규소(SiNx) 따위로 이루어진 투명한 게이트 절연막(140)이 형성되어 있다.As illustrated, in the data signal pad part 61 according to the exemplary embodiment, a transparent gate insulating layer 140 made of silicon nitride (SiNx) is formed on the insulating substrate 110.

게이트 절연막(140) 위에는 액정 표시판 조립체(300)의 데이터선(171)이 연장되어 데이터선(171)의 한쪽 끝부분이 데이터선(171)의 폭보다 넓게 형성되어 있 으며 게이트 절연막(140)의 일부분을 드러내는 개구부(182)를 가지는 데이터 신호 패드(179)가 형성되어 있다. 이때, 데이터 신호 패드(179)는 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수 있다.The data line 171 of the liquid crystal panel assembly 300 extends over the gate insulating layer 140 so that one end of the data line 171 is wider than the width of the data line 171. A data signal pad 179 is formed with an opening 182 exposing a portion. In this case, the data signal pad 179 includes a conductive film made of a silver-based metal or an aluminum-based metal. In addition to the conductive film, chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum (Mo), and the like It may have a multilayer film structure including another conductive film made of an alloy, such as.

데이터 신호 패드(179) 위에는 평탄화 특성이 우수하며 감광성 (photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진 보호막 (passivation layer)(180)이 형성되어 있다. On the data signal pad 179, a-Si: C: O, a-Si: O formed by plasma enhanced chemical vapor deposition (PECVD), an organic material having excellent planarization characteristics, and having photosensitivity A passivation layer 180 made of a low dielectric constant insulating material such as: F or silicon nitride, which is an inorganic material, is formed.

보호막(180) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명 도전 물질로 이루어진 데이터 접촉 보조 부재(82)가 형성되어 있다.The data contact auxiliary member 82 made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is formed on the passivation layer 180.

접촉 보조 부재(82)는 개구부(182)를 통해 데이터 신호 패드(179)의 일부에 연결되어 있으며, 이들은 데이터 신호 패드(179)와 데이터 구동 회로(510)와의 접착성을 보완하고 데이터 신호 패드(179)를 보호하는 역할을 한다.The contact auxiliary member 82 is connected to a part of the data signal pad 179 through the opening 182, which complements the adhesion between the data signal pad 179 and the data driving circuit 510 and provides a data signal pad ( 179) to protect.

이에 따라 데이터 구동 회로(510)와 연결되는 데이터 구동 입출력 범퍼(511) 는 각각 액정 표시판 조립체(300)의 데이터선(171)과 연결되는 데이터 신호 패드부(61, 62)와 접합한다. 이때 데이터 구동 입출력 범퍼(511)와 데이터 신호 패드부(61, 62) 사이에 각각 도전 입자(30)를 가지는 이방성 도전 필름(130)을 배치한 다음 접합시켜 도전 입자(30)를 압착함으로써 데이터 구동 입출력 범퍼(511) 를 각각의 데이터 신호 패드부(61, 62)와 전기적으로 연결한다. Accordingly, the data driving input / output bumpers 511 connected to the data driving circuit 510 are bonded to the data signal pad parts 61 and 62 connected to the data lines 171 of the liquid crystal panel assembly 300, respectively. At this time, the anisotropic conductive film 130 having the conductive particles 30 is disposed between the data driving input / output bumper 511 and the data signal pad portions 61 and 62, respectively, and then bonded to each other to compress the conductive particles 30. The input / output bumper 511 is electrically connected to the respective data signal pad portions 61 and 62.

그러면, 블록 편차가 생길 수 있는 원인에 대하여 살펴보고, 블록 편차가 어디에 기인한 것인지를 분석하는 방법에 대하여 설명한다. Next, the cause of the block deviation will be described, and a method of analyzing where the block deviation is caused will be described.

블록 편차의 원인은 몇 가지로 분류할 수 있다. 이 중 대표적인 것을 네 가지 정도 들면 다음과 같다. The causes of block deviation can be classified into several categories. The four representative ones are as follows.

첫 번째, 데이터 구동 IC(510)의 계조 전압이 인가되는 데이터 신호 패드부(61)의 저항이 증가함으로써 블록 편차가 생길 수 있다. 이러한 원인에 의하여 수직 계조 상에서의 블록 편차 발생, 단색 계조 상에서의 블록 편차, 정상적인 화면 표시에서의 블록 편차가 생길 수 있다.First, a block deviation may occur due to an increase in the resistance of the data signal pad unit 61 to which the gray voltage of the data driver IC 510 is applied. For this reason, block deviation may occur on vertical grayscale, block deviation on monochrome grayscale, and block deviation on normal screen display.

여기서, 수직 계조(vertical gray)는 화면의 상단에서 하단까지 화이트 (white)에서 블랙(black)까지 표시하는 것을 말하고, 단색 계조(mono gray)는 무채색 계열을 화면 전체에 표시하는 것을 말한다.Here, vertical gray refers to displaying from the top to the bottom of the screen from white to black, and mono gray refers to displaying the achromatic series on the entire screen.

두 번째, 데이터 구동 IC(510)의 영상 신호(R', G', B')가 인가되는 데이터 신호 패드부(61)의 저항이 증가함으로써 블록 편차가 생길 수 있다. 이러한 원인에 의하여 RGB 패턴에서 두 가지 이상의 패턴에서 블록 편차가 생길 수 있다.Second, a block deviation may occur due to an increase in the resistance of the data signal pad unit 61 to which the image signals R ', G', and B 'of the data driving IC 510 are applied. For this reason, block deviation may occur in two or more patterns in the RGB pattern.

여기서, RGB 패턴이란 적색, 녹색 및 청색 중 어느 하나의 색상을 화면에 표시하는 것을 말하고, 두 가지 이상의 패턴에서 블록 편차가 생긴다는 것은 예를 들어, 적색 패턴과 녹색 패턴 또는 녹색 패턴과 청색 패턴 등에서 블록 편차가 생기는 것을 말한다.Here, the RGB pattern refers to displaying one of red, green, and blue colors on the screen, and the occurrence of block deviation in two or more patterns is, for example, in the red and green patterns, or the green and blue patterns. Block deviation occurs.

세 번째, 캐리 신호(CARRY)를 인가받는 신호 패드부(61)의 접촉 저항이 증가 하여 신호 지연이 생겨 블록 편차가 생길 수 있다. 이러한 원인에 의한 블록 편차로는 화면에 잡음이 생기는 것처럼 화면 상태가 떨림이 생긴다.Third, the contact resistance of the signal pad unit 61 to which the carry signal CARRY is applied increases, resulting in a signal delay, thereby causing block deviation. The block deviation caused by the cause causes the screen state to shake like the noise on the screen.

네 번째, 데이터 구동 IC(510) 내부의 이상으로 생길 수 있다. 예를 들어, 계조 전압을 생성하는 저항열의 이상, 전원 전압(AVDD)의 이상이나 내부 회로의 손상 등으로 블록 편차가 생길 수 있다.Fourth, an abnormality in the data driving IC 510 may occur. For example, block deviation may occur due to an abnormality in the resistance string that generates the gray scale voltage, an abnormality in the power supply voltage AVDD, or damage to the internal circuit.

이상 살펴본 바와 같이, 첫 번째부터 세 번째까지는 해당 신호 패드부(61)의 저항 증가로 인한 전압 감소 또는 신호 지연으로 생기며, 네 번째는 데이터 구동 IC의 이상으로 생기는 블록 편차들이다.As described above, the first to the third are caused by a voltage decrease or a signal delay due to an increase in the resistance of the corresponding signal pad unit 61, and the fourth are block deviations caused by an abnormality of the data driving IC.

여기서, 출력측의 데이터 신호 패드부에 대하여는 분석을 행하지 않는 것으로 한다. 출력측은 데이터 구동 IC(510)를 거쳐 출력되는 것이어서 블록 편차가 생기는 경우에는 데이터 구동 IC(510) 자체의 문제로 볼 수 있기 때문이다.In this case, it is assumed that the data signal pad part on the output side is not analyzed. This is because the output side is output through the data driver IC 510, and thus, if a block deviation occurs, it can be regarded as a problem of the data driver IC 510 itself.

그러면 이러한 원인 분석을 토대로 위에서 열거한 원인 중 어느 것에 해당하는지 찾는 방법에 대하여 살펴본다.Based on this cause analysis, we will look at how to find out which of the causes listed above.

먼저, 데이터 구동 IC의 범퍼(511)에 레이저 용접을 행한다. First, laser welding is performed to the bumper 511 of a data drive IC.

여기서, 레이저 용접은 층간의 경계를 허물어뜨려 저항을 낮추는 효과가 있다. 어느 부분에 이러한 레이저 용접을 행하였을 때, 블록 편차가 개선이 된다면 이 부분으로 인한 블록 편차임이 판명되어 이에 대한 대책을 세우면 되고, 개선이 되지 않는다면 다른 원인으로 인한 것이다. 이 때, 레이저 용접은 계조 전압이 인가되는 부분, 영상 데이터가 인가되는 부분, 캐리 신호(CARRY)가 인가되는 부분 모두에 행하며, 이하에서도 동일하다. Here, laser welding has an effect of lowering resistance by breaking down the boundary between layers. When such laser welding is performed at a certain part, if the block deviation is improved, it is proved to be a block deviation due to this part, and a countermeasure may be taken. If not, it is due to another cause. At this time, laser welding is performed to both the portion to which the gradation voltage is applied, the portion to which the image data is applied, and the portion to which the carry signal CARRY is applied.

데이터 구동 IC의 범퍼(511)에 레이저 용접을 행한 결과, 블록 편차가 개선된다면 이 부분에 이상이 있는 것이고, 개선되지 않는다면 데이터 구동 IC(510) 또는 범퍼(511)를 제외한 신호 패드부(61)에 이상이 있는 것이다. As a result of laser welding to the bumper 511 of the data driver IC, if the block deviation is improved, there is an error in this part. If not, the signal pad unit 61 except the data driver IC 510 or the bumper 511 is not improved. There is something wrong with.

이어, 범퍼(511)를 제외한 신호 패드부(61)의 이상 유무를 알아보기 위하여 범퍼(511)를 제외한 부분에 레이저 용접을 행한다. Subsequently, laser welding is performed to the portions except the bumper 511 in order to check whether there is an abnormality in the signal pad 61 except for the bumper 511.

레이저 용접을 행한 결과, 블록 편차가 개선이 된 경우 신호 패드부(61)를 이루는 층들의 접촉 저항 이상으로 볼 수 있다. 블록 편차가 개선이 되지 않는 경우에는 범퍼(511)와 데이터 접촉 부재(82) 사이에 존재하는 이방성 도전 필름(130)의 도전 입자(30)가 제대로 압착되지 않아 생기는 접촉 이상 또는 데이터 구동 IC(510) 자체의 문제로 볼 수 있다.As a result of laser welding, when the block deviation is improved, it can be regarded as more than the contact resistance of the layers constituting the signal pad portion 61. If the block deviation is not improved, contact abnormalities or data driving ICs 510 caused by the conductive particles 30 of the anisotropic conductive film 130 existing between the bumper 511 and the data contact member 82 not being properly compressed may be caused. ) Can be seen as a matter of itself.

이런 방식으로, 입력측 신호 패드부(61)에 레이저 용접을 행함으로써, 블록 편차의 원인을 신속하게 찾아내어 그에 맞는 조치를 취할 수 있으므로 수율을 향상시킬 수 있다.In this way, by performing laser welding on the input side signal pad part 61, the cause of the block deviation can be quickly found and the corrective action can be taken, so that the yield can be improved.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims

Block deviation analysis of a liquid crystal display device including a data driver IC, a data signal pad part having a plurality of layers, an anisotropic conductive film positioned on the data signal pad part, and a bumper positioned between the data driver IC and the anisotropic conductive film As a method,

Performing laser welding on the bumper, and

Laser welding the data signal pad part;

Including,

And laser welding reduces resistance between the bumper and the data signal pad unit.

In claim 1,

The data signal pad unit includes an image data input unit, a gray voltage input unit, and a carry signal input unit.

delete

In claim 2,

And the data driver IC is a chip on glass (COG).