JP4103703B2

JP4103703B2 - TFT display device

Info

Publication number: JP4103703B2
Application number: JP2003195648A
Authority: JP
Inventors: 茂昭野海; 宏憲青木; 智裕田代
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-07-11
Filing date: 2003-07-11
Publication date: 2008-06-18
Anticipated expiration: 2023-07-11
Also published as: TW200502621A; JP2005031332A; KR20050007115A; TWI263822B; KR100865331B1

Description

【０００１】
【発明の属する技術分野】
本発明は、ＴＦＴ（Thin Film Transistor）表示装置に係り、更に詳しくは、ＴＦＴ基板を用いたＴＦＴ表示装置におけるゲートラインの駆動制御に関する。
【０００２】
【従来の技術】
液晶表示装置は、ＴＦＴ基板、カラーフィルタ基板間に液晶を封入して構成される。ＴＦＴ基板は、ガラスなどからなる絶縁性の透明基板上に多数の画素電極が形成され、各画素電極ごとに薄膜トランジスタ（ＴＦＴ）が形成されている。一方、カラーフィルター基板は、ガラスなどからなる絶縁性の透明基板上に共通電極が形成され、画素電極及び共通電極間の電界により液晶分子の配向方向を制御して画像表示を行っている。
【０００３】
図１１は、ＴＦＴ基板及びその制御回路の概略構成を示した説明図である。図中の１０はＴＦＴ基板、２０はゲート制御回路、３０はソース制御回路である。ＴＦＴ基板１０には、多数のゲートライン１１が平行に形成されるとともに、これらのゲートライン１１に交差させて多数のソースライン１２が平行に形成され、さらにゲートライン１１及びソースライン１２の各交点にＴＦＴ１３が形成されている。これらのＴＦＴ１３は、ゲート電極Ｇ及びソース電極Ｓが、ゲートライン１１及びソースライン１２にそれぞれ接続され、また、ドレイン電極Ｄが対応する画素容量１４に接続されている。
【０００４】
ゲートライン１１の電圧は、ゲート制御回路２０により制御され、ＴＦＴ１３はゲートライン１１ごとに順次にオンされる。ソースライン１２の電圧は、ソース制御回路３０により制御され、オン状態のＴＦＴ１３に対し、輝度に対応する書込データを供給している。すなわち、ＴＦＴ１３は、データ書き込みが行われるごく短い期間にだけゲート電極Ｇにゲートオン電圧Ｖｇｈが印加され、オン状態となるが、それ以外の期間はゲートオフ電圧Ｖｇｌが印加され、オフ状態となっている。このオン状態の期間に、ＴＦＴ１３を介して画素容量１４が充放電され、ソースライン１２の電圧（書込データ）が書き込まれる。
【０００５】
図１２は、従来のＴＦＴ基板及びその制御回路の一構成例を示した図である。図中の２１はゲート制御基板、２２はゲート駆動モジュール、３１はソース制御基板、３２はソース駆動モジュールである。
【０００６】
ゲート制御基板２１及びゲート駆動モジュール２２が、図１１のゲート制御回路２０に相当する。ゲート制御基板２１は、プリント基板２１０上にタイミング信号発生器２１１、ゲートオン電源回路２１２及びゲートオフ電源回路２１３が実装され、ゲート駆動電圧の印加に必要なタイミング信号、ゲートオン電圧Ｖｇｈ及びゲートオフ電圧Ｖｇｌを生成している。
【０００７】
ゲート駆動モジュール２２は、ゲートドライバＩＣからなるゲート駆動回路２４が絶縁性フィルム２３上に実装されたＴＣＰ（Tape Carrier Package）又はＣＯＦ（Chip On Film）と呼ばれる可撓性の薄型回路であり、ゲート制御基板２１からのタイミング信号、ゲートオン電圧Ｖｇｈ及びゲートオフ電圧Ｖｇｌに基づいて、各ゲートライン１１にゲート駆動電圧を印加している。すなわち、タイミング信号に基づいて、書込対象となるゲートライン１１に対してゲートオン電圧Ｖｇｈを印加し、その他のゲートライン１１に対してはゲートオフ電圧Ｖｇｌを印加している。
【０００８】
同様にして、図中のソース制御基板３１及びソース駆動モジュール３２が、図１１のソース制御回路３０に相当する。ソース制御基板３１は、タイミング信号や書込データを生成する回路（不図示）を実装したプリント基板３１０からなる。ソース駆動モジュール３２は、ソースドライバＩＣからなるソース駆動回路３４を絶縁性フィルム３３上に実装した可撓性の薄型回路であり、ソース制御基板３１からのタイミング信号及び書込データに基づいて、各ソースライン１２に書込電圧を印加している。
【０００９】
このＴＦＴ基板では、ゲート制御回路２０の一部が、可撓性のある薄型フィルムからなるゲート駆動モジュール２２として構成される。同様にして、ソース制御回路３０の一部が、可撓性のある薄型フィルムからなるソース駆動モジュール３２として構成されている。このため、当該ＴＦＴ基板を用いることにより、液晶表示装置を小型化することができるという利点がある。
【００１０】
図１３は、従来のＴＦＴ基板及びその制御回路の他の例を示した図である。図中の４０は表示制御基板、４１及び４２はＴＦＴ基板上の配線である。
【００１１】
表示制御基板４０は、図１２のゲート制御基板２１及びソース制御基板３１に相当し、ソース駆動モジュール３２の近傍に配置されたプリント基板４００からなる。すなわち、表示制御基板４０は、図１２ではゲート制御基板２１上に実装されていた回路２１１〜２１３を備えたソース制御基板３１である。
【００１２】
タイミング信号、ゲートオン電圧Ｖｇｈ及びゲートオフ電圧Ｖｇｌは、ＴＦＴ基板１０上の配線４１を介して、表示制御基板４０に最も近い１つのゲート駆動モジュール２２に伝達され、さらにＴＦＴ基板１０上の配線４２を介して、ゲート駆動モジュール２２間で順次に伝達される。つまり、配線４１，４２には、ＴＦＴ基板１０上において各ゲート駆動モジュール２２へゲート駆動電圧を供給するためのゲート電圧供給線が含まれている。
【００１３】
このＴＦＴ基板では、ゲート制御基板２１及びソース制御基板３１を１つの基板（表示制御基板４０）に集約しているため、当該ＴＦＴ基板を用いることにより、液晶表示装置を小型化、軽量化することができる。
【００１４】
図１３の配線４１及び４２としては、フォトリソグラフィ技術によってＴＦＴ基板１０上に形成された導電性薄膜が用いられる。また、製造コストを考慮すれば、ＴＦＴ基板１０の画像表示領域に使用される導電層、例えば、ゲートライン１１と同じ材質及び膜厚からなる層を利用することになる。このため、図１２の場合に比べ、ゲート電圧供給線における配線抵抗が大きくなり、ゲート駆動モジュール２２ごとのゲートライン１１への印加電圧にばらつきが生じる。
【００１５】
ゲートオフ電圧Ｖｇｌが変動すれば、画素容量１４に蓄積されている電荷量に変動がなくても、共通電極に対する画素電極の電位が変動し輝度が変化してしまう。このため、ゲートオフ電圧Ｖｇｌがゲート駆動モジュール２２ごとに異なる場合には、画面内の輝度がゲート駆動モジュール２２に対応する領域ごとに異なり、画面が分割されたように見えてしまうブロックムラと呼ばれる現象が生ずる。
【００１６】
この様な問題を解決するための提案が、例えば、特許文献１に開示されている。特許文献１に開示された提案は、ゲート駆動回路２４内に抵抗素子を設け、その抵抗値を各ゲート駆動回路２４ごとに、ゲート駆動電圧を線形的に変化させるように調整するというものである。
【００１７】
【特許文献１】
特開２００１−２２８８３４号公報
【００１８】
【発明が解決しようとする課題】
特許文献１では、ゲート駆動回路２４内の抵抗値を調整することにより、ゲート駆動電圧を線形的に変化させ、画面が分割されたように見えるという問題を解決しようとしている。このため、各ゲート駆動モジュール２２が、それぞれ異なる抵抗素子を内蔵している必要があり、部品を共通化することができず、製造コストを上昇させてしまうという問題が生ずる。
【００１９】
また、画面が分割されたように見える原因には、特許文献１において指摘されているゲート駆動電圧の静的なばらつき以外に、ゲート駆動電圧の動的なばらつき、つまり、電圧変動時における過渡的な電圧レベルばらつきもある。
【００２０】
一般に、ＴＦＴ１３はソース電極Ｓ及びゲート電極Ｇ間に結合容量が存在する。このため、ソースライン１２の電圧が変動すれば、その影響を受けてゲートライン１１の電圧も一時的に変動する。つまり、ソース駆動電圧が変動するごとに、ゲートオフ電圧Ｖｇｌが印加されている全てのゲートライン１１の電圧が一斉に変動するという動作を書込周期ごとに繰り返している。
【００２１】
この様なゲートラインの一時的な電圧変動は、その後、所定の時定数に従って減衰し、本来のゲートオフ電圧Ｖｇｌに近づいていく。ところが、各ゲート駆動モジュール２２ごとに時定数が異なっている場合には、減衰中における電圧値がゲート駆動モジュール２２間で異なり、ブロックムラが生じてしまう。
【００２２】
本発明は、上記の事情に鑑みてなされたものであり、均一な画面表示を行うことができるＴＦＴ表示装置を安価に提供することを目的とする。また、ゲート駆動電圧の動的なばらつきを抑制し、ブロックムラを抑制又は防止することこができるＴＦＴ表示装置を安価に提供することを目的とする。さらに、表示品質が高く、小型化及び軽量化可能なＴＦＴ表示装置を安価に提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明によるＴＦＴ表示装置は、絶縁性基板上に複数のゲートラインが形成され、各ゲートラインを周辺部に引き出して複数のゲートライン入力端子を形成したＴＦＴ基板と、複数の上記ゲートライン入力端子に接続され、ゲートラインごとに電圧供給タイミングを制御する２以上のゲート駆動回路と、上記２以上のゲート駆動回路に対しゲート駆動電圧を供給する表示制御基板とを備えて構成される。そして、上記ＴＦＴ基板の周辺部には、上記表示制御基板からゲート駆動回路へゲート駆動電圧を伝達するゲート電源供給線が設けられている。また、上記２以上のゲート駆動回路は、この回路内を貫通する内部電源配線を有しており、上記表示制御基板に対し上記ゲート電源供給線及び上記内部電源配線を介して直列接続され、上記表示制御基板が、ゲート駆動電圧を生成するゲート電源回路と、表示制御基板に最も近いゲート駆動回路を含むゲート駆動モジュールまでのゲート電源供給線の配線抵抗よりも高い抵抗値からなる抵抗素子とを有し、上記ゲート駆動電圧が上記抵抗素子を介してゲート電源供給線に供給される。
【００２４】
このような構成により、ゲート電源回路から各ゲート駆動モジュールまでの配線抵抗のばらつきを抑制し、ゲートラインの時定数がゲート駆動モジュールごとに大きくばらつくのを抑制することができる。従って、ゲート駆動モジュールごとのゲート駆動電圧の動的なばらつきによって、視認可能な輝度差が生じるのを抑制することができる。例えば、ＴＦＴのソース電極及びゲート電極間の結合容量に起因して、画像パターン及び交流駆動方式に応じてゲート駆動電圧が一時的に変動した場合に、当該変動量の減衰時にゲート駆動モジュールごとにゲート駆動電圧がばらつき、ブロックムラが発生するのを防止することができる。
【００２５】
また、本発明によるＴＦＴ表示装置は、上記表示制御基板が、表示制御基板に最も近いゲート駆動モジュールの入力容量及びこのゲート駆動モジュールまでのゲート電源供給線の配線容量の和よりも大きな容量からなる容量素子を有し、この容量素子が、上記抵抗素子よりもゲート電源供給線側において、上記ゲート電源供給線に対し並列接続される。
【００２６】
このような構成により、ゲート電源回路から各ゲート駆動モジュールまでの配線容量のばらつき及び各ゲート駆動モジュールの入力容量のばらつきを抑制し、ゲートラインの時定数がゲート駆動モジュールごとに大きくばらつくのを抑制することができる。従って、ゲート駆動モジュールごとのゲート駆動電圧の動的なばらつきによって、視認可能な輝度差が生じるのを抑制することができる。
【００２７】
また、本発明によるＴＦＴ表示装置は、上記ゲート電源供給線が、ＴＦＴ基板上に形成された導電性薄膜からなる。このような構成により、ＴＦＴ表示装置を小型化あるいは軽量化しつつ、ゲート駆動モジュールごとにゲートラインの時定数に大きな差が生じ、ブロックムラとして視認されるのを抑制又は防止することができる。すなわち、小型化又は軽量化と、表示品質とを両立させることができる。
【００２８】
また、本発明によるＴＦＴ表示装置は、上記ゲート駆動モジュールが、ゲート電源供給線を介して直列接続される。ゲート駆動モジュールを直列接続することによりＴＦＴ表示装置を小型軽量化しつつ、ゲート駆動モジュールごとにゲートラインの時定数に大きな差が生じてブロックムラとして視認されるのを抑制又は防止することができる。すなわち、小型軽量化と、表示品質とを両立させることができる。
【００３０】
また、本発明によるＴＦＴ表示装置は、上記抵抗素子が、ＴＦＴをオフ状態に制御するゲートオフ電圧を供給するゲートオフ電源回路の出力端子に設けられている。このような構成により、ゲートオフ電圧の一時的な変動によるブロックムラの発生を抑制又は防止することができる。
【００３１】
また、本発明によるＴＦＴ表示装置は、上記ゲート駆動モジュールが、ゲート駆動回路が実装された絶縁性フィルムからなり、ゲート駆動電圧がゲート電源供給線を介して絶縁性フィルム上のゲート駆動回路に供給される。このような構成により、ＴＦＴ表示装置の小型軽量化と、表示品質とを両立させることができる。
【００３２】
また、本発明によるＴＦＴ表示装置は、上記絶縁性フィルムが、ゲート電源供給線を介して表示制御基板に直列接続される。このような構成により、ＴＦＴ表示装置を小型軽量化しつつ、ゲート駆動モジュールごとにゲートラインの時定数に大きな差が生じてブロックムラとして視認されるのを抑制又は防止することができる。
【００３３】
また、本発明によるＴＦＴ表示装置は、上記ゲート駆動モジュールが、ＴＦＴ基板上に設けられた半導体チップからなる。このような構成により、表示品質を低下させることなく、ＴＦＴ表示装置をさらに小型化及び軽量化することができる。
【００３４】
【発明の実施の形態】
実施の形態１．
図１は、本発明によるＴＦＴ表示装置の一例を示した斜視図であり、液晶表示装置の組立時の様子が示されている。図中の５０は前面筐体、５１は液晶パネル、５２はバックライト、５３は背面筐体、５４はカラーフィルタ基板である。
【００３５】
液晶パネル５１は、ＴＦＴ基板１０に対し、液晶を封入してカラーフィルタ基板５４を貼り合わせ、ＴＦＴ基板１０の一端辺に同一回路構成からなる２以上のゲート駆動モジュール２２を配列させるとともに、隣接する他の一端辺に２以上のソース駆動モジュール３２を配列させ、さらに、ソース駆動モジュール３２に表示制御基板４０を接続して構成される。
【００３６】
この液晶パネルの背面にバックライトを重ね合わせて、前面筐体５０及び背面筐体５３からなる筐体内に収納することにより、液晶表示装置が得られる。この液晶表示装置は、一般に液晶モジュールと呼ばれ、さらに種々の周辺回路などを取り付けて用いられる。
【００３７】
図２は、ＴＦＴ表示装置の断面図であり、図１の液晶表示装置を組み立てた状態におけるソースラインに平行な断面が示されている。可撓性を有する絶縁性フィルムからなるソース駆動モジュール３２は筐体内で折り曲げられて、表示制御基板４０は、バックライト５２の背面側に配置されている。また、図示しないゲート駆動モジュール２２も同様にして筐体内で折り曲げられている。このため、表示画面の面積に比べ、液晶表示装置全体を小型にすることができる。また、ゲート制御基板とソース制御基板を統合した表示制御基板４０を用いることにより、より小型化され、また、軽量化されている。
【００３８】
図３は、実施の形態１によるＴＦＴ表示装置の要部の一構成例を示した図であり、ＴＦＴ基板がその制御回路とともに示されている。図中の１６はＴＦＴ基板の表示領域、７０は抵抗である。この図を図１３（従来の技術）と比較すれば、表示制御基板４０上のゲートオフ電源回路２１３の出力段に抵抗素子７０が設けられている点で異なる。
【００３９】
表示制御基板４０には、ソース制御回路とともに、ゲート制御回路としてのタイミング信号発生器２１１、ゲートオン電源回路２１２及びゲートオフ電源回路２１３が設けられている。タイミング信号及びゲートオン電圧Ｖｇｈは、ソース駆動モジュール３２を構成する絶縁性フィルム３３上の配線を介してＴＦＴ基板１０に供給される。一方、ゲートオフ電圧Ｖｇｌは、表示制御基板４０上の抵抗素子７０を介して出力され、ソース駆動モジュール３２を構成する絶縁性フィルム３３上の配線を介してＴＦＴ基板１０に供給される。
【００４０】
これらの信号は、ＴＦＴ基板１０上に形成された薄膜配線４１及び４２を介して、ゲート駆動モジュール２２に入力され、ゲート駆動モジュール２２上のゲート駆動回路２４に供給される。すなわち、ゲート駆動モジュール２２は、ＴＦＴ基板１０上の薄膜配線４１，４２を介して、表示制御基板４０に直列接続され、表示制御基板４０からの出力信号は、薄膜配線４１を介して最も近いゲート駆動モジュール２２に伝達され、さらに、薄膜配線４２を介して隣接するゲート駆動モジュール２２間で順次に伝達される。
【００４１】
抵抗素子７０の抵抗値は、少なくとも表示制御基板４０に最も近いゲート駆動モジュール２２までのゲート電源供給線（薄膜配線４１）の配線抵抗よりも高い値に予め決定されている。なお、上記配線抵抗よりも十分に高い値に予め決定されることがより望ましい。
【００４２】
表示領域１６を形成するために使用される導電層の中では、通常、ゲートライン１１が最も導電率が高く、薄膜配線４１，４２に適している。薄膜配線４１，４２としてゲートラインと同じ層を利用する場合、ゲート駆動モジュール２２を直列接続することによって、ゲートラインと交差させず、かつ、ＴＦＴ基板１０の周辺部に広い領域を必要とすることなく配線４１，４２を形成することができる。
【００４３】
各ゲート駆動モジュール２２は、それぞれに複数のゲートライン１１が割り当てられ、割り当てられたゲートライン１１の電圧制御を行っている。各ゲートライン１１は、ＴＦＴ基板１０上のゲート駆動モジュール２２側の周辺部（表示領域１６の外側）に引き出され、ゲートライン入力端子１１ｉが形成されている。このゲートライン入力端子１１ｉには、対応するゲート駆動モジュール２２の出力端子が接続されている。なお、同様にして、ソースライン１２をＴＦＴ基板１０上のソース駆動モジュール３２側の周辺部に引き出したソースライン入力端子１２ｉにソース駆動モジュール３２の出力端子が接続されている。
【００４４】
図４は、図３のゲート駆動回路２４の回路構成の一例を示したブロック図である。このゲート駆動回路２４は、制御対象とする各ゲートライン１１に対応したタイミング制御回路２４０からなり、タイミング信号、ゲートオン電圧Ｖｇｈ及びゲートオフ電圧Ｖｇｌが、各タイミング制御回路２４０に入力されている。これらのタイミング制御回路２４０は、タイミング信号に基づいて、ゲートオン電圧Ｖｇｈ又はゲートオフ電圧Ｖｇｌのいずれかを選択的にゲートライン入力端子１１ｉへ出力している。
【００４５】
図５及び図６は、本発明の効果を確認するために行った実験について説明した図である。図５には、実験に用いられた液晶表示装置の表示状態が示されており、図６には、時定数の差によるゲートオフ電圧のばらつきの一例が示されている。
【００４６】
この実験に用いられた液晶表示装置は、縦方向には同一色からなる多数の画素が配置されるとともに、横方向にはＲＧＢの順に色の異なる多数の画素が配置され、ＲＧＢ縦ストライプを構成している。
【００４７】
また、画素単位で交流駆動されている。すなわち、任意の画素への書込電圧（ソース駆動電圧）に対し、当該画素の上下左右に隣接する各画素への書込電圧の極性を反転させて駆動し、さらに各画素への書込電圧の極性をフレームごとに反転させている。このような液晶表示装置の各縦ストライプを１列おきに黒表示とし、残りの縦ストライプを所定の中間調となるように点灯させて、各ゲート駆動モジュール２２におけるゲートオフ電圧Ｖｇｌの入力電圧値を計測した。
【００４８】
図６は、抵抗素子７０を設けない場合のゲートオフ電圧Ｖｇｌの測定値を示した図である。図中の６０は薄膜配線４１を経由した後のゲートオフ電源回路２１３に最も近いゲート駆動モジュール２２への入力電圧値、６１は薄膜配線４２を経由した後の次のゲート駆動モジュール２２への入力電圧値、６２は一つ手前のゲート駆動モジュール２２から出力され薄膜配線４２を経由した後の最も遠いゲート駆動モジュール２２への入力電圧値である。
【００４９】
この図では、本来一定であるべきゲートオフ電圧Ｖｇｌが書込周期ごとに一時的に変動し、その後、時定数に従って当該変動分が減衰している様子が示されている。その際、ゲートオフ電源回路２１３に近いほど時定数が小さいため早く減衰し、減衰中のゲートオフ電圧値Ｖｇｌにゲート駆動モジュール２２ごとのばらつきが出てブロックムラとなる。特に、最も近いゲート駆動モジュール２２と、その他のゲート駆動モジュール２２との差が顕著である。
【００５０】
これらの測定値のばらつきは、抵抗素子７０を１００Ωにした場合には顕著に改善され、抵抗素子を３００Ωにすればほとんど消滅する。また、２００Ωにすれば、画面上でブロックムラは視認できなくなった。このことから、表示制御基板４０から各ゲート駆動モジュール２２までの時定数の比が大きい場合にブロックムラが発生し、この時定数の比を低減することによってブロックムラの発生を抑制することができると考えられる。
【００５１】
表示制御基板４０から最も近いゲート駆動モジュール２２まで、あるいは、ゲート駆動モジュール２２間における配線抵抗は１０〜５０Ω程度であり、抵抗素子７０の抵抗値をこれらの値より大きな１００Ω以上とすることによって顕著な効果が得られた。特に、２００Ω以上とすることにより視認可能なブロックムラを消失させることができた。つまり、抵抗素子７０の抵抗値を、ＴＦＴ基板１０上に形成されたゲートオフ電圧Ｖｇｌ用の薄膜配線４１の抵抗値よりも大きな値、望ましくは、十分に大きな値とすることにより、ブロックムラが顕著に改善されることがわかる。
【００５２】
本発明の実施の形態によれば、表示制御基板４０上に薄膜配線４１の配線抵抗以上の抵抗素子７０を設け、ゲートオフ電源回路２１３からのゲートオフ電圧Ｖｇｌを抵抗素子を介してＴＦＴ基板１０に供給している。このため、ゲート駆動モジュール２２ごとのゲートオフ電圧Ｖｇｌがばらつくことによるブロックムラが発生するのを抑制し、あるいは、防止することができる。
【００５３】
実施の形態２．
実施の形態１では、抵抗素子を表示制御基板４０上に設け、ゲートオフ電源回路２１３の出力端子に接続する場合の例について説明したが、本実施の形態では、抵抗素子及び容量素子（コンデンサ）を表示制御基板４０上に設ける場合について説明する。
【００５４】
図７は、本発明の実施の形態２によるＴＦＴ表示装置の要部の一構成例を示した図であり、液晶表示装置のＴＦＴ基板及びその制御回路が示されている。図中の７０は抵抗素子、７１は容量素子である。
【００５５】
この表示制御基板４０には、抵抗素子７０及び容量素子７１が設けられ、ゲートオフ電源回路２１３の出力端子に接続されている。抵抗素子７０は、ゲート駆動モジュール２２に対し直列に接続され、容量素子７１はゲート駆動モジュール２２に対し並列に接続されている。また、抵抗素子７０は、容量素子７１よりもゲートオフ電源回路２１３側に接続されている。
【００５６】
また、容量素子７１は、表示制御基板４０に最も近いゲート駆動モジュール２２の入力容量及び当該ゲート駆動モジュール２２までのゲート電源供給線（薄膜配線４１）の配線容量の和よりも大きな容量からなる。より望ましくは、上記容量の和よりも十分に大きな容量からなる。
【００５７】
このため、ゲートオフ電圧Ｖｇｌが変動した場合、その後の減衰時におけるゲート駆動モジュール２２ごとの時定数の比を更に低減させることができる。従って、ゲートオフ電圧Ｖｇｌがゲート駆動モジュール２２ごとに動的にばらつくのを抑制し、ブロックムラをより効果的に抑制し、あるいは、防止することができる。
【００５８】
実施の形態３．
上記実施の形態１では、表示制御基板４０上に抵抗素子７０を設けた場合について説明した。また、実施の形態２では、抵抗素子７０及び容量素子７１を設けた場合について説明した。これに対し、本実施の形態では容量素子のみを設ける場合について説明する。
【００５９】
図８は、本発明の実施の形態３によるＴＦＴ表示装置の要部の一構成例を示した図であり、液晶表示装置のＴＦＴ基板及びその制御回路が示されている。この表示制御基板４０には、容量素子７１が設けられ、ゲートオフ電源回路２１３の出力端子に接続されている。容量素子７１はゲート駆動モジュール２２に対し並列に接続されている。
【００６０】
また、容量素子７１は、表示制御基板に最も近いゲート駆動モジュール２２の入力容量及び当該ゲート駆動モジュール２２までのゲート電源供給線（薄膜配線４１）の配線容量の和よりも大きな容量からなる。より望ましくは、上記容量の和よりも十分に大きな容量からなる。
【００６１】
ゲートオフ電源回路２１３内には出力抵抗が存在するため、その出力端子に容量素子７１を接続することによって、ゲートオフ電圧Ｖｇｌの変動後の減衰時におけるゲート駆動モジュール２２ごとの時定数の比を低減させることができ、ブロックムラを抑制することができる。
【００６２】
実施の形態４．
実施の形態１〜３では、絶縁性フィルム２３及びゲート駆動回路２４からなるＴＣＰ又はＣＯＦのゲート駆動モジュール２２が用いられる場合の例について説明した。これに対し、本実施の形態では、ＴＦＴ基板上にゲート駆動回路からなる半導体チップがマウントされ、この半導体チップがゲート駆動モジュールとして用いられる場合の例について説明する。
【００６３】
図９は、本発明の実施の形態４によるＴＦＴ表示装置の要部の一構成例を示した図であり、液晶表示装置のＴＦＴ基板及びその制御回路が示されている。図３の場合と比較すれば、ＴＦＴ基板１７の構成が異なっている。
【００６４】
ＴＦＴ基板１７は、ゲート駆動回路及びソース駆動回路がパッケージ化されていない半導体チップ２５，３５として、ガラス基板上の表示領域１６以外の周辺部に設けられており、このような構成はＣＯＧ（Chip on Glass）と呼ばれている。例えば、ガラス基板の表面に粘着性のＡＣＦ（Anisotropy Conductive Film:異方導電性フィルム）を貼付し、底面に金バンプが形成されたチップを取り付けることにより、ＴＦＴ基板１７上に半導体チップを機械的に取り付けるとともに、薄膜配線４１，４２、ゲートライン入力端子１１ｉ、ソースライン入力端子１２ｉに電気的に接続することができる。
【００６５】
つまり、半導体チップ２５は、ＴＦＴ基板１０上に実装された集積回路からなるゲート駆動モジュールであり、ＴＣＰからなるゲート駆動モジュールを用いる場合に比べ、ＴＦＴ表示装置をさらに小型化及び軽量化することができる。
【００６６】
半導体チップ２５には、ＴＦＴ基板１７上の薄膜配線４１，４２を介してゲート駆動電圧が供給されるため、各ゲートラインの時定数は、半導体チップ２５ごとに異なり、実施の形態１〜３と同様、ブロックムラが発生するという問題が生ずる。従って、表示制御基板４０上に抵抗素子７０を設け、あるいは、図示しない容量素子７１を設けることにより、ブロックムラを抑制することができる。
【００６７】
本実施の形態によれば、ガラス基板上にゲート駆動回路としての半導体チップ２５を直接取り付けたＣＯＧのＴＦＴ基板１７の場合にも、実施の形態１〜３の場合と同様にして、ブロックムラの発生を抑制することができる。
【００６８】
実施の形態５．
実施の形態１〜４では、各ゲート駆動モジュール２２，２５が表示制御基板４０に直列接続される場合の例について説明した。これに対し、本実施の形態では、ゲート駆動モジュールが互いに並列接続される場合について説明する。
【００６９】
図１０は、本発明の実施の形態５によるＴＦＴ表示装置の要部の一構成例を示した図であり、液晶表示装置のＴＦＴ基板及びその制御回路が示されている。図９の場合と比較すれば、ＴＦＴ基板１８上における半導体チップ２５間の配線が異なっている。
【００７０】
薄膜配線４３は、ＴＦＴ基板１８上で分岐し、各半導体チップ２５に接続されている。すなわち、ゲート駆動モジュールとしての半導体チップ２５は、薄膜配線４３によってＴＦＴ基板１８上で並列接続され、表示制御基板４０からゲート駆動電圧が供給されている。
【００７１】
各半導体チップ２５は、表示制御基板４０からの距離が異なるため、各ゲートライン１１の時定数も半導体チップ２５ごとに異なり、実施の形態１〜３と同様、ブロックムラが発生するという問題が生ずる。従って、表示制御基板４０上に抵抗素子７０を設け、あるいは、図示しない容量素子７１を設けることにより、ブロックムラを抑制することができる。
【００７２】
本実施の形態によれば、ゲート駆動モジュール２５が並列接続されているＴＦＴ基板１８の場合にも、実施の形態１〜４の場合と同様にして、ブロックムラの発生を抑制することができる。
【００７３】
なお、上記の各実施の形態では、一例として特定の構造及び形状を有する液晶表示装置について説明したが、本発明は、様々なＴＦＴ表示装置に適応することができる。例えば、ＴＦＴ基板を用いる表示装置であれば、液晶表示装置に限定されない。また、ＴＦＴ基板１０，１５は必ずしもガラス基板に限定されない。また、図９及び図１０では、ゲート側及びソース側ともにＣＯＧであるが、ゲート側はＣＯＧ、ソース側はＴＣＰ又はＣＯＦであってもよい。
【００７４】
【発明の効果】
本発明によれば、均一な画面表示を行うことができるＴＦＴ表示装置を安価に提供することができる。また、ゲート駆動電圧の変動に起因する輝度のばらつきを抑制し、ブロックムラを抑制又は防止することができるＴＦＴ表示装置を安価に提供することができる。さらに、表示品質が高く、小型化及び軽量化可能なＴＦＴ表示装置を安価に提供することができる。
【図面の簡単な説明】
【図１】本発明によるＴＦＴ表示装置の一例を示した斜視図であり、液晶表示装置の組立時の様子が示されている。
【図２】ＴＦＴ表示装置の断面図である。
【図３】実施の形態１によるＴＦＴ表示装置の要部の一構成例を示した図であり、ＴＦＴ基板がその制御回路とともに示されている
【図４】図３のゲート駆動回路２４の回路構成の一例を示したブロック図である。
【図５】本発明の効果を確認するための実験に用いられた液晶表示装置の表示状態を示した図である。
【図６】時定数の差によるゲートオフ電圧のばらつきの一例を示した図である。
【図７】本発明の実施の形態２によるＴＦＴ表示装置の要部の一構成例を示した図である。
【図８】本発明の実施の形態３によるＴＦＴ表示装置の要部の一構成例を示した図である。
【図９】本発明の実施の形態４によるＴＦＴ表示装置の要部の一構成例を示した図である。
【図１０】図１０は、本発明の実施の形態５によるＴＦＴ表示装置の要部の一構成例を示した図である。
【図１１】ＴＦＴ基板及びその制御回路の概略構成を示した説明図である。
【図１２】従来のＴＦＴ基板及びその制御回路の一構成例を示した図である。
【図１３】従来のＴＦＴ基板及びその制御回路の他の例を示した図である。
【符号の説明】
１０，１７，１８ＴＦＴ基板
１１ゲートライン
１１ｉゲートライン入力端子
１２ソースライン
１２ｉソースライン入力端子
１４画素容量
１６画像表示領域
２１ゲート制御基板
２１０プリント基板
２１１タイミング信号発生器
２１２ゲートオン電源回路
２１３ゲートオフ電源回路
２２ゲート駆動モジュール
２３絶縁性フィルム
２４ゲート駆動回路
２４０タイミング制御回路
４０表示制御基板
４１〜４３薄膜配線
５０前面筐体
７０抵抗素子
７１容量素子
Ｖｇｈゲートオン電圧
Ｖｇｌゲートオフ電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a TFT (Thin Film Transistor) display device, and more particularly to gate line drive control in a TFT display device using a TFT substrate.
[0002]
[Prior art]
The liquid crystal display device is configured by sealing liquid crystal between a TFT substrate and a color filter substrate. In the TFT substrate, a large number of pixel electrodes are formed on an insulating transparent substrate made of glass or the like, and a thin film transistor (TFT) is formed for each pixel electrode. On the other hand, in the color filter substrate, a common electrode is formed on an insulating transparent substrate made of glass or the like, and an image is displayed by controlling the alignment direction of liquid crystal molecules by an electric field between the pixel electrode and the common electrode.
[0003]
FIG. 11 is an explanatory diagram showing a schematic configuration of the TFT substrate and its control circuit. In the figure, 10 is a TFT substrate, 20 is a gate control circuit, and 30 is a source control circuit. A number of gate lines 11 are formed in parallel on the TFT substrate 10, and a number of source lines 12 are formed in parallel across the gate lines 11, and each intersection of the gate lines 11 and the source lines 12 is formed. A TFT 13 is formed on the substrate. In these TFTs 13, the gate electrode G and the source electrode S are connected to the gate line 11 and the source line 12, respectively, and the drain electrode D is connected to the corresponding pixel capacitor 14.
[0004]
The voltage of the gate line 11 is controlled by the gate control circuit 20, and the TFTs 13 are sequentially turned on for each gate line 11. The voltage of the source line 12 is controlled by the source control circuit 30 and supplies write data corresponding to the luminance to the TFT 13 in the on state. That is, the TFT 13 is turned on by applying the gate-on voltage Vgh to the gate electrode G only during a very short period when data writing is performed, but is turned off by applying the gate-off voltage Vgl during other periods. . During this ON state, the pixel capacitor 14 is charged / discharged via the TFT 13 and the voltage (write data) of the source line 12 is written.
[0005]
FIG. 12 is a diagram showing a configuration example of a conventional TFT substrate and its control circuit. In the figure, 21 is a gate control board, 22 is a gate drive module, 31 is a source control board, and 32 is a source drive module.
[0006]
The gate control board 21 and the gate drive module 22 correspond to the gate control circuit 20 of FIG. The gate control board 21 includes a timing signal generator 211, a gate-on power supply circuit 212, and a gate-off power supply circuit 213 on a printed circuit board 210. Implementation Thus, a timing signal, a gate-on voltage Vgh, and a gate-off voltage Vgl necessary for applying the gate drive voltage are generated.
[0007]
The gate drive module 22 includes a gate drive circuit 24 composed of a gate driver IC on an insulating film 23. Implementation It is a flexible thin circuit called TCP (Tape Carrier Package) or COF (Chip On Film), and each gate line 11 is based on a timing signal from the gate control substrate 21, a gate-on voltage Vgh, and a gate-off voltage Vgl. A gate drive voltage is applied to the. That is, based on the timing signal, the gate-on voltage Vgh is applied to the gate line 11 to be written, and the gate-off voltage Vgl is applied to the other gate lines 11.
[0008]
Similarly, the source control board 31 and the source drive module 32 in the figure correspond to the source control circuit 30 in FIG. The source control board 31 includes a circuit (not shown) that generates timing signals and write data. Implementation Printed circuit board 310. The source drive module 32 includes a source drive circuit 34 including a source driver IC on an insulating film 33. Implementation A flexible thin circuit that applies a write voltage to each source line 12 based on a timing signal and write data from the source control board 31.
[0009]
In this TFT substrate, a part of the gate control circuit 20 is configured as a gate drive module 22 made of a flexible thin film. Similarly, a part of the source control circuit 30 is configured as a source driving module 32 made of a flexible thin film. For this reason, there exists an advantage that a liquid crystal display device can be reduced in size by using the said TFT substrate.
[0010]
FIG. 13 is a diagram showing another example of a conventional TFT substrate and its control circuit. In the figure, 40 is a display control substrate, and 41 and 42 are wirings on the TFT substrate.
[0011]
The display control board 40 corresponds to the gate control board 21 and the source control board 31 in FIG. 12 and includes a printed board 400 arranged in the vicinity of the source driving module 32. That is, the display control board 40 is placed on the gate control board 21 in FIG. Implementation This is a source control board 31 provided with the previously configured circuits 211 to 213.
[0012]
The timing signal, the gate-on voltage Vgh, and the gate-off voltage Vgl are transmitted to one gate drive module 22 closest to the display control substrate 40 via the wiring 41 on the TFT substrate 10, and further via the wiring 42 on the TFT substrate 10. Thus, the signals are sequentially transmitted between the gate driving modules 22. That is, the wirings 41 and 42 include a gate voltage supply line for supplying a gate drive voltage to each gate drive module 22 on the TFT substrate 10.
[0013]
In this TFT substrate, since the gate control substrate 21 and the source control substrate 31 are integrated into one substrate (display control substrate 40), the liquid crystal display device can be reduced in size and weight by using the TFT substrate. Can do.
[0014]
As the wirings 41 and 42 in FIG. 13, a conductive thin film formed on the TFT substrate 10 by a photolithography technique is used. In consideration of the manufacturing cost, a conductive layer used in the image display area of the TFT substrate 10, for example, a layer made of the same material and film thickness as the gate line 11 is used. For this reason, compared with the case of FIG. 12, the wiring resistance in the gate voltage supply line increases, and the applied voltage to the gate line 11 for each gate drive module 22 varies.
[0015]
If the gate-off voltage Vgl varies, the potential of the pixel electrode with respect to the common electrode varies and the luminance changes even if the amount of charge accumulated in the pixel capacitor 14 does not vary. For this reason, when the gate-off voltage Vgl is different for each gate drive module 22, the luminance in the screen is different for each region corresponding to the gate drive module 22, and a phenomenon called block unevenness that makes the screen appear to be divided. Will occur.
[0016]
A proposal for solving such a problem is disclosed in Patent Document 1, for example. The proposal disclosed in Patent Document 1 is to provide a resistance element in the gate drive circuit 24 and adjust the resistance value of each gate drive circuit 24 so as to linearly change the gate drive voltage. .
[0017]
[Patent Document 1]
JP 2001-228834 A
[0018]
[Problems to be solved by the invention]
In Patent Document 1, an attempt is made to solve the problem that the gate drive voltage is linearly changed by adjusting the resistance value in the gate drive circuit 24 so that the screen appears to be divided. For this reason, it is necessary for each gate drive module 22 to incorporate different resistance elements, which makes it impossible to share parts and raises the manufacturing cost.
[0019]
In addition to the static variation of the gate drive voltage pointed out in Patent Document 1, the cause of the screen appearing to be divided is a dynamic variation of the gate drive voltage, that is, a transient at the time of voltage variation. There are also various voltage level variations.
[0020]
In general, the TFT 13 has a coupling capacitance between the source electrode S and the gate electrode G. For this reason, if the voltage of the source line 12 fluctuates, the voltage of the gate line 11 also fluctuates temporarily under the influence. That is, every time the source drive voltage changes, the operation in which the voltages of all the gate lines 11 to which the gate-off voltage Vgl is applied fluctuates all at once is repeated every writing cycle.
[0021]
Such a temporary voltage fluctuation of the gate line is then attenuated according to a predetermined time constant, and approaches the original gate-off voltage Vgl. However, when the time constant is different for each gate drive module 22, the voltage value during the attenuation is different between the gate drive modules 22, and block unevenness occurs.
[0022]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a TFT display device capable of performing uniform screen display at a low cost. It is another object of the present invention to provide a TFT display device that can suppress dynamic variations in gate drive voltage and suppress or prevent block unevenness at low cost. It is another object of the present invention to provide a TFT display device that has high display quality and can be reduced in size and weight at low cost.
[0023]
[Means for Solving the Problems]
The TFT display device according to the present invention is formed on an insulating substrate. Multiple Gate lines are formed, and each gate line is pulled out to the periphery. Multiple TFT substrate on which a gate line input terminal is formed, and a plurality of the above Two or more connected to the gate line input terminal and controlling the voltage supply timing for each gate line Gate drive circuit When, Two or more gate drive circuits above And a display control board for supplying a gate drive voltage. In the periphery of the TFT substrate, the above From the display control board Gate drive circuit A gate power supply line for transmitting a gate drive voltage is provided. Also, The two or more gate drive circuits have an internal power supply line penetrating through the circuit, and are connected in series to the display control board via the gate power supply line and the internal power supply line, The display control board is closest to the gate power supply circuit for generating the gate drive voltage and the display control board. Includes gate drive circuit A resistance element having a resistance value higher than the wiring resistance of the gate power supply line to the gate drive module; the above A gate drive voltage is supplied to the gate power supply line through the resistance element.
[0024]
With such a configuration, variation in wiring resistance from the gate power supply circuit to each gate drive module can be suppressed, and the time constant of the gate line can be suppressed from greatly varying from one gate drive module to another. Therefore, it is possible to suppress the occurrence of a visible luminance difference due to the dynamic variation of the gate drive voltage for each gate drive module. For example, when the gate drive voltage fluctuates temporarily according to the image pattern and the AC drive method due to the coupling capacitance between the source electrode and the gate electrode of the TFT, each gate drive module is attenuated when the fluctuation amount is attenuated. It is possible to prevent the gate drive voltage from varying and block unevenness from occurring.
[0025]
In the TFT display device according to the present invention, the display control board has a capacity larger than the sum of the input capacity of the gate drive module closest to the display control board and the wiring capacity of the gate power supply line to the gate drive module. A capacitive element is included, and the capacitive element is connected in parallel to the gate power supply line on the gate power supply line side of the resistor element.
[0026]
With such a configuration, variations in wiring capacitance from the gate power supply circuit to each gate drive module and variations in input capacitance of each gate drive module are suppressed, and the time constant of the gate line is suppressed from greatly varying from one gate drive module to another. can do. Therefore, it is possible to suppress the occurrence of a visible luminance difference due to the dynamic variation of the gate drive voltage for each gate drive module.
[0027]
In the TFT display device according to the present invention, the gate power supply line is formed of a conductive thin film formed on a TFT substrate. With such a configuration, it is possible to suppress or prevent the TFT display device from being visually recognized as block unevenness due to a large difference in the time constant of the gate line for each gate driving module while reducing the size or weight of the TFT display device. That is, it is possible to achieve both reduction in size or weight and display quality.
[0028]
In the TFT display device according to the present invention, the gate driving modules are connected in series via a gate power supply line. By connecting the gate drive modules in series, the TFT display device can be reduced in size and weight, and it is possible to suppress or prevent the gate drive module from being visually recognized as block unevenness due to a large difference in the time constant of the gate line for each gate drive module. That is, it is possible to achieve both a reduction in size and weight and display quality.
[0030]
In the TFT display device according to the present invention, the resistor element is provided at an output terminal of a gate-off power supply circuit that supplies a gate-off voltage for controlling the TFT to an off state. With such a configuration, it is possible to suppress or prevent the occurrence of block unevenness due to temporary fluctuations in the gate-off voltage.
[0031]
Further, in the TFT display device according to the present invention, the gate driving module includes a gate driving circuit. Implemented The gate driving voltage is supplied to the gate driving circuit on the insulating film through the gate power supply line. With such a configuration, it is possible to achieve both a reduction in size and weight of the TFT display device and display quality.
[0032]
In the TFT display device according to the present invention, the insulating film is connected in series to a display control substrate via a gate power supply line. With such a configuration, it is possible to suppress or prevent the TFT display device from being visually recognized as block unevenness due to a large difference in the time constant of the gate line for each gate driving module while reducing the size and weight of the TFT display device.
[0033]
In the TFT display device according to the present invention, the gate driving module is formed of a semiconductor chip provided on a TFT substrate. With such a configuration, the TFT display device can be further reduced in size and weight without degrading display quality.
[0034]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
FIG. 1 is a perspective view showing an example of a TFT display device according to the present invention, and shows a state during assembly of a liquid crystal display device. In the figure, 50 is a front case, 51 is a liquid crystal panel, 52 is a backlight, 53 is a back case, and 54 is a color filter substrate.
[0035]
The liquid crystal panel 51 encloses a liquid crystal in a TFT substrate 10 and attaches a color filter substrate 54, arranges two or more gate drive modules 22 having the same circuit configuration on one end side of the TFT substrate 10, and is adjacent to the TFT substrate 10. Two or more source drive modules 32 are arranged on the other end side, and a display control board 40 is connected to the source drive module 32.
[0036]
A liquid crystal display device can be obtained by superimposing a backlight on the back surface of the liquid crystal panel and storing it in a housing composed of a front housing 50 and a back housing 53. This liquid crystal display device is generally called a liquid crystal module, and is used with various peripheral circuits attached.
[0037]
FIG. 2 is a cross-sectional view of the TFT display device, showing a cross section parallel to the source line in a state where the liquid crystal display device of FIG. 1 is assembled. The source driving module 32 made of a flexible insulating film is bent in the casing, and the display control board 40 is disposed on the back side of the backlight 52. The gate drive module 22 (not shown) is also bent in the same manner. For this reason, compared with the area of a display screen, the whole liquid crystal display device can be reduced in size. Further, by using the display control board 40 in which the gate control board and the source control board are integrated, the size and the weight are further reduced.
[0038]
FIG. 3 is a diagram showing a configuration example of a main part of the TFT display device according to the first embodiment, in which the TFT substrate is shown together with its control circuit. In the figure, 16 is a display area of the TFT substrate, and 70 is a resistor. FIG. 13 is compared with FIG. 13 (conventional technology) in that a resistance element 70 is provided at the output stage of the gate-off power supply circuit 213 on the display control substrate 40.
[0039]
The display control board 40 is provided with a timing signal generator 211, a gate-on power supply circuit 212, and a gate-off power supply circuit 213 as a gate control circuit, as well as a source control circuit. The timing signal and the gate-on voltage Vgh are supplied to the TFT substrate 10 via the wiring on the insulating film 33 constituting the source driving module 32. On the other hand, the gate-off voltage Vgl is output via the resistance element 70 on the display control substrate 40 and supplied to the TFT substrate 10 via the wiring on the insulating film 33 constituting the source drive module 32.
[0040]
These signals are input to the gate drive module 22 via the thin film wirings 41 and 42 formed on the TFT substrate 10 and supplied to the gate drive circuit 24 on the gate drive module 22. That is, the gate drive module 22 is connected in series to the display control board 40 via the thin film wirings 41 and 42 on the TFT substrate 10, and the output signal from the display control board 40 is the closest gate via the thin film wiring 41. It is transmitted to the drive module 22 and further sequentially transmitted between the adjacent gate drive modules 22 via the thin film wiring 42.
[0041]
The resistance value of the resistance element 70 is determined in advance to be higher than at least the wiring resistance of the gate power supply line (thin film wiring 41) up to the gate drive module 22 closest to the display control board 40. It is more desirable that the value is determined in advance sufficiently higher than the wiring resistance.
[0042]
Of the conductive layers used to form the display region 16, the gate line 11 usually has the highest conductivity and is suitable for the thin film wirings 41 and 42. When the same layer as the gate line is used as the thin film wirings 41 and 42, the gate driving module 22 is connected in series so as not to cross the gate line and to require a wide area in the peripheral portion of the TFT substrate 10. Thus, the wirings 41 and 42 can be formed.
[0043]
Each gate drive module 22 is assigned a plurality of gate lines 11 and performs voltage control of the assigned gate lines 11. Each gate line 11 is drawn out to the peripheral part (outside of the display area 16) on the gate drive module 22 side on the TFT substrate 10 to form a gate line input terminal 11i. The output terminal of the corresponding gate drive module 22 is connected to the gate line input terminal 11i. Similarly, the output terminal of the source driving module 32 is connected to the source line input terminal 12i that has led out the source line 12 to the periphery of the TFT substrate 10 on the source driving module 32 side.
[0044]
FIG. 4 is a block diagram showing an example of the circuit configuration of the gate drive circuit 24 of FIG. The gate drive circuit 24 includes a timing control circuit 240 corresponding to each gate line 11 to be controlled, and a timing signal, a gate-on voltage Vgh, and a gate-off voltage Vgl are input to each timing control circuit 240. These timing control circuits 240 selectively output either the gate-on voltage Vgh or the gate-off voltage Vgl to the gate line input terminal 11i based on the timing signal.
[0045]
FIG. 5 and FIG. 6 are diagrams for explaining experiments conducted to confirm the effects of the present invention. FIG. 5 shows the display state of the liquid crystal display device used in the experiment, and FIG. 6 shows an example of the variation in gate-off voltage due to the difference in time constant.
[0046]
In the liquid crystal display device used in this experiment, a number of pixels of the same color are arranged in the vertical direction, and a number of pixels having different colors are arranged in the horizontal direction in the horizontal direction to form an RGB vertical stripe. is doing.
[0047]
Further, AC driving is performed in units of pixels. In other words, with respect to a write voltage (source drive voltage) to an arbitrary pixel, the polarity of the write voltage to each pixel adjacent to the pixel is inverted and driven, and the write voltage to each pixel is further driven. The polarity is reversed for each frame. Each vertical stripe of such a liquid crystal display device is displayed in black every other column, and the remaining vertical stripes are turned on so as to have a predetermined halftone, and the input voltage value of the gate-off voltage Vgl in each gate drive module 22 is set. Measured.
[0048]
FIG. 6 is a diagram showing measured values of the gate-off voltage Vgl when the resistance element 70 is not provided. In the figure, 60 is an input voltage value to the gate drive module 22 closest to the gate-off power supply circuit 213 after passing through the thin film wiring 41, and 61 is an input voltage to the next gate drive module 22 after passing through the thin film wiring 42. A value 62 is an input voltage value output from the previous gate drive module 22 and input to the farthest gate drive module 22 after passing through the thin film wiring 42.
[0049]
This figure shows a state in which the gate-off voltage Vgl, which should be constant, temporarily fluctuates for each writing cycle, and then the fluctuations are attenuated according to the time constant. At that time, the closer to the gate-off power supply circuit 213, the smaller the time constant, so that the gate-off voltage value Vgl is attenuated earlier, and the gate drive module 22 varies for the gate-off voltage value Vgl being attenuated. In particular, the difference between the closest gate drive module 22 and the other gate drive modules 22 is significant.
[0050]
These variations in measured values are remarkably improved when the resistance element 70 is set to 100Ω, and almost disappear when the resistance element is set to 300Ω. In addition, when 200Ω was used, the block unevenness could not be visually recognized on the screen. Therefore, when the ratio of time constants from the display control board 40 to each gate drive module 22 is large, block unevenness occurs. By reducing this time constant ratio, the occurrence of block unevenness can be suppressed. it is conceivable that.
[0051]
The wiring resistance from the display control board 40 to the nearest gate drive module 22 or between the gate drive modules 22 is about 10 to 50Ω, and the resistance value of the resistance element 70 is conspicuous by setting it to 100Ω or more larger than these values. The effect was obtained. In particular, it was possible to eliminate visible block unevenness by setting it to 200Ω or more. That is, when the resistance value of the resistance element 70 is set to a value larger than the resistance value of the thin film wiring 41 for the gate-off voltage Vgl formed on the TFT substrate 10, preferably a sufficiently large value, block unevenness is remarkable. It can be seen that it is improved.
[0052]
According to the embodiment of the present invention, the resistance element 70 equal to or higher than the wiring resistance of the thin film wiring 41 is provided on the display control substrate 40, and the gate-off voltage Vgl from the gate-off power supply circuit 213 is supplied to the TFT substrate 10 through the resistance element. is doing. For this reason, it is possible to suppress or prevent the occurrence of block unevenness due to variations in the gate-off voltage Vgl for each gate driving module 22.
[0053]
Embodiment 2. FIG.
In the first embodiment, an example in which a resistance element is provided on the display control substrate 40 and connected to the output terminal of the gate-off power supply circuit 213 has been described. However, in this embodiment, a resistance element and a capacitor element (capacitor) are provided. The case where it is provided on the display control board 40 will be described.
[0054]
FIG. 7 is a diagram showing a configuration example of a main part of the TFT display device according to the second embodiment of the present invention, and shows a TFT substrate of the liquid crystal display device and its control circuit. In the figure, 70 is a resistance element, and 71 is a capacitance element.
[0055]
The display control board 40 is provided with a resistance element 70 and a capacitance element 71 and is connected to an output terminal of the gate-off power supply circuit 213. The resistance element 70 is connected in series to the gate drive module 22, and the capacitive element 71 is connected in parallel to the gate drive module 22. Further, the resistance element 70 is connected to the gate-off power supply circuit 213 side with respect to the capacitance element 71.
[0056]
The capacitive element 71 has a capacitance larger than the sum of the input capacitance of the gate driving module 22 closest to the display control substrate 40 and the wiring capacitance of the gate power supply line (thin film wiring 41) to the gate driving module 22. More preferably, it consists of a capacity sufficiently larger than the sum of the above-mentioned capacity.
[0057]
For this reason, when the gate-off voltage Vgl fluctuates, the ratio of the time constant for each gate drive module 22 at the time of subsequent attenuation can be further reduced. Therefore, it is possible to suppress the gate-off voltage Vgl from varying dynamically for each gate driving module 22 and to more effectively suppress or prevent block unevenness.
[0058]
Embodiment 3 FIG.
In the first embodiment, the case where the resistance element 70 is provided on the display control board 40 has been described. In the second embodiment, the case where the resistance element 70 and the capacitance element 71 are provided has been described. On the other hand, in this embodiment, a case where only a capacitor is provided will be described.
[0059]
FIG. 8 is a diagram showing a configuration example of a main part of the TFT display device according to the third embodiment of the present invention, and shows a TFT substrate of the liquid crystal display device and its control circuit. The display control board 40 is provided with a capacitive element 71 and connected to the output terminal of the gate-off power supply circuit 213. The capacitive element 71 is connected in parallel to the gate drive module 22.
[0060]
The capacitive element 71 has a capacitance larger than the sum of the input capacitance of the gate drive module 22 closest to the display control board and the wiring capacitance of the gate power supply line (thin film wiring 41) to the gate drive module 22. More preferably, it consists of a capacity sufficiently larger than the sum of the above-mentioned capacity.
[0061]
Since the output resistance exists in the gate-off power supply circuit 213, the ratio of the time constant for each gate drive module 22 at the time of attenuation after the fluctuation of the gate-off voltage Vgl is reduced by connecting the capacitive element 71 to the output terminal. And block unevenness can be suppressed.
[0062]
Embodiment 4 FIG.
In the first to third embodiments, an example in which the TCP or COF gate drive module 22 including the insulating film 23 and the gate drive circuit 24 is used has been described. In contrast, in this embodiment, an example in which a semiconductor chip including a gate driving circuit is mounted on a TFT substrate and this semiconductor chip is used as a gate driving module will be described.
[0063]
FIG. 9 is a diagram showing a configuration example of a main part of a TFT display device according to Embodiment 4 of the present invention, and shows a TFT substrate of a liquid crystal display device and its control circuit. Compared with the case of FIG. 3, the configuration of the TFT substrate 17 is different.
[0064]
The TFT substrate 17 is provided in a peripheral portion other than the display region 16 on the glass substrate as the semiconductor chips 25 and 35 in which the gate drive circuit and the source drive circuit are not packaged. Such a configuration is a COG (Chip). on Glass). For example, by sticking an adhesive ACF (Anisotropy Conductive Film) on the surface of a glass substrate and attaching a chip with gold bumps formed on the bottom surface, the semiconductor chip is mechanically mounted on the TFT substrate 17. And the thin film wirings 41 and 42, the gate line input terminal 11i, and the source line input terminal 12i can be electrically connected.
[0065]
That is, the semiconductor chip 25 is formed on the TFT substrate 10. Implementation The TFT display device can be further reduced in size and weight as compared with the case of using a gate drive module made of an integrated circuit and using a gate drive module made of TCP.
[0066]
Since the gate drive voltage is supplied to the semiconductor chip 25 via the thin film wirings 41 and 42 on the TFT substrate 17, the time constant of each gate line differs from one semiconductor chip 25 to another. Similarly, there arises a problem that block unevenness occurs. Therefore, the block unevenness can be suppressed by providing the resistance element 70 on the display control substrate 40 or providing the capacitor element 71 (not shown).
[0067]
According to the present embodiment, even in the case of a COG TFT substrate 17 in which a semiconductor chip 25 as a gate drive circuit is directly mounted on a glass substrate, the block unevenness is the same as in the first to third embodiments. Occurrence can be suppressed.
[0068]
Embodiment 5. FIG.
In the first to fourth embodiments, examples in which the gate driving modules 22 and 25 are connected in series to the display control board 40 have been described. In contrast, in the present embodiment, a case where the gate driving modules are connected in parallel to each other will be described.
[0069]
FIG. 10 is a diagram showing a configuration example of a main part of the TFT display device according to the fifth embodiment of the present invention, and shows a TFT substrate of the liquid crystal display device and its control circuit. Compared with the case of FIG. 9, the wiring between the semiconductor chips 25 on the TFT substrate 18 is different.
[0070]
The thin film wiring 43 branches on the TFT substrate 18 and is connected to each semiconductor chip 25. That is, the semiconductor chip 25 as a gate drive module is connected in parallel on the TFT substrate 18 by the thin film wiring 43 and supplied with a gate drive voltage from the display control substrate 40.
[0071]
Since each semiconductor chip 25 has a different distance from the display control substrate 40, the time constant of each gate line 11 also varies from one semiconductor chip 25 to another, and the problem that block unevenness occurs occurs as in the first to third embodiments. . Therefore, the block unevenness can be suppressed by providing the resistance element 70 on the display control substrate 40 or providing the capacitor element 71 (not shown).
[0072]
According to the present embodiment, even in the case of the TFT substrate 18 to which the gate drive module 25 is connected in parallel, the occurrence of block unevenness can be suppressed as in the first to fourth embodiments.
[0073]
In each of the above embodiments, a liquid crystal display device having a specific structure and shape has been described as an example. However, the present invention can be applied to various TFT display devices. For example, a display device using a TFT substrate is not limited to a liquid crystal display device. The TFT substrates 10 and 15 are not necessarily limited to glass substrates. 9 and 10, the gate side and the source side are both COG, but the gate side may be COG and the source side may be TCP or COF.
[0074]
【The invention's effect】
According to the present invention, a TFT display device capable of performing uniform screen display can be provided at low cost. In addition, it is possible to provide a TFT display device that can suppress variations in luminance due to fluctuations in the gate drive voltage and suppress or prevent block unevenness at low cost. Furthermore, it is possible to provide a TFT display device that has high display quality and can be reduced in size and weight at low cost.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an example of a TFT display device according to the present invention, and shows a state when a liquid crystal display device is assembled.
FIG. 2 is a cross-sectional view of a TFT display device.
FIG. 3 is a diagram showing a configuration example of a main part of the TFT display device according to the first embodiment, in which a TFT substrate is shown together with its control circuit;
4 is a block diagram showing an example of a circuit configuration of the gate drive circuit 24 of FIG. 3. FIG.
FIG. 5 is a diagram showing a display state of a liquid crystal display device used in an experiment for confirming the effect of the present invention.
FIG. 6 is a diagram showing an example of variation in gate-off voltage due to a difference in time constant.
FIG. 7 is a diagram showing a configuration example of a main part of a TFT display device according to a second embodiment of the present invention.
FIG. 8 is a diagram showing a configuration example of a main part of a TFT display device according to a third embodiment of the present invention.
FIG. 9 is a diagram showing a configuration example of a main part of a TFT display device according to a fourth embodiment of the present invention.
FIG. 10 is a diagram showing a configuration example of a main part of a TFT display device according to a fifth embodiment of the present invention.
FIG. 11 is an explanatory diagram showing a schematic configuration of a TFT substrate and its control circuit.
FIG. 12 is a diagram showing a configuration example of a conventional TFT substrate and its control circuit.
FIG. 13 is a diagram showing another example of a conventional TFT substrate and its control circuit.
[Explanation of symbols]
10, 17, 18 TFT substrate
11 Gate line
11i Gate line input terminal
12 Source line
12i source line input terminal
14 pixel capacity
16 Image display area
21 Gate control board
210 Printed circuit board
211 Timing signal generator
212 Gate-on power supply circuit
213 Gate-off power supply circuit
22 Gate drive module
23 Insulating film
24 Gate drive circuit
240 Timing control circuit
40 Display control board
41-43 Thin film wiring
50 Front case
70 resistance elements
71 Capacitance element
Vgh Gate on voltage
Vgl Gate-off voltage

Claims

A TFT substrate in which a plurality of gate lines are formed on an insulating substrate, and each gate line is drawn out to the periphery to form a plurality of gate line input terminals;
Two or more gate drive circuits connected to the plurality of gate line input terminals and controlling the voltage supply timing for each gate line;
A display control board for supplying a gate drive voltage to the two or more gate drive circuits,
A gate power supply line for transmitting a gate drive voltage from the display control substrate to the gate drive circuit is provided on the periphery of the TFT substrate.
The two or more gate drive circuits have an internal power supply line penetrating through the circuit, and are connected in series to the display control board via the gate power supply line and the internal power supply line,
The display control board includes a gate power supply circuit for generating a gate drive voltage, and a resistance element having a resistance value higher than the wiring resistance of the gate power supply line to the gate drive module including the gate drive circuit closest to the display control board; Have
A TFT display device, wherein the gate driving voltage is supplied to a gate power supply line through the resistance element.

The gate drive circuit closest to the display control board includes a plurality of timing control circuits provided for each gate line to control voltage supply timing, an upstream gate power supply line, and a downstream gate power supply line. 2. The TFT display device according to claim 1, wherein the timing control circuit is connected to the internal power supply line in different positions from the upstream side to the downstream side. .

2. The TFT display device according to claim 1, wherein the gate power supply line is made of a conductive thin film formed on a TFT substrate.

2. The TFT display device according to claim 1, wherein the resistance element is provided at an output terminal of a gate-off power supply circuit that supplies a gate-off voltage for controlling the TFT in an off state.

The gate drive module is made of an insulating film provided with a gate drive circuit,
2. The TFT display device according to claim 1, wherein a gate driving voltage is supplied to a gate driving circuit on the insulating film through the gate power supply line.

6. The TFT display device according to claim 5, wherein the insulating film is connected in series to a display control substrate through the gate power supply line.

2. The TFT display device according to claim 1, wherein the gate driving module is made of a semiconductor chip provided on a TFT substrate.

A TFT substrate in which a plurality of gate lines are formed on an insulating substrate, and each gate line is drawn out to the periphery to form a plurality of gate line input terminals;
Two or more gate drive modules connected to a plurality of gate line input terminals and controlling the voltage supply timing for each gate line;
A display control board for supplying a gate drive voltage to the gate drive module,
A gate power supply line for transmitting a gate drive voltage from the display control substrate to the gate drive module is provided on the periphery of the TFT substrate.
The display control board includes a gate power supply circuit for generating a gate drive voltage, a resistance element having a resistance value higher than the wiring resistance of the gate power supply line to the gate drive module closest to the display control board, and a display control board. A capacitance element having a capacitance larger than the sum of the input capacitance of the nearest gate driving module and the wiring capacitance of the gate power supply line to the gate driving module;
A gate drive voltage is supplied to the gate power supply line through the resistance element,
The TFT display device, wherein the capacitive element is connected in parallel to the gate power supply line on the side of the gate power supply line with respect to the resistance element.