KR20050001063A

KR20050001063A - Liquid crystal display device

Info

Publication number: KR20050001063A
Application number: KR1020030042121A
Authority: KR
Inventors: 송홍성; 이재우
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2003-06-26
Filing date: 2003-06-26
Publication date: 2005-01-06

Abstract

PURPOSE: An LCD device is provided to reduce line resistance by forming a storage shorting bar, thereby improving picture quality. CONSTITUTION: An LCD device includes a first substrate having a first common electrode, a plurality of liquid crystal cells formed at crossing points of gate and data lines(170,168) on a second substrate, storage lines(192) for forming a storage capacitor that sustains a pixel voltage charged in the liquid crystal cells, a storage shorting bar(190) supplying a storage voltage commonly connected to the storage lines, and a second common electrode connected to the first electrode overlapped between the storage shorting bar and a gate insulating layer. The storage shorting bar has the same material as that of the gate lines and is wider than a line width of the gate and data lines.

Description

Liquid crystal display {LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시장치에 관한 것으로, 특히 화질을 향상시킬 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of improving image quality.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.Conventional liquid crystal display devices display an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix and a driving circuit for driving the liquid crystal panel.

액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. TFT의 게이트전극은 화소전압신호가 1라인분씩의 화소전극들에게 인가되게끔 하는 게이트라인들 중 어느 하나에 접속되게 된다. TFT는 게이트라인에 공급되는 게이트하이전압(Vgh)에 응답하여 데이터라인에 공급되는 화소전압이 해당 화소전극에 충전되게 한다. 즉, 액정셀들은 TFT가 게이트라인에 순차적으로 공급되는 게이트하이전압(Vgh)에 의해 턴-온된 때에 데이터라인으로부터의 해당 화소전압을 충전하여 다시 TFT가 턴-온될 때가지 충전전압을 유지하게 된다. 임의의 n번째 게이트라인의 액정셀에 충전된 화소전압은 해당 화소전극과 이전단 게이트라인과의 중첩에 의해 형성되어진 스토리지캐패시터(Cst)에 의해 유지되게 된다. 프레임마다 게이트라인들 각각에는 통상 해당 게이트라인이 구동되는 시점, 즉 화소전극에 화소전압이 인가되게 하는 1수평주기(1H) 동안에만 게이트하이전압(Vgh)이 공급되고 나머지 기간에는 게이트로우전압(Vgl)이 공급된다. 스토리지캐패시터(Cst)는 이전단 게이트라인에 공급되는 게이트로우전압(Vgl)에 의해 현재단 화소전극에 충전된 전압을 유지하게 된다.In the liquid crystal panel, the gate lines and the data lines are arranged to cross each other, and the liquid crystal cells are positioned in an area where the gate lines and the data lines cross each other. The liquid crystal panel is provided with pixel electrodes and a common electrode for applying an electric field to each of the liquid crystal cells. Each of the pixel electrodes is connected to any one of the data lines via source and drain terminals of a thin film transistor, which is a switching element. The gate terminal of the thin film transistor is connected to any one of the gate lines through which the pixel voltage signal is applied to the pixel electrodes of one line. The gate electrode of the TFT is connected to any one of the gate lines for causing the pixel voltage signal to be applied to the pixel electrodes for one line. The TFT causes the pixel voltage supplied to the data line to be charged to the pixel electrode in response to the gate high voltage Vgh supplied to the gate line. That is, the liquid crystal cells charge the corresponding pixel voltage from the data line when the TFT is turned on by the gate high voltage Vgh which is sequentially supplied to the gate line, and maintains the charging voltage until the TFT is turned on again. . The pixel voltage charged in the liquid crystal cell of any n-th gate line is maintained by the storage capacitor Cst formed by overlapping the pixel electrode with the previous gate line. The gate high voltage Vgh is supplied to each of the gate lines for each frame only during one horizontal period (1H) at which the corresponding gate line is driven, that is, the pixel voltage is applied to the pixel electrode. Vgl) is supplied. The storage capacitor Cst maintains the voltage charged in the current pixel electrode by the gate low voltage Vgl supplied to the previous gate line.

구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 타이밍 제어부와, 액정표시장치에서 사용되는 여러가지의 구동전압들을 공급하는 전원공급부를 구비한다. 타이밍 제어부는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어함과 아울러 데이터 드라이버에 화소데이터 신호를 공급한다. 전원공급부는 입력 전원을 이용하여 액정표시장치에서 필요하는 공통전압(Vcom), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl) 등과 같은 구동전압들을 생성한다. 게이트 드라이버는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 스캐닝신호가 공급될 때마다 데이터라인들 각각에화소전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.The driving circuit includes a gate driver for driving the gate lines, a data driver for driving the data lines, a timing controller for controlling the gate driver and the data driver, and a power supply for supplying various driving voltages used in the liquid crystal display device. It has a supply part. The timing controller controls the driving timing of the gate driver and the data driver and supplies the pixel data signal to the data driver. The power supply unit generates driving voltages, such as a common voltage Vcom, a gate high voltage Vgh, and a gate low voltage Vgl, which are required in the liquid crystal display using the input power. The gate driver sequentially supplies the scanning signals to the gate lines to sequentially drive the liquid crystal cells on the liquid crystal panel by one line. The data driver supplies a pixel voltage signal to each of the data lines whenever a scanning signal is supplied to any one of the gate lines. Accordingly, the liquid crystal display displays an image by adjusting light transmittance by an electric field applied between the pixel electrode and the common electrode according to the pixel voltage signal for each liquid crystal cell.

이들 중 액정패널과 직접 접속되는 데이터 드라이버와 게이트 드라이버는 다수개의 IC(Integrated Circuit)들로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널에 접속되거나 COG(Chip On Glass) 방식으로 액정패널 상에 실장된다.Among them, a data driver and a gate driver directly connected to the liquid crystal panel are integrated into a plurality of integrated circuits (ICs). Each of the integrated data drive IC and the gate drive IC is mounted on a tape carrier package (TCP) and connected to a liquid crystal panel by a tape automated bonding (TAB) method or mounted on a liquid crystal panel by a chip on glass (COG) method.

여기서 TCP를 통해 TAB 방식으로 액정패널에 접속되는 드라이브 IC들은 TCP에 접속되어진 PCB(Printed Circuit Board)에 실장되어진 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 직류전압들을 공급받음과 아울러 상호 접속된다. 상세히 하면, 데이터 드라이브 IC들은 데이터 PCB에 실장된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부로부터의 제어신호들 및 화소 데이터 신호와 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다. 게이트 드라이브 IC들은 게이트 PCB에 실장된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부로부터의 제어신호들과 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다.Here, the drive ICs connected to the liquid crystal panel in a TAB manner through TCP are interconnected with the control signals and DC voltages input from the outside through signal lines mounted on a printed circuit board (PCB) connected to the TCP. . In detail, the data drive ICs are connected in series through signal lines mounted on the data PCB, and are commonly supplied with control signals from the timing controller, pixel data signals, and driving voltages from the power supply unit. The gate drive ICs are connected in series through signal lines mounted on the gate PCB, and are commonly supplied with control signals from the timing controller and driving voltages from the power supply.

COG 방식으로 액정패널에 실장되는 드라이브 IC들은 신호라인들이 액정패널, 즉 하부 글래스 상에 실장되는 라인 온 글래스(Line On Glass; 이하 LOG라 함) 방식으로 상호 접속됨과 아울러 타이밍 제어부 및 전원공급부로부터의 제어신호들 및구동전압들을 공급받게 된다.The drive ICs mounted on the liquid crystal panel in the COG method are interconnected in a line on glass (hereinafter, LOG) method in which signal lines are mounted on the liquid crystal panel, that is, the lower glass, and from the timing controller and the power supply. Control signals and driving voltages are supplied.

최근에는 드라이브 IC들이 TAB 방식으로 액정패널에 접속되는 경우에도 LOG방식을 채택하여 PCB를 제거함으로써 액정표시장치가 더욱 박형화될 수 있게 하고 있다. 특히 상대적으로 적은 신호라인들을 필요로 하는 게이트 드라이브 IC들에 접속되는 신호라인들을 LOG 방식으로 액정패널 상에 형성함으로서 게이트 PCB를 제거하고 있다. 다시 말하여 TAB 방식의 게이트 드라이브 IC들은 액정패널의 하부 글래스 상에 실장되는 신호라인들을 통해 직렬로 접속됨과 아울러 제어신호들 및 구동전압신호들(이하, 게이트 구동신호들이라 함)을 공통적으로 공급받게 된다.Recently, even when the drive ICs are connected to the liquid crystal panel by the TAB method, the liquid crystal display device can be further thinned by adopting the LOG method and removing the PCB. In particular, the gate PCB is removed by forming the signal lines connected to the gate drive ICs requiring relatively few signal lines on the liquid crystal panel in a LOG method. In other words, the TAB type gate drive ICs are connected in series through signal lines mounted on the lower glass of the liquid crystal panel, and are commonly supplied with control signals and driving voltage signals (hereinafter referred to as gate driving signals). do.

실제로, LOG형 신호배선들을 이용하여 게이트 PCB를 제거한 액정표시장치는 도 1에 도시된 바와 같이 액정패널(1)과, 액정패널(1)과 데이터 PCB(12) 사이에 접속되어진 다수개의 데이터 TCP들(8)과, 액정패널(1)의 다른 측에 접속되어진 다수개의 게이트 TCP들(14)과, 데이터 TCP들(8) 각각에 실장되어진 데이터 드라이브 IC(10)들과, 게이트 TCP들(14) 각각에 실장되어진 게이트 드라이브 IC들(16)을 구비한다.In practice, the liquid crystal display device in which the gate PCB is removed by using the LOG type signal wires has a plurality of data TCPs connected between the liquid crystal panel 1 and the liquid crystal panel 1 and the data PCB 12 as shown in FIG. 8, a plurality of gate TCPs 14 connected to the other side of the liquid crystal panel 1, data drive ICs 10 mounted on each of the data TCPs 8, and gate TCPs ( 14) and gate drive ICs 16 mounted on each.

액정패널(1)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(2)과, 칼라필터 어레이가 형성된 상부기판(4)과, 하부기판(2)과 상부기판(4) 사이에 주입된 액정을 포함한다. 이러한 액정패널(1)에는 게이트라인들(20)과 데이터라인들(18)의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(21)이 마련된다. 화상표시영역(21)의 외곽부에 위치하는 하부기판(2) 외곽영역에는 데이터라인(18)으로부터 신장되어진 데이터 패드들과,게이트라인(20)로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한 하부기판(2)의 외곽영역에는 게이트 드라이브 IC(16)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(26)이 위치하게 된다.The liquid crystal panel 1 is injected between the lower substrate 2 on which the thin film transistor array is formed, the upper substrate 4 on which the color filter array is formed, and the lower substrate 2 and the upper substrate 4 together with various signal lines. Containing liquid crystals. The liquid crystal panel 1 is provided with an image display area 21 composed of liquid crystal cells provided at each intersection of the gate lines 20 and the data lines 18 to display an image. Data pads extended from the data line 18 and gate pads extended from the gate line 20 are positioned in the outer region of the lower substrate 2 positioned at the outer portion of the image display area 21. In addition, in the outer region of the lower substrate 2, a LOG type signal line group 26 for transmitting gate driving signals supplied to the gate drive IC 16 is positioned.

데이터 TCP(8)에는 데이터 드라이브 IC(10)가 실장되고, 그 데이터 드라이브 IC(10)와 전기적으로 접속된 입력패드들(24) 및 출력패드들(25)이 형성된다. 데이터 TCP(8)의 입력패드들(24)은 데이터 PCB(12)의 출력패드들과 전기적으로 접속되고, 출력패드들(25)은 하부기판(2) 상의 데이터패드들과 전기적으로 접속된다. 특히 첫번째 데이터 TCP(8)는 하부기판(2) 상의 LOG형 신호라인군(26)에 전기적으로 접속되는 게이트 구동신호 전송군(22)이 추가적으로 형성된다. 이 게이트 구동신호 전송군(22)은 데이터 PCB(12)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인군(26)에 공급하게 된다.A data drive IC 10 is mounted on the data TCP 8, and input pads 24 and output pads 25 electrically connected to the data drive IC 10 are formed. The input pads 24 of the data TCP 8 are electrically connected to the output pads of the data PCB 12, and the output pads 25 are electrically connected to the data pads on the lower substrate 2. In particular, the first data TCP 8 is further formed with a gate drive signal transmission group 22 electrically connected to the LOG signal line group 26 on the lower substrate 2. The gate driving signal transmission group 22 supplies the gate driving signals supplied from the timing controller and the power supply unit to the LOG type signal line group 26 via the data PCB 12.

데이터 드라이브 IC들(10)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들(18)에 공급한다.The data drive ICs 10 convert the pixel data signal, which is a digital signal, into a pixel voltage signal, which is an analog signal, and supply the same to the data lines 18 on the liquid crystal panel.

게이트 TCP(14)에는 게이트 드라이브 IC(16)가 실장되고, 그 게이트 드라이브 IC(16)와 전기적으로 접속된 게이트 구동신호 전송라인군(28) 및 출력패드들(30)이 형성된다. 게이트 구동신호 전송라인군(28)은 하부기판(2) 상의 LOG 신호라인군(26)과 전기적으로 접속되고, 출력패드들(30)은 하부기판(2) 상의 게이트패드들과 전기적으로 접속된다.A gate drive IC 16 is mounted on the gate TCP 14, and a gate drive signal transmission line group 28 and output pads 30 electrically connected to the gate drive IC 16 are formed. The gate driving signal transmission line group 28 is electrically connected to the LOG signal line group 26 on the lower substrate 2, and the output pads 30 are electrically connected to the gate pads on the lower substrate 2. .

게이트 드라이브 IC들(16)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(20)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(16)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.The gate drive ICs 16 sequentially supply the scanning signal, that is, the gate high voltage signal VGH, to the gate lines 20 in response to the input control signals. In addition, the gate drive ICs 16 supply the gate low voltage signal VGL to the gate lines in a period other than the period in which the gate high voltage signal VGH is supplied.

LOG형 신호라인군(26)은 통상 게이트 로우전압 신호(VGL), 전원신호(VCC), 게이트 하이전압 신호(VGH), 그라운드 전압신호(GND)와 같은 전원공급부로부터 공급되는 직류전압신호들과 게이트 이네이블 신호(GOE), 게이트 쉬프트 클럭신호(GSC), 게이트 스타트 펄스(GSP)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다.The LOG signal line group 26 typically includes DC voltage signals supplied from a power supply such as a gate low voltage signal VGL, a power signal VCC, a gate high voltage signal VGH, and a ground voltage signal GND. The signal lines are configured to supply the gate control signals supplied from the timing controller, such as the gate enable signal GOE, the gate shift clock signal GSC, and the gate start pulse GSP.

이러한 LOG형 신호라인군(26)은 화상표시부(21)의 외곽영역에 위치하는 게이트 및 데이터 패드부와 같이 매우 한정된 좁은 공간에서 미세패턴으로 나란하게 형성된다. 그리고 LOG형 신호라인군(26)의 LOG형 신호라인들은 게이트라인들(20)과 동일하게 게이트 금속 패턴으로 구성된다. 게이트 금속으로는 통상 AlNd 등과 같이 비교적 큰 비저항값(0.046)을 갖는 금속이 이용된다. 이렇게 LOG형 신호라인군(26)이 제한된 영역내에서 미세패턴으로 형성됨과 아울러 비교적 큰 비저항값을 갖는 게이트금속으로 구성됨에 따라 기존의 게이트 PCB에 동박으로 형성된 신호라인들과 대비하여 상대적으로 높은 저항성분을 포함하게 된다. 또한, LOG형 신호라인군(26)의 저항값은 라인길이에 비례함에 따라 데이터 PCB(12)로부터 멀어질수록 라인저항값이 증가하여 게이트구동신호가 감쇄하게 된다. 이 결과 LOG형 신호라인군(26)을 통해 전송되는 게이트 구동신호들이 그의 라인저항값에 의해 왜곡됨으로써 화상표시부에 표시되는 화상의 품질이 저하되게 된다.The LOG signal line group 26 is formed side by side in a fine pattern in a very limited narrow space, such as a gate and a data pad unit located in the outer region of the image display unit 21. The LOG signal lines of the LOG signal line group 26 are formed in the same gate metal pattern as the gate lines 20. As the gate metal, a metal having a relatively large resistivity value (0.046), such as AlNd, is usually used. As the LOG signal line group 26 is formed as a fine pattern within a limited region and is composed of a gate metal having a relatively large resistivity value, the resistance is relatively high compared to the signal lines formed of copper foil on a conventional gate PCB. It will contain ingredients. In addition, as the resistance value of the LOG signal line group 26 is proportional to the line length, the line resistance value increases as the distance from the data PCB 12 increases, thereby attenuating the gate driving signal. As a result, the gate drive signals transmitted through the LOG signal line group 26 are distorted by their line resistance values, thereby degrading the quality of the image displayed on the image display unit.

특히 LOG형 신호라인군(26)을 통해 공급되는 게이트구동신호들 중 게이트로우전압(VGL)의 왜곡이 화상표시부의 화질에 큰 영향을 미치게 된다. 이는 게이트 로우전압(VGL)이 화소전극(6)에 충전된 화소전압을 유지되게 하는 스토리지 캐패시터(Cst)의 용량에 영향을 미치므로 그 게이트 로우전압(VGL)이 감소하는 경우 충전된 화소전압이 가변됨으로써 화질에 중대한 영향을 미치기 때문이다.In particular, the distortion of the gate low voltage VGL among the gate driving signals supplied through the LOG signal line group 26 greatly affects the image quality of the image display unit. This affects the capacity of the storage capacitor Cst, which causes the gate low voltage VGL to maintain the pixel voltage charged in the pixel electrode 6, so that when the gate low voltage VGL decreases, the charged pixel voltage is decreased. This is because the change has a significant effect on image quality.

상세히 설명하면, 게이트 로우전압(VGL)을 공급하는 LOG형 게이트 로우전압 전송라인(VGLL)은 도 2에 도시된 바와 같이 제1 데이터 TCP(8)와 제1 내지 제4 게이트 TCP들(14A 내지 14D) 사이 각각에 접속되는 제1 내지 제4 LOG형 게이트 로우전압 전송라인들(VGLL1 내지 VGLL4)로 구성된다. 제1 내지 제4 LOG형 게이트 로우전압 전송라인들(VGLL1 내지 VGLL4)은 그 라인길이에 비례하는 라인저항값(a, b, c, d)을 갖고 제1 내지 제4 게이트 TCP(14A 내지 14D)를 경유하여 직렬로 연결된다.In detail, the LOG type gate low voltage transmission line VGLL for supplying the gate low voltage VGL may include the first data TCP 8 and the first through fourth gate TCPs 14A through FIG. 2. And first to fourth LOG type gate low voltage transfer lines VGLL1 to VGLL4 connected to each of the fourteenth ones 14D). The first to fourth LOG type gate low voltage transmission lines VGLL1 to VGLL4 have line resistance values a, b, c, and d that are proportional to their line lengths, and have first to fourth gate TCPs 14A to 14D. Connected in series via).

이러한 LOG형 게이트 로우전압 전송라인(VGLL1 내지 VGLL4)의 라인저항값(a, b, c, d)에 의해 게이트 드라이브 IC(16)마다 공급되는 게이트 로우전압(VGL)이 달라지게 된다.The gate low voltage VGL supplied to each gate drive IC 16 varies according to the line resistances a, b, c, and d of the LOG gate low voltage transfer lines VGLL1 to VGLL4.

구체적으로 제1 게이트 TCP(14A)에 실장된 게이트 드라이브 IC(16)에는 제1 LOG 게이트 로우전압 전송라인(VGLL1)의 제1 라인저항값(a)에 비례하여 전압강하된 제1 게이트 로우전압(VGL1)이 공급된다. 제1 게이트 로우전압(VGL1)은 제1 게이트 드라이브 IC(16)를 통해 제1 수평라인 블록(A)의 게이트라인들에 공급된다.Specifically, the gate drive IC 16 mounted on the first gate TCP 14A has a first gate low voltage which is dropped in proportion to the first line resistance value a of the first LOG gate low voltage transmission line VGLL1. VGL1 is supplied. The first gate low voltage VGL1 is supplied to the gate lines of the first horizontal line block A through the first gate drive IC 16.

제2 게이트 TCP(14B)에 실장된 게이트 드라이브 IC(16)에는 직렬접속된 제1 LOG 게이트 로우전압 전송라인(VGLL1) 및 제2 LOG 게이트 로우전압전송라인(VGLL2)의 제2 라인저항값(a+b)에 비례하여 전압강하된 제2 게이트 로우전압(VGL2)이 공급된다. 제2 게이트 로우전압(VGL2)은 제2 게이트 드라이브 IC(16)를 통해 제2 수평라인 블록(B)의 게이트라인들에 공급된다.A second line resistance value of the first LOG gate low voltage transfer line VGLL1 and the second LOG gate low voltage transfer line VGLL2 connected in series to the gate drive IC 16 mounted on the second gate TCP 14B ( The second gate low voltage VGL2 which is dropped in proportion to a + b) is supplied. The second gate low voltage VGL2 is supplied to the gate lines of the second horizontal line block B through the second gate drive IC 16.

제3 게이트 TCP(14C)에 실장된 게이트 드라이브 IC(16)에는 직렬접속된 제1 LOG 게이트 로우전압 전송라인 내지 제3 LOG 게이트 로우전압 전송라인(VGLL1 내지 VGLL3)의 제3 라인저항값(a+b+c)에 비례하여 전압강하된 제3 게이트 로우전압(VGL3)이 공급된다. 제3 게이트 로우전압(VGL3)은 제3 게이트 드라이브 IC(16)를 통해 제3 수평라인 블록(C)의 게이트라인들에 공급된다.The third line resistance value a of the first LOG gate low voltage transmission line to the third LOG gate low voltage transmission line VGLL1 to VGLL3 connected in series to the gate drive IC 16 mounted on the third gate TCP 14C. The third gate low voltage VGL3, which is dropped in proportion to + b + c, is supplied. The third gate low voltage VGL3 is supplied to the gate lines of the third horizontal line block C through the third gate drive IC 16.

제4 게이트 TCP(14D)에 실장된 게이트 드라이브 IC(16)에는 직렬접속된 제1 LOG 게이트 로우전압 전송라인 내지 제4 LOG 게이트 로우전압 전송라인(VGLL1 내지 VGLL4)의 제4 라인저항값(a+b+c+d)에 비례하여 전압강하된 제4 게이트 로우전압(VGL4)이 공급된다. 제4 게이트 로우전압(VGL4)은 제4 게이트 드라이브 IC(16)를 통해 제4 수평라인 블록(D)의 게이트라인들에 공급된다.The fourth line resistance value a of the first LOG gate low voltage transmission line to the fourth LOG gate low voltage transmission line VGLL1 to VGLL4 connected in series to the gate drive IC 16 mounted on the fourth gate TCP 14D. The fourth gate low voltage VGL4 which is dropped in proportion to + b + c + d is supplied. The fourth gate low voltage VGL4 is supplied to the gate lines of the fourth horizontal line block D through the fourth gate drive IC 16.

이렇게 게이트 드라이브 IC(16) 별로 게이트라인들에 공급하는 게이트 로우전압(VGL1 내지 VGL4)에 차이가 발생함에 따라 서로 다른 게이트 드라이브 IC(16)에 접속되는 수평라인 블록(A 내지 D) 간에 휘도차 발생하게 된다. 즉, 제1 게이트 드라이브 IC(16)에서 제4 게이트 드라이브 IC(16) 쪽으로 진행할 수록 LOG형 게이트 로우전압 전송라인(VGLL)의 라인저항 값(a, b, c, d)이 가산됨에 따라 수평라인 블록(A 내지 D)에 공급되는 제1 내지 제4 게이트 로우전압(VGL1 내지 VGL4)은 VGL1>VGL2>VGL3>VGL4와 같은 관계를 갖게 된다.As a difference occurs in the gate low voltages VGL1 to VGL4 supplied to the gate lines for each gate drive IC 16, the luminance difference between the horizontal line blocks A to D connected to different gate drive ICs 16 is different. Will occur. That is, the line resistance values a, b, c, and d of the LOG type gate low voltage transmission line VGLL are added as they progress from the first gate drive IC 16 to the fourth gate drive IC 16. The first to fourth gate low voltages VGL1 to VGL4 supplied to the line blocks A to D have the same relationship as VGL1> VGL2> VGL3> VGL4.

이와 같이, 각 게이트 드라이브 IC(16)에서 공급되는 각각의 게이트로우전압은 게이트라인별로 선저항이 선형적으로 증가하는 반면에 제1 내지 제4 게이트 드라이브 IC별로 수평라인블록에 공급되는 제1 내지 제4 게이트로우전압(VGL1,VGL2,VGL3,VGL4)에 단차가 발생하게 된다. 이에 따라, 수평라인 블록(A 내지 D)의 휘도차는 가로선(32) 현상으로 나타나게 되어 화면이 분할되어 보이게 함으로써 화질저하를 초래한다.As such, each gate low voltage supplied from each gate drive IC 16 linearly increases line resistance for each gate line, while the first to fourth gate drives IC are supplied to the horizontal line block for each of the first to fourth gate drive ICs. A step is generated in the fourth gate low voltages VGL1, VGL2, VGL3, and VGL4. Accordingly, the luminance difference between the horizontal line blocks A to D is represented by the horizontal line 32 phenomenon, and the screen is divided so that the image quality is reduced.

따라서, 본 발명의 목적은 화질을 향상시킬 수 있는 액정표시장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device capable of improving image quality.

도 1은 종래의 라인 온 글래스형 액정표시장치의 구성을 개략적으로 도시한 평면도.1 is a plan view schematically showing the configuration of a conventional line on glass type liquid crystal display device.

도 2는 도 1에 도시된 라인 온 글래스형 신호라인군의 라인저항에 의한 수평라인 블럭간의 분리현상을 설명하기 위한 도면.FIG. 2 is a view for explaining separation between horizontal line blocks due to line resistance of the line-on-glass signal line group shown in FIG. 1; FIG.

도 3은 본 발명의 실시 예에 따른 라인 온 글래스형 액정표시장치의 구성을 개략적으로 도시한 평면도.3 is a plan view schematically illustrating a configuration of a line on glass liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 도 3에 도시된 라인 온 글래스형 액정표시장치의 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.4 is a cross-sectional view taken along the line II ′ of the line-on-glass liquid crystal display shown in FIG. 3.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

1,151 : 액정패널 2,152 : 하부기판1,151 liquid crystal panel 2,152 lower substrate

4,154 : 상부기판 8,158 : 데이터 TCP4,154: Upper board 8,158: Data TCP

10,160 : 데이터 드라이브 IC 12,162 : 데이터 PCB10,160: Data Drive IC 12,162: Data PCB

14,164 : 게이트 TCP 16,166 : 게이트 드라이브 IC14,164: Gate TCP 16,166: Gate Drive IC

18,168 : 데이터라인 20,170 : 게이트라인18,168 data line 20,170 gate line

26,176 : LOG형 신호라인군 190 : 스토리지 쇼팅바26,176: LOG signal line group 190: storage shorting bar

192 : 스토리지라인192: storage line

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 공통전극이 형성된 제1 기판과; 제2 기판 상에 형성된 게이트 라인 및 데이터 라인들의 교차영역마다 형성된 다수개의 액정셀과; 상기 액정셀에 충전된 화소전압을 유지되게 하는 스토리지 캐패시터 형성을 위한 스토리지 라인과; 상기 스토리지 라인들에 공통적으로 접속된 스토리지 전압을 공급하는 스토리지 쇼팅바와; 상기 스토리지 쇼팅바와 게이트 절연막을 사이에 두고 중첩되게 형성된 상기 공통전극과 접속된 공통전극을 구비하는 것을 특징으로 한다.In order to achieve the above object, the liquid crystal display device according to the present invention comprises a first substrate formed with a common electrode; A plurality of liquid crystal cells formed at intersections of gate lines and data lines formed on the second substrate; A storage line for forming a storage capacitor to maintain the pixel voltage charged in the liquid crystal cell; A storage shorting bar supplying a storage voltage commonly connected to the storage lines; And a common electrode connected to the common electrode formed to overlap the storage shorting bar and the gate insulating layer.

상기 스토리지 쇼팅바는 게이트 라인과 동일 물질로 형성된 것을 특징으로한다.The storage shorting bar is formed of the same material as the gate line.

상기 스토리지 쇼팅바는 상기 공통라인의 선폭보다 넓게 형성된 것을 특징으로 한다.The storage shorting bar may be formed to be wider than the line width of the common line.

상기 공통라인은 투명도전성 물질로 형성된 것을 특징으로 한다.The common line may be formed of a transparent conductive material.

상기 스토리지 쇼팅바는 액정셀들이 형성된 화상표시부의 외곽영역에 형성된 것을 특징으로 한다.The storage shorting bar is formed in an outer region of the image display unit in which liquid crystal cells are formed.

본 발명의 실시예에 따른 액정표시장치는 공통전극이 형성된 제1 기판과; 제2 기판 상에 형성된 게이트라인들과 데이터 라인들의 교차영역마다 형성된 다수개의 액정셀과, 상기 액정셀에 충전된 화소전압을 유지하게 하는 스토리지 캐패시터를 형성하기 위한 스토리지 라인을 구비하는 화상표시부와; 상기 화상표시부의 외곽영역에 라인 온 글래스 방식으로 형성되어 상기 게이트라인들 및 데이터 라인들을 구동하는 드라이브 집적회로들에서 필요로 하는 구동 신호들을 전송하는 라인 온 글래스형 신호라인들과; 상기 스토리지 라인들과 연결되는 쇼팅바와; 상기 쇼팅바와 게이트 절연막을 사이에 두고 중첩되게 형성된 상기 공통전극과 접속된 공통라인을 구비하는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, a liquid crystal display includes: a first substrate on which a common electrode is formed; An image display unit including a plurality of liquid crystal cells formed at intersections of gate lines and data lines formed on a second substrate, and a storage line for forming a storage capacitor for maintaining a pixel voltage charged in the liquid crystal cell; Line-on-glass signal lines formed in an outer region of the image display unit to transmit driving signals required by drive integrated circuits driving the gate lines and the data lines; A shorting bar connected to the storage lines; And a common line connected to the common electrode formed to overlap the shorting bar and the gate insulating layer.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예를 도 3 및 4을 참조하여 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 3 and 4.

도 3은 본 발명의 실시예에 따른 액정표시장치의 구성을 개략적으로 도시한도면이다.3 is a diagram schematically illustrating a configuration of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3에 도시된 액정표시장치는 액정패널(151)과, 액정패널(151)과 데이터 PCB(162) 사이에 접속되어진 다수개의 데이터 TCP들(158)과, 액정패널(151)의 다른 측에 접속되어진 다수개의 게이트 TCP들(164)과, 데이터 TCP들(158) 각각에 실장되어진 데이터 드라이브 IC들(160)과, 게이트 TCP들(164) 각각에 실장된 게이트 드라이브 IC들(166) 각각을 구비한다.The liquid crystal display shown in FIG. 3 includes a liquid crystal panel 151, a plurality of data TCPs 158 connected between the liquid crystal panel 151 and the data PCB 162, and the other side of the liquid crystal panel 151. Each of the plurality of gate TCPs 164 connected to each other, the data drive ICs 160 mounted on each of the data TCPs 158, and each of the gate drive ICs 166 mounted on the gate TCPs 164, respectively. Equipped.

데이터 TCP(158)에는 데이터 드라이브 IC(160)가 실장되고, 그 데이터 TCP(158)는 데이터 드라이브 IC(160)와 접속되는 입출력 패드들을 통해 데이터 PCB(162)의 출력패드들 및 하부기판(152)의 데이터패드들과 접속된다. 특히 첫번째 데이터 TCP(158)는 하부기판(152) 상의 LOG형 신호라인군(176)에 접속되는 게이트 구동신호 전송라인군(172)을 더 구비한다. 이 게이트 구동신호 전송라인군(172)은 데이터 PCB(162)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인군(176)에 공급하게 된다.A data drive IC 160 is mounted on the data TCP 158, which output pads and the lower substrate 152 of the data PCB 162 through input / output pads connected to the data drive IC 160. ) Data pads. In particular, the first data TCP 158 further includes a gate drive signal transmission line group 172 connected to the LOG type signal line group 176 on the lower substrate 152. The gate driving signal transmission line group 172 supplies the gate driving signals supplied from the timing controller and the power supply unit to the LOG type signal line group 176 via the data PCB 162.

데이터 드라이브 IC들(160)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널(151) 상의 데이터라인(168)들에 공급한다.The data drive ICs 160 convert the pixel data signal, which is a digital signal, into a pixel voltage signal, which is an analog signal, and supply the same to the data lines 168 on the liquid crystal panel 151.

게이트 TCP(164)에는 게이트 드라이브 IC(166)가 실장되고, 그 게이트 TCP(164)는 게이트 드라이브 IC(166)와 접속되는 출력 패드들을 통해 하부기판(152)의 게이트패드들과 접속된다. 또한 게이트 TCP(164)는 하부기판(152)의 LOG형 신호라인군(176)과 게이트 드라이브 IC(166) 사이에 접속되는 게이트 구동신호 전송라인군(178)을 더 구비한다.A gate drive IC 166 is mounted on the gate TCP 164, and the gate TCP 164 is connected to the gate pads of the lower substrate 152 through output pads connected to the gate drive IC 166. The gate TCP 164 further includes a gate driving signal transmission line group 178 connected between the LOG signal line group 176 of the lower substrate 152 and the gate drive IC 166.

게이트 드라이브 IC들(166)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(166)은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인(170)들에 공급한다.The gate drive ICs 166 sequentially supply the scanning signal, that is, the gate high voltage signal VGH, to the gate lines in response to the input control signals. In addition, the gate drive ICs 166 supply the gate low voltage signal VGL to the gate lines 170 in a period other than the period in which the gate high voltage signal VGH is supplied.

액정패널(151)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(152)과, 칼라필터 어레이가 형성된 상부기판(154)과, 하부기판(152)과 상부기판(154) 사이에 주입된 액정을 포함한다. 이러한 액정패널(151)은 게이트라인(170)들과 데이터라인(168)들의 교차영역마다 형성된 액정셀들에 의해 화상표시영역(71)에 화상을 표시한다. 화상표시영역(171)의 외곽부에 위치하는 하부기판(152) 외곽영역에는 데이터라인(168)으로부터 신장되어진 데이터 패드들과, 게이트라인(170)으로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한 하부기판(152)의 외곽영역에는 게이트 드라이브 IC(166)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(176)이 위치하게 된다.The liquid crystal panel 151 is injected between the lower substrate 152 on which the thin film transistor array is formed, the upper substrate 154 on which the color filter array is formed, and the lower substrate 152 and the upper substrate 154 together with various signal lines. Containing liquid crystals. The liquid crystal panel 151 displays an image in the image display area 71 by liquid crystal cells formed at intersections of the gate lines 170 and the data lines 168. Data pads extended from the data line 168 and gate pads extended from the gate line 170 are positioned in the outer region of the lower substrate 152 positioned at the outer portion of the image display area 171. In addition, in the outer region of the lower substrate 152, the LOG signal line group 176 for transmitting the gate driving signals supplied to the gate drive IC 166 is positioned.

LOG형 신호라인군(176)은 통상 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같은 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다. 이러한 LOG형 신호라인군(176)은 게이트라인(170)들과 동일하게 게이트 금속으로 형성된다. LOG형 신호라인군(176)은 그 라인길이에 비례하는 라인저항값을 가지게 됨에 따라 라인길이에 비례하여 게이트 구동신호가 감소하게 된다.The LOG signal line group 176 typically includes DC voltage signals supplied from a power supply such as a gate high voltage signal VGH, a gate low voltage signal VGL, a ground voltage signal GND, and a power supply voltage signal VCC. And a signal line for supplying each of the gate control signals supplied from the timing controller, such as the gate start pulse GSP, the gate shift clock signal GSC, and the gate enable signal GOE. The LOG signal line group 176 is formed of a gate metal in the same manner as the gate lines 170. As the LOG signal line group 176 has a line resistance value proportional to its line length, the gate driving signal decreases in proportion to the line length.

이러한, LOG형 신호라인군(176) 중 게이트 로우 전압라인의 게이트로우전압이 화소전극에 충전된 화소전압을 유지되게 하는 스토리지캐패시터용량에 영향을 미치므로 스토리지전압(VST)이 인가되는 스토리지 쇼팅바(190)를 구비한다. 이 스토리지 쇼팅바(190)는 화소전극을 가로질러 형성되는 스토리지 온 커먼(storage on common)형의 스토리지라인(192)과 연결된다. 스토리지라인(192)에는 전원공급부(도시하지 않음)에서 생성된 스토리지전압(Vst)이 데이터 TCB를 거쳐 스토리지 쇼팅바(190)를 통해 인가된다. 이러한, 스토리지라인(192)과 보호막(도시하지 않음)을 사이에 두고 형성되는 화소전극 사이에는 스토리지캐패시터(Cst)가 형성된다. 이 스토리지캐패시터(Cst)는 스토리지라인(192)에 공급되는 스토리지전압(VST)에 의해 화소전극에 충전된 전압을 유지하게 된다.The storage shorting bar to which the storage voltage VST is applied because the gate low voltage of the gate low voltage line of the LOG type signal line group 176 affects the storage capacitor capacity for maintaining the pixel voltage charged to the pixel electrode. 190. The storage shorting bar 190 is connected to a storage on common type storage line 192 formed across the pixel electrode. The storage voltage Vst generated by the power supply unit (not shown) is applied to the storage line 192 through the storage shorting bar 190 via the data TCB. The storage capacitor Cst is formed between the storage line 192 and the pixel electrode formed between the passivation layer (not shown). The storage capacitor Cst maintains the voltage charged in the pixel electrode by the storage voltage VST supplied to the storage line 192.

본 발명에 따른 액정표시장치는 스토리지 전압을 공급하는 스토리지 쇼팅바(190)를 구비한다. 이 스토리지 쇼팅바(190)를 통해 스토리지 전압이 스토리지 라인(192)에 공급된다. 이로 인해, 게이트 드라이브 IC간의 단차에 관계없이 게이트 라인별로 라인저항이 선형적으로 증가되므로 수평블럭간의 휘도차를 방지할 수 있다.The liquid crystal display according to the present invention includes a storage shorting bar 190 for supplying a storage voltage. The storage voltage is supplied to the storage line 192 through the storage shorting bar 190. As a result, the line resistance increases linearly for each gate line regardless of the step difference between the gate drive ICs, thereby preventing the luminance difference between the horizontal blocks.

또한, 액정패널(151)에는 도 4에 도시된 바와 같이 스토리지 쇼팅바(190)와 게이트 절연막(116)을 사이에 두고 절연되게 형성되는 공통라인(193)이 형성된다. 전원공급부(도시하지 않음)에서 생성된 공통전압은 데이터 TCB를 거쳐 공통라인(193)을 통해 화소전극과 전계를 이루는 공통전극(118)에 공급한다.In addition, as illustrated in FIG. 4, the liquid crystal panel 151 is provided with a common line 193 formed to be insulated with the storage shorting bar 190 and the gate insulating layer 116 interposed therebetween. The common voltage generated by the power supply unit (not shown) is supplied to the common electrode 118 forming an electric field with the pixel electrode through the common line 193 via the data TCB.

한편, 본 발명에 따른 LOG형 액정표시장치의 스토리지 쇼팅바(190)는 넓은 선폭으로 형성됨으로써 그 라인저항이 감소된다.On the other hand, the storage shorting bar 190 of the LOG type liquid crystal display according to the present invention is formed with a wide line width, the line resistance is reduced.

만일, 스토리지 쇼팅바(190)의 라인저항이 크면 스토리지 전압이 왜곡됨으로써 특정패턴에서 크로스토크 및 그리니쉬 같은 화질저하 현상이 발생되기 때문이다. 따라서, 이러한, 화질저하를 방지 하기 위해서는 라인저항을 작게 해야 한다. 그러나, 스토리지 쇼팅바(190)와 공통라인(193)을 같은 층에 형성하는 경우에는 스토리지 쇼팅바(190)의 선폭을 넓히는데 제한이 있으므로 라인저항을 줄이는 데 한계가 있다. 또한, 스토리지 쇼팅바(190)와 공통라인(193)이 같은 층에 형성되는 경우 스토리지 쇼팅바(190)와 상부기판(154)의 공통전극(118) 간에 강한 직류(DC)전압이 걸려 실(Seal) 주위 및 주입구에 얼룩이 발생될 수 있다.If the line resistance of the storage shorting bar 190 is large, the storage voltage is distorted, and thus image quality degradation such as crosstalk and greenish occurs in a specific pattern. Therefore, in order to prevent such deterioration in image quality, the line resistance must be made small. However, when the storage shorting bar 190 and the common line 193 are formed on the same layer, there is a limit in reducing the line resistance since the storage shorting bar 190 is limited in widening the line width of the storage shorting bar 190. In addition, when the storage shorting bar 190 and the common line 193 are formed on the same layer, a strong direct current (DC) voltage is applied between the storage shorting bar 190 and the common electrode 118 of the upper substrate 154. Smudges may occur around the seal and the inlet.

따라서, 본 발명에 따른 액정표시장치는 스토리지 쇼팅바(190)는 공통라인(193)과 게이트절연막(116)을 사이에 두고 중첩되게 형성됨으로써 넓은 선폭을 가질 수 있다. 이로써, 라인저항을 최소화하여 스토리지 전압의 왜곡을 방지함을로써 화질이 향상된다.Therefore, in the liquid crystal display according to the present invention, the storage shorting bar 190 may have a wide line width by being overlapped with the common line 193 and the gate insulating layer 116 interposed therebetween. As a result, image quality is improved by minimizing line resistance to prevent distortion of the storage voltage.

상술한 바와 같이, 본 발명에 따른 액정표시장치는 스토리지 전압을 공급하는 스토리지 쇼팅바를 구비한다. 이 스토리지 쇼팅바를 통해 스토리지 전압이 스토리지 라인에 공급된다. 이로써, 게이트 드라이브 IC간의 단차에 관계없이 게이트 라인별로 라인저항이 선형적으로 증가되므로 수평블럭간의 휘도차를 방지할 수 있다.As described above, the liquid crystal display according to the present invention includes a storage shorting bar for supplying a storage voltage. The storage shorting bar supplies the storage voltage to the storage line. As a result, the line resistance increases linearly for each gate line regardless of the step difference between the gate drive ICs, thereby preventing the luminance difference between the horizontal blocks.

또한, 스토리지 쇼팅바가 게이트 절연막을 사이에 두고 공통라인과 중첩되게 형성되어 상대적으로 넓은 폭을 가지게 된다. 이로써 라인저항을 감소시킬 수 있게 됨으로서 스토리지 전압의 일정하게 유지된어 화지을 향상시킬 수 있다.In addition, the storage shorting bar is formed to overlap the common line with the gate insulating layer interposed therebetween, so that the storage shorting bar has a relatively wide width. This can reduce the line resistance, thereby improving the paper size of the storage voltage.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims

A first substrate on which a common electrode is formed;

A plurality of liquid crystal cells formed at intersections of gate lines and data lines formed on the second substrate;

A storage line for forming a storage capacitor to maintain the pixel voltage charged in the liquid crystal cell;

A storage shorting bar supplying a storage voltage commonly connected to the storage lines;

And a common electrode connected to the common electrode formed to overlap the storage shorting bar and the gate insulating layer.

The method of claim 1

The storage shorting bar is formed of the same material as the gate line.

The method of claim 1

And the storage shorting bar is wider than the line width of the common line.

The method of claim 1

And the common line is formed of a transparent conductive material.

The method of claim 1

And the storage shorting bar is formed in an outer region of the image display unit in which liquid crystal cells are formed.

A first substrate on which a common electrode is formed;

An image display unit including a plurality of liquid crystal cells formed at intersections of gate lines and data lines formed on a second substrate, and a storage line for forming a storage capacitor for maintaining a pixel voltage charged in the liquid crystal cell;

Line-on-glass signal lines formed in an outer region of the image display unit to transmit driving signals required by drive integrated circuits driving the gate lines and the data lines;

A shorting bar connected to the storage lines;

And a common line connected to the common electrode formed to overlap the shorting bar and the gate insulating layer.