KR100971389B1 - 감마 기준 전압 발생 회로 - Google Patents

감마 기준 전압 발생 회로 Download PDF

Info

Publication number
KR100971389B1
KR100971389B1 KR1020030065167A KR20030065167A KR100971389B1 KR 100971389 B1 KR100971389 B1 KR 100971389B1 KR 1020030065167 A KR1020030065167 A KR 1020030065167A KR 20030065167 A KR20030065167 A KR 20030065167A KR 100971389 B1 KR100971389 B1 KR 100971389B1
Authority
KR
South Korea
Prior art keywords
gamma
gamma reference
voltage
reference voltages
highest
Prior art date
Application number
KR1020030065167A
Other languages
English (en)
Other versions
KR20050028662A (ko
Inventor
김병조
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030065167A priority Critical patent/KR100971389B1/ko
Publication of KR20050028662A publication Critical patent/KR20050028662A/ko
Application granted granted Critical
Publication of KR100971389B1 publication Critical patent/KR100971389B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Abstract

본 발명은 감마 스트링(String)부과 감마 분압(Dividing)부를 적절히 구성하여 전압 인가단과 내부 회로를 간소화한 감마 기준 전압 발생 회로에 관한 것으로, 전원 전압을 출력하는 전원 공급부와, 상기 전원 전압을 인가받아 각각 정극성용 최고 및 최저 감마 기준 전압과 부극성용 최고 및 최저 감마 기준 전압을 출력하는 복수개의 감마 분압부와, 상기 전원 전압을 인가받아 상기 정극성 최고 및 최저 감마 기준 전압들 사이의 정극성 감마 기준 전압들과, 상기 부극성 최고 및 최저 감마 기준 전압 사이의 부극성 감마 기준 전압들을 출력하는 감마 스트링부를 포함하여 이루어짐을 특징으로 한다.
감마 저항, 스트링 방식, 분압 방식, 감마 스트링(Gamma String)부, 감마 분압(Gamma Dividing)부, 감마 기준 전압

Description

감마 기준 전압 발생 회로{Circuit for Generating Gamma Reference Voltage}
도 1은 일반적인 액정 표시 장치의 구동 회로를 나타낸 블록도
도 2는 도 1의 데이터 드라이버를 나타낸 블록도
도 3은 종래의 감마 기준 전압 발생 회로를 나타낸 블록도
도 4는 종래의 스트링 방식에 따른 감마 기준 전압부의 감마 기준 전압 출력을 나타낸 회로도
도 5는 종래의 분압 방식에 따른 감마 기준 전압부를 나타낸 블록도
도 6은 본 발명의 제 1 실시예에 따른 감마 기준 전압 발생 회로를 나타낸 블록도
도 7a 내지 도 7d는 도 6의 감마 기준 전압부의 분배(Dividing)부를 나타낸 회로도
도 8은 도 6의 감마 기준 전압부의 감마 스트링부를 나타낸 회로도
도 9는 본 발명의 제 2 실시예에 따른 감마 기준 전압 발생 회로를 나타낸 블록도
도 10은 본 발명의 감마 기준 전압 발생 회로의 감마 기준 전압에 대한 디코더측의 아날로그 데이터 전압 출력을 나타낸 개략도
*도면의 주요 부분에 대한 설명*
50, 51 : 전원 공급부 60 : 감마 기준 전압부
61, 62, 63, 64 : 분압부 65 : 감마 스트링부
70 : 디코더
V0 : (+)극성용 감마 최고 전압 V8 : (+)극성용 감마 최저 전압
V9 : (-)극성용 감마 최고 전압 V17 : (-)극성용 감마 최저 전압
본 발명은 액정 표시 장치의 감마 기준 전압 발생 회로에 관한 것으로 특히, 감마 스트링(String)과 감마 분압(Dividing)부를 적절히 구성하여 전압 인가단과 내부 회로를 간소화한 감마 기준 전압 발생 회로에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.
그리고, 제 2 유리 기판(칼라 필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 차광층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
이러한 일반적인 액정 표시 장치는 영상 신호에 따라 액정의 광투과율을 조절하여 화상을 표시한다. 이러한 액정 표시 장치에서는 화상의 계조가 영상 신호의 전압(데이터 전압) 레벨에 따라 선형적으로 변하지 않고 비선형적으로 변하는 감마 특성이 나타나게 된다. 이는 액정의 광투과율이 영상 신호의 전압 레벨에 따라 선형적으로 변하지 않음과 아울러 액정의 광투과율에 따라 화상의 계조가 선형적으로 변하지 않는 것에 기인한다. 이 감마 특성으로 인해 화상이 열화되는 것을 방지하기 위하여 감마 보정 전압들을 이용하여 영상 신호의 전압 레벨들간의 간격들을 다르게 변화시킨다. 즉, 액정 표시 장치는 영상 신호의 전압 레벨에 따라 서로 다른 레벨을 가지게끔 미리 설정된 감마 보정 전압을 영상 신호의 전압 레벨에 오프셋(off-set) 전압으로 부가시킴으로써 감마 특성을 보정하게 된다.
이하, 첨부된 도면을 참조하여 종래의 감마 기준 전압 발생 회로를 설명하면 다음과 같다.
도 1은 일반적인 액정 표시 장치의 구동 회로를 나타낸 블록도이다.
도 1과 같이, 일반적인 액정 표시 장치의 구동 회로는, 복수개의 게이트 라 인(G)과 데이터 라인(D)이 서로 수직한 방향으로 배열되어 매트릭스 형태의 화소영역을 갖는 액정 패널(21)과, 상기 액정 패널(21)에 구동 신호와 데이터 신호를 공급하는 구동 회로부(22)와, 상기 액정 패널(21)에 일정한 광원을 제공하는 백 라이트(28)로 구분된다.
여기서, 상기 구동 회로부(22)는, 상기 액정 패널(21)의 각 데이터 라인에 데이터 신호를 입력하는 데이터 드라이버(21b)와 상기 액정 패널(21)의 각 게이트 라인(G)에 게이트 구동 펼스를 인가하는 게이트 드라이버(21a)와, 액정 패널의 구동 시스템(27)으로부터 입력되는 디스플레이 데이터(R, G, B)와 수직 및 수평 동기신호(Vsync, Hsync) 그리고 클럭신호(DCLK) 등 제어신호(DTEN)를 입력받아 상기 액정 패널(21)의 각 데이터 드라이버(21b)와 게이트 드라이버(21a)가 화면을 재생하기에 적합한 타이밍으로 각 디스플레이 데이터(Data(R, G, B))와 클럭 및 제어신호(Control Signal)를 포맷하여 출력하는 타이밍 콘트롤러(23)와, 상기 액정 패널(21)에 사용되는 정전압(Vdd), 게이트 고전압(VGH), 게이트 저전압(VGL), 기준 전압을 공급하는 전원 공급부(24)와, 상기 전원 공급부(24)로부터 전원을 인가 받아 상기 데이터 드라이버(21b)에서 입력되는 디지털 데이터를 아날로그 데이터로 변환할 때 필요한 기준전압을 공급하는 감마 기준 전압부(25)와, 상기 전원 공급부(24)로부터 출력된 전압을 이용하여 및 공통전압(Vcom) 등을 출력하는 DC/DC 변환부(26)와, 상기 백 라이트(28)를 구동하는 인버터(29)를 구비하여 구성된다.
이와 같이 구성된 일반적인 액정표시장치의 구동회로의 동작은 다음과 같다.
즉, 타이밍 콘트롤러(23)가 액정 패널의 구동 시스템(27)으로부터 입력되는 디스플레이 데이터(R, G, B)와 수직 및 수평 동기 신호(Vsync, Hsync) 그리고 클럭 신호(DCLK) 등 제어신호(DTEN)를 입력받아 상기 액정 패널(21)의 각 데이터 드라이버(21b)와 게이트 드라이버(21a)가 화면을 재생하기에 적합한 타이밍으로 각 디스플레이 데이터와 클럭 및 제어신호를 제공하므로, 상기 게이트 드라이버(21a)가 상기 액정 패널(21)의 각 게이트 라인(G)에 게이트 구동 펄스를 인가하고 이에 동기되어 상기 데이터 드라이버(21b)가 상기 액정 패널(21)의 각 데이터 라인(D)에 데이터 신호를 입력하여 입력된 영상신호를 디스플레이 한다.
도 2는 도 1의 데이터 드라이버를 나타낸 블록도이다.
도 2와 같이, 일반적인 데이터 드라이버는 마이컴으로부터 인가되는 소오스 스타트 펄스 신호(SSP : Source Start Pulse), 소오스 쉬프트 클럭 신호(SSC : Source Shift Clock), 좌우 선택 신호(L/R : Left/Right Select)를 인가받아 어드레스별로 저장하는 쉬프트 레지스터(30), 마이컴으로부터 로드 신호(Load)를 인가받아 어드레스에 맞추어 이븐 모드/오드 모드별 영상 신호(RGB Data)를 인가받아 저장하는 제 1, 제 2 래치부(31, 32), 상기 제 1, 제 2 래치부(31, 32)에 저장된 디지털 신호를 아날로그 신호화하는 디코더(DAC)(33), 상기 디코더(33)의 각 신호를 데이터 라인별로 출력하는 출력 버퍼(AMP)(34)로 이루어진다.
이 때, 상기 디코더(33)는 (+)필드용 감마 기준 전압((+)Vref)과 (-)필드용 감마 기준 전압((-)Vref)을 상기 감마 기준 전압부(25)를 통해 인가받는다.
상기 데이터 드라이버의 동작을 자세히 설명하면 다음과 같다.
즉, 마이컴으로부터 도트 클럭에 맞추어 상기 쉬프트 레지스터(30)를 통해 순차적으로 들어오는 RGB 각각의 데이터를 제 1, 제 2 래치부(31, 32)를 통해 래치하여 점순차 방식(Dot at a Time Scanning)의 타이밍 체계를 선순차 방식(Line at a Time Scanning)으로 바꾼다.
이어, 매 수평 라인 주기마다 상기 제 1 래치부(31)에 저장된 데이터를 상기 제 2 래치부(32)로 트랜스퍼 인에이블(transfer enable) 신호에 맞추어 전달한다.
상기 제 2 래치부(32)에 저장된 데이터는 동작 전원으로 감마 기준 전압을 인가받고 마이컴에서 인가된 극성 출력 신호(POL : Polarity Out load)에 응답하여 디코더(33)에서 아날로그 전압으로 전환된다.
이어, 아날로그 전원 및 마이컴에서 인가된 제어 신호에 따라 출력 버퍼(34)를 거쳐 각 데이터 라인에 인가된다.
도 3은 종래의 감마 기준 전압 발생 회로를 나타낸 블록도이다.
도 3과 같이, 종래의 감마 기준 전압 발생 회로는 전원 공급부(24)로부터 전원 전압(VDD)을 인가받아 이를 스트링(string) 방식이나 분압 방식을 통해 복수개의 (+)극성용 감마 기준 전압(V0~V8)과, (-)극성용의 감마 기준 전압(V9~V17)을 디코더(33)에 인가하는 감마 기준 전압부(25)로 구성된다.
여기서, 상기 디코더(33)는 상기 감마 기준 전압(V0~V17)을 인가받아 시스템(미도시)으로부터 디지털 영상 신호를 아날로그 데이터 전압을 변환하는 기능을 한다. 이 때, 상기 디코더(33)에서 출력하는 아날로그 데이터 전압의 수는 각 극성별로 계조수(n)의 2n이다. 즉, 계조수가 6일 때는 26=64개의 아날로그 데이터 전압 출력을 (+)극성/(-)극성에 따라 가지며, 계조수가 8일 때는 각 극성별로 28=256개의 아날로그 데이터 전압 출력을 가진다.
도 4는 종래의 스트링 방식에 따른 감마 기준 전압부의 감마 기준 전압 출력을 나타낸 회로도이다.
도 4와 같이, 종래의 스트링 방식에 따른 감마 기준 전압부(25)는 전원 공급부로부터 인가된 전원 전압단(VDD)과, 접지단(GND) 사이에 복수개의 저항(R0, R1, ...., R17, R18)이 직렬로 연결되어 있으며, 각 저항과 저항 사이에 차례로 분압된 전압(V0, V1, ..., V16, V17) 출력을 갖는 출력단들이 구성되어 있다.
여기서, 상기 출력단은 저항과 저항 사이에 구성되므로, 저항의 개수보다 하나 더 작은 수의 개수를 갖는다.
도 5는 종래의 분압(Dividing) 방식에 따른 감마 기준 전압부를 나타낸 블록도이다.
도 5와 같이, 종래의 분압 방식에 따른 감마 기준 전압부(25)는 각각의 감마 기준 전압(V0, V1, ..., V16, V17) 출력단마다 두 개의 저항이 직렬로 연결된 분압 회로를 구성한다. 따라서, 총 18개의 분압 회로가 종래의 분압 방식의 감마 기준 전압부(25)에 형성된다. 상기 분압 방식의 기준 전압(V0, V1, ..., V16, V17)을 두 개의 저항 값을 다르게 하여 서로 다른 기준 전압이 출력되도록 한다.
감마 스트링 방식이나, 감마 분압 방식으로 감마 기준 전압부(25)를 구성한 종래의 감마 기준 전압 발생 회로는 도 3과 같이, 상기 감마 기준 전압부(25)로부 터 출력된 감마 기준 전압(V0~V17)을 디코더(33)로 인가하여, 상기 디코더(33)에서 각 감마 기준 전압(V0~V17) 인가단 사이에 저항 네트워크를 구성하여 계조수(n)의 2n에 해당하는 개수의 아날로그 데이터 전압을 각 극성별로 출력한다.
그러나, 상기와 같은 종래의 감마 전압 발생 회로는 다음과 같은 문제점이 있다.
감마 스트링 방식은 하나의 전원 전압 인가단과 접지단 사이에 복수개의 저항이 직렬로 연결되고, 상기 저항과 저항 사이에 출력단이 형성되어 모든 감마 기준 전압을 출력된다. 이 경우, 하나(R0) 또는 두 개(R0, R1)의 저항을 지나 감마 기준 전압 값을 출력하는 출력단의 해당 감마 기준 전압 값은, 상기 저항들을 지나며, 상기 저항 외의 임피던스(impedance)가 거의 없어 원하는 값과 거의 일치하는 값이 되지만, 상기 저항을 지나는 개수가 커지면(상기 감마 스트링의 중앙부위), 점점 임피던스가 커져 부정확한 감마 기준 전압 값을 출력하게 된다.
또한, 전압 분압 방식은 출력을 원하는 감마 기준 전압의 수대로 각각 분압부를 구성하여, 원하는 값과 거의 동일한 수준의 감마 기준 전압을 출력할 수 있지만, 출력을 원하는 감마 기준 전압의 수가 많을수록 감마 기준 전압부의 내부 회로가 복잡하게 되어, 이에 대한 회로 간소화가 요청되는 실정이다.
본 발명은 상기와 같은 감마 스트링 방식이나 전압 분압 방식에서의 문제점을 해결하기 위해 안출한 것으로 감마 스트링(String)부와 감마 분압(Dividing)부 를 적절히 구성하여 전압 인가단과 내부 회로를 간소화한 감마 기준 전압 발생 회로를 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 감마 기준 전압 발생 회로는 전원 전압을 출력하는 전원 공급부와, 상기 전원 전압을 인가받아 각각 정극성용 최고 및 최저 감마 기준 전압과 부극성용 최고 및 최저 감마 기준 전압을 출력하는 복수개의 감마 분압부와, 상기 전원 전압을 인가받아 상기 정극성 최고 및 최저 감마 기준 전압들 사이의 정극성 감마 기준 전압들과, 상기 부극성 최고 및 최저 감마 기준 전압 사이의 부극성 감마 기준 전압들을 출력하는 감마 스트링부를 포함하여 이루어짐에 그 특징이 있다.
상기 복수개의 감마 분압부는 각각 상기 전원 전압의 인가단과 접지단 사이에 직렬로 연결된 제 1, 제 2 저항과, 상기 제 1, 제 2 저항 사이에 해당 감마 기준 전압의 출력단을 포함하여 이루어진다.
상기 감마 스트링부는 출력하는 감마 기준 전압의 수보다 하나 더 많은 더 저항이 직렬로 구성된다.
상기 감마 분압부 및 감마 스트링부로부터 출력되는 정극성/부극성 감마 기준 전압들을 데이터 드라이버의 디코더로 인가된다.
또한, 동일한 목적을 달성하기 위한 본 발명의 감마 기준 전압 발생 회로는 정극성용 최고 및 최저 감마 기준 전압과, 부극성용 최고 및 최저 감마 기준 전압을 출력하는 전원 공급부와, 상기 전원 공급부의 전원 전압을 인가받아 상기 정극 성용 최고 및 최저 감마 기준 전압 사이의 정극성 감마 기준 전압들과, 상기 부극성용 최고 및 최저 감마 기준 전압 사이의 부극성 감마 기준 전압들을 출력하는 감마 스트링부를 포함하여 이루어짐에 그 특징이 있다.
상기 감마 스트링부는 출력하는 감마 기준 전압의 수보다 하나 더 많은 더 저항이 직렬로 구성된다.
상기 전원 공급부의 최고, 최저 감마 기준 전압과 상기 감마 스트링부의 정극성 감마 기준 전압들 및 부극성 감마 기준 전압은 데이터 드라이버의 디코더로 인가된다.
이하, 첨부된 도면을 참조하여 본 발명의 감마 기준 전압 발생 회로를 상세히 설명하면 다음과 같다.
도 6은 본 발명의 제 1 실시예에 따른 감마 기준 전압 발생 회로를 나타낸 블록도이며, 도 7a 내지 도 7d는 도 6의 감마 기준 전압부의 분배(Dividing)부를 나타낸 회로도이고, 도 8은 도 6의 감마 기준 전압부의 감마 스트링부를 나타낸 회로도이다.
도 6과 같이, 본 발명의 제 1 실시예에 따른 감마 기준 전압 발생 회로는 전원 전압(VDD)을 출력하는 전원 공급부(50)와, 상기 전원 전압(VDD)을 인가받아 각각 정극성/부극성용 최고, 최저 감마 기준 전압을 분압하여 출력하는 복수개의 감마 분압부(61, 62, 63, 64)와, 상기 전원 전압(VDD)을 인가받아 상기 정극성 최고, 최저 감마 기준 전압(V0, V8) 사이의 정극성 감마 기준 전압들(V1, V2, V3, V4, V5, V6, V7)과 상기 부극성 최고, 최저 감마 기준 전압(V9, V17) 사이의 부극성 감 마 기준 전압들(V10, V11, V12, V13, V14, V15, V16)을 출력하는 감마 스트링부(65)를 포함하여 이루어짐에 그 특징이 있다.
여기서, 상기 디코더(70)는 상기 감마 기준 전압(V0~V17)을 인가받아 시스템(미도시)으로부터 디지털 영상 신호를 아날로그 데이터 전압을 변환하는 기능을 한다. 이 때, 상기 디코더(70)에서 출력하는 아날로그 데이터 전압의 수는 각 극성별로 계조수(n)의 2n이다. 즉, 계조수가 6일 때는 26=64개의 아날로그 데이터 전압 출력을 (+)극성/(-)극성에 따라 가지며, 계조수가 8일 때는 각 극성별로 28=256개의 아날로그 데이터 전압 출력을 가진다.
도 7a 내지 도 7d와 같이, 상기 복수개의 감마 분압부(61, 62, 63, 64)는 각각 상기 전원 전압(VDD)의 인가단과 접지단(VSS) 사이에 직렬로 연결된 제 1, 제 2 저항(R31, R32/R33, R34/R35, R36/R37, R38)과, 상기 제 1, 제 2 저항 사이에 해당 감마 기준 전압의 출력단을 포함하여 이루어진다.
여기서, 도 7a와 같이, 상기 감마 분압부(61)는 상기 저항(R31, R32)의 저항비를 크게 하여 정극성용 최고 기준 전압(V0)이 출력되도록 하고, 상기 감마 분압부(62)는 상기 저항(R33, R34)의 저항비를 상대적으로 낮게 하고 저항 값을 크게 하여, 상기 감마 분압부(61)에 비해 상대적으로 낮은 감마 기준 전압(V8)이 출력되도록 한다.
나머지 감마 분압부(63, 64)들도 상기와 같은 방법으로 저항(R35~R38) 값을 결정한다.
도 8과 같이, 상기 감마 스트링부(65)는 출력하는 감마 기준 전압의 수보다 하나 더 많은 더 저항이 직렬로 구성된다.
상기 감마 스트링부(65)의 저항(R39~R42)의 저항비 및 저항 값을 조정하여 정극성 최고 및 최저 감마 기준 전압(V0, V8) 사이의 정극성 기준 전압 (V1, V2, V3, V4, V5, V6, V7)과, 부극성 최고 및 최저 기준 전압(V9, V17) 사이의 부극성 기준 전압(V10, V11, V12, , V13, V14, V15, V16)이 출력되도록 한다.
도 6과 같이, 상기 감마 분압부(61, 62, 63, 64)로부터 출력되는 정극성/부극성용 최고, 최저 감마 기준 전압(V0, V8, V9, V17)과 및 상기 감마 스트링부(65)로부터 출력되는 정극성/부극성 감마 기준 전압들(V1, V2, V3, V4, V5, V6, V7, V10, V11, V12, V13, V14, V15, V16)들이 데이터 드라이버의 디코더(70)로 인가된다.
이와 같이, 화이트 레벨 또는 블랙 레벨의 기준이 되는 정극성/부극성용 최고, 최저 감마 기준 전압(V0, V8, V9, V17)은 감마 분압부(61, 62, 63, 64)를 통해 원하는 설정 값으로 출력하여, 민감한 전압 출력 값이 요구되는 상기 정극성/부극성용 최고, 최저 감마 기준 전압(V0, V8, V9, V17)의 상기 감마 기준 전압부(60)에서의 임피던스에 의한 영향을 최소화할 수 있다.
그리고, 보다 덜 민감한 화이트 레벨과 블랙 레벨 사이의 나머지 기준 전압들인 상기 정극성용 최고, 최저 감마 기준 전압들 사이의 기준 전압들(V1, V2, V3, V4, V5, V6, V7)과, 부극성용 최고, 최저 감마 기준 전압들 사이의 기준 전압들(V10, V11, V12, V13, V14, V15, V16)은 감마 스트링부(65)를 구비하여 해당 기준 전압들을 출력하고 있다. 이 경우의 감마 스트링부(65)도 종래의 감마 스트링 방식에 비교해볼 때 감마 저항 개수보다 4개가 줄었기 때문에, 종래보다는 상기 기준 전압들(V1, V2, V3, V4, V5, V6, V7, V10, V11, V12, V13, V14, V15, V16)의 임피던스에 의한 영향이 최소화된다.
도 9는 본 발명의 제 2 실시예에 따른 감마 기준 전압 발생 회로를 나타낸 블록도이다.
도 9와 같이, 본 발명의 제 2 실시예에 따른 감마 기준 전압 발생 회로는, 정극성/부극성용 감마 기준 전압(V0, V8, V9, V17)을 직접 전원 공급부로부터 인가받아, 입출력 매칭을 보다 용이하게 하고, 감마 기준 전압부의 구성을 감마 스트링부(65)만으로 이루어 구성 요소를 최소화하고 있다.
즉, 도 9와 같이, 본 발명의 제 2 실시예에 따른 감마 가준 전압 발생 회로는 전원 전압(VDD) 및 정극성/부극성용 최고, 최저 감마 기준 전압(V0, V8, V9, V17)을 출력하는 전원 공급부(51)와, 상기 전원 전압(VDD)을 인가받아 상기 정극성 최고 및 최저 감마 기준 전압(V0, V8) 사이의 정극성 감마 기준 전압들(V1, V2, V3, V4, V5, V6, V7)과 상기 부극성 최고 및 최저 감마 기준 전압(V9, V17) 사이의 부극성 감마 기준 전압들(V10, V11, V12, V13, V14, V15, V16)을 출력하는 감마 스트링부(65)를 포함하여 이루어짐에 그 특징이 있다.
상기 감마 스트링부(65)는 출력하는 감마 기준 전압(V1, V2, V3, V4, V5, V6, V7, V10, V11, V12, V13, V14, V15, V16)의 수보다 하나 더 많은 더 저항이 직렬로 구성된다.
상기 전원 공급부(51)의 정극성/부극성용 최고, 최저 감마 기준 전압(V0, V8, V9, V17)과 상기 감마 스트링부(65)의 정극성 감마 기준 전압들(V1, V2, V3, V4, V5, V6, V7) 및 부극성 감마 기준 전압(V10, V11, V12, V13, V14, V15, V16)은 데이터 드라이버의 디코더(70)로 인가된다.
도 10은 본 발명의 감마 기준 전압 발생 회로의 감마 기준 전압에 대한 디코더측의 아날로그 데이터 전압 출력을 나타낸 개략도이다.
도 10과 같이, 본 발명의 감마 기준 전압 발생 회로의 감마 기준 전압은 각각 정극성용 기준 전압(V0, V1, V2, V3, V4, V5, V6, V7, V8), 부극성용 기준 전압(V0, V10, V11, V12, V13, V14, V15, V16, V17)으로 이분되어 인가된다.
도시된 도면과 같이, 정극성 감마 기준 전압의 최고, 최저 전압(V0, V8)과 부극성 감마 기준 전압의 최고, 최저 전압(V9, V17)의 입력단은 출력단과 일치하여 인가된 전압 값 그대로를 내부 저항 네트워크(RT 시리즈)를 거치지 않고, 데이터 전압(VH0, VH255, VL255, VL0)으로 출력할 수 있다. 나머지 감마 기준 전압들에 대해서는 각각의 입력단 사이에 저항 네트워크(RT1~RT6, RT9~RT14)를 구성하고, 상기 저항 네트워크(RT1~RT6, RT9~RT14) 내의 복수개 출력단을 형성하여, 나머지 아날로그 데이터 전압(VH1 ~ VH254, VL0 ~ VL254))을 출력한다.
상기와 같은 본 발명의 감마 기준 전압 발생 회로는 다음과 같은 효과가 있다.
첫째, 감마 기준 전압 발생 회로 내에 정극성/부극성용 최고, 최저 감마 기 준 전압을 출력하는 감마 분압부와, 상기 정극성 최고, 최저 감마 기준 전압 사이의 정극성 감마 기준 전압과, 상기 부극성 최고, 최저 기준 전압 사이의 부극성 감마 기준 전압을 출력하는 감마 스트링부를 모두 구성하여, 임피던스를 최소화하고, 전압 인가 매핑을 용이하게 할 수 있다.
둘째, 전원 공급부에 전원 전압 출력단 외에 정극성/부극성용 최고, 최저 감마 기준 전압을 출력하는 출력단을 더 구성하여 감마 기준 전압부를 거치지 않고, 직접 데이터 드라이버의 디코더에 정극성/부극성용 최고, 최저 감마 기준 전압을 인가하여 전압 인가 매핑이 좀 더 자유로울 수 있도록 한다. 따라서, 감마 설정의 편의를 도모할 수 있다.

Claims (7)

  1. 전원 전압을 출력하는 전원 공급부;
    상기 전원 전압을 인가받아 정극성용 최고 및 최저 감마 기준 전압과 부극성용 최고 및 최저 감마 기준 전압을 출력하기 위해, 각각 상기 전원 전압의 인가단과 접지단 사이에 직렬로 연결된 제 1, 제 2 저항과, 상기 제 1, 제 2 저항 사이에 해당 감마 기준 전압의 출력단을 포함하여 이루어진 제 1 내지 제 4 감마 분압부;
    상기 전원 전압을 인가받아 상기 정극성 최고 및 최저 감마 기준 전압들 사이의 7개의 정극성 감마 기준 전압들과, 상기 부극성 최고 및 최저 감마 기준 전압들 사이의 7개의 부극성 감마 기준 전압들을 출력하는 출력 단자들을 갖고, 출력하는 감마 기준 전압들의 수보다 하나 더 많은 저항들이 직렬로 구성되는 감마 스트링부를 포함하여 이루어지며,
    상기 제 1 내지 제 4 감마 분압부로부터 출력되는 정극성용 최고 및 최저 감마 기준 전압과, 부극성용 최고 및 최저 감마 기준 전압과, 상기 감마 스트링부로부터 출력되는 상기 7개의 정극성 감마 기준 전압들 및 상기 7개의 부극성 감마 기준 전압들이 함께, 데이터 드라이버의 디코더로 인가됨을 특징으로 하는 감마 기준 전압 발생 회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
KR1020030065167A 2003-09-19 2003-09-19 감마 기준 전압 발생 회로 KR100971389B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030065167A KR100971389B1 (ko) 2003-09-19 2003-09-19 감마 기준 전압 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030065167A KR100971389B1 (ko) 2003-09-19 2003-09-19 감마 기준 전압 발생 회로

Publications (2)

Publication Number Publication Date
KR20050028662A KR20050028662A (ko) 2005-03-23
KR100971389B1 true KR100971389B1 (ko) 2010-07-21

Family

ID=37385571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030065167A KR100971389B1 (ko) 2003-09-19 2003-09-19 감마 기준 전압 발생 회로

Country Status (1)

Country Link
KR (1) KR100971389B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101806406B1 (ko) 2010-12-29 2017-12-08 삼성디스플레이 주식회사 계조 전압 생성기 및 이를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010087539A (ko) * 2000-03-07 2001-09-21 윤종용 평판 디스플레이 장치의 계조전압 발생 회로
KR20020008601A (ko) * 2000-07-24 2002-01-31 윤종용 휘도 조절이 가능한 액정 디스플레이 패널 구동 회로 및그 조절 방법
KR20020068095A (ko) * 2001-02-20 2002-08-27 삼성전자 주식회사 액정 표시 장치 및 그 구동 장치
KR20030015777A (ko) * 2001-08-17 2003-02-25 엘지.필립스 엘시디 주식회사 감마전압 발생장치와 이를 포함하는 집적회로 및 그구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010087539A (ko) * 2000-03-07 2001-09-21 윤종용 평판 디스플레이 장치의 계조전압 발생 회로
KR20020008601A (ko) * 2000-07-24 2002-01-31 윤종용 휘도 조절이 가능한 액정 디스플레이 패널 구동 회로 및그 조절 방법
KR20020068095A (ko) * 2001-02-20 2002-08-27 삼성전자 주식회사 액정 표시 장치 및 그 구동 장치
KR20030015777A (ko) * 2001-08-17 2003-02-25 엘지.필립스 엘시디 주식회사 감마전압 발생장치와 이를 포함하는 집적회로 및 그구동방법

Also Published As

Publication number Publication date
KR20050028662A (ko) 2005-03-23

Similar Documents

Publication Publication Date Title
JP4986334B2 (ja) 液晶表示装置及びその駆動方法
KR101287209B1 (ko) 액정 표시장치의 구동장치와 그의 구동방법
US7298352B2 (en) Apparatus and method for correcting gamma voltage and video data in liquid crystal display
KR100758295B1 (ko) 감마 보정 장치 및 이를 구비한 디스플레이 장치 그리고그것의 감마 보정 방법
KR100498542B1 (ko) 액정표시장치의 신호구동회로 및 구동방법
US7724230B2 (en) Driving circuit of liquid crystal display device and method for driving the same
KR101503064B1 (ko) 액정표시장치와 그 구동방법
US8416175B2 (en) Liquid crystal display device and method for driving the same
JP2011504246A (ja) オフセット補償ガンマバッファー及びこれを利用する階調電圧発生回路
KR20150059991A (ko) 표시장치 및 그의 구동회로
KR100595312B1 (ko) 액정표시장치의 구동회로 및 이의 구동방법
KR20060128450A (ko) 표시 장치 및 표시 장치의 구동 장치
KR100520383B1 (ko) 액정표시장치의 기준전압 발생회로
JP2003114659A (ja) 液晶駆動装置
KR20120074915A (ko) 액정표시장치 및 그 구동방법
WO2001024154A1 (en) Liquid crystal display device with driving voltage correction for reducing negative effects caused by capacitive coupling between adjacent pixel electrodes
US20110194039A1 (en) Liquid crystal display apparatus having an input gradation set to have relationship along a gamma curve
US7911431B2 (en) Liquid crystal display device and method of driving the same
KR20060067290A (ko) 표시 장치 및 그 구동 방법
KR20180014388A (ko) 디지털 아날로그 변화부 및 이를 포함하는 데이터 구동부와 표시장치
KR101446999B1 (ko) 구동회로 및 이를 포함하는 액정표시장치
KR101388350B1 (ko) 소스 드라이버 집적회로 및 이를 구비한 액정 표시 장치
KR101264697B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR20070098365A (ko) 액정표시장치의 감마보정전압 보상회로
KR100971389B1 (ko) 감마 기준 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 10